CREDITS.TXT

   1 This file is a partial list of people who have contributed to the LLVM
   2 project.  If you have contributed a patch or made some other contribution to
   3 LLVM, please submit a patch to this file to add yourself, and it will be
   4 done!
   5
   6 The list is sorted by surname and formatted to allow easy grepping and
   7 beautification by scripts.  The fields are: name (N), email (E), web-address
   8 (W), PGP key ID and fingerprint (P), description (D), snail-mail address
   9 (S), and (I) IRC handle.
  10
  11 N: Vikram Adve
  12 E: vadve@cs.uiuc.edu
  13 W: http://www.cs.uiuc.edu/~vadve/
  14 D: The Sparc64 backend, provider of much wisdom, and motivator for LLVM
  15
  16 N: Owen Anderson
  17 E: resistor@mac.com
  18 D: LCSSA pass and related LoopUnswitch work
  19 D: GVNPRE pass, DataLayout refactoring, random improvements
  20
  21 N: Henrik Bach
  22 D: MingW Win32 API portability layer
  23
  24 N: Aaron Ballman
  25 E: aaron@aaronballman.com
  26 D: Clang frontend, frontend attributes, Windows support, general bug fixing
  27 I: AaronBallman
  28
  29 N: Nate Begeman
  30 E: natebegeman@mac.com
  31 D: PowerPC backend developer
  32 D: Target-independent code generator and analysis improvements
  33
  34 N: Daniel Berlin
  35 E: dberlin@dberlin.org
  36 D: ET-Forest implementation.
  37 D: Sparse bitmap
  38
  39 N: Geoff Berry
  40 E: gberry@codeaurora.org
  41 E: gcb@acm.org
  42 D: AArch64 backend improvements
  43 D: Added EarlyCSE MemorySSA support
  44 D: CodeGen improvements
  45
  46 N: David Blaikie
  47 E: dblaikie@gmail.com
  48 D: General bug fixing/fit & finish, mostly in Clang
  49
  50 N: Neil Booth
  51 E: neil@daikokuya.co.uk
  52 D: APFloat implementation.
  53
  54 N: Alex Bradbury
  55 E: asb@lowrisc.org
  56 D: RISC-V backend
  57
  58 N: Misha Brukman
  59 E: brukman+llvm@uiuc.edu
  60 W: http://misha.brukman.net
  61 D: Portions of X86 and Sparc JIT compilers, PowerPC backend
  62 D: Incremental bitcode loader
  63
  64 N: Cameron Buschardt
  65 E: buschard@uiuc.edu
  66 D: The `mem2reg' pass - promotes values stored in memory to registers
  67
  68 N: Brendon Cahoon
  69 E: bcahoon@codeaurora.org
  70 D: Loop unrolling with run-time trip counts.
  71
  72 N: Chandler Carruth
  73 E: chandlerc@gmail.com
  74 E: chandlerc@google.com
  75 D: Hashing algorithms and interfaces
  76 D: Inline cost analysis
  77 D: Machine block placement pass
  78 D: SROA
  79
  80 N: Casey Carter
  81 E: ccarter@uiuc.edu
  82 D: Fixes to the Reassociation pass, various improvement patches
  83
  84 N: Evan Cheng
  85 E: evan.cheng@apple.com
  86 D: ARM and X86 backends
  87 D: Instruction scheduler improvements
  88 D: Register allocator improvements
  89 D: Loop optimizer improvements
  90 D: Target-independent code generator improvements
  91
  92 N: Dan Villiom Podlaski Christiansen
  93 E: danchr@gmail.com
  94 E: danchr@cs.au.dk
  95 W: http://villiom.dk
  96 D: LLVM Makefile improvements
  97 D: Clang diagnostic & driver tweaks
  98 S: Aarhus, Denmark
  99
 100 N: Jeff Cohen
 101 E: jeffc@jolt-lang.org
 102 W: http://jolt-lang.org
 103 D: Native Win32 API portability layer
 104
 105 N: John T. Criswell
 106 E: criswell@uiuc.edu
 107 D: Original Autoconf support, documentation improvements, bug fixes
 108
 109 N: Anshuman Dasgupta
 110 E: adasgupt@codeaurora.org
 111 D: Deterministic finite automaton based infrastructure for VLIW packetization
 112
 113 N: Stefanus Du Toit
 114 E: stefanus.du.toit@intel.com
 115 D: Bug fixes and minor improvements
 116
 117 N: Rafael Avila de Espindola
 118 E: rafael@espindo.la
 119 D: MC and LLD work
 120
 121 N: Dave Estes
 122 E: cestes@codeaurora.org
 123 D: AArch64 machine description for Cortex-A53
 124
 125 N: Alkis Evlogimenos
 126 E: alkis@evlogimenos.com
 127 D: Linear scan register allocator, many codegen improvements, Java frontend
 128
 129 N: Hal Finkel
 130 E: hfinkel@anl.gov
 131 D: Basic-block autovectorization, PowerPC backend improvements
 132
 133 N: Eric Fiselier
 134 E: eric@efcs.ca
 135 D: LIT patches and documentation
 136
 137 N: Ryan Flynn
 138 E: pizza@parseerror.com
 139 D: Miscellaneous bug fixes
 140
 141 N: Brian Gaeke
 142 E: gaeke@uiuc.edu
 143 W: http://www.students.uiuc.edu/~gaeke/
 144 D: Portions of X86 static and JIT compilers; initial SparcV8 backend
 145 D: Dynamic trace optimizer
 146 D: FreeBSD/X86 compatibility fixes, the llvm-nm tool
 147
 148 N: Nicolas Geoffray
 149 E: nicolas.geoffray@lip6.fr
 150 W: http://www-src.lip6.fr/homepages/Nicolas.Geoffray/
 151 D: PPC backend fixes for Linux
 152
 153 N: Louis Gerbarg
 154 E: lgg@apple.com
 155 D: Portions of the PowerPC backend
 156
 157 N: Saem Ghani
 158 E: saemghani@gmail.com
 159 D: Callgraph class cleanups
 160
 161 N: Mikhail Glushenkov
 162 E: foldr@codedgers.com
 163 D: Author of llvmc2
 164
 165 N: Dan Gohman
 166 E: sunfish@mozilla.com
 167 D: Miscellaneous bug fixes
 168 D: WebAssembly Backend
 169
 170 N: Renato Golin
 171 E: rengolin@systemcall.eu
 172 E: rengolin@gmail.com
 173 D: ARM/AArch64 back-end improvements
 174 D: Loop Vectorizer improvements
 175 D: Regression and Test Suite improvements
 176 D: Linux compatibility (GNU, musl, etc)
 177 D: Initial Linux kernel / Android support effort
 178
 179 N: David Goodwin
 180 E: david@goodwinz.net
 181 D: Thumb-2 code generator
 182
 183 N: David Greene
 184 E: greened@obbligato.org
 185 D: Miscellaneous bug fixes
 186 D: Register allocation refactoring
 187
 188 N: Gabor Greif
 189 E: ggreif@gmail.com
 190 D: Improvements for space efficiency
 191
 192 N: James Grosbach
 193 E: grosbach@apple.com
 194 I: grosbach
 195 D: SjLj exception handling support
 196 D: General fixes and improvements for the ARM back-end
 197 D: MCJIT
 198 D: ARM integrated assembler and assembly parser
 199 D: Led effort for the backend formerly known as ARM64
 200
 201 N: Lang Hames
 202 E: lhames@gmail.com
 203 D: PBQP-based register allocator
 204
 205 N: Gordon Henriksen
 206 E: gordonhenriksen@mac.com
 207 D: Pluggable GC support
 208 D: C interface
 209 D: Ocaml bindings
 210
 211 N: Raul Fernandes Herbster
 212 E: raul@dsc.ufcg.edu.br
 213 D: JIT support for ARM
 214
 215 N: Paolo Invernizzi
 216 E: arathorn@fastwebnet.it
 217 D: Visual C++ compatibility fixes
 218
 219 N: Patrick Jenkins
 220 E: patjenk@wam.umd.edu
 221 D: Nightly Tester
 222
 223 N: Tony(Yanjun) Jiang
 224 E: jtony@ca.ibm.com
 225 D: PowerPC Backend Developer
 226 D: Improvements to the PPC backend and miscellaneous bug fixes
 227
 228 N: Dale Johannesen
 229 E: dalej@apple.com
 230 D: ARM constant islands improvements
 231 D: Tail merging improvements
 232 D: Rewrite X87 back end
 233 D: Use APFloat for floating point constants widely throughout compiler
 234 D: Implement X87 long double
 235
 236 N: Brad Jones
 237 E: kungfoomaster@nondot.org
 238 D: Support for packed types
 239
 240 N: Rod Kay
 241 E: rkay@auroraux.org
 242 D: Author of LLVM Ada bindings
 243
 244 N: Erich Keane
 245 E: erich.keane@intel.com
 246 D: A variety of Clang contributions including function multiversioning, regcall/vectorcall.
 247 I: ErichKeane
 248
 249 N: Eric Kidd
 250 W: http://randomhacks.net/
 251 D: llvm-config script
 252
 253 N: Anton Korobeynikov
 254 E: anton at korobeynikov dot info
 255 D: Mingw32 fixes, cross-compiling support, stdcall/fastcall calling conv.
 256 D: x86/linux PIC codegen, aliases, regparm/visibility attributes
 257 D: Switch lowering refactoring
 258
 259 N: Sumant Kowshik
 260 E: kowshik@uiuc.edu
 261 D: Author of the original C backend
 262
 263 N: Benjamin Kramer
 264 E: benny.kra@gmail.com
 265 D: Miscellaneous bug fixes
 266
 267 N: Sundeep Kushwaha
 268 E: sundeepk@codeaurora.org
 269 D: Implemented DFA-based target independent VLIW packetizer
 270
 271 N: Christopher Lamb
 272 E: christopher.lamb@gmail.com
 273 D: aligned load/store support, parts of noalias and restrict support
 274 D: vreg subreg infrastructure, X86 codegen improvements based on subregs
 275 D: address spaces
 276
 277 N: Jim Laskey
 278 E: jlaskey@apple.com
 279 D: Improvements to the PPC backend, instruction scheduling
 280 D: Debug and Dwarf implementation
 281 D: Auto upgrade mangler
 282 D: llvm-gcc4 svn wrangler
 283
 284 N: Chris Lattner
 285 E: sabre@nondot.org
 286 W: http://nondot.org/~sabre/
 287 D: Primary architect of LLVM
 288
 289 N: Tanya Lattner (Tanya Brethour)
 290 E: tonic@nondot.org
 291 W: http://nondot.org/~tonic/
 292 D: The initial llvm-ar tool, converted regression testsuite to dejagnu
 293 D: Modulo scheduling in the SparcV9 backend
 294 D: Release manager (1.7+)
 295
 296 N: Sylvestre Ledru
 297 E: sylvestre@debian.org
 298 W: http://sylvestre.ledru.info/
 299 W: https://apt.llvm.org/
 300 D: Debian and Ubuntu packaging
 301 D: Continuous integration with jenkins
 302
 303 N: Andrew Lenharth
 304 E: alenhar2@cs.uiuc.edu
 305 W: http://www.lenharth.org/~andrewl/
 306 D: Alpha backend
 307 D: Sampling based profiling
 308
 309 N: Nick Lewycky
 310 E: nicholas@mxc.ca
 311 D: PredicateSimplifier pass
 312
 313 N: Tony Linthicum, et. al.
 314 E: tlinth@codeaurora.org
 315 D: Backend for Qualcomm's Hexagon VLIW processor.
 316
 317 N: Bruno Cardoso Lopes
 318 E: bruno.cardoso@gmail.com
 319 I: bruno
 320 W: http://brunocardoso.cc
 321 D: Mips backend
 322 D: Random ARM integrated assembler and assembly parser improvements
 323 D: General X86 AVX1 support
 324
 325 N: Duraid Madina
 326 E: duraid@octopus.com.au
 327 W: http://kinoko.c.u-tokyo.ac.jp/~duraid/
 328 D: IA64 backend, BigBlock register allocator
 329
 330 N: John McCall
 331 E: rjmccall@apple.com
 332 D: Clang semantic analysis and IR generation
 333
 334 N: Michael McCracken
 335 E: michael.mccracken@gmail.com
 336 D: Line number support for llvmgcc
 337
 338 N: Vladimir Merzliakov
 339 E: wanderer@rsu.ru
 340 D: Test suite fixes for FreeBSD
 341
 342 N: Scott Michel
 343 E: scottm@aero.org
 344 D: Added STI Cell SPU backend.
 345
 346 N: Kai Nacke
 347 E: kai@redstar.de
 348 D: Support for implicit TLS model used with MS VC runtime
 349 D: Dumping of Win64 EH structures
 350
 351 N: Takumi Nakamura
 352 I: chapuni
 353 E: geek4civic@gmail.com
 354 E: chapuni@hf.rim.or.jp
 355 D: Maintaining the Git monorepo
 356 W: https://github.com/llvm-project/
 357 S: Ebina, Japan
 358
 359 N: Edward O'Callaghan
 360 E: eocallaghan@auroraux.org
 361 W: http://www.auroraux.org
 362 D: Add Clang support with various other improvements to utils/NewNightlyTest.pl
 363 D: Fix and maintain Solaris & AuroraUX support for llvm, various build warnings
 364 D: and error clean ups.
 365
 366 N: Morten Ofstad
 367 E: morten@hue.no
 368 D: Visual C++ compatibility fixes
 369
 370 N: Jakob Stoklund Olesen
 371 E: stoklund@2pi.dk
 372 D: Machine code verifier
 373 D: Blackfin backend
 374 D: Fast register allocator
 375 D: Greedy register allocator
 376
 377 N: Richard Osborne
 378 E: richard@xmos.com
 379 D: XCore backend
 380
 381 N: Piotr Padlewski
 382 E: piotr.padlewski@gmail.com
 383 D: !invariant.group metadata and other intrinsics for devirtualization in clang
 384
 385 N: Devang Patel
 386 E: dpatel@apple.com
 387 D: LTO tool, PassManager rewrite, Loop Pass Manager, Loop Rotate
 388 D: GCC PCH Integration (llvm-gcc), llvm-gcc improvements
 389 D: Optimizer improvements, Loop Index Split
 390
 391 N: Ana Pazos
 392 E: apazos@codeaurora.org
 393 D: Fixes and improvements to the AArch64 backend
 394
 395 N: Wesley Peck
 396 E: peckw@wesleypeck.com
 397 W: http://wesleypeck.com/
 398 D: MicroBlaze backend
 399
 400 N: Francois Pichet
 401 E: pichet2000@gmail.com
 402 D: MSVC support
 403
 404 N: Adrian Prantl
 405 E: aprantl@apple.com
 406 D: Debug Information
 407
 408 N: Vladimir Prus
 409 W: http://vladimir_prus.blogspot.com
 410 E: ghost@cs.msu.su
 411 D: Made inst_iterator behave like a proper iterator, LowerConstantExprs pass
 412
 413 N: Kalle Raiskila
 414 E: kalle.rasikila@nokia.com
 415 D: Some bugfixes to CellSPU
 416
 417 N: Xerxes Ranby
 418 E: xerxes@zafena.se
 419 D: Cmake dependency chain and various bug fixes
 420
 421 N: Alex Rosenberg
 422 E: alexr@leftfield.org
 423 I: arosenberg
 424 D: ARM calling conventions rewrite, hard float support
 425
 426 N: Chad Rosier
 427 E: mcrosier@codeaurora.org
 428 I: mcrosier
 429 D: AArch64 fast instruction selection pass
 430 D: Fixes and improvements to the ARM fast-isel pass
 431 D: Fixes and improvements to the AArch64 backend
 432
 433 N: Nadav Rotem
 434 E: nadav.rotem@me.com
 435 D: X86 code generation improvements, Loop Vectorizer, SLP Vectorizer
 436
 437 N: Roman Samoilov
 438 E: roman@codedgers.com
 439 D: MSIL backend
 440
 441 N: Duncan Sands
 442 E: baldrick@free.fr
 443 I: baldrick
 444 D: Ada support in llvm-gcc
 445 D: Dragonegg plugin
 446 D: Exception handling improvements
 447 D: Type legalizer rewrite
 448
 449 N: Ruchira Sasanka
 450 E: sasanka@uiuc.edu
 451 D: Graph coloring register allocator for the Sparc64 backend
 452
 453 N: Arnold Schwaighofer
 454 E: arnold.schwaighofer@gmail.com
 455 D: Tail call optimization for the x86 backend
 456
 457 N: Shantonu Sen
 458 E: ssen@apple.com
 459 D: Miscellaneous bug fixes
 460
 461 N: Anand Shukla
 462 E: ashukla@cs.uiuc.edu
 463 D: The `paths' pass
 464
 465 N: Michael J. Spencer
 466 E: bigcheesegs@gmail.com
 467 D: Shepherding Windows COFF support into MC.
 468 D: Lots of Windows stuff.
 469
 470 N: Reid Spencer
 471 E: rspencer@reidspencer.com
 472 W: http://reidspencer.com/
 473 D: Lots of stuff, see: http://wiki.llvm.org/index.php/User:Reid
 474
 475 N: Alp Toker
 476 E: alp@nuanti.com
 477 W: http://atoker.com/
 478 D: C++ frontend next generation standards implementation
 479
 480 N: Craig Topper
 481 E: craig.topper@gmail.com
 482 D: X86 codegen and disassembler improvements. AVX2 support.
 483
 484 N: Edwin Torok
 485 E: edwintorok@gmail.com
 486 D: Miscellaneous bug fixes
 487
 488 N: Adam Treat
 489 E: manyoso@yahoo.com
 490 D: C++ bugs filed, and C++ front-end bug fixes.
 491
 492 N: Andrew Trick
 493 E: atrick@apple.com
 494 D: Instruction Scheduling, ...
 495
 496 N: Lauro Ramos Venancio
 497 E: lauro.venancio@indt.org.br
 498 D: ARM backend improvements
 499 D: Thread Local Storage implementation
 500
 501 N: Bill Wendling
 502 I: wendling
 503 E: isanbard@gmail.com
 504 D: Release manager, IR Linker, LTO.
 505 D: Bunches of stuff.
 506
 507 N: Bob Wilson
 508 E: bob.wilson@acm.org
 509 D: Advanced SIMD (NEON) support in the ARM backend.
 510
 511 N: QingShan Zhang
 512 E: qshanz@cn.ibm.com
 513 D: PowerPC Backend Developer
 514
 515 N: Li Jia He
 516 E: hljhehlj@cn.ibm.com
 517 D: PowerPC Backend Developer
 518
 519 N: Zixuan Wu
 520 E: wuzish@cn.ibm.com
 521 D: PowerPC Backend Developer
 522
 523 N: Kang Zhang
 524 E: shkzhang@cn.ibm.com
 525 D: PowerPC Backend Developer