drivers/net/sky2.c

   1 /*
   2  * New driver for Marvell Yukon 2 chipset.
   3  * Based on earlier sk98lin, and skge driver.
   4  *
   5  * This driver intentionally does not support all the features
   6  * of the original driver such as link fail-over and link management because
   7  * those should be done at higher levels.
   8  *
   9  * Copyright (C) 2005 Stephen Hemminger <shemminger@osdl.org>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA.
  23  */
  24
  25 #include <linux/crc32.h>
  26 #include <linux/kernel.h>
  27 #include <linux/version.h>
  28 #include <linux/module.h>
  29 #include <linux/netdevice.h>
  30 #include <linux/dma-mapping.h>
  31 #include <linux/etherdevice.h>
  32 #include <linux/ethtool.h>
  33 #include <linux/pci.h>
  34 #include <linux/aer.h>
  35 #include <linux/ip.h>
  36 #include <net/ip.h>
  37 #include <linux/tcp.h>
  38 #include <linux/in.h>
  39 #include <linux/delay.h>
  40 #include <linux/workqueue.h>
  41 #include <linux/if_vlan.h>
  42 #include <linux/prefetch.h>
  43 #include <linux/debugfs.h>
  44 #include <linux/mii.h>
  45
  46 #include <asm/irq.h>
  47
  48 #if defined(CONFIG_VLAN_8021Q) || defined(CONFIG_VLAN_8021Q_MODULE)
  49 #define SKY2_VLAN_TAG_USED 1
  50 #endif
  51
  52 #include "sky2.h"
  53
  54 #define DRV_NAME                "sky2"
  55 #define DRV_VERSION             "1.20"
  56 #define PFX                     DRV_NAME " "
  57
  58 /*
  59  * The Yukon II chipset takes 64 bit command blocks (called list elements)
  60  * that are organized into three (receive, transmit, status) different rings
  61  * similar to Tigon3.
  62  */
  63
  64 #define RX_LE_SIZE              1024
  65 #define RX_LE_BYTES             (RX_LE_SIZE*sizeof(struct sky2_rx_le))
  66 #define RX_MAX_PENDING          (RX_LE_SIZE/6 - 2)
  67 #define RX_DEF_PENDING          RX_MAX_PENDING
  68 #define RX_SKB_ALIGN            8
  69
  70 #define TX_RING_SIZE            512
  71 #define TX_DEF_PENDING          (TX_RING_SIZE - 1)
  72 #define TX_MIN_PENDING          64
  73 #define MAX_SKB_TX_LE           (4 + (sizeof(dma_addr_t)/sizeof(u32))*MAX_SKB_FRAGS)
  74
  75 #define STATUS_RING_SIZE        2048    /* 2 ports * (TX + 2*RX) */
  76 #define STATUS_LE_BYTES         (STATUS_RING_SIZE*sizeof(struct sky2_status_le))
  77 #define TX_WATCHDOG             (5 * HZ)
  78 #define NAPI_WEIGHT             64
  79 #define PHY_RETRIES             1000
  80
  81 #define SKY2_EEPROM_MAGIC       0x9955aabb
  82
  83
  84 #define RING_NEXT(x,s)  (((x)+1) & ((s)-1))
  85
  86 static const u32 default_msg =
  87     NETIF_MSG_DRV | NETIF_MSG_PROBE | NETIF_MSG_LINK
  88     | NETIF_MSG_TIMER | NETIF_MSG_TX_ERR | NETIF_MSG_RX_ERR
  89     | NETIF_MSG_IFUP | NETIF_MSG_IFDOWN;
  90
  91 static int debug = -1;          /* defaults above */
  92 module_param(debug, int, 0);
  93 MODULE_PARM_DESC(debug, "Debug level (0=none,...,16=all)");
  94
  95 static int copybreak __read_mostly = 128;
  96 module_param(copybreak, int, 0);
  97 MODULE_PARM_DESC(copybreak, "Receive copy threshold");
  98
  99 static int disable_msi = 0;
 100 module_param(disable_msi, int, 0);
 101 MODULE_PARM_DESC(disable_msi, "Disable Message Signaled Interrupt (MSI)");
 102
 103 static const struct pci_device_id sky2_id_table[] = {
 104         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9000) }, /* SK-9Sxx */
 105         { PCI_DEVICE(PCI_VENDOR_ID_SYSKONNECT, 0x9E00) }, /* SK-9Exx */
 106         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4b00) },    /* DGE-560T */
 107         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4001) },    /* DGE-550SX */
 108         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B02) },    /* DGE-560SX */
 109         { PCI_DEVICE(PCI_VENDOR_ID_DLINK, 0x4B03) },    /* DGE-550T */
 110         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4340) }, /* 88E8021 */
 111         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4341) }, /* 88E8022 */
 112         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4342) }, /* 88E8061 */
 113         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4343) }, /* 88E8062 */
 114         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4344) }, /* 88E8021 */
 115         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4345) }, /* 88E8022 */
 116         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4346) }, /* 88E8061 */
 117         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4347) }, /* 88E8062 */
 118         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4350) }, /* 88E8035 */
 119         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4351) }, /* 88E8036 */
 120         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4352) }, /* 88E8038 */
 121         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4353) }, /* 88E8039 */
 122         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4354) }, /* 88E8040 */
 123         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4356) }, /* 88EC033 */
 124         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4357) }, /* 88E8042 */
 125         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x435A) }, /* 88E8048 */
 126         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4360) }, /* 88E8052 */
 127         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4361) }, /* 88E8050 */
 128         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4362) }, /* 88E8053 */
 129         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4363) }, /* 88E8055 */
 130         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4364) }, /* 88E8056 */
 131         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4365) }, /* 88E8070 */
 132         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4366) }, /* 88EC036 */
 133         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4367) }, /* 88EC032 */
 134         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4368) }, /* 88EC034 */
 135         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x4369) }, /* 88EC042 */
 136         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436A) }, /* 88E8058 */
 137         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436B) }, /* 88E8071 */
 138         { PCI_DEVICE(PCI_VENDOR_ID_MARVELL, 0x436C) }, /* 88E8072 */
 139         { 0 }
 140 };
 141
 142 MODULE_DEVICE_TABLE(pci, sky2_id_table);
 143
 144 /* Avoid conditionals by using array */
 145 static const unsigned txqaddr[] = { Q_XA1, Q_XA2 };
 146 static const unsigned rxqaddr[] = { Q_R1, Q_R2 };
 147 static const u32 portirq_msk[] = { Y2_IS_PORT_1, Y2_IS_PORT_2 };
 148
 149 /* This driver supports yukon2 chipset only */
 150 static const char *yukon2_name[] = {
 151         "XL",           /* 0xb3 */
 152         "EC Ultra",     /* 0xb4 */
 153         "Extreme",      /* 0xb5 */
 154         "EC",           /* 0xb6 */
 155         "FE",           /* 0xb7 */
 156         "FE+",          /* 0xb8 */
 157 };
 158
 159 static void sky2_set_multicast(struct net_device *dev);
 160
 161 /* Access to PHY via serial interconnect */
 162 static int gm_phy_write(struct sky2_hw *hw, unsigned port, u16 reg, u16 val)
 163 {
 164         int i;
 165
 166         gma_write16(hw, port, GM_SMI_DATA, val);
 167         gma_write16(hw, port, GM_SMI_CTRL,
 168                     GM_SMI_CT_PHY_AD(PHY_ADDR_MARV) | GM_SMI_CT_REG_AD(reg));
 169
 170         for (i = 0; i < PHY_RETRIES; i++) {
 171                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 172                 if (ctrl == 0xffff)
 173                         goto io_error;
 174
 175                 if (!(ctrl & GM_SMI_CT_BUSY))
 176                         return 0;
 177
 178                 udelay(10);
 179         }
 180
 181         dev_warn(&hw->pdev->dev,"%s: phy write timeout\n", hw->dev[port]->name);
 182         return -ETIMEDOUT;
 183
 184 io_error:
 185         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 186         return -EIO;
 187 }
 188
 189 static int __gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg, u16 *val)
 190 {
 191         int i;
 192
 193         gma_write16(hw, port, GM_SMI_CTRL, GM_SMI_CT_PHY_AD(PHY_ADDR_MARV)
 194                     | GM_SMI_CT_REG_AD(reg) | GM_SMI_CT_OP_RD);
 195
 196         for (i = 0; i < PHY_RETRIES; i++) {
 197                 u16 ctrl = gma_read16(hw, port, GM_SMI_CTRL);
 198                 if (ctrl == 0xffff)
 199                         goto io_error;
 200
 201                 if (ctrl & GM_SMI_CT_RD_VAL) {
 202                         *val = gma_read16(hw, port, GM_SMI_DATA);
 203                         return 0;
 204                 }
 205
 206                 udelay(10);
 207         }
 208
 209         dev_warn(&hw->pdev->dev, "%s: phy read timeout\n", hw->dev[port]->name);
 210         return -ETIMEDOUT;
 211 io_error:
 212         dev_err(&hw->pdev->dev, "%s: phy I/O error\n", hw->dev[port]->name);
 213         return -EIO;
 214 }
 215
 216 static inline u16 gm_phy_read(struct sky2_hw *hw, unsigned port, u16 reg)
 217 {
 218         u16 v;
 219         __gm_phy_read(hw, port, reg, &v);
 220         return v;
 221 }
 222
 223
 224 static void sky2_power_on(struct sky2_hw *hw)
 225 {
 226         /* switch power to VCC (WA for VAUX problem) */
 227         sky2_write8(hw, B0_POWER_CTRL,
 228                     PC_VAUX_ENA | PC_VCC_ENA | PC_VAUX_OFF | PC_VCC_ON);
 229
 230         /* disable Core Clock Division, */
 231         sky2_write32(hw, B2_Y2_CLK_CTRL, Y2_CLK_DIV_DIS);
 232
 233         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 234                 /* enable bits are inverted */
 235                 sky2_write8(hw, B2_Y2_CLK_GATE,
 236                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 237                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 238                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 239         else
 240                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 241
 242         if (hw->flags & SKY2_HW_ADV_POWER_CTL) {
 243                 struct pci_dev *pdev = hw->pdev;
 244                 u32 reg;
 245
 246                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
 247
 248                 pci_read_config_dword(pdev, PCI_DEV_REG4, &reg);
 249                 /* set all bits to 0 except bits 15..12 and 8 */
 250                 reg &= P_ASPM_CONTROL_MSK;
 251                 pci_write_config_dword(pdev, PCI_DEV_REG4, reg);
 252
 253                 pci_read_config_dword(pdev, PCI_DEV_REG5, &reg);
 254                 /* set all bits to 0 except bits 28 & 27 */
 255                 reg &= P_CTL_TIM_VMAIN_AV_MSK;
 256                 pci_write_config_dword(pdev, PCI_DEV_REG5, reg);
 257
 258                 pci_write_config_dword(pdev, PCI_CFG_REG_1, 0);
 259
 260                 /* Enable workaround for dev 4.107 on Yukon-Ultra & Extreme */
 261                 reg = sky2_read32(hw, B2_GP_IO);
 262                 reg |= GLB_GPIO_STAT_RACE_DIS;
 263                 sky2_write32(hw, B2_GP_IO, reg);
 264
 265                 sky2_read32(hw, B2_GP_IO);
 266         }
 267 }
 268
 269 static void sky2_power_aux(struct sky2_hw *hw)
 270 {
 271         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 272                 sky2_write8(hw, B2_Y2_CLK_GATE, 0);
 273         else
 274                 /* enable bits are inverted */
 275                 sky2_write8(hw, B2_Y2_CLK_GATE,
 276                             Y2_PCI_CLK_LNK1_DIS | Y2_COR_CLK_LNK1_DIS |
 277                             Y2_CLK_GAT_LNK1_DIS | Y2_PCI_CLK_LNK2_DIS |
 278                             Y2_COR_CLK_LNK2_DIS | Y2_CLK_GAT_LNK2_DIS);
 279
 280         /* switch power to VAUX */
 281         if (sky2_read16(hw, B0_CTST) & Y2_VAUX_AVAIL)
 282                 sky2_write8(hw, B0_POWER_CTRL,
 283                             (PC_VAUX_ENA | PC_VCC_ENA |
 284                              PC_VAUX_ON | PC_VCC_OFF));
 285 }
 286
 287 static void sky2_gmac_reset(struct sky2_hw *hw, unsigned port)
 288 {
 289         u16 reg;
 290
 291         /* disable all GMAC IRQ's */
 292         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), 0);
 293
 294         gma_write16(hw, port, GM_MC_ADDR_H1, 0);        /* clear MC hash */
 295         gma_write16(hw, port, GM_MC_ADDR_H2, 0);
 296         gma_write16(hw, port, GM_MC_ADDR_H3, 0);
 297         gma_write16(hw, port, GM_MC_ADDR_H4, 0);
 298
 299         reg = gma_read16(hw, port, GM_RX_CTRL);
 300         reg |= GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA;
 301         gma_write16(hw, port, GM_RX_CTRL, reg);
 302 }
 303
 304 /* flow control to advertise bits */
 305 static const u16 copper_fc_adv[] = {
 306         [FC_NONE]       = 0,
 307         [FC_TX]         = PHY_M_AN_ASP,
 308         [FC_RX]         = PHY_M_AN_PC,
 309         [FC_BOTH]       = PHY_M_AN_PC | PHY_M_AN_ASP,
 310 };
 311
 312 /* flow control to advertise bits when using 1000BaseX */
 313 static const u16 fiber_fc_adv[] = {
 314         [FC_NONE] = PHY_M_P_NO_PAUSE_X,
 315         [FC_TX]   = PHY_M_P_ASYM_MD_X,
 316         [FC_RX]   = PHY_M_P_SYM_MD_X,
 317         [FC_BOTH] = PHY_M_P_BOTH_MD_X,
 318 };
 319
 320 /* flow control to GMA disable bits */
 321 static const u16 gm_fc_disable[] = {
 322         [FC_NONE] = GM_GPCR_FC_RX_DIS | GM_GPCR_FC_TX_DIS,
 323         [FC_TX]   = GM_GPCR_FC_RX_DIS,
 324         [FC_RX]   = GM_GPCR_FC_TX_DIS,
 325         [FC_BOTH] = 0,
 326 };
 327
 328
 329 static void sky2_phy_init(struct sky2_hw *hw, unsigned port)
 330 {
 331         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 332         u16 ctrl, ct1000, adv, pg, ledctrl, ledover, reg;
 333
 334         if (sky2->autoneg == AUTONEG_ENABLE &&
 335             !(hw->flags & SKY2_HW_NEWER_PHY)) {
 336                 u16 ectrl = gm_phy_read(hw, port, PHY_MARV_EXT_CTRL);
 337
 338                 ectrl &= ~(PHY_M_EC_M_DSC_MSK | PHY_M_EC_S_DSC_MSK |
 339                            PHY_M_EC_MAC_S_MSK);
 340                 ectrl |= PHY_M_EC_MAC_S(MAC_TX_CLK_25_MHZ);
 341
 342                 /* on PHY 88E1040 Rev.D0 (and newer) downshift control changed */
 343                 if (hw->chip_id == CHIP_ID_YUKON_EC)
 344                         /* set downshift counter to 3x and enable downshift */
 345                         ectrl |= PHY_M_EC_DSC_2(2) | PHY_M_EC_DOWN_S_ENA;
 346                 else
 347                         /* set master & slave downshift counter to 1x */
 348                         ectrl |= PHY_M_EC_M_DSC(0) | PHY_M_EC_S_DSC(1);
 349
 350                 gm_phy_write(hw, port, PHY_MARV_EXT_CTRL, ectrl);
 351         }
 352
 353         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 354         if (sky2_is_copper(hw)) {
 355                 if (!(hw->flags & SKY2_HW_GIGABIT)) {
 356                         /* enable automatic crossover */
 357                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO) >> 1;
 358
 359                         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 360                             hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 361                                 u16 spec;
 362
 363                                 /* Enable Class A driver for FE+ A0 */
 364                                 spec = gm_phy_read(hw, port, PHY_MARV_FE_SPEC_2);
 365                                 spec |= PHY_M_FESC_SEL_CL_A;
 366                                 gm_phy_write(hw, port, PHY_MARV_FE_SPEC_2, spec);
 367                         }
 368                 } else {
 369                         /* disable energy detect */
 370                         ctrl &= ~PHY_M_PC_EN_DET_MSK;
 371
 372                         /* enable automatic crossover */
 373                         ctrl |= PHY_M_PC_MDI_XMODE(PHY_M_PC_ENA_AUTO);
 374
 375                         /* downshift on PHY 88E1112 and 88E1149 is changed */
 376                         if (sky2->autoneg == AUTONEG_ENABLE
 377                             && (hw->flags & SKY2_HW_NEWER_PHY)) {
 378                                 /* set downshift counter to 3x and enable downshift */
 379                                 ctrl &= ~PHY_M_PC_DSC_MSK;
 380                                 ctrl |= PHY_M_PC_DSC(2) | PHY_M_PC_DOWN_S_ENA;
 381                         }
 382                 }
 383         } else {
 384                 /* workaround for deviation #4.88 (CRC errors) */
 385                 /* disable Automatic Crossover */
 386
 387                 ctrl &= ~PHY_M_PC_MDIX_MSK;
 388         }
 389
 390         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 391
 392         /* special setup for PHY 88E1112 Fiber */
 393         if (hw->chip_id == CHIP_ID_YUKON_XL && (hw->flags & SKY2_HW_FIBRE_PHY)) {
 394                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 395
 396                 /* Fiber: select 1000BASE-X only mode MAC Specific Ctrl Reg. */
 397                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 2);
 398                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 399                 ctrl &= ~PHY_M_MAC_MD_MSK;
 400                 ctrl |= PHY_M_MAC_MODE_SEL(PHY_M_MAC_MD_1000BX);
 401                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 402
 403                 if (hw->pmd_type  == 'P') {
 404                         /* select page 1 to access Fiber registers */
 405                         gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 1);
 406
 407                         /* for SFP-module set SIGDET polarity to low */
 408                         ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 409                         ctrl |= PHY_M_FIB_SIGD_POL;
 410                         gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 411                 }
 412
 413                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 414         }
 415
 416         ctrl = PHY_CT_RESET;
 417         ct1000 = 0;
 418         adv = PHY_AN_CSMA;
 419         reg = 0;
 420
 421         if (sky2->autoneg == AUTONEG_ENABLE) {
 422                 if (sky2_is_copper(hw)) {
 423                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 424                                 ct1000 |= PHY_M_1000C_AFD;
 425                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 426                                 ct1000 |= PHY_M_1000C_AHD;
 427                         if (sky2->advertising & ADVERTISED_100baseT_Full)
 428                                 adv |= PHY_M_AN_100_FD;
 429                         if (sky2->advertising & ADVERTISED_100baseT_Half)
 430                                 adv |= PHY_M_AN_100_HD;
 431                         if (sky2->advertising & ADVERTISED_10baseT_Full)
 432                                 adv |= PHY_M_AN_10_FD;
 433                         if (sky2->advertising & ADVERTISED_10baseT_Half)
 434                                 adv |= PHY_M_AN_10_HD;
 435
 436                         adv |= copper_fc_adv[sky2->flow_mode];
 437                 } else {        /* special defines for FIBER (88E1040S only) */
 438                         if (sky2->advertising & ADVERTISED_1000baseT_Full)
 439                                 adv |= PHY_M_AN_1000X_AFD;
 440                         if (sky2->advertising & ADVERTISED_1000baseT_Half)
 441                                 adv |= PHY_M_AN_1000X_AHD;
 442
 443                         adv |= fiber_fc_adv[sky2->flow_mode];
 444                 }
 445
 446                 /* Restart Auto-negotiation */
 447                 ctrl |= PHY_CT_ANE | PHY_CT_RE_CFG;
 448         } else {
 449                 /* forced speed/duplex settings */
 450                 ct1000 = PHY_M_1000C_MSE;
 451
 452                 /* Disable auto update for duplex flow control and speed */
 453                 reg |= GM_GPCR_AU_ALL_DIS;
 454
 455                 switch (sky2->speed) {
 456                 case SPEED_1000:
 457                         ctrl |= PHY_CT_SP1000;
 458                         reg |= GM_GPCR_SPEED_1000;
 459                         break;
 460                 case SPEED_100:
 461                         ctrl |= PHY_CT_SP100;
 462                         reg |= GM_GPCR_SPEED_100;
 463                         break;
 464                 }
 465
 466                 if (sky2->duplex == DUPLEX_FULL) {
 467                         reg |= GM_GPCR_DUP_FULL;
 468                         ctrl |= PHY_CT_DUP_MD;
 469                 } else if (sky2->speed < SPEED_1000)
 470                         sky2->flow_mode = FC_NONE;
 471
 472
 473                 reg |= gm_fc_disable[sky2->flow_mode];
 474
 475                 /* Forward pause packets to GMAC? */
 476                 if (sky2->flow_mode & FC_RX)
 477                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
 478                 else
 479                         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
 480         }
 481
 482         gma_write16(hw, port, GM_GP_CTRL, reg);
 483
 484         if (hw->flags & SKY2_HW_GIGABIT)
 485                 gm_phy_write(hw, port, PHY_MARV_1000T_CTRL, ct1000);
 486
 487         gm_phy_write(hw, port, PHY_MARV_AUNE_ADV, adv);
 488         gm_phy_write(hw, port, PHY_MARV_CTRL, ctrl);
 489
 490         /* Setup Phy LED's */
 491         ledctrl = PHY_M_LED_PULS_DUR(PULS_170MS);
 492         ledover = 0;
 493
 494         switch (hw->chip_id) {
 495         case CHIP_ID_YUKON_FE:
 496                 /* on 88E3082 these bits are at 11..9 (shifted left) */
 497                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) << 1;
 498
 499                 ctrl = gm_phy_read(hw, port, PHY_MARV_FE_LED_PAR);
 500
 501                 /* delete ACT LED control bits */
 502                 ctrl &= ~PHY_M_FELP_LED1_MSK;
 503                 /* change ACT LED control to blink mode */
 504                 ctrl |= PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_ACT_BL);
 505                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 506                 break;
 507
 508         case CHIP_ID_YUKON_FE_P:
 509                 /* Enable Link Partner Next Page */
 510                 ctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
 511                 ctrl |= PHY_M_PC_ENA_LIP_NP;
 512
 513                 /* disable Energy Detect and enable scrambler */
 514                 ctrl &= ~(PHY_M_PC_ENA_ENE_DT | PHY_M_PC_DIS_SCRAMB);
 515                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ctrl);
 516
 517                 /* set LED2 -> ACT, LED1 -> LINK, LED0 -> SPEED */
 518                 ctrl = PHY_M_FELP_LED2_CTRL(LED_PAR_CTRL_ACT_BL) |
 519                         PHY_M_FELP_LED1_CTRL(LED_PAR_CTRL_LINK) |
 520                         PHY_M_FELP_LED0_CTRL(LED_PAR_CTRL_SPEED);
 521
 522                 gm_phy_write(hw, port, PHY_MARV_FE_LED_PAR, ctrl);
 523                 break;
 524
 525         case CHIP_ID_YUKON_XL:
 526                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 527
 528                 /* select page 3 to access LED control register */
 529                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 530
 531                 /* set LED Function Control register */
 532                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 533                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 534                               PHY_M_LEDC_INIT_CTRL(7) | /* 10 Mbps */
 535                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 536                               PHY_M_LEDC_STA0_CTRL(7)));        /* 1000 Mbps */
 537
 538                 /* set Polarity Control register */
 539                 gm_phy_write(hw, port, PHY_MARV_PHY_STAT,
 540                              (PHY_M_POLC_LS1_P_MIX(4) |
 541                               PHY_M_POLC_IS0_P_MIX(4) |
 542                               PHY_M_POLC_LOS_CTRL(2) |
 543                               PHY_M_POLC_INIT_CTRL(2) |
 544                               PHY_M_POLC_STA1_CTRL(2) |
 545                               PHY_M_POLC_STA0_CTRL(2)));
 546
 547                 /* restore page register */
 548                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 549                 break;
 550
 551         case CHIP_ID_YUKON_EC_U:
 552         case CHIP_ID_YUKON_EX:
 553                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
 554
 555                 /* select page 3 to access LED control register */
 556                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
 557
 558                 /* set LED Function Control register */
 559                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
 560                              (PHY_M_LEDC_LOS_CTRL(1) |  /* LINK/ACT */
 561                               PHY_M_LEDC_INIT_CTRL(8) | /* 10 Mbps */
 562                               PHY_M_LEDC_STA1_CTRL(7) | /* 100 Mbps */
 563                               PHY_M_LEDC_STA0_CTRL(7)));/* 1000 Mbps */
 564
 565                 /* set Blink Rate in LED Timer Control Register */
 566                 gm_phy_write(hw, port, PHY_MARV_INT_MASK,
 567                              ledctrl | PHY_M_LED_BLINK_RT(BLINK_84MS));
 568                 /* restore page register */
 569                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
 570                 break;
 571
 572         default:
 573                 /* set Tx LED (LED_TX) to blink mode on Rx OR Tx activity */
 574                 ledctrl |= PHY_M_LED_BLINK_RT(BLINK_84MS) | PHY_M_LEDC_TX_CTRL;
 575                 /* turn off the Rx LED (LED_RX) */
 576                 ledover &= ~PHY_M_LED_MO_RX;
 577         }
 578
 579         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
 580             hw->chip_rev == CHIP_REV_YU_EC_U_A1) {
 581                 /* apply fixes in PHY AFE */
 582                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 255);
 583
 584                 /* increase differential signal amplitude in 10BASE-T */
 585                 gm_phy_write(hw, port, 0x18, 0xaa99);
 586                 gm_phy_write(hw, port, 0x17, 0x2011);
 587
 588                 /* fix for IEEE A/B Symmetry failure in 1000BASE-T */
 589                 gm_phy_write(hw, port, 0x18, 0xa204);
 590                 gm_phy_write(hw, port, 0x17, 0x2002);
 591
 592                 /* set page register to 0 */
 593                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 0);
 594         } else if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 595                    hw->chip_rev == CHIP_REV_YU_FE2_A0) {
 596                 /* apply workaround for integrated resistors calibration */
 597                 gm_phy_write(hw, port, PHY_MARV_PAGE_ADDR, 17);
 598                 gm_phy_write(hw, port, PHY_MARV_PAGE_DATA, 0x3f60);
 599         } else if (hw->chip_id != CHIP_ID_YUKON_EX) {
 600                 /* no effect on Yukon-XL */
 601                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
 602
 603                 if (sky2->autoneg == AUTONEG_DISABLE || sky2->speed == SPEED_100) {
 604                         /* turn on 100 Mbps LED (LED_LINK100) */
 605                         ledover |= PHY_M_LED_MO_100;
 606                 }
 607
 608                 if (ledover)
 609                         gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
 610
 611         }
 612
 613         /* Enable phy interrupt on auto-negotiation complete (or link up) */
 614         if (sky2->autoneg == AUTONEG_ENABLE)
 615                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_IS_AN_COMPL);
 616         else
 617                 gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
 618 }
 619
 620 static void sky2_phy_power(struct sky2_hw *hw, unsigned port, int onoff)
 621 {
 622         struct pci_dev *pdev = hw->pdev;
 623         u32 reg1;
 624         static const u32 phy_power[] = { PCI_Y2_PHY1_POWD, PCI_Y2_PHY2_POWD };
 625         static const u32 coma_mode[] = { PCI_Y2_PHY1_COMA, PCI_Y2_PHY2_COMA };
 626
 627         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 628         /* Turn on/off phy power saving */
 629         if (onoff)
 630                 reg1 &= ~phy_power[port];
 631         else
 632                 reg1 |= phy_power[port];
 633
 634         if (onoff && hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev > 1)
 635                 reg1 |= coma_mode[port];
 636
 637         pci_write_config_dword(pdev, PCI_DEV_REG1, reg1);
 638         pci_read_config_dword(pdev, PCI_DEV_REG1, &reg1);
 639
 640         udelay(100);
 641 }
 642
 643 /* Force a renegotiation */
 644 static void sky2_phy_reinit(struct sky2_port *sky2)
 645 {
 646         spin_lock_bh(&sky2->phy_lock);
 647         sky2_phy_init(sky2->hw, sky2->port);
 648         spin_unlock_bh(&sky2->phy_lock);
 649 }
 650
 651 /* Put device in state to listen for Wake On Lan */
 652 static void sky2_wol_init(struct sky2_port *sky2)
 653 {
 654         struct sky2_hw *hw = sky2->hw;
 655         unsigned port = sky2->port;
 656         enum flow_control save_mode;
 657         u16 ctrl;
 658         u32 reg1;
 659
 660         /* Bring hardware out of reset */
 661         sky2_write16(hw, B0_CTST, CS_RST_CLR);
 662         sky2_write16(hw, SK_REG(port, GMAC_LINK_CTRL), GMLC_RST_CLR);
 663
 664         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 665         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 666
 667         /* Force to 10/100
 668          * sky2_reset will re-enable on resume
 669          */
 670         save_mode = sky2->flow_mode;
 671         ctrl = sky2->advertising;
 672
 673         sky2->advertising &= ~(ADVERTISED_1000baseT_Half|ADVERTISED_1000baseT_Full);
 674         sky2->flow_mode = FC_NONE;
 675         sky2_phy_power(hw, port, 1);
 676         sky2_phy_reinit(sky2);
 677
 678         sky2->flow_mode = save_mode;
 679         sky2->advertising = ctrl;
 680
 681         /* Set GMAC to no flow control and auto update for speed/duplex */
 682         gma_write16(hw, port, GM_GP_CTRL,
 683                     GM_GPCR_FC_TX_DIS|GM_GPCR_TX_ENA|GM_GPCR_RX_ENA|
 684                     GM_GPCR_DUP_FULL|GM_GPCR_FC_RX_DIS|GM_GPCR_AU_FCT_DIS);
 685
 686         /* Set WOL address */
 687         memcpy_toio(hw->regs + WOL_REGS(port, WOL_MAC_ADDR),
 688                     sky2->netdev->dev_addr, ETH_ALEN);
 689
 690         /* Turn on appropriate WOL control bits */
 691         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), WOL_CTL_CLEAR_RESULT);
 692         ctrl = 0;
 693         if (sky2->wol & WAKE_PHY)
 694                 ctrl |= WOL_CTL_ENA_PME_ON_LINK_CHG|WOL_CTL_ENA_LINK_CHG_UNIT;
 695         else
 696                 ctrl |= WOL_CTL_DIS_PME_ON_LINK_CHG|WOL_CTL_DIS_LINK_CHG_UNIT;
 697
 698         if (sky2->wol & WAKE_MAGIC)
 699                 ctrl |= WOL_CTL_ENA_PME_ON_MAGIC_PKT|WOL_CTL_ENA_MAGIC_PKT_UNIT;
 700         else
 701                 ctrl |= WOL_CTL_DIS_PME_ON_MAGIC_PKT|WOL_CTL_DIS_MAGIC_PKT_UNIT;;
 702
 703         ctrl |= WOL_CTL_DIS_PME_ON_PATTERN|WOL_CTL_DIS_PATTERN_UNIT;
 704         sky2_write16(hw, WOL_REGS(port, WOL_CTRL_STAT), ctrl);
 705
 706         /* Turn on legacy PCI-Express PME mode */
 707         pci_read_config_dword(hw->pdev, PCI_DEV_REG1, &reg1);
 708         reg1 |= PCI_Y2_PME_LEGACY;
 709         pci_write_config_dword(hw->pdev, PCI_DEV_REG1, reg1);
 710
 711         /* block receiver */
 712         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
 713
 714 }
 715
 716 static void sky2_set_tx_stfwd(struct sky2_hw *hw, unsigned port)
 717 {
 718         struct net_device *dev = hw->dev[port];
 719
 720         if (dev->mtu <= ETH_DATA_LEN)
 721                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 722                              TX_JUMBO_DIS | TX_STFW_ENA);
 723
 724         else if (hw->chip_id != CHIP_ID_YUKON_EC_U)
 725                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 726                              TX_STFW_ENA | TX_JUMBO_ENA);
 727         else {
 728                 /* set Tx GMAC FIFO Almost Empty Threshold */
 729                 sky2_write32(hw, SK_REG(port, TX_GMF_AE_THR),
 730                              (ECU_JUMBO_WM << 16) | ECU_AE_THR);
 731
 732                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
 733                              TX_JUMBO_ENA | TX_STFW_DIS);
 734
 735                 /* Can't do offload because of lack of store/forward */
 736                 dev->features &= ~(NETIF_F_TSO | NETIF_F_SG | NETIF_F_ALL_CSUM);
 737         }
 738 }
 739
 740 static void sky2_mac_init(struct sky2_hw *hw, unsigned port)
 741 {
 742         struct sky2_port *sky2 = netdev_priv(hw->dev[port]);
 743         u16 reg;
 744         u32 rx_reg;
 745         int i;
 746         const u8 *addr = hw->dev[port]->dev_addr;
 747
 748         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
 749         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_CLR);
 750
 751         sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_CLR);
 752
 753         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0 && port == 1) {
 754                 /* WA DEV_472 -- looks like crossed wires on port 2 */
 755                 /* clear GMAC 1 Control reset */
 756                 sky2_write8(hw, SK_REG(0, GMAC_CTRL), GMC_RST_CLR);
 757                 do {
 758                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_SET);
 759                         sky2_write8(hw, SK_REG(1, GMAC_CTRL), GMC_RST_CLR);
 760                 } while (gm_phy_read(hw, 1, PHY_MARV_ID0) != PHY_MARV_ID0_VAL ||
 761                          gm_phy_read(hw, 1, PHY_MARV_ID1) != PHY_MARV_ID1_Y2 ||
 762                          gm_phy_read(hw, 1, PHY_MARV_INT_MASK) != 0);
 763         }
 764
 765         sky2_read16(hw, SK_REG(port, GMAC_IRQ_SRC));
 766
 767         /* Enable Transmit FIFO Underrun */
 768         sky2_write8(hw, SK_REG(port, GMAC_IRQ_MSK), GMAC_DEF_MSK);
 769
 770         spin_lock_bh(&sky2->phy_lock);
 771         sky2_phy_init(hw, port);
 772         spin_unlock_bh(&sky2->phy_lock);
 773
 774         /* MIB clear */
 775         reg = gma_read16(hw, port, GM_PHY_ADDR);
 776         gma_write16(hw, port, GM_PHY_ADDR, reg | GM_PAR_MIB_CLR);
 777
 778         for (i = GM_MIB_CNT_BASE; i <= GM_MIB_CNT_END; i += 4)
 779                 gma_read16(hw, port, i);
 780         gma_write16(hw, port, GM_PHY_ADDR, reg);
 781
 782         /* transmit control */
 783         gma_write16(hw, port, GM_TX_CTRL, TX_COL_THR(TX_COL_DEF));
 784
 785         /* receive control reg: unicast + multicast + no FCS  */
 786         gma_write16(hw, port, GM_RX_CTRL,
 787                     GM_RXCR_UCF_ENA | GM_RXCR_CRC_DIS | GM_RXCR_MCF_ENA);
 788
 789         /* transmit flow control */
 790         gma_write16(hw, port, GM_TX_FLOW_CTRL, 0xffff);
 791
 792         /* transmit parameter */
 793         gma_write16(hw, port, GM_TX_PARAM,
 794                     TX_JAM_LEN_VAL(TX_JAM_LEN_DEF) |
 795                     TX_JAM_IPG_VAL(TX_JAM_IPG_DEF) |
 796                     TX_IPG_JAM_DATA(TX_IPG_JAM_DEF) |
 797                     TX_BACK_OFF_LIM(TX_BOF_LIM_DEF));
 798
 799         /* serial mode register */
 800         reg = DATA_BLIND_VAL(DATA_BLIND_DEF) |
 801                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
 802
 803         if (hw->dev[port]->mtu > ETH_DATA_LEN)
 804                 reg |= GM_SMOD_JUMBO_ENA;
 805
 806         gma_write16(hw, port, GM_SERIAL_MODE, reg);
 807
 808         /* virtual address for data */
 809         gma_set_addr(hw, port, GM_SRC_ADDR_2L, addr);
 810
 811         /* physical address: used for pause frames */
 812         gma_set_addr(hw, port, GM_SRC_ADDR_1L, addr);
 813
 814         /* ignore counter overflows */
 815         gma_write16(hw, port, GM_TX_IRQ_MSK, 0);
 816         gma_write16(hw, port, GM_RX_IRQ_MSK, 0);
 817         gma_write16(hw, port, GM_TR_IRQ_MSK, 0);
 818
 819         /* Configure Rx MAC FIFO */
 820         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_CLR);
 821         rx_reg = GMF_OPER_ON | GMF_RX_F_FL_ON;
 822         if (hw->chip_id == CHIP_ID_YUKON_EX ||
 823             hw->chip_id == CHIP_ID_YUKON_FE_P)
 824                 rx_reg |= GMF_RX_OVER_ON;
 825
 826         sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T), rx_reg);
 827
 828         /* Flush Rx MAC FIFO on any flow control or error */
 829         sky2_write16(hw, SK_REG(port, RX_GMF_FL_MSK), GMR_FS_ANY_ERR);
 830
 831         /* Set threshold to 0xa (64 bytes) + 1 to workaround pause bug  */
 832         reg = RX_GMF_FL_THR_DEF + 1;
 833         /* Another magic mystery workaround from sk98lin */
 834         if (hw->chip_id == CHIP_ID_YUKON_FE_P &&
 835             hw->chip_rev == CHIP_REV_YU_FE2_A0)
 836                 reg = 0x178;
 837         sky2_write16(hw, SK_REG(port, RX_GMF_FL_THR), reg);
 838
 839         /* Configure Tx MAC FIFO */
 840         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_CLR);
 841         sky2_write16(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_OPER_ON);
 842
 843         /* On chips without ram buffer, pause is controled by MAC level */
 844         if (sky2_read8(hw, B2_E_0) == 0) {
 845                 sky2_write8(hw, SK_REG(port, RX_GMF_LP_THR), 768/8);
 846                 sky2_write8(hw, SK_REG(port, RX_GMF_UP_THR), 1024/8);
 847
 848                 sky2_set_tx_stfwd(hw, port);
 849         }
 850
 851 }
 852
 853 /* Assign Ram Buffer allocation to queue */
 854 static void sky2_ramset(struct sky2_hw *hw, u16 q, u32 start, u32 space)
 855 {
 856         u32 end;
 857
 858         /* convert from K bytes to qwords used for hw register */
 859         start *= 1024/8;
 860         space *= 1024/8;
 861         end = start + space - 1;
 862
 863         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_RST_CLR);
 864         sky2_write32(hw, RB_ADDR(q, RB_START), start);
 865         sky2_write32(hw, RB_ADDR(q, RB_END), end);
 866         sky2_write32(hw, RB_ADDR(q, RB_WP), start);
 867         sky2_write32(hw, RB_ADDR(q, RB_RP), start);
 868
 869         if (q == Q_R1 || q == Q_R2) {
 870                 u32 tp = space - space/4;
 871
 872                 /* On receive queue's set the thresholds
 873                  * give receiver priority when > 3/4 full
 874                  * send pause when down to 2K
 875                  */
 876                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTHP), tp);
 877                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTHP), space/2);
 878
 879                 tp = space - 2048/8;
 880                 sky2_write32(hw, RB_ADDR(q, RB_RX_UTPP), tp);
 881                 sky2_write32(hw, RB_ADDR(q, RB_RX_LTPP), space/4);
 882         } else {
 883                 /* Enable store & forward on Tx queue's because
 884                  * Tx FIFO is only 1K on Yukon
 885                  */
 886                 sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_STFWD);
 887         }
 888
 889         sky2_write8(hw, RB_ADDR(q, RB_CTRL), RB_ENA_OP_MD);
 890         sky2_read8(hw, RB_ADDR(q, RB_CTRL));
 891 }
 892
 893 /* Setup Bus Memory Interface */
 894 static void sky2_qset(struct sky2_hw *hw, u16 q)
 895 {
 896         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_RESET);
 897         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_OPER_INIT);
 898         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_FIFO_OP_ON);
 899         sky2_write32(hw, Q_ADDR(q, Q_WM),  BMU_WM_DEFAULT);
 900 }
 901
 902 /* Setup prefetch unit registers. This is the interface between
 903  * hardware and driver list elements
 904  */
 905 static void sky2_prefetch_init(struct sky2_hw *hw, u32 qaddr,
 906                                       u64 addr, u32 last)
 907 {
 908         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
 909         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_RST_CLR);
 910         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_HI), addr >> 32);
 911         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_ADDR_LO), (u32) addr);
 912         sky2_write16(hw, Y2_QADDR(qaddr, PREF_UNIT_LAST_IDX), last);
 913         sky2_write32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL), PREF_UNIT_OP_ON);
 914
 915         sky2_read32(hw, Y2_QADDR(qaddr, PREF_UNIT_CTRL));
 916 }
 917
 918 static inline struct sky2_tx_le *get_tx_le(struct sky2_port *sky2)
 919 {
 920         struct sky2_tx_le *le = sky2->tx_le + sky2->tx_prod;
 921
 922         sky2->tx_prod = RING_NEXT(sky2->tx_prod, TX_RING_SIZE);
 923         le->ctrl = 0;
 924         return le;
 925 }
 926
 927 static void tx_init(struct sky2_port *sky2)
 928 {
 929         struct sky2_tx_le *le;
 930
 931         sky2->tx_prod = sky2->tx_cons = 0;
 932         sky2->tx_tcpsum = 0;
 933         sky2->tx_last_mss = 0;
 934
 935         le = get_tx_le(sky2);
 936         le->addr = 0;
 937         le->opcode = OP_ADDR64 | HW_OWNER;
 938         sky2->tx_addr64 = 0;
 939 }
 940
 941 static inline struct tx_ring_info *tx_le_re(struct sky2_port *sky2,
 942                                             struct sky2_tx_le *le)
 943 {
 944         return sky2->tx_ring + (le - sky2->tx_le);
 945 }
 946
 947 /* Update chip's next pointer */
 948 static inline void sky2_put_idx(struct sky2_hw *hw, unsigned q, u16 idx)
 949 {
 950         /* Make sure write' to descriptors are complete before we tell hardware */
 951         wmb();
 952         sky2_write16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX), idx);
 953
 954         /* Synchronize I/O on since next processor may write to tail */
 955         mmiowb();
 956 }
 957
 958
 959 static inline struct sky2_rx_le *sky2_next_rx(struct sky2_port *sky2)
 960 {
 961         struct sky2_rx_le *le = sky2->rx_le + sky2->rx_put;
 962         sky2->rx_put = RING_NEXT(sky2->rx_put, RX_LE_SIZE);
 963         le->ctrl = 0;
 964         return le;
 965 }
 966
 967 /* Build description to hardware for one receive segment */
 968 static void sky2_rx_add(struct sky2_port *sky2,  u8 op,
 969                         dma_addr_t map, unsigned len)
 970 {
 971         struct sky2_rx_le *le;
 972         u32 hi = upper_32_bits(map);
 973
 974         if (sky2->rx_addr64 != hi) {
 975                 le = sky2_next_rx(sky2);
 976                 le->addr = cpu_to_le32(hi);
 977                 le->opcode = OP_ADDR64 | HW_OWNER;
 978                 sky2->rx_addr64 = upper_32_bits(map + len);
 979         }
 980
 981         le = sky2_next_rx(sky2);
 982         le->addr = cpu_to_le32((u32) map);
 983         le->length = cpu_to_le16(len);
 984         le->opcode = op | HW_OWNER;
 985 }
 986
 987 /* Build description to hardware for one possibly fragmented skb */
 988 static void sky2_rx_submit(struct sky2_port *sky2,
 989                            const struct rx_ring_info *re)
 990 {
 991         int i;
 992
 993         sky2_rx_add(sky2, OP_PACKET, re->data_addr, sky2->rx_data_size);
 994
 995         for (i = 0; i < skb_shinfo(re->skb)->nr_frags; i++)
 996                 sky2_rx_add(sky2, OP_BUFFER, re->frag_addr[i], PAGE_SIZE);
 997 }
 998
 999
1000 static void sky2_rx_map_skb(struct pci_dev *pdev, struct rx_ring_info *re,
1001                             unsigned size)
1002 {
1003         struct sk_buff *skb = re->skb;
1004         int i;
1005
1006         re->data_addr = pci_map_single(pdev, skb->data, size, PCI_DMA_FROMDEVICE);
1007         pci_unmap_len_set(re, data_size, size);
1008
1009         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1010                 re->frag_addr[i] = pci_map_page(pdev,
1011                                                 skb_shinfo(skb)->frags[i].page,
1012                                                 skb_shinfo(skb)->frags[i].page_offset,
1013                                                 skb_shinfo(skb)->frags[i].size,
1014                                                 PCI_DMA_FROMDEVICE);
1015 }
1016
1017 static void sky2_rx_unmap_skb(struct pci_dev *pdev, struct rx_ring_info *re)
1018 {
1019         struct sk_buff *skb = re->skb;
1020         int i;
1021
1022         pci_unmap_single(pdev, re->data_addr, pci_unmap_len(re, data_size),
1023                          PCI_DMA_FROMDEVICE);
1024
1025         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++)
1026                 pci_unmap_page(pdev, re->frag_addr[i],
1027                                skb_shinfo(skb)->frags[i].size,
1028                                PCI_DMA_FROMDEVICE);
1029 }
1030
1031 /* Tell chip where to start receive checksum.
1032  * Actually has two checksums, but set both same to avoid possible byte
1033  * order problems.
1034  */
1035 static void rx_set_checksum(struct sky2_port *sky2)
1036 {
1037         struct sky2_rx_le *le = sky2_next_rx(sky2);
1038
1039         le->addr = cpu_to_le32((ETH_HLEN << 16) | ETH_HLEN);
1040         le->ctrl = 0;
1041         le->opcode = OP_TCPSTART | HW_OWNER;
1042
1043         sky2_write32(sky2->hw,
1044                      Q_ADDR(rxqaddr[sky2->port], Q_CSR),
1045                      sky2->rx_csum ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
1046 }
1047
1048 /*
1049  * The RX Stop command will not work for Yukon-2 if the BMU does not
1050  * reach the end of packet and since we can't make sure that we have
1051  * incoming data, we must reset the BMU while it is not doing a DMA
1052  * transfer. Since it is possible that the RX path is still active,
1053  * the RX RAM buffer will be stopped first, so any possible incoming
1054  * data will not trigger a DMA. After the RAM buffer is stopped, the
1055  * BMU is polled until any DMA in progress is ended and only then it
1056  * will be reset.
1057  */
1058 static void sky2_rx_stop(struct sky2_port *sky2)
1059 {
1060         struct sky2_hw *hw = sky2->hw;
1061         unsigned rxq = rxqaddr[sky2->port];
1062         int i;
1063
1064         /* disable the RAM Buffer receive queue */
1065         sky2_write8(hw, RB_ADDR(rxq, RB_CTRL), RB_DIS_OP_MD);
1066
1067         for (i = 0; i < 0xffff; i++)
1068                 if (sky2_read8(hw, RB_ADDR(rxq, Q_RSL))
1069                     == sky2_read8(hw, RB_ADDR(rxq, Q_RL)))
1070                         goto stopped;
1071
1072         printk(KERN_WARNING PFX "%s: receiver stop failed\n",
1073                sky2->netdev->name);
1074 stopped:
1075         sky2_write32(hw, Q_ADDR(rxq, Q_CSR), BMU_RST_SET | BMU_FIFO_RST);
1076
1077         /* reset the Rx prefetch unit */
1078         sky2_write32(hw, Y2_QADDR(rxq, PREF_UNIT_CTRL), PREF_UNIT_RST_SET);
1079         mmiowb();
1080 }
1081
1082 /* Clean out receive buffer area, assumes receiver hardware stopped */
1083 static void sky2_rx_clean(struct sky2_port *sky2)
1084 {
1085         unsigned i;
1086
1087         memset(sky2->rx_le, 0, RX_LE_BYTES);
1088         for (i = 0; i < sky2->rx_pending; i++) {
1089                 struct rx_ring_info *re = sky2->rx_ring + i;
1090
1091                 if (re->skb) {
1092                         sky2_rx_unmap_skb(sky2->hw->pdev, re);
1093                         kfree_skb(re->skb);
1094                         re->skb = NULL;
1095                 }
1096         }
1097 }
1098
1099 /* Basic MII support */
1100 static int sky2_ioctl(struct net_device *dev, struct ifreq *ifr, int cmd)
1101 {
1102         struct mii_ioctl_data *data = if_mii(ifr);
1103         struct sky2_port *sky2 = netdev_priv(dev);
1104         struct sky2_hw *hw = sky2->hw;
1105         int err = -EOPNOTSUPP;
1106
1107         if (!netif_running(dev))
1108                 return -ENODEV; /* Phy still in reset */
1109
1110         switch (cmd) {
1111         case SIOCGMIIPHY:
1112                 data->phy_id = PHY_ADDR_MARV;
1113
1114                 /* fallthru */
1115         case SIOCGMIIREG: {
1116                 u16 val = 0;
1117
1118                 spin_lock_bh(&sky2->phy_lock);
1119                 err = __gm_phy_read(hw, sky2->port, data->reg_num & 0x1f, &val);
1120                 spin_unlock_bh(&sky2->phy_lock);
1121
1122                 data->val_out = val;
1123                 break;
1124         }
1125
1126         case SIOCSMIIREG:
1127                 if (!capable(CAP_NET_ADMIN))
1128                         return -EPERM;
1129
1130                 spin_lock_bh(&sky2->phy_lock);
1131                 err = gm_phy_write(hw, sky2->port, data->reg_num & 0x1f,
1132                                    data->val_in);
1133                 spin_unlock_bh(&sky2->phy_lock);
1134                 break;
1135         }
1136         return err;
1137 }
1138
1139 #ifdef SKY2_VLAN_TAG_USED
1140 static void sky2_vlan_rx_register(struct net_device *dev, struct vlan_group *grp)
1141 {
1142         struct sky2_port *sky2 = netdev_priv(dev);
1143         struct sky2_hw *hw = sky2->hw;
1144         u16 port = sky2->port;
1145
1146         netif_tx_lock_bh(dev);
1147         napi_disable(&hw->napi);
1148
1149         sky2->vlgrp = grp;
1150         if (grp) {
1151                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1152                              RX_VLAN_STRIP_ON);
1153                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1154                              TX_VLAN_TAG_ON);
1155         } else {
1156                 sky2_write32(hw, SK_REG(port, RX_GMF_CTRL_T),
1157                              RX_VLAN_STRIP_OFF);
1158                 sky2_write32(hw, SK_REG(port, TX_GMF_CTRL_T),
1159                              TX_VLAN_TAG_OFF);
1160         }
1161
1162         napi_enable(&hw->napi);
1163         netif_tx_unlock_bh(dev);
1164 }
1165 #endif
1166
1167 /*
1168  * Allocate an skb for receiving. If the MTU is large enough
1169  * make the skb non-linear with a fragment list of pages.
1170  *
1171  * It appears the hardware has a bug in the FIFO logic that
1172  * cause it to hang if the FIFO gets overrun and the receive buffer
1173  * is not 64 byte aligned. The buffer returned from netdev_alloc_skb is
1174  * aligned except if slab debugging is enabled.
1175  */
1176 static struct sk_buff *sky2_rx_alloc(struct sky2_port *sky2)
1177 {
1178         struct sk_buff *skb;
1179         unsigned long p;
1180         int i;
1181
1182         skb = netdev_alloc_skb(sky2->netdev, sky2->rx_data_size + RX_SKB_ALIGN);
1183         if (!skb)
1184                 goto nomem;
1185
1186         p = (unsigned long) skb->data;
1187         skb_reserve(skb, ALIGN(p, RX_SKB_ALIGN) - p);
1188
1189         for (i = 0; i < sky2->rx_nfrags; i++) {
1190                 struct page *page = alloc_page(GFP_ATOMIC);
1191
1192                 if (!page)
1193                         goto free_partial;
1194                 skb_fill_page_desc(skb, i, page, 0, PAGE_SIZE);
1195         }
1196
1197         return skb;
1198 free_partial:
1199         kfree_skb(skb);
1200 nomem:
1201         return NULL;
1202 }
1203
1204 static inline void sky2_rx_update(struct sky2_port *sky2, unsigned rxq)
1205 {
1206         sky2_put_idx(sky2->hw, rxq, sky2->rx_put);
1207 }
1208
1209 /*
1210  * Allocate and setup receiver buffer pool.
1211  * Normal case this ends up creating one list element for skb
1212  * in the receive ring. Worst case if using large MTU and each
1213  * allocation falls on a different 64 bit region, that results
1214  * in 6 list elements per ring entry.
1215  * One element is used for checksum enable/disable, and one
1216  * extra to avoid wrap.
1217  */
1218 static int sky2_rx_start(struct sky2_port *sky2)
1219 {
1220         struct sky2_hw *hw = sky2->hw;
1221         struct rx_ring_info *re;
1222         unsigned rxq = rxqaddr[sky2->port];
1223         unsigned i, size, space, thresh;
1224
1225         sky2->rx_put = sky2->rx_next = 0;
1226         sky2_qset(hw, rxq);
1227
1228         /* On PCI express lowering the watermark gives better performance */
1229         if (pci_find_capability(hw->pdev, PCI_CAP_ID_EXP))
1230                 sky2_write32(hw, Q_ADDR(rxq, Q_WM), BMU_WM_PEX);
1231
1232         /* These chips have no ram buffer?
1233          * MAC Rx RAM Read is controlled by hardware */
1234         if (hw->chip_id == CHIP_ID_YUKON_EC_U &&
1235             (hw->chip_rev == CHIP_REV_YU_EC_U_A1
1236              || hw->chip_rev == CHIP_REV_YU_EC_U_B0))
1237                 sky2_write32(hw, Q_ADDR(rxq, Q_TEST), F_M_RX_RAM_DIS);
1238
1239         sky2_prefetch_init(hw, rxq, sky2->rx_le_map, RX_LE_SIZE - 1);
1240
1241         if (!(hw->flags & SKY2_HW_NEW_LE))
1242                 rx_set_checksum(sky2);
1243
1244         /* Space needed for frame data + headers rounded up */
1245         size = roundup(sky2->netdev->mtu + ETH_HLEN + VLAN_HLEN, 8);
1246
1247         /* Stopping point for hardware truncation */
1248         thresh = (size - 8) / sizeof(u32);
1249
1250         /* Account for overhead of skb - to avoid order > 0 allocation */
1251         space = SKB_DATA_ALIGN(size) + NET_SKB_PAD
1252                 + sizeof(struct skb_shared_info);
1253
1254         sky2->rx_nfrags = space >> PAGE_SHIFT;
1255         BUG_ON(sky2->rx_nfrags > ARRAY_SIZE(re->frag_addr));
1256
1257         if (sky2->rx_nfrags != 0) {
1258                 /* Compute residue after pages */
1259                 space = sky2->rx_nfrags << PAGE_SHIFT;
1260
1261                 if (space < size)
1262                         size -= space;
1263                 else
1264                         size = 0;
1265
1266                 /* Optimize to handle small packets and headers */
1267                 if (size < copybreak)
1268                         size = copybreak;
1269                 if (size < ETH_HLEN)
1270                         size = ETH_HLEN;
1271         }
1272         sky2->rx_data_size = size;
1273
1274         /* Fill Rx ring */
1275         for (i = 0; i < sky2->rx_pending; i++) {
1276                 re = sky2->rx_ring + i;
1277
1278                 re->skb = sky2_rx_alloc(sky2);
1279                 if (!re->skb)
1280                         goto nomem;
1281
1282                 sky2_rx_map_skb(hw->pdev, re, sky2->rx_data_size);
1283                 sky2_rx_submit(sky2, re);
1284         }
1285
1286         /*
1287          * The receiver hangs if it receives frames larger than the
1288          * packet buffer. As a workaround, truncate oversize frames, but
1289          * the register is limited to 9 bits, so if you do frames > 2052
1290          * you better get the MTU right!
1291          */
1292         if (thresh > 0x1ff)
1293                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_OFF);
1294         else {
1295                 sky2_write16(hw, SK_REG(sky2->port, RX_GMF_TR_THR), thresh);
1296                 sky2_write32(hw, SK_REG(sky2->port, RX_GMF_CTRL_T), RX_TRUNC_ON);
1297         }
1298
1299         /* Tell chip about available buffers */
1300         sky2_rx_update(sky2, rxq);
1301         return 0;
1302 nomem:
1303         sky2_rx_clean(sky2);
1304         return -ENOMEM;
1305 }
1306
1307 /* Bring up network interface. */
1308 static int sky2_up(struct net_device *dev)
1309 {
1310         struct sky2_port *sky2 = netdev_priv(dev);
1311         struct sky2_hw *hw = sky2->hw;
1312         unsigned port = sky2->port;
1313         u32 imask, ramsize;
1314         int cap, err = -ENOMEM;
1315         struct net_device *otherdev = hw->dev[sky2->port^1];
1316
1317         /*
1318          * On dual port PCI-X card, there is an problem where status
1319          * can be received out of order due to split transactions
1320          */
1321         if (otherdev && netif_running(otherdev) &&
1322             (cap = pci_find_capability(hw->pdev, PCI_CAP_ID_PCIX))) {
1323                 u16 cmd;
1324
1325                 pci_read_config_word(hw->pdev, cap + PCI_X_CMD, &cmd);
1326                 cmd &= ~PCI_X_CMD_MAX_SPLIT;
1327                 pci_write_config_word(hw->pdev, cap + PCI_X_CMD, cmd);
1328         }
1329
1330         if (netif_msg_ifup(sky2))
1331                 printk(KERN_INFO PFX "%s: enabling interface\n", dev->name);
1332
1333         netif_carrier_off(dev);
1334
1335         /* must be power of 2 */
1336         sky2->tx_le = pci_alloc_consistent(hw->pdev,
1337                                            TX_RING_SIZE *
1338                                            sizeof(struct sky2_tx_le),
1339                                            &sky2->tx_le_map);
1340         if (!sky2->tx_le)
1341                 goto err_out;
1342
1343         sky2->tx_ring = kcalloc(TX_RING_SIZE, sizeof(struct tx_ring_info),
1344                                 GFP_KERNEL);
1345         if (!sky2->tx_ring)
1346                 goto err_out;
1347
1348         tx_init(sky2);
1349
1350         sky2->rx_le = pci_alloc_consistent(hw->pdev, RX_LE_BYTES,
1351                                            &sky2->rx_le_map);
1352         if (!sky2->rx_le)
1353                 goto err_out;
1354         memset(sky2->rx_le, 0, RX_LE_BYTES);
1355
1356         sky2->rx_ring = kcalloc(sky2->rx_pending, sizeof(struct rx_ring_info),
1357                                 GFP_KERNEL);
1358         if (!sky2->rx_ring)
1359                 goto err_out;
1360
1361         sky2_phy_power(hw, port, 1);
1362
1363         sky2_mac_init(hw, port);
1364
1365         /* Register is number of 4K blocks on internal RAM buffer. */
1366         ramsize = sky2_read8(hw, B2_E_0) * 4;
1367         if (ramsize > 0) {
1368                 u32 rxspace;
1369
1370                 pr_debug(PFX "%s: ram buffer %dK\n", dev->name, ramsize);
1371                 if (ramsize < 16)
1372                         rxspace = ramsize / 2;
1373                 else
1374                         rxspace = 8 + (2*(ramsize - 16))/3;
1375
1376                 sky2_ramset(hw, rxqaddr[port], 0, rxspace);
1377                 sky2_ramset(hw, txqaddr[port], rxspace, ramsize - rxspace);
1378
1379                 /* Make sure SyncQ is disabled */
1380                 sky2_write8(hw, RB_ADDR(port == 0 ? Q_XS1 : Q_XS2, RB_CTRL),
1381                             RB_RST_SET);
1382         }
1383
1384         sky2_qset(hw, txqaddr[port]);
1385
1386         /* This is copied from sk98lin 10.0.5.3; no one tells me about erratta's */
1387         if (hw->chip_id == CHIP_ID_YUKON_EX && hw->chip_rev == CHIP_REV_YU_EX_B0)
1388                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_TEST), F_TX_CHK_AUTO_OFF);
1389
1390         /* Set almost empty threshold */
1391         if (hw->chip_id == CHIP_ID_YUKON_EC_U
1392             && hw->chip_rev == CHIP_REV_YU_EC_U_A0)
1393                 sky2_write16(hw, Q_ADDR(txqaddr[port], Q_AL), ECU_TXFF_LEV);
1394
1395         sky2_prefetch_init(hw, txqaddr[port], sky2->tx_le_map,
1396                            TX_RING_SIZE - 1);
1397
1398         err = sky2_rx_start(sky2);
1399         if (err)
1400                 goto err_out;
1401
1402         /* Enable interrupts from phy/mac for port */
1403         imask = sky2_read32(hw, B0_IMSK);
1404         imask |= portirq_msk[port];
1405         sky2_write32(hw, B0_IMSK, imask);
1406
1407         return 0;
1408
1409 err_out:
1410         if (sky2->rx_le) {
1411                 pci_free_consistent(hw->pdev, RX_LE_BYTES,
1412                                     sky2->rx_le, sky2->rx_le_map);
1413                 sky2->rx_le = NULL;
1414         }
1415         if (sky2->tx_le) {
1416                 pci_free_consistent(hw->pdev,
1417                                     TX_RING_SIZE * sizeof(struct sky2_tx_le),
1418                                     sky2->tx_le, sky2->tx_le_map);
1419                 sky2->tx_le = NULL;
1420         }
1421         kfree(sky2->tx_ring);
1422         kfree(sky2->rx_ring);
1423
1424         sky2->tx_ring = NULL;
1425         sky2->rx_ring = NULL;
1426         return err;
1427 }
1428
1429 /* Modular subtraction in ring */
1430 static inline int tx_dist(unsigned tail, unsigned head)
1431 {
1432         return (head - tail) & (TX_RING_SIZE - 1);
1433 }
1434
1435 /* Number of list elements available for next tx */
1436 static inline int tx_avail(const struct sky2_port *sky2)
1437 {
1438         return sky2->tx_pending - tx_dist(sky2->tx_cons, sky2->tx_prod);
1439 }
1440
1441 /* Estimate of number of transmit list elements required */
1442 static unsigned tx_le_req(const struct sk_buff *skb)
1443 {
1444         unsigned count;
1445
1446         count = sizeof(dma_addr_t) / sizeof(u32);
1447         count += skb_shinfo(skb)->nr_frags * count;
1448
1449         if (skb_is_gso(skb))
1450                 ++count;
1451
1452         if (skb->ip_summed == CHECKSUM_PARTIAL)
1453                 ++count;
1454
1455         return count;
1456 }
1457
1458 /*
1459  * Put one packet in ring for transmit.
1460  * A single packet can generate multiple list elements, and
1461  * the number of ring elements will probably be less than the number
1462  * of list elements used.
1463  */
1464 static int sky2_xmit_frame(struct sk_buff *skb, struct net_device *dev)
1465 {
1466         struct sky2_port *sky2 = netdev_priv(dev);
1467         struct sky2_hw *hw = sky2->hw;
1468         struct sky2_tx_le *le = NULL;
1469         struct tx_ring_info *re;
1470         unsigned i, len;
1471         dma_addr_t mapping;
1472         u32 addr64;
1473         u16 mss;
1474         u8 ctrl;
1475
1476         if (unlikely(tx_avail(sky2) < tx_le_req(skb)))
1477                 return NETDEV_TX_BUSY;
1478
1479         if (unlikely(netif_msg_tx_queued(sky2)))
1480                 printk(KERN_DEBUG "%s: tx queued, slot %u, len %d\n",
1481                        dev->name, sky2->tx_prod, skb->len);
1482
1483         len = skb_headlen(skb);
1484         mapping = pci_map_single(hw->pdev, skb->data, len, PCI_DMA_TODEVICE);
1485         addr64 = upper_32_bits(mapping);
1486
1487         /* Send high bits if changed or crosses boundary */
1488         if (addr64 != sky2->tx_addr64 ||
1489             upper_32_bits(mapping + len) != sky2->tx_addr64) {
1490                 le = get_tx_le(sky2);
1491                 le->addr = cpu_to_le32(addr64);
1492                 le->opcode = OP_ADDR64 | HW_OWNER;
1493                 sky2->tx_addr64 = upper_32_bits(mapping + len);
1494         }
1495
1496         /* Check for TCP Segmentation Offload */
1497         mss = skb_shinfo(skb)->gso_size;
1498         if (mss != 0) {
1499
1500                 if (!(hw->flags & SKY2_HW_NEW_LE))
1501                         mss += ETH_HLEN + ip_hdrlen(skb) + tcp_hdrlen(skb);
1502
1503                 if (mss != sky2->tx_last_mss) {
1504                         le = get_tx_le(sky2);
1505                         le->addr = cpu_to_le32(mss);
1506
1507                         if (hw->flags & SKY2_HW_NEW_LE)
1508                                 le->opcode = OP_MSS | HW_OWNER;
1509                         else
1510                                 le->opcode = OP_LRGLEN | HW_OWNER;
1511                         sky2->tx_last_mss = mss;
1512                 }
1513         }
1514
1515         ctrl = 0;
1516 #ifdef SKY2_VLAN_TAG_USED
1517         /* Add VLAN tag, can piggyback on LRGLEN or ADDR64 */
1518         if (sky2->vlgrp && vlan_tx_tag_present(skb)) {
1519                 if (!le) {
1520                         le = get_tx_le(sky2);
1521                         le->addr = 0;
1522                         le->opcode = OP_VLAN|HW_OWNER;
1523                 } else
1524                         le->opcode |= OP_VLAN;
1525                 le->length = cpu_to_be16(vlan_tx_tag_get(skb));
1526                 ctrl |= INS_VLAN;
1527         }
1528 #endif
1529
1530         /* Handle TCP checksum offload */
1531         if (skb->ip_summed == CHECKSUM_PARTIAL) {
1532                 /* On Yukon EX (some versions) encoding change. */
1533                 if (hw->flags & SKY2_HW_AUTO_TX_SUM)
1534                         ctrl |= CALSUM; /* auto checksum */
1535                 else {
1536                         const unsigned offset = skb_transport_offset(skb);
1537                         u32 tcpsum;
1538
1539                         tcpsum = offset << 16;                  /* sum start */
1540                         tcpsum |= offset + skb->csum_offset;    /* sum write */
1541
1542                         ctrl |= CALSUM | WR_SUM | INIT_SUM | LOCK_SUM;
1543                         if (ip_hdr(skb)->protocol == IPPROTO_UDP)
1544                                 ctrl |= UDPTCP;
1545
1546                         if (tcpsum != sky2->tx_tcpsum) {
1547                                 sky2->tx_tcpsum = tcpsum;
1548
1549                                 le = get_tx_le(sky2);
1550                                 le->addr = cpu_to_le32(tcpsum);
1551                                 le->length = 0; /* initial checksum value */
1552                                 le->ctrl = 1;   /* one packet */
1553                                 le->opcode = OP_TCPLISW | HW_OWNER;
1554                         }
1555                 }
1556         }
1557
1558         le = get_tx_le(sky2);
1559         le->addr = cpu_to_le32((u32) mapping);
1560         le->length = cpu_to_le16(len);
1561         le->ctrl = ctrl;
1562         le->opcode = mss ? (OP_LARGESEND | HW_OWNER) : (OP_PACKET | HW_OWNER);
1563
1564         re = tx_le_re(sky2, le);
1565         re->skb = skb;
1566         pci_unmap_addr_set(re, mapaddr, mapping);
1567         pci_unmap_len_set(re, maplen, len);
1568
1569         for (i = 0; i < skb_shinfo(skb)->nr_frags; i++) {
1570                 const skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
1571
1572                 mapping = pci_map_page(hw->pdev, frag->page, frag->page_offset,
1573                                        frag->size, PCI_DMA_TODEVICE);
1574                 addr64 = upper_32_bits(mapping);
1575                 if (addr64 != sky2->tx_addr64) {
1576                         le = get_tx_le(sky2);
1577                         le->addr = cpu_to_le32(addr64);
1578                         le->ctrl = 0;
1579                         le->opcode = OP_ADDR64 | HW_OWNER;
1580                         sky2->tx_addr64 = addr64;
1581                 }
1582
1583                 le = get_tx_le(sky2);
1584                 le->addr = cpu_to_le32((u32) mapping);
1585                 le->length = cpu_to_le16(frag->size);
1586                 le->ctrl = ctrl;
1587                 le->opcode = OP_BUFFER | HW_OWNER;
1588
1589                 re = tx_le_re(sky2, le);
1590                 re->skb = skb;
1591                 pci_unmap_addr_set(re, mapaddr, mapping);
1592                 pci_unmap_len_set(re, maplen, frag->size);
1593         }
1594
1595         le->ctrl |= EOP;
1596
1597         if (tx_avail(sky2) <= MAX_SKB_TX_LE)
1598                 netif_stop_queue(dev);
1599
1600         sky2_put_idx(hw, txqaddr[sky2->port], sky2->tx_prod);
1601
1602         dev->trans_start = jiffies;
1603         return NETDEV_TX_OK;
1604 }
1605
1606 /*
1607  * Free ring elements from starting at tx_cons until "done"
1608  *
1609  * NB: the hardware will tell us about partial completion of multi-part
1610  *     buffers so make sure not to free skb to early.
1611  */
1612 static void sky2_tx_complete(struct sky2_port *sky2, u16 done)
1613 {
1614         struct net_device *dev = sky2->netdev;
1615         struct pci_dev *pdev = sky2->hw->pdev;
1616         unsigned idx;
1617
1618         BUG_ON(done >= TX_RING_SIZE);
1619
1620         for (idx = sky2->tx_cons; idx != done;
1621              idx = RING_NEXT(idx, TX_RING_SIZE)) {
1622                 struct sky2_tx_le *le = sky2->tx_le + idx;
1623                 struct tx_ring_info *re = sky2->tx_ring + idx;
1624
1625                 switch(le->opcode & ~HW_OWNER) {
1626                 case OP_LARGESEND:
1627                 case OP_PACKET:
1628                         pci_unmap_single(pdev,
1629                                          pci_unmap_addr(re, mapaddr),
1630                                          pci_unmap_len(re, maplen),
1631                                          PCI_DMA_TODEVICE);
1632                         break;
1633                 case OP_BUFFER:
1634                         pci_unmap_page(pdev, pci_unmap_addr(re, mapaddr),
1635                                        pci_unmap_len(re, maplen),
1636                                        PCI_DMA_TODEVICE);
1637                         break;
1638                 }
1639
1640                 if (le->ctrl & EOP) {
1641                         if (unlikely(netif_msg_tx_done(sky2)))
1642                                 printk(KERN_DEBUG "%s: tx done %u\n",
1643                                        dev->name, idx);
1644
1645                         dev->stats.tx_packets++;
1646                         dev->stats.tx_bytes += re->skb->len;
1647
1648                         dev_kfree_skb_any(re->skb);
1649                         sky2->tx_next = RING_NEXT(idx, TX_RING_SIZE);
1650                 }
1651         }
1652
1653         sky2->tx_cons = idx;
1654         smp_mb();
1655
1656         if (tx_avail(sky2) > MAX_SKB_TX_LE + 4)
1657                 netif_wake_queue(dev);
1658 }
1659
1660 /* Cleanup all untransmitted buffers, assume transmitter not running */
1661 static void sky2_tx_clean(struct net_device *dev)
1662 {
1663         struct sky2_port *sky2 = netdev_priv(dev);
1664
1665         netif_tx_lock_bh(dev);
1666         sky2_tx_complete(sky2, sky2->tx_prod);
1667         netif_tx_unlock_bh(dev);
1668 }
1669
1670 /* Network shutdown */
1671 static int sky2_down(struct net_device *dev)
1672 {
1673         struct sky2_port *sky2 = netdev_priv(dev);
1674         struct sky2_hw *hw = sky2->hw;
1675         unsigned port = sky2->port;
1676         u16 ctrl;
1677         u32 imask;
1678
1679         /* Never really got started! */
1680         if (!sky2->tx_le)
1681                 return 0;
1682
1683         if (netif_msg_ifdown(sky2))
1684                 printk(KERN_INFO PFX "%s: disabling interface\n", dev->name);
1685
1686         /* Stop more packets from being queued */
1687         netif_stop_queue(dev);
1688
1689         /* Disable port IRQ */
1690         imask = sky2_read32(hw, B0_IMSK);
1691         imask &= ~portirq_msk[port];
1692         sky2_write32(hw, B0_IMSK, imask);
1693
1694         synchronize_irq(hw->pdev->irq);
1695
1696         sky2_gmac_reset(hw, port);
1697
1698         /* Stop transmitter */
1699         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_STOP);
1700         sky2_read32(hw, Q_ADDR(txqaddr[port], Q_CSR));
1701
1702         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL),
1703                      RB_RST_SET | RB_DIS_OP_MD);
1704
1705         ctrl = gma_read16(hw, port, GM_GP_CTRL);
1706         ctrl &= ~(GM_GPCR_TX_ENA | GM_GPCR_RX_ENA);
1707         gma_write16(hw, port, GM_GP_CTRL, ctrl);
1708
1709         /* Make sure no packets are pending */
1710         napi_synchronize(&hw->napi);
1711
1712         sky2_write8(hw, SK_REG(port, GPHY_CTRL), GPC_RST_SET);
1713
1714         /* Workaround shared GMAC reset */
1715         if (!(hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0
1716               && port == 0 && hw->dev[1] && netif_running(hw->dev[1])))
1717                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_RST_SET);
1718
1719         /* Disable Force Sync bit and Enable Alloc bit */
1720         sky2_write8(hw, SK_REG(port, TXA_CTRL),
1721                     TXA_DIS_FSYNC | TXA_DIS_ALLOC | TXA_STOP_RC);
1722
1723         /* Stop Interval Timer and Limit Counter of Tx Arbiter */
1724         sky2_write32(hw, SK_REG(port, TXA_ITI_INI), 0L);
1725         sky2_write32(hw, SK_REG(port, TXA_LIM_INI), 0L);
1726
1727         /* Reset the PCI FIFO of the async Tx queue */
1728         sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR),
1729                      BMU_RST_SET | BMU_FIFO_RST);
1730
1731         /* Reset the Tx prefetch units */
1732         sky2_write32(hw, Y2_QADDR(txqaddr[port], PREF_UNIT_CTRL),
1733                      PREF_UNIT_RST_SET);
1734
1735         sky2_write32(hw, RB_ADDR(txqaddr[port], RB_CTRL), RB_RST_SET);
1736
1737         sky2_rx_stop(sky2);
1738
1739         sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_RST_SET);
1740         sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_RST_SET);
1741
1742         sky2_phy_power(hw, port, 0);
1743
1744         netif_carrier_off(dev);
1745
1746         /* turn off LED's */
1747         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
1748
1749         sky2_tx_clean(dev);
1750         sky2_rx_clean(sky2);
1751
1752         pci_free_consistent(hw->pdev, RX_LE_BYTES,
1753                             sky2->rx_le, sky2->rx_le_map);
1754         kfree(sky2->rx_ring);
1755
1756         pci_free_consistent(hw->pdev,
1757                             TX_RING_SIZE * sizeof(struct sky2_tx_le),
1758                             sky2->tx_le, sky2->tx_le_map);
1759         kfree(sky2->tx_ring);
1760
1761         sky2->tx_le = NULL;
1762         sky2->rx_le = NULL;
1763
1764         sky2->rx_ring = NULL;
1765         sky2->tx_ring = NULL;
1766
1767         return 0;
1768 }
1769
1770 static u16 sky2_phy_speed(const struct sky2_hw *hw, u16 aux)
1771 {
1772         if (hw->flags & SKY2_HW_FIBRE_PHY)
1773                 return SPEED_1000;
1774
1775         if (!(hw->flags & SKY2_HW_GIGABIT)) {
1776                 if (aux & PHY_M_PS_SPEED_100)
1777                         return SPEED_100;
1778                 else
1779                         return SPEED_10;
1780         }
1781
1782         switch (aux & PHY_M_PS_SPEED_MSK) {
1783         case PHY_M_PS_SPEED_1000:
1784                 return SPEED_1000;
1785         case PHY_M_PS_SPEED_100:
1786                 return SPEED_100;
1787         default:
1788                 return SPEED_10;
1789         }
1790 }
1791
1792 static void sky2_link_up(struct sky2_port *sky2)
1793 {
1794         struct sky2_hw *hw = sky2->hw;
1795         unsigned port = sky2->port;
1796         u16 reg;
1797         static const char *fc_name[] = {
1798                 [FC_NONE]       = "none",
1799                 [FC_TX]         = "tx",
1800                 [FC_RX]         = "rx",
1801                 [FC_BOTH]       = "both",
1802         };
1803
1804         /* enable Rx/Tx */
1805         reg = gma_read16(hw, port, GM_GP_CTRL);
1806         reg |= GM_GPCR_RX_ENA | GM_GPCR_TX_ENA;
1807         gma_write16(hw, port, GM_GP_CTRL, reg);
1808
1809         gm_phy_write(hw, port, PHY_MARV_INT_MASK, PHY_M_DEF_MSK);
1810
1811         netif_carrier_on(sky2->netdev);
1812
1813         mod_timer(&hw->watchdog_timer, jiffies + 1);
1814
1815         /* Turn on link LED */
1816         sky2_write8(hw, SK_REG(port, LNK_LED_REG),
1817                     LINKLED_ON | LINKLED_BLINK_OFF | LINKLED_LINKSYNC_OFF);
1818
1819         if (netif_msg_link(sky2))
1820                 printk(KERN_INFO PFX
1821                        "%s: Link is up at %d Mbps, %s duplex, flow control %s\n",
1822                        sky2->netdev->name, sky2->speed,
1823                        sky2->duplex == DUPLEX_FULL ? "full" : "half",
1824                        fc_name[sky2->flow_status]);
1825 }
1826
1827 static void sky2_link_down(struct sky2_port *sky2)
1828 {
1829         struct sky2_hw *hw = sky2->hw;
1830         unsigned port = sky2->port;
1831         u16 reg;
1832
1833         gm_phy_write(hw, port, PHY_MARV_INT_MASK, 0);
1834
1835         reg = gma_read16(hw, port, GM_GP_CTRL);
1836         reg &= ~(GM_GPCR_RX_ENA | GM_GPCR_TX_ENA);
1837         gma_write16(hw, port, GM_GP_CTRL, reg);
1838
1839         netif_carrier_off(sky2->netdev);
1840
1841         /* Turn on link LED */
1842         sky2_write8(hw, SK_REG(port, LNK_LED_REG), LINKLED_OFF);
1843
1844         if (netif_msg_link(sky2))
1845                 printk(KERN_INFO PFX "%s: Link is down.\n", sky2->netdev->name);
1846
1847         sky2_phy_init(hw, port);
1848 }
1849
1850 static enum flow_control sky2_flow(int rx, int tx)
1851 {
1852         if (rx)
1853                 return tx ? FC_BOTH : FC_RX;
1854         else
1855                 return tx ? FC_TX : FC_NONE;
1856 }
1857
1858 static int sky2_autoneg_done(struct sky2_port *sky2, u16 aux)
1859 {
1860         struct sky2_hw *hw = sky2->hw;
1861         unsigned port = sky2->port;
1862         u16 advert, lpa;
1863
1864         advert = gm_phy_read(hw, port, PHY_MARV_AUNE_ADV);
1865         lpa = gm_phy_read(hw, port, PHY_MARV_AUNE_LP);
1866         if (lpa & PHY_M_AN_RF) {
1867                 printk(KERN_ERR PFX "%s: remote fault", sky2->netdev->name);
1868                 return -1;
1869         }
1870
1871         if (!(aux & PHY_M_PS_SPDUP_RES)) {
1872                 printk(KERN_ERR PFX "%s: speed/duplex mismatch",
1873                        sky2->netdev->name);
1874                 return -1;
1875         }
1876
1877         sky2->speed = sky2_phy_speed(hw, aux);
1878         sky2->duplex = (aux & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1879
1880         /* Since the pause result bits seem to in different positions on
1881          * different chips. look at registers.
1882          */
1883         if (hw->flags & SKY2_HW_FIBRE_PHY) {
1884                 /* Shift for bits in fiber PHY */
1885                 advert &= ~(ADVERTISE_PAUSE_CAP|ADVERTISE_PAUSE_ASYM);
1886                 lpa &= ~(LPA_PAUSE_CAP|LPA_PAUSE_ASYM);
1887
1888                 if (advert & ADVERTISE_1000XPAUSE)
1889                         advert |= ADVERTISE_PAUSE_CAP;
1890                 if (advert & ADVERTISE_1000XPSE_ASYM)
1891                         advert |= ADVERTISE_PAUSE_ASYM;
1892                 if (lpa & LPA_1000XPAUSE)
1893                         lpa |= LPA_PAUSE_CAP;
1894                 if (lpa & LPA_1000XPAUSE_ASYM)
1895                         lpa |= LPA_PAUSE_ASYM;
1896         }
1897
1898         sky2->flow_status = FC_NONE;
1899         if (advert & ADVERTISE_PAUSE_CAP) {
1900                 if (lpa & LPA_PAUSE_CAP)
1901                         sky2->flow_status = FC_BOTH;
1902                 else if (advert & ADVERTISE_PAUSE_ASYM)
1903                         sky2->flow_status = FC_RX;
1904         } else if (advert & ADVERTISE_PAUSE_ASYM) {
1905                 if ((lpa & LPA_PAUSE_CAP) && (lpa & LPA_PAUSE_ASYM))
1906                         sky2->flow_status = FC_TX;
1907         }
1908
1909         if (sky2->duplex == DUPLEX_HALF && sky2->speed < SPEED_1000
1910             && !(hw->chip_id == CHIP_ID_YUKON_EC_U || hw->chip_id == CHIP_ID_YUKON_EX))
1911                 sky2->flow_status = FC_NONE;
1912
1913         if (sky2->flow_status & FC_TX)
1914                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_ON);
1915         else
1916                 sky2_write8(hw, SK_REG(port, GMAC_CTRL), GMC_PAUSE_OFF);
1917
1918         return 0;
1919 }
1920
1921 /* Interrupt from PHY */
1922 static void sky2_phy_intr(struct sky2_hw *hw, unsigned port)
1923 {
1924         struct net_device *dev = hw->dev[port];
1925         struct sky2_port *sky2 = netdev_priv(dev);
1926         u16 istatus, phystat;
1927
1928         if (!netif_running(dev))
1929                 return;
1930
1931         spin_lock(&sky2->phy_lock);
1932         istatus = gm_phy_read(hw, port, PHY_MARV_INT_STAT);
1933         phystat = gm_phy_read(hw, port, PHY_MARV_PHY_STAT);
1934
1935         if (netif_msg_intr(sky2))
1936                 printk(KERN_INFO PFX "%s: phy interrupt status 0x%x 0x%x\n",
1937                        sky2->netdev->name, istatus, phystat);
1938
1939         if (sky2->autoneg == AUTONEG_ENABLE && (istatus & PHY_M_IS_AN_COMPL)) {
1940                 if (sky2_autoneg_done(sky2, phystat) == 0)
1941                         sky2_link_up(sky2);
1942                 goto out;
1943         }
1944
1945         if (istatus & PHY_M_IS_LSP_CHANGE)
1946                 sky2->speed = sky2_phy_speed(hw, phystat);
1947
1948         if (istatus & PHY_M_IS_DUP_CHANGE)
1949                 sky2->duplex =
1950                     (phystat & PHY_M_PS_FULL_DUP) ? DUPLEX_FULL : DUPLEX_HALF;
1951
1952         if (istatus & PHY_M_IS_LST_CHANGE) {
1953                 if (phystat & PHY_M_PS_LINK_UP)
1954                         sky2_link_up(sky2);
1955                 else
1956                         sky2_link_down(sky2);
1957         }
1958 out:
1959         spin_unlock(&sky2->phy_lock);
1960 }
1961
1962 /* Transmit timeout is only called if we are running, carrier is up
1963  * and tx queue is full (stopped).
1964  */
1965 static void sky2_tx_timeout(struct net_device *dev)
1966 {
1967         struct sky2_port *sky2 = netdev_priv(dev);
1968         struct sky2_hw *hw = sky2->hw;
1969
1970         if (netif_msg_timer(sky2))
1971                 printk(KERN_ERR PFX "%s: tx timeout\n", dev->name);
1972
1973         printk(KERN_DEBUG PFX "%s: transmit ring %u .. %u report=%u done=%u\n",
1974                dev->name, sky2->tx_cons, sky2->tx_prod,
1975                sky2_read16(hw, sky2->port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
1976                sky2_read16(hw, Q_ADDR(txqaddr[sky2->port], Q_DONE)));
1977
1978         /* can't restart safely under softirq */
1979         schedule_work(&hw->restart_work);
1980 }
1981
1982 static int sky2_change_mtu(struct net_device *dev, int new_mtu)
1983 {
1984         struct sky2_port *sky2 = netdev_priv(dev);
1985         struct sky2_hw *hw = sky2->hw;
1986         unsigned port = sky2->port;
1987         int err;
1988         u16 ctl, mode;
1989         u32 imask;
1990
1991         if (new_mtu < ETH_ZLEN || new_mtu > ETH_JUMBO_MTU)
1992                 return -EINVAL;
1993
1994         if (new_mtu > ETH_DATA_LEN &&
1995             (hw->chip_id == CHIP_ID_YUKON_FE ||
1996              hw->chip_id == CHIP_ID_YUKON_FE_P))
1997                 return -EINVAL;
1998
1999         if (!netif_running(dev)) {
2000                 dev->mtu = new_mtu;
2001                 return 0;
2002         }
2003
2004         imask = sky2_read32(hw, B0_IMSK);
2005         sky2_write32(hw, B0_IMSK, 0);
2006
2007         dev->trans_start = jiffies;     /* prevent tx timeout */
2008         netif_stop_queue(dev);
2009         napi_disable(&hw->napi);
2010
2011         synchronize_irq(hw->pdev->irq);
2012
2013         if (sky2_read8(hw, B2_E_0) == 0)
2014                 sky2_set_tx_stfwd(hw, port);
2015
2016         ctl = gma_read16(hw, port, GM_GP_CTRL);
2017         gma_write16(hw, port, GM_GP_CTRL, ctl & ~GM_GPCR_RX_ENA);
2018         sky2_rx_stop(sky2);
2019         sky2_rx_clean(sky2);
2020
2021         dev->mtu = new_mtu;
2022
2023         mode = DATA_BLIND_VAL(DATA_BLIND_DEF) |
2024                 GM_SMOD_VLAN_ENA | IPG_DATA_VAL(IPG_DATA_DEF);
2025
2026         if (dev->mtu > ETH_DATA_LEN)
2027                 mode |= GM_SMOD_JUMBO_ENA;
2028
2029         gma_write16(hw, port, GM_SERIAL_MODE, mode);
2030
2031         sky2_write8(hw, RB_ADDR(rxqaddr[port], RB_CTRL), RB_ENA_OP_MD);
2032
2033         err = sky2_rx_start(sky2);
2034         sky2_write32(hw, B0_IMSK, imask);
2035
2036         napi_enable(&hw->napi);
2037
2038         if (err)
2039                 dev_close(dev);
2040         else {
2041                 gma_write16(hw, port, GM_GP_CTRL, ctl);
2042
2043                 netif_wake_queue(dev);
2044         }
2045
2046         return err;
2047 }
2048
2049 /* For small just reuse existing skb for next receive */
2050 static struct sk_buff *receive_copy(struct sky2_port *sky2,
2051                                     const struct rx_ring_info *re,
2052                                     unsigned length)
2053 {
2054         struct sk_buff *skb;
2055
2056         skb = netdev_alloc_skb(sky2->netdev, length + 2);
2057         if (likely(skb)) {
2058                 skb_reserve(skb, 2);
2059                 pci_dma_sync_single_for_cpu(sky2->hw->pdev, re->data_addr,
2060                                             length, PCI_DMA_FROMDEVICE);
2061                 skb_copy_from_linear_data(re->skb, skb->data, length);
2062                 skb->ip_summed = re->skb->ip_summed;
2063                 skb->csum = re->skb->csum;
2064                 pci_dma_sync_single_for_device(sky2->hw->pdev, re->data_addr,
2065                                                length, PCI_DMA_FROMDEVICE);
2066                 re->skb->ip_summed = CHECKSUM_NONE;
2067                 skb_put(skb, length);
2068         }
2069         return skb;
2070 }
2071
2072 /* Adjust length of skb with fragments to match received data */
2073 static void skb_put_frags(struct sk_buff *skb, unsigned int hdr_space,
2074                           unsigned int length)
2075 {
2076         int i, num_frags;
2077         unsigned int size;
2078
2079         /* put header into skb */
2080         size = min(length, hdr_space);
2081         skb->tail += size;
2082         skb->len += size;
2083         length -= size;
2084
2085         num_frags = skb_shinfo(skb)->nr_frags;
2086         for (i = 0; i < num_frags; i++) {
2087                 skb_frag_t *frag = &skb_shinfo(skb)->frags[i];
2088
2089                 if (length == 0) {
2090                         /* don't need this page */
2091                         __free_page(frag->page);
2092                         --skb_shinfo(skb)->nr_frags;
2093                 } else {
2094                         size = min(length, (unsigned) PAGE_SIZE);
2095
2096                         frag->size = size;
2097                         skb->data_len += size;
2098                         skb->truesize += size;
2099                         skb->len += size;
2100                         length -= size;
2101                 }
2102         }
2103 }
2104
2105 /* Normal packet - take skb from ring element and put in a new one  */
2106 static struct sk_buff *receive_new(struct sky2_port *sky2,
2107                                    struct rx_ring_info *re,
2108                                    unsigned int length)
2109 {
2110         struct sk_buff *skb, *nskb;
2111         unsigned hdr_space = sky2->rx_data_size;
2112
2113         /* Don't be tricky about reusing pages (yet) */
2114         nskb = sky2_rx_alloc(sky2);
2115         if (unlikely(!nskb))
2116                 return NULL;
2117
2118         skb = re->skb;
2119         sky2_rx_unmap_skb(sky2->hw->pdev, re);
2120
2121         prefetch(skb->data);
2122         re->skb = nskb;
2123         sky2_rx_map_skb(sky2->hw->pdev, re, hdr_space);
2124
2125         if (skb_shinfo(skb)->nr_frags)
2126                 skb_put_frags(skb, hdr_space, length);
2127         else
2128                 skb_put(skb, length);
2129         return skb;
2130 }
2131
2132 /*
2133  * Receive one packet.
2134  * For larger packets, get new buffer.
2135  */
2136 static struct sk_buff *sky2_receive(struct net_device *dev,
2137                                     u16 length, u32 status)
2138 {
2139         struct sky2_port *sky2 = netdev_priv(dev);
2140         struct rx_ring_info *re = sky2->rx_ring + sky2->rx_next;
2141         struct sk_buff *skb = NULL;
2142         u16 count = (status & GMR_FS_LEN) >> 16;
2143
2144 #ifdef SKY2_VLAN_TAG_USED
2145         /* Account for vlan tag */
2146         if (sky2->vlgrp && (status & GMR_FS_VLAN))
2147                 count -= VLAN_HLEN;
2148 #endif
2149
2150         if (unlikely(netif_msg_rx_status(sky2)))
2151                 printk(KERN_DEBUG PFX "%s: rx slot %u status 0x%x len %d\n",
2152                        dev->name, sky2->rx_next, status, length);
2153
2154         sky2->rx_next = (sky2->rx_next + 1) % sky2->rx_pending;
2155         prefetch(sky2->rx_ring + sky2->rx_next);
2156
2157         /* This chip has hardware problems that generates bogus status.
2158          * So do only marginal checking and expect higher level protocols
2159          * to handle crap frames.
2160          */
2161         if (sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
2162             sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0 &&
2163             length != count)
2164                 goto okay;
2165
2166         if (status & GMR_FS_ANY_ERR)
2167                 goto error;
2168
2169         if (!(status & GMR_FS_RX_OK))
2170                 goto resubmit;
2171
2172         /* if length reported by DMA does not match PHY, packet was truncated */
2173         if (length != count)
2174                 goto len_error;
2175
2176 okay:
2177         if (length < copybreak)
2178                 skb = receive_copy(sky2, re, length);
2179         else
2180                 skb = receive_new(sky2, re, length);
2181 resubmit:
2182         sky2_rx_submit(sky2, re);
2183
2184         return skb;
2185
2186 len_error:
2187         /* Truncation of overlength packets
2188            causes PHY length to not match MAC length */
2189         ++dev->stats.rx_length_errors;
2190         if (netif_msg_rx_err(sky2) && net_ratelimit())
2191                 pr_info(PFX "%s: rx length error: status %#x length %d\n",
2192                         dev->name, status, length);
2193         goto resubmit;
2194
2195 error:
2196         ++dev->stats.rx_errors;
2197         if (status & GMR_FS_RX_FF_OV) {
2198                 dev->stats.rx_over_errors++;
2199                 goto resubmit;
2200         }
2201
2202         if (netif_msg_rx_err(sky2) && net_ratelimit())
2203                 printk(KERN_INFO PFX "%s: rx error, status 0x%x length %d\n",
2204                        dev->name, status, length);
2205
2206         if (status & (GMR_FS_LONG_ERR | GMR_FS_UN_SIZE))
2207                 dev->stats.rx_length_errors++;
2208         if (status & GMR_FS_FRAGMENT)
2209                 dev->stats.rx_frame_errors++;
2210         if (status & GMR_FS_CRC_ERR)
2211                 dev->stats.rx_crc_errors++;
2212
2213         goto resubmit;
2214 }
2215
2216 /* Transmit complete */
2217 static inline void sky2_tx_done(struct net_device *dev, u16 last)
2218 {
2219         struct sky2_port *sky2 = netdev_priv(dev);
2220
2221         if (netif_running(dev)) {
2222                 netif_tx_lock(dev);
2223                 sky2_tx_complete(sky2, last);
2224                 netif_tx_unlock(dev);
2225         }
2226 }
2227
2228 /* Process status response ring */
2229 static int sky2_status_intr(struct sky2_hw *hw, int to_do, u16 idx)
2230 {
2231         int work_done = 0;
2232         unsigned rx[2] = { 0, 0 };
2233
2234         rmb();
2235         do {
2236                 struct sky2_port *sky2;
2237                 struct sky2_status_le *le  = hw->st_le + hw->st_idx;
2238                 unsigned port;
2239                 struct net_device *dev;
2240                 struct sk_buff *skb;
2241                 u32 status;
2242                 u16 length;
2243                 u8 opcode = le->opcode;
2244
2245                 if (!(opcode & HW_OWNER))
2246                         break;
2247
2248                 hw->st_idx = RING_NEXT(hw->st_idx, STATUS_RING_SIZE);
2249
2250                 port = le->css & CSS_LINK_BIT;
2251                 dev = hw->dev[port];
2252                 sky2 = netdev_priv(dev);
2253                 length = le16_to_cpu(le->length);
2254                 status = le32_to_cpu(le->status);
2255
2256                 le->opcode = 0;
2257                 switch (opcode & ~HW_OWNER) {
2258                 case OP_RXSTAT:
2259                         ++rx[port];
2260                         skb = sky2_receive(dev, length, status);
2261                         if (unlikely(!skb)) {
2262                                 dev->stats.rx_dropped++;
2263                                 break;
2264                         }
2265
2266                         /* This chip reports checksum status differently */
2267                         if (hw->flags & SKY2_HW_NEW_LE) {
2268                                 if (sky2->rx_csum &&
2269                                     (le->css & (CSS_ISIPV4 | CSS_ISIPV6)) &&
2270                                     (le->css & CSS_TCPUDPCSOK))
2271                                         skb->ip_summed = CHECKSUM_UNNECESSARY;
2272                                 else
2273                                         skb->ip_summed = CHECKSUM_NONE;
2274                         }
2275
2276                         skb->protocol = eth_type_trans(skb, dev);
2277                         dev->stats.rx_packets++;
2278                         dev->stats.rx_bytes += skb->len;
2279                         dev->last_rx = jiffies;
2280
2281 #ifdef SKY2_VLAN_TAG_USED
2282                         if (sky2->vlgrp && (status & GMR_FS_VLAN)) {
2283                                 vlan_hwaccel_receive_skb(skb,
2284                                                          sky2->vlgrp,
2285                                                          be16_to_cpu(sky2->rx_tag));
2286                         } else
2287 #endif
2288                                 netif_receive_skb(skb);
2289
2290                         /* Stop after net poll weight */
2291                         if (++work_done >= to_do)
2292                                 goto exit_loop;
2293                         break;
2294
2295 #ifdef SKY2_VLAN_TAG_USED
2296                 case OP_RXVLAN:
2297                         sky2->rx_tag = length;
2298                         break;
2299
2300                 case OP_RXCHKSVLAN:
2301                         sky2->rx_tag = length;
2302                         /* fall through */
2303 #endif
2304                 case OP_RXCHKS:
2305                         if (!sky2->rx_csum)
2306                                 break;
2307
2308                         /* If this happens then driver assuming wrong format */
2309                         if (unlikely(hw->flags & SKY2_HW_NEW_LE)) {
2310                                 if (net_ratelimit())
2311                                         printk(KERN_NOTICE "%s: unexpected"
2312                                                " checksum status\n",
2313                                                dev->name);
2314                                 break;
2315                         }
2316
2317                         /* Both checksum counters are programmed to start at
2318                          * the same offset, so unless there is a problem they
2319                          * should match. This failure is an early indication that
2320                          * hardware receive checksumming won't work.
2321                          */
2322                         if (likely(status >> 16 == (status & 0xffff))) {
2323                                 skb = sky2->rx_ring[sky2->rx_next].skb;
2324                                 skb->ip_summed = CHECKSUM_COMPLETE;
2325                                 skb->csum = status & 0xffff;
2326                         } else {
2327                                 printk(KERN_NOTICE PFX "%s: hardware receive "
2328                                        "checksum problem (status = %#x)\n",
2329                                        dev->name, status);
2330                                 sky2->rx_csum = 0;
2331                                 sky2_write32(sky2->hw,
2332                                              Q_ADDR(rxqaddr[port], Q_CSR),
2333                                              BMU_DIS_RX_CHKSUM);
2334                         }
2335                         break;
2336
2337                 case OP_TXINDEXLE:
2338                         /* TX index reports status for both ports */
2339                         BUILD_BUG_ON(TX_RING_SIZE > 0x1000);
2340                         sky2_tx_done(hw->dev[0], status & 0xfff);
2341                         if (hw->dev[1])
2342                                 sky2_tx_done(hw->dev[1],
2343                                      ((status >> 24) & 0xff)
2344                                              | (u16)(length & 0xf) << 8);
2345                         break;
2346
2347                 default:
2348                         if (net_ratelimit())
2349                                 printk(KERN_WARNING PFX
2350                                        "unknown status opcode 0x%x\n", opcode);
2351                 }
2352         } while (hw->st_idx != idx);
2353
2354         /* Fully processed status ring so clear irq */
2355         sky2_write32(hw, STAT_CTRL, SC_STAT_CLR_IRQ);
2356
2357 exit_loop:
2358         if (rx[0])
2359                 sky2_rx_update(netdev_priv(hw->dev[0]), Q_R1);
2360
2361         if (rx[1])
2362                 sky2_rx_update(netdev_priv(hw->dev[1]), Q_R2);
2363
2364         return work_done;
2365 }
2366
2367 static void sky2_hw_error(struct sky2_hw *hw, unsigned port, u32 status)
2368 {
2369         struct net_device *dev = hw->dev[port];
2370
2371         if (net_ratelimit())
2372                 printk(KERN_INFO PFX "%s: hw error interrupt status 0x%x\n",
2373                        dev->name, status);
2374
2375         if (status & Y2_IS_PAR_RD1) {
2376                 if (net_ratelimit())
2377                         printk(KERN_ERR PFX "%s: ram data read parity error\n",
2378                                dev->name);
2379                 /* Clear IRQ */
2380                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_RD_PERR);
2381         }
2382
2383         if (status & Y2_IS_PAR_WR1) {
2384                 if (net_ratelimit())
2385                         printk(KERN_ERR PFX "%s: ram data write parity error\n",
2386                                dev->name);
2387
2388                 sky2_write16(hw, RAM_BUFFER(port, B3_RI_CTRL), RI_CLR_WR_PERR);
2389         }
2390
2391         if (status & Y2_IS_PAR_MAC1) {
2392                 if (net_ratelimit())
2393                         printk(KERN_ERR PFX "%s: MAC parity error\n", dev->name);
2394                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_PE);
2395         }
2396
2397         if (status & Y2_IS_PAR_RX1) {
2398                 if (net_ratelimit())
2399                         printk(KERN_ERR PFX "%s: RX parity error\n", dev->name);
2400                 sky2_write32(hw, Q_ADDR(rxqaddr[port], Q_CSR), BMU_CLR_IRQ_PAR);
2401         }
2402
2403         if (status & Y2_IS_TCP_TXA1) {
2404                 if (net_ratelimit())
2405                         printk(KERN_ERR PFX "%s: TCP segmentation error\n",
2406                                dev->name);
2407                 sky2_write32(hw, Q_ADDR(txqaddr[port], Q_CSR), BMU_CLR_IRQ_TCP);
2408         }
2409 }
2410
2411 static void sky2_hw_intr(struct sky2_hw *hw)
2412 {
2413         struct pci_dev *pdev = hw->pdev;
2414         u32 status = sky2_read32(hw, B0_HWE_ISRC);
2415         u32 hwmsk = sky2_read32(hw, B0_HWE_IMSK);
2416
2417         status &= hwmsk;
2418
2419         if (status & Y2_IS_TIST_OV)
2420                 sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2421
2422         if (status & (Y2_IS_MST_ERR | Y2_IS_IRQ_STAT)) {
2423                 u16 pci_err;
2424
2425                 pci_read_config_word(pdev, PCI_STATUS, &pci_err);
2426                 if (net_ratelimit())
2427                         dev_err(&pdev->dev, "PCI hardware error (0x%x)\n",
2428                                 pci_err);
2429
2430                 pci_write_config_word(pdev, PCI_STATUS,
2431                                       pci_err | PCI_STATUS_ERROR_BITS);
2432         }
2433
2434         if (status & Y2_IS_PCI_EXP) {
2435                 /* PCI-Express uncorrectable Error occurred */
2436                 int aer = pci_find_aer_capability(hw->pdev);
2437                 u32 err;
2438
2439                 if (aer) {
2440                         pci_read_config_dword(pdev, aer + PCI_ERR_UNCOR_STATUS,
2441                                               &err);
2442                         pci_cleanup_aer_uncorrect_error_status(pdev);
2443                 } else {
2444                         /* Either AER not configured, or not working
2445                          * because of bad MMCONFIG, so just do recover
2446                          * manually.
2447                          */
2448                         err = sky2_read32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS);
2449                         sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2450                                      0xfffffffful);
2451                 }
2452
2453                 if (net_ratelimit())
2454                         dev_err(&pdev->dev, "PCI Express error (0x%x)\n", err);
2455
2456         }
2457
2458         if (status & Y2_HWE_L1_MASK)
2459                 sky2_hw_error(hw, 0, status);
2460         status >>= 8;
2461         if (status & Y2_HWE_L1_MASK)
2462                 sky2_hw_error(hw, 1, status);
2463 }
2464
2465 static void sky2_mac_intr(struct sky2_hw *hw, unsigned port)
2466 {
2467         struct net_device *dev = hw->dev[port];
2468         struct sky2_port *sky2 = netdev_priv(dev);
2469         u8 status = sky2_read8(hw, SK_REG(port, GMAC_IRQ_SRC));
2470
2471         if (netif_msg_intr(sky2))
2472                 printk(KERN_INFO PFX "%s: mac interrupt status 0x%x\n",
2473                        dev->name, status);
2474
2475         if (status & GM_IS_RX_CO_OV)
2476                 gma_read16(hw, port, GM_RX_IRQ_SRC);
2477
2478         if (status & GM_IS_TX_CO_OV)
2479                 gma_read16(hw, port, GM_TX_IRQ_SRC);
2480
2481         if (status & GM_IS_RX_FF_OR) {
2482                 ++dev->stats.rx_fifo_errors;
2483                 sky2_write8(hw, SK_REG(port, RX_GMF_CTRL_T), GMF_CLI_RX_FO);
2484         }
2485
2486         if (status & GM_IS_TX_FF_UR) {
2487                 ++dev->stats.tx_fifo_errors;
2488                 sky2_write8(hw, SK_REG(port, TX_GMF_CTRL_T), GMF_CLI_TX_FU);
2489         }
2490 }
2491
2492 /* This should never happen it is a bug. */
2493 static void sky2_le_error(struct sky2_hw *hw, unsigned port,
2494                           u16 q, unsigned ring_size)
2495 {
2496         struct net_device *dev = hw->dev[port];
2497         struct sky2_port *sky2 = netdev_priv(dev);
2498         unsigned idx;
2499         const u64 *le = (q == Q_R1 || q == Q_R2)
2500                 ? (u64 *) sky2->rx_le : (u64 *) sky2->tx_le;
2501
2502         idx = sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_GET_IDX));
2503         printk(KERN_ERR PFX "%s: descriptor error q=%#x get=%u [%llx] put=%u\n",
2504                dev->name, (unsigned) q, idx, (unsigned long long) le[idx],
2505                (unsigned) sky2_read16(hw, Y2_QADDR(q, PREF_UNIT_PUT_IDX)));
2506
2507         sky2_write32(hw, Q_ADDR(q, Q_CSR), BMU_CLR_IRQ_CHK);
2508 }
2509
2510 static int sky2_rx_hung(struct net_device *dev)
2511 {
2512         struct sky2_port *sky2 = netdev_priv(dev);
2513         struct sky2_hw *hw = sky2->hw;
2514         unsigned port = sky2->port;
2515         unsigned rxq = rxqaddr[port];
2516         u32 mac_rp = sky2_read32(hw, SK_REG(port, RX_GMF_RP));
2517         u8 mac_lev = sky2_read8(hw, SK_REG(port, RX_GMF_RLEV));
2518         u8 fifo_rp = sky2_read8(hw, Q_ADDR(rxq, Q_RP));
2519         u8 fifo_lev = sky2_read8(hw, Q_ADDR(rxq, Q_RL));
2520
2521         /* If idle and MAC or PCI is stuck */
2522         if (sky2->check.last == dev->last_rx &&
2523             ((mac_rp == sky2->check.mac_rp &&
2524               mac_lev != 0 && mac_lev >= sky2->check.mac_lev) ||
2525              /* Check if the PCI RX hang */
2526              (fifo_rp == sky2->check.fifo_rp &&
2527               fifo_lev != 0 && fifo_lev >= sky2->check.fifo_lev))) {
2528                 printk(KERN_DEBUG PFX "%s: hung mac %d:%d fifo %d (%d:%d)\n",
2529                        dev->name, mac_lev, mac_rp, fifo_lev, fifo_rp,
2530                        sky2_read8(hw, Q_ADDR(rxq, Q_WP)));
2531                 return 1;
2532         } else {
2533                 sky2->check.last = dev->last_rx;
2534                 sky2->check.mac_rp = mac_rp;
2535                 sky2->check.mac_lev = mac_lev;
2536                 sky2->check.fifo_rp = fifo_rp;
2537                 sky2->check.fifo_lev = fifo_lev;
2538                 return 0;
2539         }
2540 }
2541
2542 static void sky2_watchdog(unsigned long arg)
2543 {
2544         struct sky2_hw *hw = (struct sky2_hw *) arg;
2545
2546         /* Check for lost IRQ once a second */
2547         if (sky2_read32(hw, B0_ISRC)) {
2548                 napi_schedule(&hw->napi);
2549         } else {
2550                 int i, active = 0;
2551
2552                 for (i = 0; i < hw->ports; i++) {
2553                         struct net_device *dev = hw->dev[i];
2554                         if (!netif_running(dev))
2555                                 continue;
2556                         ++active;
2557
2558                         /* For chips with Rx FIFO, check if stuck */
2559                         if ((hw->flags & SKY2_HW_FIFO_HANG_CHECK) &&
2560                              sky2_rx_hung(dev)) {
2561                                 pr_info(PFX "%s: receiver hang detected\n",
2562                                         dev->name);
2563                                 schedule_work(&hw->restart_work);
2564                                 return;
2565                         }
2566                 }
2567
2568                 if (active == 0)
2569                         return;
2570         }
2571
2572         mod_timer(&hw->watchdog_timer, round_jiffies(jiffies + HZ));
2573 }
2574
2575 /* Hardware/software error handling */
2576 static void sky2_err_intr(struct sky2_hw *hw, u32 status)
2577 {
2578         if (net_ratelimit())
2579                 dev_warn(&hw->pdev->dev, "error interrupt status=%#x\n", status);
2580
2581         if (status & Y2_IS_HW_ERR)
2582                 sky2_hw_intr(hw);
2583
2584         if (status & Y2_IS_IRQ_MAC1)
2585                 sky2_mac_intr(hw, 0);
2586
2587         if (status & Y2_IS_IRQ_MAC2)
2588                 sky2_mac_intr(hw, 1);
2589
2590         if (status & Y2_IS_CHK_RX1)
2591                 sky2_le_error(hw, 0, Q_R1, RX_LE_SIZE);
2592
2593         if (status & Y2_IS_CHK_RX2)
2594                 sky2_le_error(hw, 1, Q_R2, RX_LE_SIZE);
2595
2596         if (status & Y2_IS_CHK_TXA1)
2597                 sky2_le_error(hw, 0, Q_XA1, TX_RING_SIZE);
2598
2599         if (status & Y2_IS_CHK_TXA2)
2600                 sky2_le_error(hw, 1, Q_XA2, TX_RING_SIZE);
2601 }
2602
2603 static int sky2_poll(struct napi_struct *napi, int work_limit)
2604 {
2605         struct sky2_hw *hw = container_of(napi, struct sky2_hw, napi);
2606         u32 status = sky2_read32(hw, B0_Y2_SP_EISR);
2607         int work_done = 0;
2608         u16 idx;
2609
2610         if (unlikely(status & Y2_IS_ERROR))
2611                 sky2_err_intr(hw, status);
2612
2613         if (status & Y2_IS_IRQ_PHY1)
2614                 sky2_phy_intr(hw, 0);
2615
2616         if (status & Y2_IS_IRQ_PHY2)
2617                 sky2_phy_intr(hw, 1);
2618
2619         while ((idx = sky2_read16(hw, STAT_PUT_IDX)) != hw->st_idx) {
2620                 work_done += sky2_status_intr(hw, work_limit - work_done, idx);
2621
2622                 if (work_done >= work_limit)
2623                         goto done;
2624         }
2625
2626         /* Bug/Errata workaround?
2627          * Need to kick the TX irq moderation timer.
2628          */
2629         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_START) {
2630                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
2631                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2632         }
2633         napi_complete(napi);
2634         sky2_read32(hw, B0_Y2_SP_LISR);
2635 done:
2636
2637         return work_done;
2638 }
2639
2640 static irqreturn_t sky2_intr(int irq, void *dev_id)
2641 {
2642         struct sky2_hw *hw = dev_id;
2643         u32 status;
2644
2645         /* Reading this mask interrupts as side effect */
2646         status = sky2_read32(hw, B0_Y2_SP_ISRC2);
2647         if (status == 0 || status == ~0)
2648                 return IRQ_NONE;
2649
2650         prefetch(&hw->st_le[hw->st_idx]);
2651
2652         napi_schedule(&hw->napi);
2653
2654         return IRQ_HANDLED;
2655 }
2656
2657 #ifdef CONFIG_NET_POLL_CONTROLLER
2658 static void sky2_netpoll(struct net_device *dev)
2659 {
2660         struct sky2_port *sky2 = netdev_priv(dev);
2661
2662         napi_schedule(&sky2->hw->napi);
2663 }
2664 #endif
2665
2666 /* Chip internal frequency for clock calculations */
2667 static u32 sky2_mhz(const struct sky2_hw *hw)
2668 {
2669         switch (hw->chip_id) {
2670         case CHIP_ID_YUKON_EC:
2671         case CHIP_ID_YUKON_EC_U:
2672         case CHIP_ID_YUKON_EX:
2673                 return 125;
2674
2675         case CHIP_ID_YUKON_FE:
2676                 return 100;
2677
2678         case CHIP_ID_YUKON_FE_P:
2679                 return 50;
2680
2681         case CHIP_ID_YUKON_XL:
2682                 return 156;
2683
2684         default:
2685                 BUG();
2686         }
2687 }
2688
2689 static inline u32 sky2_us2clk(const struct sky2_hw *hw, u32 us)
2690 {
2691         return sky2_mhz(hw) * us;
2692 }
2693
2694 static inline u32 sky2_clk2us(const struct sky2_hw *hw, u32 clk)
2695 {
2696         return clk / sky2_mhz(hw);
2697 }
2698
2699
2700 static int __devinit sky2_init(struct sky2_hw *hw)
2701 {
2702         int rc;
2703         u8 t8;
2704
2705         /* Enable all clocks and check for bad PCI access */
2706         rc = pci_write_config_dword(hw->pdev, PCI_DEV_REG3, 0);
2707         if (rc)
2708                 return rc;
2709
2710         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2711
2712         hw->chip_id = sky2_read8(hw, B2_CHIP_ID);
2713         hw->chip_rev = (sky2_read8(hw, B2_MAC_CFG) & CFG_CHIP_R_MSK) >> 4;
2714
2715         switch(hw->chip_id) {
2716         case CHIP_ID_YUKON_XL:
2717                 hw->flags = SKY2_HW_GIGABIT
2718                         | SKY2_HW_NEWER_PHY;
2719                 if (hw->chip_rev < 3)
2720                         hw->flags |= SKY2_HW_FIFO_HANG_CHECK;
2721
2722                 break;
2723
2724         case CHIP_ID_YUKON_EC_U:
2725                 hw->flags = SKY2_HW_GIGABIT
2726                         | SKY2_HW_NEWER_PHY
2727                         | SKY2_HW_ADV_POWER_CTL;
2728                 break;
2729
2730         case CHIP_ID_YUKON_EX:
2731                 hw->flags = SKY2_HW_GIGABIT
2732                         | SKY2_HW_NEWER_PHY
2733                         | SKY2_HW_NEW_LE
2734                         | SKY2_HW_ADV_POWER_CTL;
2735
2736                 /* New transmit checksum */
2737                 if (hw->chip_rev != CHIP_REV_YU_EX_B0)
2738                         hw->flags |= SKY2_HW_AUTO_TX_SUM;
2739                 break;
2740
2741         case CHIP_ID_YUKON_EC:
2742                 /* This rev is really old, and requires untested workarounds */
2743                 if (hw->chip_rev == CHIP_REV_YU_EC_A1) {
2744                         dev_err(&hw->pdev->dev, "unsupported revision Yukon-EC rev A1\n");
2745                         return -EOPNOTSUPP;
2746                 }
2747                 hw->flags = SKY2_HW_GIGABIT | SKY2_HW_FIFO_HANG_CHECK;
2748                 break;
2749
2750         case CHIP_ID_YUKON_FE:
2751                 break;
2752
2753         case CHIP_ID_YUKON_FE_P:
2754                 hw->flags = SKY2_HW_NEWER_PHY
2755                         | SKY2_HW_NEW_LE
2756                         | SKY2_HW_AUTO_TX_SUM
2757                         | SKY2_HW_ADV_POWER_CTL;
2758                 break;
2759         default:
2760                 dev_err(&hw->pdev->dev, "unsupported chip type 0x%x\n",
2761                         hw->chip_id);
2762                 return -EOPNOTSUPP;
2763         }
2764
2765         hw->pmd_type = sky2_read8(hw, B2_PMD_TYP);
2766         if (hw->pmd_type == 'L' || hw->pmd_type == 'S' || hw->pmd_type == 'P')
2767                 hw->flags |= SKY2_HW_FIBRE_PHY;
2768
2769
2770         hw->ports = 1;
2771         t8 = sky2_read8(hw, B2_Y2_HW_RES);
2772         if ((t8 & CFG_DUAL_MAC_MSK) == CFG_DUAL_MAC_MSK) {
2773                 if (!(sky2_read8(hw, B2_Y2_CLK_GATE) & Y2_STATUS_LNK2_INAC))
2774                         ++hw->ports;
2775         }
2776
2777         return 0;
2778 }
2779
2780 static void sky2_reset(struct sky2_hw *hw)
2781 {
2782         struct pci_dev *pdev = hw->pdev;
2783         u16 status;
2784         int i, cap;
2785         u32 hwe_mask = Y2_HWE_ALL_MASK;
2786
2787         /* disable ASF */
2788         if (hw->chip_id == CHIP_ID_YUKON_EX) {
2789                 status = sky2_read16(hw, HCU_CCSR);
2790                 status &= ~(HCU_CCSR_AHB_RST | HCU_CCSR_CPU_RST_MODE |
2791                             HCU_CCSR_UC_STATE_MSK);
2792                 sky2_write16(hw, HCU_CCSR, status);
2793         } else
2794                 sky2_write8(hw, B28_Y2_ASF_STAT_CMD, Y2_ASF_RESET);
2795         sky2_write16(hw, B0_CTST, Y2_ASF_DISABLE);
2796
2797         /* do a SW reset */
2798         sky2_write8(hw, B0_CTST, CS_RST_SET);
2799         sky2_write8(hw, B0_CTST, CS_RST_CLR);
2800
2801         /* allow writes to PCI config */
2802         sky2_write8(hw, B2_TST_CTRL1, TST_CFG_WRITE_ON);
2803
2804         /* clear PCI errors, if any */
2805         pci_read_config_word(pdev, PCI_STATUS, &status);
2806         status |= PCI_STATUS_ERROR_BITS;
2807         pci_write_config_word(pdev, PCI_STATUS, status);
2808
2809         sky2_write8(hw, B0_CTST, CS_MRST_CLR);
2810
2811         cap = pci_find_capability(pdev, PCI_CAP_ID_EXP);
2812         if (cap) {
2813                 if (pci_find_aer_capability(pdev)) {
2814                         /* Check for advanced error reporting */
2815                         pci_cleanup_aer_uncorrect_error_status(pdev);
2816                         pci_cleanup_aer_correct_error_status(pdev);
2817                 } else {
2818                         dev_warn(&pdev->dev,
2819                                 "PCI Express Advanced Error Reporting"
2820                                 " not configured or MMCONFIG problem?\n");
2821
2822                         sky2_write32(hw, Y2_CFG_AER + PCI_ERR_UNCOR_STATUS,
2823                                      0xfffffffful);
2824                 }
2825
2826                 /* If error bit is stuck on ignore it */
2827                 if (sky2_read32(hw, B0_HWE_ISRC) & Y2_IS_PCI_EXP)
2828                         dev_info(&pdev->dev, "ignoring stuck error report bit\n");
2829
2830                 else if (pci_enable_pcie_error_reporting(pdev))
2831                         hwe_mask |= Y2_IS_PCI_EXP;
2832         }
2833
2834         sky2_power_on(hw);
2835
2836         for (i = 0; i < hw->ports; i++) {
2837                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_SET);
2838                 sky2_write8(hw, SK_REG(i, GMAC_LINK_CTRL), GMLC_RST_CLR);
2839
2840                 if (hw->chip_id == CHIP_ID_YUKON_EX)
2841                         sky2_write16(hw, SK_REG(i, GMAC_CTRL),
2842                                      GMC_BYP_MACSECRX_ON | GMC_BYP_MACSECTX_ON
2843                                      | GMC_BYP_RETR_ON);
2844         }
2845
2846         /* Clear I2C IRQ noise */
2847         sky2_write32(hw, B2_I2C_IRQ, 1);
2848
2849         /* turn off hardware timer (unused) */
2850         sky2_write8(hw, B2_TI_CTRL, TIM_STOP);
2851         sky2_write8(hw, B2_TI_CTRL, TIM_CLR_IRQ);
2852
2853         sky2_write8(hw, B0_Y2LED, LED_STAT_ON);
2854
2855         /* Turn off descriptor polling */
2856         sky2_write32(hw, B28_DPT_CTRL, DPT_STOP);
2857
2858         /* Turn off receive timestamp */
2859         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_STOP);
2860         sky2_write8(hw, GMAC_TI_ST_CTRL, GMT_ST_CLR_IRQ);
2861
2862         /* enable the Tx Arbiters */
2863         for (i = 0; i < hw->ports; i++)
2864                 sky2_write8(hw, SK_REG(i, TXA_CTRL), TXA_ENA_ARB);
2865
2866         /* Initialize ram interface */
2867         for (i = 0; i < hw->ports; i++) {
2868                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_CTRL), RI_RST_CLR);
2869
2870                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R1), SK_RI_TO_53);
2871                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA1), SK_RI_TO_53);
2872                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS1), SK_RI_TO_53);
2873                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R1), SK_RI_TO_53);
2874                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA1), SK_RI_TO_53);
2875                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS1), SK_RI_TO_53);
2876                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_R2), SK_RI_TO_53);
2877                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XA2), SK_RI_TO_53);
2878                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_WTO_XS2), SK_RI_TO_53);
2879                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_R2), SK_RI_TO_53);
2880                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XA2), SK_RI_TO_53);
2881                 sky2_write8(hw, RAM_BUFFER(i, B3_RI_RTO_XS2), SK_RI_TO_53);
2882         }
2883
2884         sky2_write32(hw, B0_HWE_IMSK, hwe_mask);
2885
2886         for (i = 0; i < hw->ports; i++)
2887                 sky2_gmac_reset(hw, i);
2888
2889         memset(hw->st_le, 0, STATUS_LE_BYTES);
2890         hw->st_idx = 0;
2891
2892         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_SET);
2893         sky2_write32(hw, STAT_CTRL, SC_STAT_RST_CLR);
2894
2895         sky2_write32(hw, STAT_LIST_ADDR_LO, hw->st_dma);
2896         sky2_write32(hw, STAT_LIST_ADDR_HI, (u64) hw->st_dma >> 32);
2897
2898         /* Set the list last index */
2899         sky2_write16(hw, STAT_LAST_IDX, STATUS_RING_SIZE - 1);
2900
2901         sky2_write16(hw, STAT_TX_IDX_TH, 10);
2902         sky2_write8(hw, STAT_FIFO_WM, 16);
2903
2904         /* set Status-FIFO ISR watermark */
2905         if (hw->chip_id == CHIP_ID_YUKON_XL && hw->chip_rev == 0)
2906                 sky2_write8(hw, STAT_FIFO_ISR_WM, 4);
2907         else
2908                 sky2_write8(hw, STAT_FIFO_ISR_WM, 16);
2909
2910         sky2_write32(hw, STAT_TX_TIMER_INI, sky2_us2clk(hw, 1000));
2911         sky2_write32(hw, STAT_ISR_TIMER_INI, sky2_us2clk(hw, 20));
2912         sky2_write32(hw, STAT_LEV_TIMER_INI, sky2_us2clk(hw, 100));
2913
2914         /* enable status unit */
2915         sky2_write32(hw, STAT_CTRL, SC_STAT_OP_ON);
2916
2917         sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
2918         sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
2919         sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
2920 }
2921
2922 static void sky2_restart(struct work_struct *work)
2923 {
2924         struct sky2_hw *hw = container_of(work, struct sky2_hw, restart_work);
2925         struct net_device *dev;
2926         int i, err;
2927
2928         rtnl_lock();
2929         sky2_write32(hw, B0_IMSK, 0);
2930         sky2_read32(hw, B0_IMSK);
2931         napi_disable(&hw->napi);
2932
2933         for (i = 0; i < hw->ports; i++) {
2934                 dev = hw->dev[i];
2935                 if (netif_running(dev))
2936                         sky2_down(dev);
2937         }
2938
2939         sky2_reset(hw);
2940         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
2941         napi_enable(&hw->napi);
2942
2943         for (i = 0; i < hw->ports; i++) {
2944                 dev = hw->dev[i];
2945                 if (netif_running(dev)) {
2946                         err = sky2_up(dev);
2947                         if (err) {
2948                                 printk(KERN_INFO PFX "%s: could not restart %d\n",
2949                                        dev->name, err);
2950                                 dev_close(dev);
2951                         }
2952                 }
2953         }
2954
2955         rtnl_unlock();
2956 }
2957
2958 static inline u8 sky2_wol_supported(const struct sky2_hw *hw)
2959 {
2960         return sky2_is_copper(hw) ? (WAKE_PHY | WAKE_MAGIC) : 0;
2961 }
2962
2963 static void sky2_get_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2964 {
2965         const struct sky2_port *sky2 = netdev_priv(dev);
2966
2967         wol->supported = sky2_wol_supported(sky2->hw);
2968         wol->wolopts = sky2->wol;
2969 }
2970
2971 static int sky2_set_wol(struct net_device *dev, struct ethtool_wolinfo *wol)
2972 {
2973         struct sky2_port *sky2 = netdev_priv(dev);
2974         struct sky2_hw *hw = sky2->hw;
2975
2976         if (wol->wolopts & ~sky2_wol_supported(sky2->hw))
2977                 return -EOPNOTSUPP;
2978
2979         sky2->wol = wol->wolopts;
2980
2981         if (hw->chip_id == CHIP_ID_YUKON_EC_U ||
2982             hw->chip_id == CHIP_ID_YUKON_EX ||
2983             hw->chip_id == CHIP_ID_YUKON_FE_P)
2984                 sky2_write32(hw, B0_CTST, sky2->wol
2985                              ? Y2_HW_WOL_ON : Y2_HW_WOL_OFF);
2986
2987         if (!netif_running(dev))
2988                 sky2_wol_init(sky2);
2989         return 0;
2990 }
2991
2992 static u32 sky2_supported_modes(const struct sky2_hw *hw)
2993 {
2994         if (sky2_is_copper(hw)) {
2995                 u32 modes = SUPPORTED_10baseT_Half
2996                         | SUPPORTED_10baseT_Full
2997                         | SUPPORTED_100baseT_Half
2998                         | SUPPORTED_100baseT_Full
2999                         | SUPPORTED_Autoneg | SUPPORTED_TP;
3000
3001                 if (hw->flags & SKY2_HW_GIGABIT)
3002                         modes |= SUPPORTED_1000baseT_Half
3003                                 | SUPPORTED_1000baseT_Full;
3004                 return modes;
3005         } else
3006                 return  SUPPORTED_1000baseT_Half
3007                         | SUPPORTED_1000baseT_Full
3008                         | SUPPORTED_Autoneg
3009                         | SUPPORTED_FIBRE;
3010 }
3011
3012 static int sky2_get_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3013 {
3014         struct sky2_port *sky2 = netdev_priv(dev);
3015         struct sky2_hw *hw = sky2->hw;
3016
3017         ecmd->transceiver = XCVR_INTERNAL;
3018         ecmd->supported = sky2_supported_modes(hw);
3019         ecmd->phy_address = PHY_ADDR_MARV;
3020         if (sky2_is_copper(hw)) {
3021                 ecmd->port = PORT_TP;
3022                 ecmd->speed = sky2->speed;
3023         } else {
3024                 ecmd->speed = SPEED_1000;
3025                 ecmd->port = PORT_FIBRE;
3026         }
3027
3028         ecmd->advertising = sky2->advertising;
3029         ecmd->autoneg = sky2->autoneg;
3030         ecmd->duplex = sky2->duplex;
3031         return 0;
3032 }
3033
3034 static int sky2_set_settings(struct net_device *dev, struct ethtool_cmd *ecmd)
3035 {
3036         struct sky2_port *sky2 = netdev_priv(dev);
3037         const struct sky2_hw *hw = sky2->hw;
3038         u32 supported = sky2_supported_modes(hw);
3039
3040         if (ecmd->autoneg == AUTONEG_ENABLE) {
3041                 ecmd->advertising = supported;
3042                 sky2->duplex = -1;
3043                 sky2->speed = -1;
3044         } else {
3045                 u32 setting;
3046
3047                 switch (ecmd->speed) {
3048                 case SPEED_1000:
3049                         if (ecmd->duplex == DUPLEX_FULL)
3050                                 setting = SUPPORTED_1000baseT_Full;
3051                         else if (ecmd->duplex == DUPLEX_HALF)
3052                                 setting = SUPPORTED_1000baseT_Half;
3053                         else
3054                                 return -EINVAL;
3055                         break;
3056                 case SPEED_100:
3057                         if (ecmd->duplex == DUPLEX_FULL)
3058                                 setting = SUPPORTED_100baseT_Full;
3059                         else if (ecmd->duplex == DUPLEX_HALF)
3060                                 setting = SUPPORTED_100baseT_Half;
3061                         else
3062                                 return -EINVAL;
3063                         break;
3064
3065                 case SPEED_10:
3066                         if (ecmd->duplex == DUPLEX_FULL)
3067                                 setting = SUPPORTED_10baseT_Full;
3068                         else if (ecmd->duplex == DUPLEX_HALF)
3069                                 setting = SUPPORTED_10baseT_Half;
3070                         else
3071                                 return -EINVAL;
3072                         break;
3073                 default:
3074                         return -EINVAL;
3075                 }
3076
3077                 if ((setting & supported) == 0)
3078                         return -EINVAL;
3079
3080                 sky2->speed = ecmd->speed;
3081                 sky2->duplex = ecmd->duplex;
3082         }
3083
3084         sky2->autoneg = ecmd->autoneg;
3085         sky2->advertising = ecmd->advertising;
3086
3087         if (netif_running(dev)) {
3088                 sky2_phy_reinit(sky2);
3089                 sky2_set_multicast(dev);
3090         }
3091
3092         return 0;
3093 }
3094
3095 static void sky2_get_drvinfo(struct net_device *dev,
3096                              struct ethtool_drvinfo *info)
3097 {
3098         struct sky2_port *sky2 = netdev_priv(dev);
3099
3100         strcpy(info->driver, DRV_NAME);
3101         strcpy(info->version, DRV_VERSION);
3102         strcpy(info->fw_version, "N/A");
3103         strcpy(info->bus_info, pci_name(sky2->hw->pdev));
3104 }
3105
3106 static const struct sky2_stat {
3107         char name[ETH_GSTRING_LEN];
3108         u16 offset;
3109 } sky2_stats[] = {
3110         { "tx_bytes",      GM_TXO_OK_HI },
3111         { "rx_bytes",      GM_RXO_OK_HI },
3112         { "tx_broadcast",  GM_TXF_BC_OK },
3113         { "rx_broadcast",  GM_RXF_BC_OK },
3114         { "tx_multicast",  GM_TXF_MC_OK },
3115         { "rx_multicast",  GM_RXF_MC_OK },
3116         { "tx_unicast",    GM_TXF_UC_OK },
3117         { "rx_unicast",    GM_RXF_UC_OK },
3118         { "tx_mac_pause",  GM_TXF_MPAUSE },
3119         { "rx_mac_pause",  GM_RXF_MPAUSE },
3120         { "collisions",    GM_TXF_COL },
3121         { "late_collision",GM_TXF_LAT_COL },
3122         { "aborted",       GM_TXF_ABO_COL },
3123         { "single_collisions", GM_TXF_SNG_COL },
3124         { "multi_collisions", GM_TXF_MUL_COL },
3125
3126         { "rx_short",      GM_RXF_SHT },
3127         { "rx_runt",       GM_RXE_FRAG },
3128         { "rx_64_byte_packets", GM_RXF_64B },
3129         { "rx_65_to_127_byte_packets", GM_RXF_127B },
3130         { "rx_128_to_255_byte_packets", GM_RXF_255B },
3131         { "rx_256_to_511_byte_packets", GM_RXF_511B },
3132         { "rx_512_to_1023_byte_packets", GM_RXF_1023B },
3133         { "rx_1024_to_1518_byte_packets", GM_RXF_1518B },
3134         { "rx_1518_to_max_byte_packets", GM_RXF_MAX_SZ },
3135         { "rx_too_long",   GM_RXF_LNG_ERR },
3136         { "rx_fifo_overflow", GM_RXE_FIFO_OV },
3137         { "rx_jabber",     GM_RXF_JAB_PKT },
3138         { "rx_fcs_error",   GM_RXF_FCS_ERR },
3139
3140         { "tx_64_byte_packets", GM_TXF_64B },
3141         { "tx_65_to_127_byte_packets", GM_TXF_127B },
3142         { "tx_128_to_255_byte_packets", GM_TXF_255B },
3143         { "tx_256_to_511_byte_packets", GM_TXF_511B },
3144         { "tx_512_to_1023_byte_packets", GM_TXF_1023B },
3145         { "tx_1024_to_1518_byte_packets", GM_TXF_1518B },
3146         { "tx_1519_to_max_byte_packets", GM_TXF_MAX_SZ },
3147         { "tx_fifo_underrun", GM_TXE_FIFO_UR },
3148 };
3149
3150 static u32 sky2_get_rx_csum(struct net_device *dev)
3151 {
3152         struct sky2_port *sky2 = netdev_priv(dev);
3153
3154         return sky2->rx_csum;
3155 }
3156
3157 static int sky2_set_rx_csum(struct net_device *dev, u32 data)
3158 {
3159         struct sky2_port *sky2 = netdev_priv(dev);
3160
3161         sky2->rx_csum = data;
3162
3163         sky2_write32(sky2->hw, Q_ADDR(rxqaddr[sky2->port], Q_CSR),
3164                      data ? BMU_ENA_RX_CHKSUM : BMU_DIS_RX_CHKSUM);
3165
3166         return 0;
3167 }
3168
3169 static u32 sky2_get_msglevel(struct net_device *netdev)
3170 {
3171         struct sky2_port *sky2 = netdev_priv(netdev);
3172         return sky2->msg_enable;
3173 }
3174
3175 static int sky2_nway_reset(struct net_device *dev)
3176 {
3177         struct sky2_port *sky2 = netdev_priv(dev);
3178
3179         if (!netif_running(dev) || sky2->autoneg != AUTONEG_ENABLE)
3180                 return -EINVAL;
3181
3182         sky2_phy_reinit(sky2);
3183         sky2_set_multicast(dev);
3184
3185         return 0;
3186 }
3187
3188 static void sky2_phy_stats(struct sky2_port *sky2, u64 * data, unsigned count)
3189 {
3190         struct sky2_hw *hw = sky2->hw;
3191         unsigned port = sky2->port;
3192         int i;
3193
3194         data[0] = (u64) gma_read32(hw, port, GM_TXO_OK_HI) << 32
3195             | (u64) gma_read32(hw, port, GM_TXO_OK_LO);
3196         data[1] = (u64) gma_read32(hw, port, GM_RXO_OK_HI) << 32
3197             | (u64) gma_read32(hw, port, GM_RXO_OK_LO);
3198
3199         for (i = 2; i < count; i++)
3200                 data[i] = (u64) gma_read32(hw, port, sky2_stats[i].offset);
3201 }
3202
3203 static void sky2_set_msglevel(struct net_device *netdev, u32 value)
3204 {
3205         struct sky2_port *sky2 = netdev_priv(netdev);
3206         sky2->msg_enable = value;
3207 }
3208
3209 static int sky2_get_sset_count(struct net_device *dev, int sset)
3210 {
3211         switch (sset) {
3212         case ETH_SS_STATS:
3213                 return ARRAY_SIZE(sky2_stats);
3214         default:
3215                 return -EOPNOTSUPP;
3216         }
3217 }
3218
3219 static void sky2_get_ethtool_stats(struct net_device *dev,
3220                                    struct ethtool_stats *stats, u64 * data)
3221 {
3222         struct sky2_port *sky2 = netdev_priv(dev);
3223
3224         sky2_phy_stats(sky2, data, ARRAY_SIZE(sky2_stats));
3225 }
3226
3227 static void sky2_get_strings(struct net_device *dev, u32 stringset, u8 * data)
3228 {
3229         int i;
3230
3231         switch (stringset) {
3232         case ETH_SS_STATS:
3233                 for (i = 0; i < ARRAY_SIZE(sky2_stats); i++)
3234                         memcpy(data + i * ETH_GSTRING_LEN,
3235                                sky2_stats[i].name, ETH_GSTRING_LEN);
3236                 break;
3237         }
3238 }
3239
3240 static int sky2_set_mac_address(struct net_device *dev, void *p)
3241 {
3242         struct sky2_port *sky2 = netdev_priv(dev);
3243         struct sky2_hw *hw = sky2->hw;
3244         unsigned port = sky2->port;
3245         const struct sockaddr *addr = p;
3246
3247         if (!is_valid_ether_addr(addr->sa_data))
3248                 return -EADDRNOTAVAIL;
3249
3250         memcpy(dev->dev_addr, addr->sa_data, ETH_ALEN);
3251         memcpy_toio(hw->regs + B2_MAC_1 + port * 8,
3252                     dev->dev_addr, ETH_ALEN);
3253         memcpy_toio(hw->regs + B2_MAC_2 + port * 8,
3254                     dev->dev_addr, ETH_ALEN);
3255
3256         /* virtual address for data */
3257         gma_set_addr(hw, port, GM_SRC_ADDR_2L, dev->dev_addr);
3258
3259         /* physical address: used for pause frames */
3260         gma_set_addr(hw, port, GM_SRC_ADDR_1L, dev->dev_addr);
3261
3262         return 0;
3263 }
3264
3265 static void inline sky2_add_filter(u8 filter[8], const u8 *addr)
3266 {
3267         u32 bit;
3268
3269         bit = ether_crc(ETH_ALEN, addr) & 63;
3270         filter[bit >> 3] |= 1 << (bit & 7);
3271 }
3272
3273 static void sky2_set_multicast(struct net_device *dev)
3274 {
3275         struct sky2_port *sky2 = netdev_priv(dev);
3276         struct sky2_hw *hw = sky2->hw;
3277         unsigned port = sky2->port;
3278         struct dev_mc_list *list = dev->mc_list;
3279         u16 reg;
3280         u8 filter[8];
3281         int rx_pause;
3282         static const u8 pause_mc_addr[ETH_ALEN] = { 0x1, 0x80, 0xc2, 0x0, 0x0, 0x1 };
3283
3284         rx_pause = (sky2->flow_status == FC_RX || sky2->flow_status == FC_BOTH);
3285         memset(filter, 0, sizeof(filter));
3286
3287         reg = gma_read16(hw, port, GM_RX_CTRL);
3288         reg |= GM_RXCR_UCF_ENA;
3289
3290         if (dev->flags & IFF_PROMISC)   /* promiscuous */
3291                 reg &= ~(GM_RXCR_UCF_ENA | GM_RXCR_MCF_ENA);
3292         else if (dev->flags & IFF_ALLMULTI)
3293                 memset(filter, 0xff, sizeof(filter));
3294         else if (dev->mc_count == 0 && !rx_pause)
3295                 reg &= ~GM_RXCR_MCF_ENA;
3296         else {
3297                 int i;
3298                 reg |= GM_RXCR_MCF_ENA;
3299
3300                 if (rx_pause)
3301                         sky2_add_filter(filter, pause_mc_addr);
3302
3303                 for (i = 0; list && i < dev->mc_count; i++, list = list->next)
3304                         sky2_add_filter(filter, list->dmi_addr);
3305         }
3306
3307         gma_write16(hw, port, GM_MC_ADDR_H1,
3308                     (u16) filter[0] | ((u16) filter[1] << 8));
3309         gma_write16(hw, port, GM_MC_ADDR_H2,
3310                     (u16) filter[2] | ((u16) filter[3] << 8));
3311         gma_write16(hw, port, GM_MC_ADDR_H3,
3312                     (u16) filter[4] | ((u16) filter[5] << 8));
3313         gma_write16(hw, port, GM_MC_ADDR_H4,
3314                     (u16) filter[6] | ((u16) filter[7] << 8));
3315
3316         gma_write16(hw, port, GM_RX_CTRL, reg);
3317 }
3318
3319 /* Can have one global because blinking is controlled by
3320  * ethtool and that is always under RTNL mutex
3321  */
3322 static void sky2_led(struct sky2_hw *hw, unsigned port, int on)
3323 {
3324         u16 pg;
3325
3326         switch (hw->chip_id) {
3327         case CHIP_ID_YUKON_XL:
3328                 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3329                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3330                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL,
3331                              on ? (PHY_M_LEDC_LOS_CTRL(1) |
3332                                    PHY_M_LEDC_INIT_CTRL(7) |
3333                                    PHY_M_LEDC_STA1_CTRL(7) |
3334                                    PHY_M_LEDC_STA0_CTRL(7))
3335                              : 0);
3336
3337                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3338                 break;
3339
3340         default:
3341                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, 0);
3342                 gm_phy_write(hw, port, PHY_MARV_LED_OVER,
3343                              on ? PHY_M_LED_ALL : 0);
3344         }
3345 }
3346
3347 /* blink LED's for finding board */
3348 static int sky2_phys_id(struct net_device *dev, u32 data)
3349 {
3350         struct sky2_port *sky2 = netdev_priv(dev);
3351         struct sky2_hw *hw = sky2->hw;
3352         unsigned port = sky2->port;
3353         u16 ledctrl, ledover = 0;
3354         long ms;
3355         int interrupted;
3356         int onoff = 1;
3357
3358         if (!data || data > (u32) (MAX_SCHEDULE_TIMEOUT / HZ))
3359                 ms = jiffies_to_msecs(MAX_SCHEDULE_TIMEOUT);
3360         else
3361                 ms = data * 1000;
3362
3363         /* save initial values */
3364         spin_lock_bh(&sky2->phy_lock);
3365         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3366                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3367                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3368                 ledctrl = gm_phy_read(hw, port, PHY_MARV_PHY_CTRL);
3369                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3370         } else {
3371                 ledctrl = gm_phy_read(hw, port, PHY_MARV_LED_CTRL);
3372                 ledover = gm_phy_read(hw, port, PHY_MARV_LED_OVER);
3373         }
3374
3375         interrupted = 0;
3376         while (!interrupted && ms > 0) {
3377                 sky2_led(hw, port, onoff);
3378                 onoff = !onoff;
3379
3380                 spin_unlock_bh(&sky2->phy_lock);
3381                 interrupted = msleep_interruptible(250);
3382                 spin_lock_bh(&sky2->phy_lock);
3383
3384                 ms -= 250;
3385         }
3386
3387         /* resume regularly scheduled programming */
3388         if (hw->chip_id == CHIP_ID_YUKON_XL) {
3389                 u16 pg = gm_phy_read(hw, port, PHY_MARV_EXT_ADR);
3390                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, 3);
3391                 gm_phy_write(hw, port, PHY_MARV_PHY_CTRL, ledctrl);
3392                 gm_phy_write(hw, port, PHY_MARV_EXT_ADR, pg);
3393         } else {
3394                 gm_phy_write(hw, port, PHY_MARV_LED_CTRL, ledctrl);
3395                 gm_phy_write(hw, port, PHY_MARV_LED_OVER, ledover);
3396         }
3397         spin_unlock_bh(&sky2->phy_lock);
3398
3399         return 0;
3400 }
3401
3402 static void sky2_get_pauseparam(struct net_device *dev,
3403                                 struct ethtool_pauseparam *ecmd)
3404 {
3405         struct sky2_port *sky2 = netdev_priv(dev);
3406
3407         switch (sky2->flow_mode) {
3408         case FC_NONE:
3409                 ecmd->tx_pause = ecmd->rx_pause = 0;
3410                 break;
3411         case FC_TX:
3412                 ecmd->tx_pause = 1, ecmd->rx_pause = 0;
3413                 break;
3414         case FC_RX:
3415                 ecmd->tx_pause = 0, ecmd->rx_pause = 1;
3416                 break;
3417         case FC_BOTH:
3418                 ecmd->tx_pause = ecmd->rx_pause = 1;
3419         }
3420
3421         ecmd->autoneg = sky2->autoneg;
3422 }
3423
3424 static int sky2_set_pauseparam(struct net_device *dev,
3425                                struct ethtool_pauseparam *ecmd)
3426 {
3427         struct sky2_port *sky2 = netdev_priv(dev);
3428
3429         sky2->autoneg = ecmd->autoneg;
3430         sky2->flow_mode = sky2_flow(ecmd->rx_pause, ecmd->tx_pause);
3431
3432         if (netif_running(dev))
3433                 sky2_phy_reinit(sky2);
3434
3435         return 0;
3436 }
3437
3438 static int sky2_get_coalesce(struct net_device *dev,
3439                              struct ethtool_coalesce *ecmd)
3440 {
3441         struct sky2_port *sky2 = netdev_priv(dev);
3442         struct sky2_hw *hw = sky2->hw;
3443
3444         if (sky2_read8(hw, STAT_TX_TIMER_CTRL) == TIM_STOP)
3445                 ecmd->tx_coalesce_usecs = 0;
3446         else {
3447                 u32 clks = sky2_read32(hw, STAT_TX_TIMER_INI);
3448                 ecmd->tx_coalesce_usecs = sky2_clk2us(hw, clks);
3449         }
3450         ecmd->tx_max_coalesced_frames = sky2_read16(hw, STAT_TX_IDX_TH);
3451
3452         if (sky2_read8(hw, STAT_LEV_TIMER_CTRL) == TIM_STOP)
3453                 ecmd->rx_coalesce_usecs = 0;
3454         else {
3455                 u32 clks = sky2_read32(hw, STAT_LEV_TIMER_INI);
3456                 ecmd->rx_coalesce_usecs = sky2_clk2us(hw, clks);
3457         }
3458         ecmd->rx_max_coalesced_frames = sky2_read8(hw, STAT_FIFO_WM);
3459
3460         if (sky2_read8(hw, STAT_ISR_TIMER_CTRL) == TIM_STOP)
3461                 ecmd->rx_coalesce_usecs_irq = 0;
3462         else {
3463                 u32 clks = sky2_read32(hw, STAT_ISR_TIMER_INI);
3464                 ecmd->rx_coalesce_usecs_irq = sky2_clk2us(hw, clks);
3465         }
3466
3467         ecmd->rx_max_coalesced_frames_irq = sky2_read8(hw, STAT_FIFO_ISR_WM);
3468
3469         return 0;
3470 }
3471
3472 /* Note: this affect both ports */
3473 static int sky2_set_coalesce(struct net_device *dev,
3474                              struct ethtool_coalesce *ecmd)
3475 {
3476         struct sky2_port *sky2 = netdev_priv(dev);
3477         struct sky2_hw *hw = sky2->hw;
3478         const u32 tmax = sky2_clk2us(hw, 0x0ffffff);
3479
3480         if (ecmd->tx_coalesce_usecs > tmax ||
3481             ecmd->rx_coalesce_usecs > tmax ||
3482             ecmd->rx_coalesce_usecs_irq > tmax)
3483                 return -EINVAL;
3484
3485         if (ecmd->tx_max_coalesced_frames >= TX_RING_SIZE-1)
3486                 return -EINVAL;
3487         if (ecmd->rx_max_coalesced_frames > RX_MAX_PENDING)
3488                 return -EINVAL;
3489         if (ecmd->rx_max_coalesced_frames_irq >RX_MAX_PENDING)
3490                 return -EINVAL;
3491
3492         if (ecmd->tx_coalesce_usecs == 0)
3493                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_STOP);
3494         else {
3495                 sky2_write32(hw, STAT_TX_TIMER_INI,
3496                              sky2_us2clk(hw, ecmd->tx_coalesce_usecs));
3497                 sky2_write8(hw, STAT_TX_TIMER_CTRL, TIM_START);
3498         }
3499         sky2_write16(hw, STAT_TX_IDX_TH, ecmd->tx_max_coalesced_frames);
3500
3501         if (ecmd->rx_coalesce_usecs == 0)
3502                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_STOP);
3503         else {
3504                 sky2_write32(hw, STAT_LEV_TIMER_INI,
3505                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs));
3506                 sky2_write8(hw, STAT_LEV_TIMER_CTRL, TIM_START);
3507         }
3508         sky2_write8(hw, STAT_FIFO_WM, ecmd->rx_max_coalesced_frames);
3509
3510         if (ecmd->rx_coalesce_usecs_irq == 0)
3511                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_STOP);
3512         else {
3513                 sky2_write32(hw, STAT_ISR_TIMER_INI,
3514                              sky2_us2clk(hw, ecmd->rx_coalesce_usecs_irq));
3515                 sky2_write8(hw, STAT_ISR_TIMER_CTRL, TIM_START);
3516         }
3517         sky2_write8(hw, STAT_FIFO_ISR_WM, ecmd->rx_max_coalesced_frames_irq);
3518         return 0;
3519 }
3520
3521 static void sky2_get_ringparam(struct net_device *dev,
3522                                struct ethtool_ringparam *ering)
3523 {
3524         struct sky2_port *sky2 = netdev_priv(dev);
3525
3526         ering->rx_max_pending = RX_MAX_PENDING;
3527         ering->rx_mini_max_pending = 0;
3528         ering->rx_jumbo_max_pending = 0;
3529         ering->tx_max_pending = TX_RING_SIZE - 1;
3530
3531         ering->rx_pending = sky2->rx_pending;
3532         ering->rx_mini_pending = 0;
3533         ering->rx_jumbo_pending = 0;
3534         ering->tx_pending = sky2->tx_pending;
3535 }
3536
3537 static int sky2_set_ringparam(struct net_device *dev,
3538                               struct ethtool_ringparam *ering)
3539 {
3540         struct sky2_port *sky2 = netdev_priv(dev);
3541         int err = 0;
3542
3543         if (ering->rx_pending > RX_MAX_PENDING ||
3544             ering->rx_pending < 8 ||
3545             ering->tx_pending < MAX_SKB_TX_LE ||
3546             ering->tx_pending > TX_RING_SIZE - 1)
3547                 return -EINVAL;
3548
3549         if (netif_running(dev))
3550                 sky2_down(dev);
3551
3552         sky2->rx_pending = ering->rx_pending;
3553         sky2->tx_pending = ering->tx_pending;
3554
3555         if (netif_running(dev)) {
3556                 err = sky2_up(dev);
3557                 if (err)
3558                         dev_close(dev);
3559                 else
3560                         sky2_set_multicast(dev);
3561         }
3562
3563         return err;
3564 }
3565
3566 static int sky2_get_regs_len(struct net_device *dev)
3567 {
3568         return 0x4000;
3569 }
3570
3571 /*
3572  * Returns copy of control register region
3573  * Note: ethtool_get_regs always provides full size (16k) buffer
3574  */
3575 static void sky2_get_regs(struct net_device *dev, struct ethtool_regs *regs,
3576                           void *p)
3577 {
3578         const struct sky2_port *sky2 = netdev_priv(dev);
3579         const void __iomem *io = sky2->hw->regs;
3580         unsigned int b;
3581
3582         regs->version = 1;
3583
3584         for (b = 0; b < 128; b++) {
3585                 /* This complicated switch statement is to make sure and
3586                  * only access regions that are unreserved.
3587                  * Some blocks are only valid on dual port cards.
3588                  * and block 3 has some special diagnostic registers that
3589                  * are poison.
3590                  */
3591                 switch (b) {
3592                 case 3:
3593                         /* skip diagnostic ram region */
3594                         memcpy_fromio(p + 0x10, io + 0x10, 128 - 0x10);
3595                         break;
3596
3597                 /* dual port cards only */
3598                 case 5:         /* Tx Arbiter 2 */
3599                 case 9:         /* RX2 */
3600                 case 14 ... 15: /* TX2 */
3601                 case 17: case 19: /* Ram Buffer 2 */
3602                 case 22 ... 23: /* Tx Ram Buffer 2 */
3603                 case 25:        /* Rx MAC Fifo 1 */
3604                 case 27:        /* Tx MAC Fifo 2 */
3605                 case 31:        /* GPHY 2 */
3606                 case 40 ... 47: /* Pattern Ram 2 */
3607                 case 52: case 54: /* TCP Segmentation 2 */
3608                 case 112 ... 116: /* GMAC 2 */
3609                         if (sky2->hw->ports == 1)
3610                                 goto reserved;
3611                         /* fall through */
3612                 case 0:         /* Control */
3613                 case 2:         /* Mac address */
3614                 case 4:         /* Tx Arbiter 1 */
3615                 case 7:         /* PCI express reg */
3616                 case 8:         /* RX1 */
3617                 case 12 ... 13: /* TX1 */
3618                 case 16: case 18:/* Rx Ram Buffer 1 */
3619                 case 20 ... 21: /* Tx Ram Buffer 1 */
3620                 case 24:        /* Rx MAC Fifo 1 */
3621                 case 26:        /* Tx MAC Fifo 1 */
3622                 case 28 ... 29: /* Descriptor and status unit */
3623                 case 30:        /* GPHY 1*/
3624                 case 32 ... 39: /* Pattern Ram 1 */
3625                 case 48: case 50: /* TCP Segmentation 1 */
3626                 case 56 ... 60: /* PCI space */
3627                 case 80 ... 84: /* GMAC 1 */
3628                         memcpy_fromio(p, io, 128);
3629                         break;
3630                 default:
3631 reserved:
3632                         memset(p, 0, 128);
3633                 }
3634
3635                 p += 128;
3636                 io += 128;
3637         }
3638 }
3639
3640 /* In order to do Jumbo packets on these chips, need to turn off the
3641  * transmit store/forward. Therefore checksum offload won't work.
3642  */
3643 static int no_tx_offload(struct net_device *dev)
3644 {
3645         const struct sky2_port *sky2 = netdev_priv(dev);
3646         const struct sky2_hw *hw = sky2->hw;
3647
3648         return dev->mtu > ETH_DATA_LEN && hw->chip_id == CHIP_ID_YUKON_EC_U;
3649 }
3650
3651 static int sky2_set_tx_csum(struct net_device *dev, u32 data)
3652 {
3653         if (data && no_tx_offload(dev))
3654                 return -EINVAL;
3655
3656         return ethtool_op_set_tx_csum(dev, data);
3657 }
3658
3659
3660 static int sky2_set_tso(struct net_device *dev, u32 data)
3661 {
3662         if (data && no_tx_offload(dev))
3663                 return -EINVAL;
3664
3665         return ethtool_op_set_tso(dev, data);
3666 }
3667
3668 static int sky2_get_eeprom_len(struct net_device *dev)
3669 {
3670         struct sky2_port *sky2 = netdev_priv(dev);
3671         u16 reg2;
3672
3673         pci_read_config_word(sky2->hw->pdev, PCI_DEV_REG2, &reg2);
3674         return 1 << ( ((reg2 & PCI_VPD_ROM_SZ) >> 14) + 8);
3675 }
3676
3677 static u32 sky2_vpd_read(struct pci_dev *pdev, int cap, u16 offset)
3678 {
3679         u32 val;
3680
3681         pci_write_config_word(pdev, cap + PCI_VPD_ADDR, offset);
3682
3683         do {
3684                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3685         } while (!(offset & PCI_VPD_ADDR_F));
3686
3687         pci_read_config_dword(pdev, cap + PCI_VPD_DATA, &val);
3688         return val;
3689 }
3690
3691 static void sky2_vpd_write(struct pci_dev *pdev, int cap, u16 offset, u32 val)
3692 {
3693         pci_write_config_word(pdev, cap + PCI_VPD_DATA, val);
3694         pci_write_config_dword(pdev, cap + PCI_VPD_ADDR, offset | PCI_VPD_ADDR_F);
3695         do {
3696                 pci_read_config_word(pdev, cap + PCI_VPD_ADDR, &offset);
3697         } while (offset & PCI_VPD_ADDR_F);
3698 }
3699
3700 static int sky2_get_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3701                            u8 *data)
3702 {
3703         struct sky2_port *sky2 = netdev_priv(dev);
3704         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3705         int length = eeprom->len;
3706         u16 offset = eeprom->offset;
3707
3708         if (!cap)
3709                 return -EINVAL;
3710
3711         eeprom->magic = SKY2_EEPROM_MAGIC;
3712
3713         while (length > 0) {
3714                 u32 val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3715                 int n = min_t(int, length, sizeof(val));
3716
3717                 memcpy(data, &val, n);
3718                 length -= n;
3719                 data += n;
3720                 offset += n;
3721         }
3722         return 0;
3723 }
3724
3725 static int sky2_set_eeprom(struct net_device *dev, struct ethtool_eeprom *eeprom,
3726                            u8 *data)
3727 {
3728         struct sky2_port *sky2 = netdev_priv(dev);
3729         int cap = pci_find_capability(sky2->hw->pdev, PCI_CAP_ID_VPD);
3730         int length = eeprom->len;
3731         u16 offset = eeprom->offset;
3732
3733         if (!cap)
3734                 return -EINVAL;
3735
3736         if (eeprom->magic != SKY2_EEPROM_MAGIC)
3737                 return -EINVAL;
3738
3739         while (length > 0) {
3740                 u32 val;
3741                 int n = min_t(int, length, sizeof(val));
3742
3743                 if (n < sizeof(val))
3744                         val = sky2_vpd_read(sky2->hw->pdev, cap, offset);
3745                 memcpy(&val, data, n);
3746
3747                 sky2_vpd_write(sky2->hw->pdev, cap, offset, val);
3748
3749                 length -= n;
3750                 data += n;
3751                 offset += n;
3752         }
3753         return 0;
3754 }
3755
3756
3757 static const struct ethtool_ops sky2_ethtool_ops = {
3758         .get_settings   = sky2_get_settings,
3759         .set_settings   = sky2_set_settings,
3760         .get_drvinfo    = sky2_get_drvinfo,
3761         .get_wol        = sky2_get_wol,
3762         .set_wol        = sky2_set_wol,
3763         .get_msglevel   = sky2_get_msglevel,
3764         .set_msglevel   = sky2_set_msglevel,
3765         .nway_reset     = sky2_nway_reset,
3766         .get_regs_len   = sky2_get_regs_len,
3767         .get_regs       = sky2_get_regs,
3768         .get_link       = ethtool_op_get_link,
3769         .get_eeprom_len = sky2_get_eeprom_len,
3770         .get_eeprom     = sky2_get_eeprom,
3771         .set_eeprom     = sky2_set_eeprom,
3772         .set_sg         = ethtool_op_set_sg,
3773         .set_tx_csum    = sky2_set_tx_csum,
3774         .set_tso        = sky2_set_tso,
3775         .get_rx_csum    = sky2_get_rx_csum,
3776         .set_rx_csum    = sky2_set_rx_csum,
3777         .get_strings    = sky2_get_strings,
3778         .get_coalesce   = sky2_get_coalesce,
3779         .set_coalesce   = sky2_set_coalesce,
3780         .get_ringparam  = sky2_get_ringparam,
3781         .set_ringparam  = sky2_set_ringparam,
3782         .get_pauseparam = sky2_get_pauseparam,
3783         .set_pauseparam = sky2_set_pauseparam,
3784         .phys_id        = sky2_phys_id,
3785         .get_sset_count = sky2_get_sset_count,
3786         .get_ethtool_stats = sky2_get_ethtool_stats,
3787 };
3788
3789 #ifdef CONFIG_SKY2_DEBUG
3790
3791 static struct dentry *sky2_debug;
3792
3793 static int sky2_debug_show(struct seq_file *seq, void *v)
3794 {
3795         struct net_device *dev = seq->private;
3796         const struct sky2_port *sky2 = netdev_priv(dev);
3797         struct sky2_hw *hw = sky2->hw;
3798         unsigned port = sky2->port;
3799         unsigned idx, last;
3800         int sop;
3801
3802         if (!netif_running(dev))
3803                 return -ENETDOWN;
3804
3805         seq_printf(seq, "IRQ src=%x mask=%x control=%x\n",
3806                    sky2_read32(hw, B0_ISRC),
3807                    sky2_read32(hw, B0_IMSK),
3808                    sky2_read32(hw, B0_Y2_SP_ICR));
3809
3810         napi_disable(&hw->napi);
3811         last = sky2_read16(hw, STAT_PUT_IDX);
3812
3813         if (hw->st_idx == last)
3814                 seq_puts(seq, "Status ring (empty)\n");
3815         else {
3816                 seq_puts(seq, "Status ring\n");
3817                 for (idx = hw->st_idx; idx != last && idx < STATUS_RING_SIZE;
3818                      idx = RING_NEXT(idx, STATUS_RING_SIZE)) {
3819                         const struct sky2_status_le *le = hw->st_le + idx;
3820                         seq_printf(seq, "[%d] %#x %d %#x\n",
3821                                    idx, le->opcode, le->length, le->status);
3822                 }
3823                 seq_puts(seq, "\n");
3824         }
3825
3826         seq_printf(seq, "Tx ring pending=%u...%u report=%d done=%d\n",
3827                    sky2->tx_cons, sky2->tx_prod,
3828                    sky2_read16(hw, port == 0 ? STAT_TXA1_RIDX : STAT_TXA2_RIDX),
3829                    sky2_read16(hw, Q_ADDR(txqaddr[port], Q_DONE)));
3830
3831         /* Dump contents of tx ring */
3832         sop = 1;
3833         for (idx = sky2->tx_next; idx != sky2->tx_prod && idx < TX_RING_SIZE;
3834              idx = RING_NEXT(idx, TX_RING_SIZE)) {
3835                 const struct sky2_tx_le *le = sky2->tx_le + idx;
3836                 u32 a = le32_to_cpu(le->addr);
3837
3838                 if (sop)
3839                         seq_printf(seq, "%u:", idx);
3840                 sop = 0;
3841
3842                 switch(le->opcode & ~HW_OWNER) {
3843                 case OP_ADDR64:
3844                         seq_printf(seq, " %#x:", a);
3845                         break;
3846                 case OP_LRGLEN:
3847                         seq_printf(seq, " mtu=%d", a);
3848                         break;
3849                 case OP_VLAN:
3850                         seq_printf(seq, " vlan=%d", be16_to_cpu(le->length));
3851                         break;
3852                 case OP_TCPLISW:
3853                         seq_printf(seq, " csum=%#x", a);
3854                         break;
3855                 case OP_LARGESEND:
3856                         seq_printf(seq, " tso=%#x(%d)", a, le16_to_cpu(le->length));
3857                         break;
3858                 case OP_PACKET:
3859                         seq_printf(seq, " %#x(%d)", a, le16_to_cpu(le->length));
3860                         break;
3861                 case OP_BUFFER:
3862                         seq_printf(seq, " frag=%#x(%d)", a, le16_to_cpu(le->length));
3863                         break;
3864                 default:
3865                         seq_printf(seq, " op=%#x,%#x(%d)", le->opcode,
3866                                    a, le16_to_cpu(le->length));
3867                 }
3868
3869                 if (le->ctrl & EOP) {
3870                         seq_putc(seq, '\n');
3871                         sop = 1;
3872                 }
3873         }
3874
3875         seq_printf(seq, "\nRx ring hw get=%d put=%d last=%d\n",
3876                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_GET_IDX)),
3877                    last = sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_PUT_IDX)),
3878                    sky2_read16(hw, Y2_QADDR(rxqaddr[port], PREF_UNIT_LAST_IDX)));
3879
3880         napi_enable(&hw->napi);
3881         return 0;
3882 }
3883
3884 static int sky2_debug_open(struct inode *inode, struct file *file)
3885 {
3886         return single_open(file, sky2_debug_show, inode->i_private);
3887 }
3888
3889 static const struct file_operations sky2_debug_fops = {
3890         .owner          = THIS_MODULE,
3891         .open           = sky2_debug_open,
3892         .read           = seq_read,
3893         .llseek         = seq_lseek,
3894         .release        = single_release,
3895 };
3896
3897 /*
3898  * Use network device events to create/remove/rename
3899  * debugfs file entries
3900  */
3901 static int sky2_device_event(struct notifier_block *unused,
3902                              unsigned long event, void *ptr)
3903 {
3904         struct net_device *dev = ptr;
3905         struct sky2_port *sky2 = netdev_priv(dev);
3906
3907         if (dev->open != sky2_up || !sky2_debug)
3908                 return NOTIFY_DONE;
3909
3910         switch(event) {
3911         case NETDEV_CHANGENAME:
3912                 if (sky2->debugfs) {
3913                         sky2->debugfs = debugfs_rename(sky2_debug, sky2->debugfs,
3914                                                        sky2_debug, dev->name);
3915                 }
3916                 break;
3917
3918         case NETDEV_GOING_DOWN:
3919                 if (sky2->debugfs) {
3920                         printk(KERN_DEBUG PFX "%s: remove debugfs\n",
3921                                dev->name);
3922                         debugfs_remove(sky2->debugfs);
3923                         sky2->debugfs = NULL;
3924                 }
3925                 break;
3926
3927         case NETDEV_UP:
3928                 sky2->debugfs = debugfs_create_file(dev->name, S_IRUGO,
3929                                                     sky2_debug, dev,
3930                                                     &sky2_debug_fops);
3931                 if (IS_ERR(sky2->debugfs))
3932                         sky2->debugfs = NULL;
3933         }
3934
3935         return NOTIFY_DONE;
3936 }
3937
3938 static struct notifier_block sky2_notifier = {
3939         .notifier_call = sky2_device_event,
3940 };
3941
3942
3943 static __init void sky2_debug_init(void)
3944 {
3945         struct dentry *ent;
3946
3947         ent = debugfs_create_dir("sky2", NULL);
3948         if (!ent || IS_ERR(ent))
3949                 return;
3950
3951         sky2_debug = ent;
3952         register_netdevice_notifier(&sky2_notifier);
3953 }
3954
3955 static __exit void sky2_debug_cleanup(void)
3956 {
3957         if (sky2_debug) {
3958                 unregister_netdevice_notifier(&sky2_notifier);
3959                 debugfs_remove(sky2_debug);
3960                 sky2_debug = NULL;
3961         }
3962 }
3963
3964 #else
3965 #define sky2_debug_init()
3966 #define sky2_debug_cleanup()
3967 #endif
3968
3969
3970 /* Initialize network device */
3971 static __devinit struct net_device *sky2_init_netdev(struct sky2_hw *hw,
3972                                                      unsigned port,
3973                                                      int highmem, int wol)
3974 {
3975         struct sky2_port *sky2;
3976         struct net_device *dev = alloc_etherdev(sizeof(*sky2));
3977
3978         if (!dev) {
3979                 dev_err(&hw->pdev->dev, "etherdev alloc failed\n");
3980                 return NULL;
3981         }
3982
3983         SET_NETDEV_DEV(dev, &hw->pdev->dev);
3984         dev->irq = hw->pdev->irq;
3985         dev->open = sky2_up;
3986         dev->stop = sky2_down;
3987         dev->do_ioctl = sky2_ioctl;
3988         dev->hard_start_xmit = sky2_xmit_frame;
3989         dev->set_multicast_list = sky2_set_multicast;
3990         dev->set_mac_address = sky2_set_mac_address;
3991         dev->change_mtu = sky2_change_mtu;
3992         SET_ETHTOOL_OPS(dev, &sky2_ethtool_ops);
3993         dev->tx_timeout = sky2_tx_timeout;
3994         dev->watchdog_timeo = TX_WATCHDOG;
3995 #ifdef CONFIG_NET_POLL_CONTROLLER
3996         if (port == 0)
3997                 dev->poll_controller = sky2_netpoll;
3998 #endif
3999
4000         sky2 = netdev_priv(dev);
4001         sky2->netdev = dev;
4002         sky2->hw = hw;
4003         sky2->msg_enable = netif_msg_init(debug, default_msg);
4004
4005         /* Auto speed and flow control */
4006         sky2->autoneg = AUTONEG_ENABLE;
4007         sky2->flow_mode = FC_BOTH;
4008
4009         sky2->duplex = -1;
4010         sky2->speed = -1;
4011         sky2->advertising = sky2_supported_modes(hw);
4012         sky2->rx_csum = (hw->chip_id != CHIP_ID_YUKON_XL);
4013         sky2->wol = wol;
4014
4015         spin_lock_init(&sky2->phy_lock);
4016         sky2->tx_pending = TX_DEF_PENDING;
4017         sky2->rx_pending = RX_DEF_PENDING;
4018
4019         hw->dev[port] = dev;
4020
4021         sky2->port = port;
4022
4023         dev->features |= NETIF_F_TSO | NETIF_F_IP_CSUM | NETIF_F_SG;
4024         if (highmem)
4025                 dev->features |= NETIF_F_HIGHDMA;
4026
4027 #ifdef SKY2_VLAN_TAG_USED
4028         /* The workaround for FE+ status conflicts with VLAN tag detection. */
4029         if (!(sky2->hw->chip_id == CHIP_ID_YUKON_FE_P &&
4030               sky2->hw->chip_rev == CHIP_REV_YU_FE2_A0)) {
4031                 dev->features |= NETIF_F_HW_VLAN_TX | NETIF_F_HW_VLAN_RX;
4032                 dev->vlan_rx_register = sky2_vlan_rx_register;
4033         }
4034 #endif
4035
4036         /* read the mac address */
4037         memcpy_fromio(dev->dev_addr, hw->regs + B2_MAC_1 + port * 8, ETH_ALEN);
4038         memcpy(dev->perm_addr, dev->dev_addr, dev->addr_len);
4039
4040         return dev;
4041 }
4042
4043 static void __devinit sky2_show_addr(struct net_device *dev)
4044 {
4045         const struct sky2_port *sky2 = netdev_priv(dev);
4046         DECLARE_MAC_BUF(mac);
4047
4048         if (netif_msg_probe(sky2))
4049                 printk(KERN_INFO PFX "%s: addr %s\n",
4050                        dev->name, print_mac(mac, dev->dev_addr));
4051 }
4052
4053 /* Handle software interrupt used during MSI test */
4054 static irqreturn_t __devinit sky2_test_intr(int irq, void *dev_id)
4055 {
4056         struct sky2_hw *hw = dev_id;
4057         u32 status = sky2_read32(hw, B0_Y2_SP_ISRC2);
4058
4059         if (status == 0)
4060                 return IRQ_NONE;
4061
4062         if (status & Y2_IS_IRQ_SW) {
4063                 hw->flags |= SKY2_HW_USE_MSI;
4064                 wake_up(&hw->msi_wait);
4065                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4066         }
4067         sky2_write32(hw, B0_Y2_SP_ICR, 2);
4068
4069         return IRQ_HANDLED;
4070 }
4071
4072 /* Test interrupt path by forcing a a software IRQ */
4073 static int __devinit sky2_test_msi(struct sky2_hw *hw)
4074 {
4075         struct pci_dev *pdev = hw->pdev;
4076         int err;
4077
4078         init_waitqueue_head (&hw->msi_wait);
4079
4080         sky2_write32(hw, B0_IMSK, Y2_IS_IRQ_SW);
4081
4082         err = request_irq(pdev->irq, sky2_test_intr, 0, DRV_NAME, hw);
4083         if (err) {
4084                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4085                 return err;
4086         }
4087
4088         sky2_write8(hw, B0_CTST, CS_ST_SW_IRQ);
4089         sky2_read8(hw, B0_CTST);
4090
4091         wait_event_timeout(hw->msi_wait, (hw->flags & SKY2_HW_USE_MSI), HZ/10);
4092
4093         if (!(hw->flags & SKY2_HW_USE_MSI)) {
4094                 /* MSI test failed, go back to INTx mode */
4095                 dev_info(&pdev->dev, "No interrupt generated using MSI, "
4096                          "switching to INTx mode.\n");
4097
4098                 err = -EOPNOTSUPP;
4099                 sky2_write8(hw, B0_CTST, CS_CL_SW_IRQ);
4100         }
4101
4102         sky2_write32(hw, B0_IMSK, 0);
4103         sky2_read32(hw, B0_IMSK);
4104
4105         free_irq(pdev->irq, hw);
4106
4107         return err;
4108 }
4109
4110 static int __devinit pci_wake_enabled(struct pci_dev *dev)
4111 {
4112         int pm  = pci_find_capability(dev, PCI_CAP_ID_PM);
4113         u16 value;
4114
4115         if (!pm)
4116                 return 0;
4117         if (pci_read_config_word(dev, pm + PCI_PM_CTRL, &value))
4118                 return 0;
4119         return value & PCI_PM_CTRL_PME_ENABLE;
4120 }
4121
4122 static int __devinit sky2_probe(struct pci_dev *pdev,
4123                                 const struct pci_device_id *ent)
4124 {
4125         struct net_device *dev;
4126         struct sky2_hw *hw;
4127         int err, using_dac = 0, wol_default;
4128
4129         err = pci_enable_device(pdev);
4130         if (err) {
4131                 dev_err(&pdev->dev, "cannot enable PCI device\n");
4132                 goto err_out;
4133         }
4134
4135         err = pci_request_regions(pdev, DRV_NAME);
4136         if (err) {
4137                 dev_err(&pdev->dev, "cannot obtain PCI resources\n");
4138                 goto err_out_disable;
4139         }
4140
4141         pci_set_master(pdev);
4142
4143         if (sizeof(dma_addr_t) > sizeof(u32) &&
4144             !(err = pci_set_dma_mask(pdev, DMA_64BIT_MASK))) {
4145                 using_dac = 1;
4146                 err = pci_set_consistent_dma_mask(pdev, DMA_64BIT_MASK);
4147                 if (err < 0) {
4148                         dev_err(&pdev->dev, "unable to obtain 64 bit DMA "
4149                                 "for consistent allocations\n");
4150                         goto err_out_free_regions;
4151                 }
4152         } else {
4153                 err = pci_set_dma_mask(pdev, DMA_32BIT_MASK);
4154                 if (err) {
4155                         dev_err(&pdev->dev, "no usable DMA configuration\n");
4156                         goto err_out_free_regions;
4157                 }
4158         }
4159
4160         wol_default = pci_wake_enabled(pdev) ? WAKE_MAGIC : 0;
4161
4162         err = -ENOMEM;
4163         hw = kzalloc(sizeof(*hw), GFP_KERNEL);
4164         if (!hw) {
4165                 dev_err(&pdev->dev, "cannot allocate hardware struct\n");
4166                 goto err_out_free_regions;
4167         }
4168
4169         hw->pdev = pdev;
4170
4171         hw->regs = ioremap_nocache(pci_resource_start(pdev, 0), 0x4000);
4172         if (!hw->regs) {
4173                 dev_err(&pdev->dev, "cannot map device registers\n");
4174                 goto err_out_free_hw;
4175         }
4176
4177 #ifdef __BIG_ENDIAN
4178         /* The sk98lin vendor driver uses hardware byte swapping but
4179          * this driver uses software swapping.
4180          */
4181         {
4182                 u32 reg;
4183                 pci_read_config_dword(pdev,PCI_DEV_REG2, &reg);
4184                 reg &= ~PCI_REV_DESC;
4185                 pci_write_config_dword(pdev, PCI_DEV_REG2, reg);
4186         }
4187 #endif
4188
4189         /* ring for status responses */
4190         hw->st_le = pci_alloc_consistent(pdev, STATUS_LE_BYTES, &hw->st_dma);
4191         if (!hw->st_le)
4192                 goto err_out_iounmap;
4193
4194         err = sky2_init(hw);
4195         if (err)
4196                 goto err_out_iounmap;
4197
4198         dev_info(&pdev->dev, "v%s addr 0x%llx irq %d Yukon-%s (0x%x) rev %d\n",
4199                DRV_VERSION, (unsigned long long)pci_resource_start(pdev, 0),
4200                pdev->irq, yukon2_name[hw->chip_id - CHIP_ID_YUKON_XL],
4201                hw->chip_id, hw->chip_rev);
4202
4203         sky2_reset(hw);
4204
4205         dev = sky2_init_netdev(hw, 0, using_dac, wol_default);
4206         if (!dev) {
4207                 err = -ENOMEM;
4208                 goto err_out_free_pci;
4209         }
4210
4211         if (!disable_msi && pci_enable_msi(pdev) == 0) {
4212                 err = sky2_test_msi(hw);
4213                 if (err == -EOPNOTSUPP)
4214                         pci_disable_msi(pdev);
4215                 else if (err)
4216                         goto err_out_free_netdev;
4217         }
4218
4219         err = register_netdev(dev);
4220         if (err) {
4221                 dev_err(&pdev->dev, "cannot register net device\n");
4222                 goto err_out_free_netdev;
4223         }
4224
4225         netif_napi_add(dev, &hw->napi, sky2_poll, NAPI_WEIGHT);
4226
4227         err = request_irq(pdev->irq, sky2_intr,
4228                           (hw->flags & SKY2_HW_USE_MSI) ? 0 : IRQF_SHARED,
4229                           dev->name, hw);
4230         if (err) {
4231                 dev_err(&pdev->dev, "cannot assign irq %d\n", pdev->irq);
4232                 goto err_out_unregister;
4233         }
4234         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4235         napi_enable(&hw->napi);
4236
4237         sky2_show_addr(dev);
4238
4239         if (hw->ports > 1) {
4240                 struct net_device *dev1;
4241
4242                 dev1 = sky2_init_netdev(hw, 1, using_dac, wol_default);
4243                 if (!dev1)
4244                         dev_warn(&pdev->dev, "allocation for second device failed\n");
4245                 else if ((err = register_netdev(dev1))) {
4246                         dev_warn(&pdev->dev,
4247                                  "register of second port failed (%d)\n", err);
4248                         hw->dev[1] = NULL;
4249                         free_netdev(dev1);
4250                 } else
4251                         sky2_show_addr(dev1);
4252         }
4253
4254         setup_timer(&hw->watchdog_timer, sky2_watchdog, (unsigned long) hw);
4255         INIT_WORK(&hw->restart_work, sky2_restart);
4256
4257         pci_set_drvdata(pdev, hw);
4258
4259         return 0;
4260
4261 err_out_unregister:
4262         if (hw->flags & SKY2_HW_USE_MSI)
4263                 pci_disable_msi(pdev);
4264         unregister_netdev(dev);
4265 err_out_free_netdev:
4266         free_netdev(dev);
4267 err_out_free_pci:
4268         sky2_write8(hw, B0_CTST, CS_RST_SET);
4269         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4270 err_out_iounmap:
4271         iounmap(hw->regs);
4272 err_out_free_hw:
4273         kfree(hw);
4274 err_out_free_regions:
4275         pci_release_regions(pdev);
4276 err_out_disable:
4277         pci_disable_device(pdev);
4278 err_out:
4279         pci_set_drvdata(pdev, NULL);
4280         return err;
4281 }
4282
4283 static void __devexit sky2_remove(struct pci_dev *pdev)
4284 {
4285         struct sky2_hw *hw = pci_get_drvdata(pdev);
4286         int i;
4287
4288         if (!hw)
4289                 return;
4290
4291         del_timer_sync(&hw->watchdog_timer);
4292         cancel_work_sync(&hw->restart_work);
4293
4294         for (i = hw->ports-1; i >= 0; --i)
4295                 unregister_netdev(hw->dev[i]);
4296
4297         sky2_write32(hw, B0_IMSK, 0);
4298
4299         sky2_power_aux(hw);
4300
4301         sky2_write16(hw, B0_Y2LED, LED_STAT_OFF);
4302         sky2_write8(hw, B0_CTST, CS_RST_SET);
4303         sky2_read8(hw, B0_CTST);
4304
4305         free_irq(pdev->irq, hw);
4306         if (hw->flags & SKY2_HW_USE_MSI)
4307                 pci_disable_msi(pdev);
4308         pci_free_consistent(pdev, STATUS_LE_BYTES, hw->st_le, hw->st_dma);
4309         pci_release_regions(pdev);
4310         pci_disable_device(pdev);
4311
4312         for (i = hw->ports-1; i >= 0; --i)
4313                 free_netdev(hw->dev[i]);
4314
4315         iounmap(hw->regs);
4316         kfree(hw);
4317
4318         pci_set_drvdata(pdev, NULL);
4319 }
4320
4321 #ifdef CONFIG_PM
4322 static int sky2_suspend(struct pci_dev *pdev, pm_message_t state)
4323 {
4324         struct sky2_hw *hw = pci_get_drvdata(pdev);
4325         int i, wol = 0;
4326
4327         if (!hw)
4328                 return 0;
4329
4330         for (i = 0; i < hw->ports; i++) {
4331                 struct net_device *dev = hw->dev[i];
4332                 struct sky2_port *sky2 = netdev_priv(dev);
4333
4334                 if (netif_running(dev))
4335                         sky2_down(dev);
4336
4337                 if (sky2->wol)
4338                         sky2_wol_init(sky2);
4339
4340                 wol |= sky2->wol;
4341         }
4342
4343         sky2_write32(hw, B0_IMSK, 0);
4344         napi_disable(&hw->napi);
4345         sky2_power_aux(hw);
4346
4347         pci_save_state(pdev);
4348         pci_enable_wake(pdev, pci_choose_state(pdev, state), wol);
4349         pci_set_power_state(pdev, pci_choose_state(pdev, state));
4350
4351         return 0;
4352 }
4353
4354 static int sky2_resume(struct pci_dev *pdev)
4355 {
4356         struct sky2_hw *hw = pci_get_drvdata(pdev);
4357         int i, err;
4358
4359         if (!hw)
4360                 return 0;
4361
4362         err = pci_set_power_state(pdev, PCI_D0);
4363         if (err)
4364                 goto out;
4365
4366         err = pci_restore_state(pdev);
4367         if (err)
4368                 goto out;
4369
4370         pci_enable_wake(pdev, PCI_D0, 0);
4371
4372         /* Re-enable all clocks */
4373         if (hw->chip_id == CHIP_ID_YUKON_EX ||
4374             hw->chip_id == CHIP_ID_YUKON_EC_U ||
4375             hw->chip_id == CHIP_ID_YUKON_FE_P)
4376                 pci_write_config_dword(pdev, PCI_DEV_REG3, 0);
4377
4378         sky2_reset(hw);
4379         sky2_write32(hw, B0_IMSK, Y2_IS_BASE);
4380         napi_enable(&hw->napi);
4381
4382         for (i = 0; i < hw->ports; i++) {
4383                 struct net_device *dev = hw->dev[i];
4384                 if (netif_running(dev)) {
4385                         err = sky2_up(dev);
4386                         if (err) {
4387                                 printk(KERN_ERR PFX "%s: could not up: %d\n",
4388                                        dev->name, err);
4389                                 dev_close(dev);
4390                                 goto out;
4391                         }
4392
4393                         sky2_set_multicast(dev);
4394                 }
4395         }
4396
4397         return 0;
4398 out:
4399         dev_err(&pdev->dev, "resume failed (%d)\n", err);
4400         pci_disable_device(pdev);
4401         return err;
4402 }
4403 #endif
4404
4405 static void sky2_shutdown(struct pci_dev *pdev)
4406 {
4407         struct sky2_hw *hw = pci_get_drvdata(pdev);
4408         int i, wol = 0;
4409
4410         if (!hw)
4411                 return;
4412
4413         del_timer_sync(&hw->watchdog_timer);
4414
4415         for (i = 0; i < hw->ports; i++) {
4416                 struct net_device *dev = hw->dev[i];
4417                 struct sky2_port *sky2 = netdev_priv(dev);
4418
4419                 if (sky2->wol) {
4420                         wol = 1;
4421                         sky2_wol_init(sky2);
4422                 }
4423         }
4424
4425         if (wol)
4426                 sky2_power_aux(hw);
4427
4428         pci_enable_wake(pdev, PCI_D3hot, wol);
4429         pci_enable_wake(pdev, PCI_D3cold, wol);
4430
4431         pci_disable_device(pdev);
4432         pci_set_power_state(pdev, PCI_D3hot);
4433
4434 }
4435
4436 static struct pci_driver sky2_driver = {
4437         .name = DRV_NAME,
4438         .id_table = sky2_id_table,
4439         .probe = sky2_probe,
4440         .remove = __devexit_p(sky2_remove),
4441 #ifdef CONFIG_PM
4442         .suspend = sky2_suspend,
4443         .resume = sky2_resume,
4444 #endif
4445         .shutdown = sky2_shutdown,
4446 };
4447
4448 static int __init sky2_init_module(void)
4449 {
4450         sky2_debug_init();
4451         return pci_register_driver(&sky2_driver);
4452 }
4453
4454 static void __exit sky2_cleanup_module(void)
4455 {
4456         pci_unregister_driver(&sky2_driver);
4457         sky2_debug_cleanup();
4458 }
4459
4460 module_init(sky2_init_module);
4461 module_exit(sky2_cleanup_module);
4462
4463 MODULE_DESCRIPTION("Marvell Yukon 2 Gigabit Ethernet driver");
4464 MODULE_AUTHOR("Stephen Hemminger <shemminger@linux-foundation.org>");
4465 MODULE_LICENSE("GPL");
4466 MODULE_VERSION(DRV_VERSION);