drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/ethtool.h>
  52 #include <linux/uaccess.h>
  53
  54 #include <net/ieee80211_radiotap.h>
  55
  56 #include <asm/unaligned.h>
  57
  58 #include "base.h"
  59 #include "reg.h"
  60 #include "debug.h"
  61
  62 static int ath5k_calinterval = 10; /* Calibrate PHY every 10 secs (TODO: Fixme) */
  63 static int modparam_nohwcrypt;
  64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  66
  67 static int modparam_all_channels;
  68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  70
  71
  72 /******************\
  73 * Internal defines *
  74 \******************/
  75
  76 /* Module info */
  77 MODULE_AUTHOR("Jiri Slaby");
  78 MODULE_AUTHOR("Nick Kossifidis");
  79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  81 MODULE_LICENSE("Dual BSD/GPL");
  82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  83
  84
  85 /* Known PCI ids */
  86 static const struct pci_device_id ath5k_pci_id_table[] = {
  87         { PCI_VDEVICE(ATHEROS, 0x0207), .driver_data = AR5K_AR5210 }, /* 5210 early */
  88         { PCI_VDEVICE(ATHEROS, 0x0007), .driver_data = AR5K_AR5210 }, /* 5210 */
  89         { PCI_VDEVICE(ATHEROS, 0x0011), .driver_data = AR5K_AR5211 }, /* 5311 - this is on AHB bus !*/
  90         { PCI_VDEVICE(ATHEROS, 0x0012), .driver_data = AR5K_AR5211 }, /* 5211 */
  91         { PCI_VDEVICE(ATHEROS, 0x0013), .driver_data = AR5K_AR5212 }, /* 5212 */
  92         { PCI_VDEVICE(3COM_2,  0x0013), .driver_data = AR5K_AR5212 }, /* 3com 5212 */
  93         { PCI_VDEVICE(3COM,    0x0013), .driver_data = AR5K_AR5212 }, /* 3com 3CRDAG675 5212 */
  94         { PCI_VDEVICE(ATHEROS, 0x1014), .driver_data = AR5K_AR5212 }, /* IBM minipci 5212 */
  95         { PCI_VDEVICE(ATHEROS, 0x0014), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0015), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0016), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x0017), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0018), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0019), .driver_data = AR5K_AR5212 }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x001a), .driver_data = AR5K_AR5212 }, /* 2413 Griffin-lite */
 102         { PCI_VDEVICE(ATHEROS, 0x001b), .driver_data = AR5K_AR5212 }, /* 5413 Eagle */
 103         { PCI_VDEVICE(ATHEROS, 0x001c), .driver_data = AR5K_AR5212 }, /* PCI-E cards */
 104         { PCI_VDEVICE(ATHEROS, 0x001d), .driver_data = AR5K_AR5212 }, /* 2417 Nala */
 105         { 0 }
 106 };
 107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 108
 109 /* Known SREVs */
 110 static const struct ath5k_srev_name srev_names[] = {
 111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 147 };
 148
 149 static const struct ieee80211_rate ath5k_rates[] = {
 150         { .bitrate = 10,
 151           .hw_value = ATH5K_RATE_CODE_1M, },
 152         { .bitrate = 20,
 153           .hw_value = ATH5K_RATE_CODE_2M,
 154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 156         { .bitrate = 55,
 157           .hw_value = ATH5K_RATE_CODE_5_5M,
 158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 160         { .bitrate = 110,
 161           .hw_value = ATH5K_RATE_CODE_11M,
 162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 164         { .bitrate = 60,
 165           .hw_value = ATH5K_RATE_CODE_6M,
 166           .flags = 0 },
 167         { .bitrate = 90,
 168           .hw_value = ATH5K_RATE_CODE_9M,
 169           .flags = 0 },
 170         { .bitrate = 120,
 171           .hw_value = ATH5K_RATE_CODE_12M,
 172           .flags = 0 },
 173         { .bitrate = 180,
 174           .hw_value = ATH5K_RATE_CODE_18M,
 175           .flags = 0 },
 176         { .bitrate = 240,
 177           .hw_value = ATH5K_RATE_CODE_24M,
 178           .flags = 0 },
 179         { .bitrate = 360,
 180           .hw_value = ATH5K_RATE_CODE_36M,
 181           .flags = 0 },
 182         { .bitrate = 480,
 183           .hw_value = ATH5K_RATE_CODE_48M,
 184           .flags = 0 },
 185         { .bitrate = 540,
 186           .hw_value = ATH5K_RATE_CODE_54M,
 187           .flags = 0 },
 188         /* XR missing */
 189 };
 190
 191 /*
 192  * Prototypes - PCI stack related functions
 193  */
 194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 195                                 const struct pci_device_id *id);
 196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 197 #ifdef CONFIG_PM
 198 static int              ath5k_pci_suspend(struct pci_dev *pdev,
 199                                         pm_message_t state);
 200 static int              ath5k_pci_resume(struct pci_dev *pdev);
 201 #else
 202 #define ath5k_pci_suspend NULL
 203 #define ath5k_pci_resume NULL
 204 #endif /* CONFIG_PM */
 205
 206 static struct pci_driver ath5k_pci_driver = {
 207         .name           = KBUILD_MODNAME,
 208         .id_table       = ath5k_pci_id_table,
 209         .probe          = ath5k_pci_probe,
 210         .remove         = __devexit_p(ath5k_pci_remove),
 211         .suspend        = ath5k_pci_suspend,
 212         .resume         = ath5k_pci_resume,
 213 };
 214
 215
 216
 217 /*
 218  * Prototypes - MAC 802.11 stack related functions
 219  */
 220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 221 static int ath5k_reset(struct ath5k_softc *sc, bool stop, bool change_channel);
 222 static int ath5k_reset_wake(struct ath5k_softc *sc);
 223 static int ath5k_start(struct ieee80211_hw *hw);
 224 static void ath5k_stop(struct ieee80211_hw *hw);
 225 static int ath5k_add_interface(struct ieee80211_hw *hw,
 226                 struct ieee80211_if_init_conf *conf);
 227 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 228                 struct ieee80211_if_init_conf *conf);
 229 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
 230 static int ath5k_config_interface(struct ieee80211_hw *hw,
 231                 struct ieee80211_vif *vif,
 232                 struct ieee80211_if_conf *conf);
 233 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 234                 unsigned int changed_flags,
 235                 unsigned int *new_flags,
 236                 int mc_count, struct dev_mc_list *mclist);
 237 static int ath5k_set_key(struct ieee80211_hw *hw,
 238                 enum set_key_cmd cmd,
 239                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
 240                 struct ieee80211_key_conf *key);
 241 static int ath5k_get_stats(struct ieee80211_hw *hw,
 242                 struct ieee80211_low_level_stats *stats);
 243 static int ath5k_get_tx_stats(struct ieee80211_hw *hw,
 244                 struct ieee80211_tx_queue_stats *stats);
 245 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 246 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
 247 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 248 static int ath5k_beacon_update(struct ath5k_softc *sc,
 249                 struct sk_buff *skb);
 250 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
 251                 struct ieee80211_vif *vif,
 252                 struct ieee80211_bss_conf *bss_conf,
 253                 u32 changes);
 254
 255 static const struct ieee80211_ops ath5k_hw_ops = {
 256         .tx             = ath5k_tx,
 257         .start          = ath5k_start,
 258         .stop           = ath5k_stop,
 259         .add_interface  = ath5k_add_interface,
 260         .remove_interface = ath5k_remove_interface,
 261         .config         = ath5k_config,
 262         .config_interface = ath5k_config_interface,
 263         .configure_filter = ath5k_configure_filter,
 264         .set_key        = ath5k_set_key,
 265         .get_stats      = ath5k_get_stats,
 266         .conf_tx        = NULL,
 267         .get_tx_stats   = ath5k_get_tx_stats,
 268         .get_tsf        = ath5k_get_tsf,
 269         .set_tsf        = ath5k_set_tsf,
 270         .reset_tsf      = ath5k_reset_tsf,
 271         .bss_info_changed = ath5k_bss_info_changed,
 272 };
 273
 274 /*
 275  * Prototypes - Internal functions
 276  */
 277 /* Attach detach */
 278 static int      ath5k_attach(struct pci_dev *pdev,
 279                         struct ieee80211_hw *hw);
 280 static void     ath5k_detach(struct pci_dev *pdev,
 281                         struct ieee80211_hw *hw);
 282 /* Channel/mode setup */
 283 static inline short ath5k_ieee2mhz(short chan);
 284 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 285                                 struct ieee80211_channel *channels,
 286                                 unsigned int mode,
 287                                 unsigned int max);
 288 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
 289 static int      ath5k_chan_set(struct ath5k_softc *sc,
 290                                 struct ieee80211_channel *chan);
 291 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 292                                 unsigned int mode);
 293 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 294
 295 /* Descriptor setup */
 296 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 297                                 struct pci_dev *pdev);
 298 static void     ath5k_desc_free(struct ath5k_softc *sc,
 299                                 struct pci_dev *pdev);
 300 /* Buffers setup */
 301 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 302                                 struct ath5k_buf *bf);
 303 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 304                                 struct ath5k_buf *bf);
 305 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 306                                 struct ath5k_buf *bf)
 307 {
 308         BUG_ON(!bf);
 309         if (!bf->skb)
 310                 return;
 311         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 312                         PCI_DMA_TODEVICE);
 313         dev_kfree_skb_any(bf->skb);
 314         bf->skb = NULL;
 315 }
 316
 317 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
 318                                 struct ath5k_buf *bf)
 319 {
 320         BUG_ON(!bf);
 321         if (!bf->skb)
 322                 return;
 323         pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
 324                         PCI_DMA_FROMDEVICE);
 325         dev_kfree_skb_any(bf->skb);
 326         bf->skb = NULL;
 327 }
 328
 329
 330 /* Queues setup */
 331 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 332                                 int qtype, int subtype);
 333 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 334 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 335 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 336                                 struct ath5k_txq *txq);
 337 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 338 static void     ath5k_txq_release(struct ath5k_softc *sc);
 339 /* Rx handling */
 340 static int      ath5k_rx_start(struct ath5k_softc *sc);
 341 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 342 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 343                                         struct ath5k_desc *ds,
 344                                         struct sk_buff *skb,
 345                                         struct ath5k_rx_status *rs);
 346 static void     ath5k_tasklet_rx(unsigned long data);
 347 /* Tx handling */
 348 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 349                                 struct ath5k_txq *txq);
 350 static void     ath5k_tasklet_tx(unsigned long data);
 351 /* Beacon handling */
 352 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 353                                         struct ath5k_buf *bf);
 354 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 355 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 356 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 357 static void     ath5k_tasklet_beacon(unsigned long data);
 358
 359 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 360 {
 361         u64 tsf = ath5k_hw_get_tsf64(ah);
 362
 363         if ((tsf & 0x7fff) < rstamp)
 364                 tsf -= 0x8000;
 365
 366         return (tsf & ~0x7fff) | rstamp;
 367 }
 368
 369 /* Interrupt handling */
 370 static int      ath5k_init(struct ath5k_softc *sc);
 371 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 372 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 373 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 374 static void     ath5k_tasklet_reset(unsigned long data);
 375
 376 static void     ath5k_calibrate(unsigned long data);
 377
 378 /*
 379  * Module init/exit functions
 380  */
 381 static int __init
 382 init_ath5k_pci(void)
 383 {
 384         int ret;
 385
 386         ath5k_debug_init();
 387
 388         ret = pci_register_driver(&ath5k_pci_driver);
 389         if (ret) {
 390                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 391                 return ret;
 392         }
 393
 394         return 0;
 395 }
 396
 397 static void __exit
 398 exit_ath5k_pci(void)
 399 {
 400         pci_unregister_driver(&ath5k_pci_driver);
 401
 402         ath5k_debug_finish();
 403 }
 404
 405 module_init(init_ath5k_pci);
 406 module_exit(exit_ath5k_pci);
 407
 408
 409 /********************\
 410 * PCI Initialization *
 411 \********************/
 412
 413 static const char *
 414 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 415 {
 416         const char *name = "xxxxx";
 417         unsigned int i;
 418
 419         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 420                 if (srev_names[i].sr_type != type)
 421                         continue;
 422
 423                 if ((val & 0xf0) == srev_names[i].sr_val)
 424                         name = srev_names[i].sr_name;
 425
 426                 if ((val & 0xff) == srev_names[i].sr_val) {
 427                         name = srev_names[i].sr_name;
 428                         break;
 429                 }
 430         }
 431
 432         return name;
 433 }
 434
 435 static int __devinit
 436 ath5k_pci_probe(struct pci_dev *pdev,
 437                 const struct pci_device_id *id)
 438 {
 439         void __iomem *mem;
 440         struct ath5k_softc *sc;
 441         struct ieee80211_hw *hw;
 442         int ret;
 443         u8 csz;
 444
 445         ret = pci_enable_device(pdev);
 446         if (ret) {
 447                 dev_err(&pdev->dev, "can't enable device\n");
 448                 goto err;
 449         }
 450
 451         /* XXX 32-bit addressing only */
 452         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 453         if (ret) {
 454                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 455                 goto err_dis;
 456         }
 457
 458         /*
 459          * Cache line size is used to size and align various
 460          * structures used to communicate with the hardware.
 461          */
 462         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 463         if (csz == 0) {
 464                 /*
 465                  * Linux 2.4.18 (at least) writes the cache line size
 466                  * register as a 16-bit wide register which is wrong.
 467                  * We must have this setup properly for rx buffer
 468                  * DMA to work so force a reasonable value here if it
 469                  * comes up zero.
 470                  */
 471                 csz = L1_CACHE_BYTES / sizeof(u32);
 472                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 473         }
 474         /*
 475          * The default setting of latency timer yields poor results,
 476          * set it to the value used by other systems.  It may be worth
 477          * tweaking this setting more.
 478          */
 479         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 480
 481         /* Enable bus mastering */
 482         pci_set_master(pdev);
 483
 484         /*
 485          * Disable the RETRY_TIMEOUT register (0x41) to keep
 486          * PCI Tx retries from interfering with C3 CPU state.
 487          */
 488         pci_write_config_byte(pdev, 0x41, 0);
 489
 490         ret = pci_request_region(pdev, 0, "ath5k");
 491         if (ret) {
 492                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 493                 goto err_dis;
 494         }
 495
 496         mem = pci_iomap(pdev, 0, 0);
 497         if (!mem) {
 498                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 499                 ret = -EIO;
 500                 goto err_reg;
 501         }
 502
 503         /*
 504          * Allocate hw (mac80211 main struct)
 505          * and hw->priv (driver private data)
 506          */
 507         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 508         if (hw == NULL) {
 509                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 510                 ret = -ENOMEM;
 511                 goto err_map;
 512         }
 513
 514         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 515
 516         /* Initialize driver private data */
 517         SET_IEEE80211_DEV(hw, &pdev->dev);
 518         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 519                     IEEE80211_HW_SIGNAL_DBM |
 520                     IEEE80211_HW_NOISE_DBM;
 521
 522         hw->wiphy->interface_modes =
 523                 BIT(NL80211_IFTYPE_STATION) |
 524                 BIT(NL80211_IFTYPE_ADHOC) |
 525                 BIT(NL80211_IFTYPE_MESH_POINT);
 526
 527         hw->extra_tx_headroom = 2;
 528         hw->channel_change_time = 5000;
 529         sc = hw->priv;
 530         sc->hw = hw;
 531         sc->pdev = pdev;
 532
 533         ath5k_debug_init_device(sc);
 534
 535         /*
 536          * Mark the device as detached to avoid processing
 537          * interrupts until setup is complete.
 538          */
 539         __set_bit(ATH_STAT_INVALID, sc->status);
 540
 541         sc->iobase = mem; /* So we can unmap it on detach */
 542         sc->cachelsz = csz * sizeof(u32); /* convert to bytes */
 543         sc->opmode = NL80211_IFTYPE_STATION;
 544         mutex_init(&sc->lock);
 545         spin_lock_init(&sc->rxbuflock);
 546         spin_lock_init(&sc->txbuflock);
 547         spin_lock_init(&sc->block);
 548
 549         /* Set private data */
 550         pci_set_drvdata(pdev, hw);
 551
 552         /* Setup interrupt handler */
 553         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 554         if (ret) {
 555                 ATH5K_ERR(sc, "request_irq failed\n");
 556                 goto err_free;
 557         }
 558
 559         /* Initialize device */
 560         sc->ah = ath5k_hw_attach(sc, id->driver_data);
 561         if (IS_ERR(sc->ah)) {
 562                 ret = PTR_ERR(sc->ah);
 563                 goto err_irq;
 564         }
 565
 566         /* set up multi-rate retry capabilities */
 567         if (sc->ah->ah_version == AR5K_AR5212) {
 568                 hw->max_rates = 4;
 569                 hw->max_rate_tries = 11;
 570         }
 571
 572         /* Finish private driver data initialization */
 573         ret = ath5k_attach(pdev, hw);
 574         if (ret)
 575                 goto err_ah;
 576
 577         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 578                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
 579                                         sc->ah->ah_mac_srev,
 580                                         sc->ah->ah_phy_revision);
 581
 582         if (!sc->ah->ah_single_chip) {
 583                 /* Single chip radio (!RF5111) */
 584                 if (sc->ah->ah_radio_5ghz_revision &&
 585                         !sc->ah->ah_radio_2ghz_revision) {
 586                         /* No 5GHz support -> report 2GHz radio */
 587                         if (!test_bit(AR5K_MODE_11A,
 588                                 sc->ah->ah_capabilities.cap_mode)) {
 589                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 590                                         ath5k_chip_name(AR5K_VERSION_RAD,
 591                                                 sc->ah->ah_radio_5ghz_revision),
 592                                                 sc->ah->ah_radio_5ghz_revision);
 593                         /* No 2GHz support (5110 and some
 594                          * 5Ghz only cards) -> report 5Ghz radio */
 595                         } else if (!test_bit(AR5K_MODE_11B,
 596                                 sc->ah->ah_capabilities.cap_mode)) {
 597                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 598                                         ath5k_chip_name(AR5K_VERSION_RAD,
 599                                                 sc->ah->ah_radio_5ghz_revision),
 600                                                 sc->ah->ah_radio_5ghz_revision);
 601                         /* Multiband radio */
 602                         } else {
 603                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 604                                         " (0x%x)\n",
 605                                         ath5k_chip_name(AR5K_VERSION_RAD,
 606                                                 sc->ah->ah_radio_5ghz_revision),
 607                                                 sc->ah->ah_radio_5ghz_revision);
 608                         }
 609                 }
 610                 /* Multi chip radio (RF5111 - RF2111) ->
 611                  * report both 2GHz/5GHz radios */
 612                 else if (sc->ah->ah_radio_5ghz_revision &&
 613                                 sc->ah->ah_radio_2ghz_revision){
 614                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 615                                 ath5k_chip_name(AR5K_VERSION_RAD,
 616                                         sc->ah->ah_radio_5ghz_revision),
 617                                         sc->ah->ah_radio_5ghz_revision);
 618                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 619                                 ath5k_chip_name(AR5K_VERSION_RAD,
 620                                         sc->ah->ah_radio_2ghz_revision),
 621                                         sc->ah->ah_radio_2ghz_revision);
 622                 }
 623         }
 624
 625
 626         /* ready to process interrupts */
 627         __clear_bit(ATH_STAT_INVALID, sc->status);
 628
 629         return 0;
 630 err_ah:
 631         ath5k_hw_detach(sc->ah);
 632 err_irq:
 633         free_irq(pdev->irq, sc);
 634 err_free:
 635         ieee80211_free_hw(hw);
 636 err_map:
 637         pci_iounmap(pdev, mem);
 638 err_reg:
 639         pci_release_region(pdev, 0);
 640 err_dis:
 641         pci_disable_device(pdev);
 642 err:
 643         return ret;
 644 }
 645
 646 static void __devexit
 647 ath5k_pci_remove(struct pci_dev *pdev)
 648 {
 649         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 650         struct ath5k_softc *sc = hw->priv;
 651
 652         ath5k_debug_finish_device(sc);
 653         ath5k_detach(pdev, hw);
 654         ath5k_hw_detach(sc->ah);
 655         free_irq(pdev->irq, sc);
 656         pci_iounmap(pdev, sc->iobase);
 657         pci_release_region(pdev, 0);
 658         pci_disable_device(pdev);
 659         ieee80211_free_hw(hw);
 660 }
 661
 662 #ifdef CONFIG_PM
 663 static int
 664 ath5k_pci_suspend(struct pci_dev *pdev, pm_message_t state)
 665 {
 666         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 667         struct ath5k_softc *sc = hw->priv;
 668
 669         ath5k_led_off(sc);
 670
 671         free_irq(pdev->irq, sc);
 672         pci_save_state(pdev);
 673         pci_disable_device(pdev);
 674         pci_set_power_state(pdev, PCI_D3hot);
 675
 676         return 0;
 677 }
 678
 679 static int
 680 ath5k_pci_resume(struct pci_dev *pdev)
 681 {
 682         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 683         struct ath5k_softc *sc = hw->priv;
 684         int err;
 685
 686         pci_restore_state(pdev);
 687
 688         err = pci_enable_device(pdev);
 689         if (err)
 690                 return err;
 691
 692         err = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 693         if (err) {
 694                 ATH5K_ERR(sc, "request_irq failed\n");
 695                 goto err_no_irq;
 696         }
 697
 698         ath5k_led_enable(sc);
 699         return 0;
 700
 701 err_no_irq:
 702         pci_disable_device(pdev);
 703         return err;
 704 }
 705 #endif /* CONFIG_PM */
 706
 707
 708 /***********************\
 709 * Driver Initialization *
 710 \***********************/
 711
 712 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 713 {
 714         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 715         struct ath5k_softc *sc = hw->priv;
 716         struct ath_regulatory *reg = &sc->ah->ah_regulatory;
 717
 718         return ath_reg_notifier_apply(wiphy, request, reg);
 719 }
 720
 721 static int
 722 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 723 {
 724         struct ath5k_softc *sc = hw->priv;
 725         struct ath5k_hw *ah = sc->ah;
 726         u8 mac[ETH_ALEN] = {};
 727         int ret;
 728
 729         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 730
 731         /*
 732          * Check if the MAC has multi-rate retry support.
 733          * We do this by trying to setup a fake extended
 734          * descriptor.  MAC's that don't have support will
 735          * return false w/o doing anything.  MAC's that do
 736          * support it will return true w/o doing anything.
 737          */
 738         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 739         if (ret < 0)
 740                 goto err;
 741         if (ret > 0)
 742                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 743
 744         /*
 745          * Collect the channel list.  The 802.11 layer
 746          * is resposible for filtering this list based
 747          * on settings like the phy mode and regulatory
 748          * domain restrictions.
 749          */
 750         ret = ath5k_setup_bands(hw);
 751         if (ret) {
 752                 ATH5K_ERR(sc, "can't get channels\n");
 753                 goto err;
 754         }
 755
 756         /* NB: setup here so ath5k_rate_update is happy */
 757         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 758                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 759         else
 760                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 761
 762         /*
 763          * Allocate tx+rx descriptors and populate the lists.
 764          */
 765         ret = ath5k_desc_alloc(sc, pdev);
 766         if (ret) {
 767                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 768                 goto err;
 769         }
 770
 771         /*
 772          * Allocate hardware transmit queues: one queue for
 773          * beacon frames and one data queue for each QoS
 774          * priority.  Note that hw functions handle reseting
 775          * these queues at the needed time.
 776          */
 777         ret = ath5k_beaconq_setup(ah);
 778         if (ret < 0) {
 779                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 780                 goto err_desc;
 781         }
 782         sc->bhalq = ret;
 783
 784         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 785         if (IS_ERR(sc->txq)) {
 786                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 787                 ret = PTR_ERR(sc->txq);
 788                 goto err_bhal;
 789         }
 790
 791         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 792         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 793         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 794         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
 795         setup_timer(&sc->calib_tim, ath5k_calibrate, (unsigned long)sc);
 796
 797         ret = ath5k_eeprom_read_mac(ah, mac);
 798         if (ret) {
 799                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
 800                         sc->pdev->device);
 801                 goto err_queues;
 802         }
 803
 804         SET_IEEE80211_PERM_ADDR(hw, mac);
 805         /* All MAC address bits matter for ACKs */
 806         memset(sc->bssidmask, 0xff, ETH_ALEN);
 807         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 808
 809         ah->ah_regulatory.current_rd =
 810                 ah->ah_capabilities.cap_eeprom.ee_regdomain;
 811         ret = ath_regd_init(&ah->ah_regulatory, hw->wiphy, ath5k_reg_notifier);
 812         if (ret) {
 813                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
 814                 goto err_queues;
 815         }
 816
 817         ret = ieee80211_register_hw(hw);
 818         if (ret) {
 819                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 820                 goto err_queues;
 821         }
 822
 823         if (!ath_is_world_regd(&sc->ah->ah_regulatory))
 824                 regulatory_hint(hw->wiphy, sc->ah->ah_regulatory.alpha2);
 825
 826         ath5k_init_leds(sc);
 827
 828         return 0;
 829 err_queues:
 830         ath5k_txq_release(sc);
 831 err_bhal:
 832         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 833 err_desc:
 834         ath5k_desc_free(sc, pdev);
 835 err:
 836         return ret;
 837 }
 838
 839 static void
 840 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 841 {
 842         struct ath5k_softc *sc = hw->priv;
 843
 844         /*
 845          * NB: the order of these is important:
 846          * o call the 802.11 layer before detaching ath5k_hw to
 847          *   insure callbacks into the driver to delete global
 848          *   key cache entries can be handled
 849          * o reclaim the tx queue data structures after calling
 850          *   the 802.11 layer as we'll get called back to reclaim
 851          *   node state and potentially want to use them
 852          * o to cleanup the tx queues the hal is called, so detach
 853          *   it last
 854          * XXX: ??? detach ath5k_hw ???
 855          * Other than that, it's straightforward...
 856          */
 857         ieee80211_unregister_hw(hw);
 858         ath5k_desc_free(sc, pdev);
 859         ath5k_txq_release(sc);
 860         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 861         ath5k_unregister_leds(sc);
 862
 863         /*
 864          * NB: can't reclaim these until after ieee80211_ifdetach
 865          * returns because we'll get called back to reclaim node
 866          * state and potentially want to use them.
 867          */
 868 }
 869
 870
 871
 872
 873 /********************\
 874 * Channel/mode setup *
 875 \********************/
 876
 877 /*
 878  * Convert IEEE channel number to MHz frequency.
 879  */
 880 static inline short
 881 ath5k_ieee2mhz(short chan)
 882 {
 883         if (chan <= 14 || chan >= 27)
 884                 return ieee80211chan2mhz(chan);
 885         else
 886                 return 2212 + chan * 20;
 887 }
 888
 889 /*
 890  * Returns true for the channel numbers used without all_channels modparam.
 891  */
 892 static bool ath5k_is_standard_channel(short chan)
 893 {
 894         return ((chan <= 14) ||
 895                 /* UNII 1,2 */
 896                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 897                 /* midband */
 898                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 899                 /* UNII-3 */
 900                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 901 }
 902
 903 static unsigned int
 904 ath5k_copy_channels(struct ath5k_hw *ah,
 905                 struct ieee80211_channel *channels,
 906                 unsigned int mode,
 907                 unsigned int max)
 908 {
 909         unsigned int i, count, size, chfreq, freq, ch;
 910
 911         if (!test_bit(mode, ah->ah_modes))
 912                 return 0;
 913
 914         switch (mode) {
 915         case AR5K_MODE_11A:
 916         case AR5K_MODE_11A_TURBO:
 917                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 918                 size = 220 ;
 919                 chfreq = CHANNEL_5GHZ;
 920                 break;
 921         case AR5K_MODE_11B:
 922         case AR5K_MODE_11G:
 923         case AR5K_MODE_11G_TURBO:
 924                 size = 26;
 925                 chfreq = CHANNEL_2GHZ;
 926                 break;
 927         default:
 928                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 929                 return 0;
 930         }
 931
 932         for (i = 0, count = 0; i < size && max > 0; i++) {
 933                 ch = i + 1 ;
 934                 freq = ath5k_ieee2mhz(ch);
 935
 936                 /* Check if channel is supported by the chipset */
 937                 if (!ath5k_channel_ok(ah, freq, chfreq))
 938                         continue;
 939
 940                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 941                         continue;
 942
 943                 /* Write channel info and increment counter */
 944                 channels[count].center_freq = freq;
 945                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 946                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 947                 switch (mode) {
 948                 case AR5K_MODE_11A:
 949                 case AR5K_MODE_11G:
 950                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 951                         break;
 952                 case AR5K_MODE_11A_TURBO:
 953                 case AR5K_MODE_11G_TURBO:
 954                         channels[count].hw_value = chfreq |
 955                                 CHANNEL_OFDM | CHANNEL_TURBO;
 956                         break;
 957                 case AR5K_MODE_11B:
 958                         channels[count].hw_value = CHANNEL_B;
 959                 }
 960
 961                 count++;
 962                 max--;
 963         }
 964
 965         return count;
 966 }
 967
 968 static void
 969 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
 970 {
 971         u8 i;
 972
 973         for (i = 0; i < AR5K_MAX_RATES; i++)
 974                 sc->rate_idx[b->band][i] = -1;
 975
 976         for (i = 0; i < b->n_bitrates; i++) {
 977                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
 978                 if (b->bitrates[i].hw_value_short)
 979                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
 980         }
 981 }
 982
 983 static int
 984 ath5k_setup_bands(struct ieee80211_hw *hw)
 985 {
 986         struct ath5k_softc *sc = hw->priv;
 987         struct ath5k_hw *ah = sc->ah;
 988         struct ieee80211_supported_band *sband;
 989         int max_c, count_c = 0;
 990         int i;
 991
 992         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
 993         max_c = ARRAY_SIZE(sc->channels);
 994
 995         /* 2GHz band */
 996         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
 997         sband->band = IEEE80211_BAND_2GHZ;
 998         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
 999
1000         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1001                 /* G mode */
1002                 memcpy(sband->bitrates, &ath5k_rates[0],
1003                        sizeof(struct ieee80211_rate) * 12);
1004                 sband->n_bitrates = 12;
1005
1006                 sband->channels = sc->channels;
1007                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1008                                         AR5K_MODE_11G, max_c);
1009
1010                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1011                 count_c = sband->n_channels;
1012                 max_c -= count_c;
1013         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1014                 /* B mode */
1015                 memcpy(sband->bitrates, &ath5k_rates[0],
1016                        sizeof(struct ieee80211_rate) * 4);
1017                 sband->n_bitrates = 4;
1018
1019                 /* 5211 only supports B rates and uses 4bit rate codes
1020                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1021                  * fix them up here:
1022                  */
1023                 if (ah->ah_version == AR5K_AR5211) {
1024                         for (i = 0; i < 4; i++) {
1025                                 sband->bitrates[i].hw_value =
1026                                         sband->bitrates[i].hw_value & 0xF;
1027                                 sband->bitrates[i].hw_value_short =
1028                                         sband->bitrates[i].hw_value_short & 0xF;
1029                         }
1030                 }
1031
1032                 sband->channels = sc->channels;
1033                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1034                                         AR5K_MODE_11B, max_c);
1035
1036                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1037                 count_c = sband->n_channels;
1038                 max_c -= count_c;
1039         }
1040         ath5k_setup_rate_idx(sc, sband);
1041
1042         /* 5GHz band, A mode */
1043         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1044                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1045                 sband->band = IEEE80211_BAND_5GHZ;
1046                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1047
1048                 memcpy(sband->bitrates, &ath5k_rates[4],
1049                        sizeof(struct ieee80211_rate) * 8);
1050                 sband->n_bitrates = 8;
1051
1052                 sband->channels = &sc->channels[count_c];
1053                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1054                                         AR5K_MODE_11A, max_c);
1055
1056                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1057         }
1058         ath5k_setup_rate_idx(sc, sband);
1059
1060         ath5k_debug_dump_bands(sc);
1061
1062         return 0;
1063 }
1064
1065 /*
1066  * Set/change channels.  If the channel is really being changed,
1067  * it's done by reseting the chip.  To accomplish this we must
1068  * first cleanup any pending DMA, then restart stuff after a la
1069  * ath5k_init.
1070  *
1071  * Called with sc->lock.
1072  */
1073 static int
1074 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1075 {
1076         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1077                 sc->curchan->center_freq, chan->center_freq);
1078
1079         if (chan->center_freq != sc->curchan->center_freq ||
1080                 chan->hw_value != sc->curchan->hw_value) {
1081
1082                 sc->curchan = chan;
1083                 sc->curband = &sc->sbands[chan->band];
1084
1085                 /*
1086                  * To switch channels clear any pending DMA operations;
1087                  * wait long enough for the RX fifo to drain, reset the
1088                  * hardware at the new frequency, and then re-enable
1089                  * the relevant bits of the h/w.
1090                  */
1091                 return ath5k_reset(sc, true, true);
1092         }
1093
1094         return 0;
1095 }
1096
1097 static void
1098 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1099 {
1100         sc->curmode = mode;
1101
1102         if (mode == AR5K_MODE_11A) {
1103                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1104         } else {
1105                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1106         }
1107 }
1108
1109 static void
1110 ath5k_mode_setup(struct ath5k_softc *sc)
1111 {
1112         struct ath5k_hw *ah = sc->ah;
1113         u32 rfilt;
1114
1115         /* configure rx filter */
1116         rfilt = sc->filter_flags;
1117         ath5k_hw_set_rx_filter(ah, rfilt);
1118
1119         if (ath5k_hw_hasbssidmask(ah))
1120                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1121
1122         /* configure operational mode */
1123         ath5k_hw_set_opmode(ah);
1124
1125         ath5k_hw_set_mcast_filter(ah, 0, 0);
1126         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1127 }
1128
1129 static inline int
1130 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1131 {
1132         int rix;
1133
1134         /* return base rate on errors */
1135         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1136                         "hw_rix out of bounds: %x\n", hw_rix))
1137                 return 0;
1138
1139         rix = sc->rate_idx[sc->curband->band][hw_rix];
1140         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1141                 rix = 0;
1142
1143         return rix;
1144 }
1145
1146 /***************\
1147 * Buffers setup *
1148 \***************/
1149
1150 static
1151 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1152 {
1153         struct sk_buff *skb;
1154         unsigned int off;
1155
1156         /*
1157          * Allocate buffer with headroom_needed space for the
1158          * fake physical layer header at the start.
1159          */
1160         skb = dev_alloc_skb(sc->rxbufsize + sc->cachelsz - 1);
1161
1162         if (!skb) {
1163                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1164                                 sc->rxbufsize + sc->cachelsz - 1);
1165                 return NULL;
1166         }
1167         /*
1168          * Cache-line-align.  This is important (for the
1169          * 5210 at least) as not doing so causes bogus data
1170          * in rx'd frames.
1171          */
1172         off = ((unsigned long)skb->data) % sc->cachelsz;
1173         if (off != 0)
1174                 skb_reserve(skb, sc->cachelsz - off);
1175
1176         *skb_addr = pci_map_single(sc->pdev,
1177                 skb->data, sc->rxbufsize, PCI_DMA_FROMDEVICE);
1178         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1179                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1180                 dev_kfree_skb(skb);
1181                 return NULL;
1182         }
1183         return skb;
1184 }
1185
1186 static int
1187 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1188 {
1189         struct ath5k_hw *ah = sc->ah;
1190         struct sk_buff *skb = bf->skb;
1191         struct ath5k_desc *ds;
1192
1193         if (!skb) {
1194                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1195                 if (!skb)
1196                         return -ENOMEM;
1197                 bf->skb = skb;
1198         }
1199
1200         /*
1201          * Setup descriptors.  For receive we always terminate
1202          * the descriptor list with a self-linked entry so we'll
1203          * not get overrun under high load (as can happen with a
1204          * 5212 when ANI processing enables PHY error frames).
1205          *
1206          * To insure the last descriptor is self-linked we create
1207          * each descriptor as self-linked and add it to the end.  As
1208          * each additional descriptor is added the previous self-linked
1209          * entry is ``fixed'' naturally.  This should be safe even
1210          * if DMA is happening.  When processing RX interrupts we
1211          * never remove/process the last, self-linked, entry on the
1212          * descriptor list.  This insures the hardware always has
1213          * someplace to write a new frame.
1214          */
1215         ds = bf->desc;
1216         ds->ds_link = bf->daddr;        /* link to self */
1217         ds->ds_data = bf->skbaddr;
1218         ah->ah_setup_rx_desc(ah, ds,
1219                 skb_tailroom(skb),      /* buffer size */
1220                 0);
1221
1222         if (sc->rxlink != NULL)
1223                 *sc->rxlink = bf->daddr;
1224         sc->rxlink = &ds->ds_link;
1225         return 0;
1226 }
1227
1228 static int
1229 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1230 {
1231         struct ath5k_hw *ah = sc->ah;
1232         struct ath5k_txq *txq = sc->txq;
1233         struct ath5k_desc *ds = bf->desc;
1234         struct sk_buff *skb = bf->skb;
1235         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1236         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1237         struct ieee80211_rate *rate;
1238         unsigned int mrr_rate[3], mrr_tries[3];
1239         int i, ret;
1240         u16 hw_rate;
1241         u16 cts_rate = 0;
1242         u16 duration = 0;
1243         u8 rc_flags;
1244
1245         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1246
1247         /* XXX endianness */
1248         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1249                         PCI_DMA_TODEVICE);
1250
1251         rate = ieee80211_get_tx_rate(sc->hw, info);
1252
1253         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1254                 flags |= AR5K_TXDESC_NOACK;
1255
1256         rc_flags = info->control.rates[0].flags;
1257         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1258                 rate->hw_value_short : rate->hw_value;
1259
1260         pktlen = skb->len;
1261
1262         /* FIXME: If we are in g mode and rate is a CCK rate
1263          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1264          * from tx power (value is in dB units already) */
1265         if (info->control.hw_key) {
1266                 keyidx = info->control.hw_key->hw_key_idx;
1267                 pktlen += info->control.hw_key->icv_len;
1268         }
1269         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1270                 flags |= AR5K_TXDESC_RTSENA;
1271                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1272                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1273                         sc->vif, pktlen, info));
1274         }
1275         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1276                 flags |= AR5K_TXDESC_CTSENA;
1277                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1278                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1279                         sc->vif, pktlen, info));
1280         }
1281         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1282                 ieee80211_get_hdrlen_from_skb(skb), AR5K_PKT_TYPE_NORMAL,
1283                 (sc->power_level * 2),
1284                 hw_rate,
1285                 info->control.rates[0].count, keyidx, 0, flags,
1286                 cts_rate, duration);
1287         if (ret)
1288                 goto err_unmap;
1289
1290         memset(mrr_rate, 0, sizeof(mrr_rate));
1291         memset(mrr_tries, 0, sizeof(mrr_tries));
1292         for (i = 0; i < 3; i++) {
1293                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1294                 if (!rate)
1295                         break;
1296
1297                 mrr_rate[i] = rate->hw_value;
1298                 mrr_tries[i] = info->control.rates[i + 1].count;
1299         }
1300
1301         ah->ah_setup_mrr_tx_desc(ah, ds,
1302                 mrr_rate[0], mrr_tries[0],
1303                 mrr_rate[1], mrr_tries[1],
1304                 mrr_rate[2], mrr_tries[2]);
1305
1306         ds->ds_link = 0;
1307         ds->ds_data = bf->skbaddr;
1308
1309         spin_lock_bh(&txq->lock);
1310         list_add_tail(&bf->list, &txq->q);
1311         sc->tx_stats[txq->qnum].len++;
1312         if (txq->link == NULL) /* is this first packet? */
1313                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1314         else /* no, so only link it */
1315                 *txq->link = bf->daddr;
1316
1317         txq->link = &ds->ds_link;
1318         ath5k_hw_start_tx_dma(ah, txq->qnum);
1319         mmiowb();
1320         spin_unlock_bh(&txq->lock);
1321
1322         return 0;
1323 err_unmap:
1324         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1325         return ret;
1326 }
1327
1328 /*******************\
1329 * Descriptors setup *
1330 \*******************/
1331
1332 static int
1333 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1334 {
1335         struct ath5k_desc *ds;
1336         struct ath5k_buf *bf;
1337         dma_addr_t da;
1338         unsigned int i;
1339         int ret;
1340
1341         /* allocate descriptors */
1342         sc->desc_len = sizeof(struct ath5k_desc) *
1343                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1344         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1345         if (sc->desc == NULL) {
1346                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1347                 ret = -ENOMEM;
1348                 goto err;
1349         }
1350         ds = sc->desc;
1351         da = sc->desc_daddr;
1352         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1353                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1354
1355         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1356                         sizeof(struct ath5k_buf), GFP_KERNEL);
1357         if (bf == NULL) {
1358                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1359                 ret = -ENOMEM;
1360                 goto err_free;
1361         }
1362         sc->bufptr = bf;
1363
1364         INIT_LIST_HEAD(&sc->rxbuf);
1365         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1366                 bf->desc = ds;
1367                 bf->daddr = da;
1368                 list_add_tail(&bf->list, &sc->rxbuf);
1369         }
1370
1371         INIT_LIST_HEAD(&sc->txbuf);
1372         sc->txbuf_len = ATH_TXBUF;
1373         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1374                         da += sizeof(*ds)) {
1375                 bf->desc = ds;
1376                 bf->daddr = da;
1377                 list_add_tail(&bf->list, &sc->txbuf);
1378         }
1379
1380         /* beacon buffer */
1381         bf->desc = ds;
1382         bf->daddr = da;
1383         sc->bbuf = bf;
1384
1385         return 0;
1386 err_free:
1387         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1388 err:
1389         sc->desc = NULL;
1390         return ret;
1391 }
1392
1393 static void
1394 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1395 {
1396         struct ath5k_buf *bf;
1397
1398         ath5k_txbuf_free(sc, sc->bbuf);
1399         list_for_each_entry(bf, &sc->txbuf, list)
1400                 ath5k_txbuf_free(sc, bf);
1401         list_for_each_entry(bf, &sc->rxbuf, list)
1402                 ath5k_rxbuf_free(sc, bf);
1403
1404         /* Free memory associated with all descriptors */
1405         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1406
1407         kfree(sc->bufptr);
1408         sc->bufptr = NULL;
1409 }
1410
1411
1412
1413
1414
1415 /**************\
1416 * Queues setup *
1417 \**************/
1418
1419 static struct ath5k_txq *
1420 ath5k_txq_setup(struct ath5k_softc *sc,
1421                 int qtype, int subtype)
1422 {
1423         struct ath5k_hw *ah = sc->ah;
1424         struct ath5k_txq *txq;
1425         struct ath5k_txq_info qi = {
1426                 .tqi_subtype = subtype,
1427                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1428                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1429                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1430         };
1431         int qnum;
1432
1433         /*
1434          * Enable interrupts only for EOL and DESC conditions.
1435          * We mark tx descriptors to receive a DESC interrupt
1436          * when a tx queue gets deep; otherwise waiting for the
1437          * EOL to reap descriptors.  Note that this is done to
1438          * reduce interrupt load and this only defers reaping
1439          * descriptors, never transmitting frames.  Aside from
1440          * reducing interrupts this also permits more concurrency.
1441          * The only potential downside is if the tx queue backs
1442          * up in which case the top half of the kernel may backup
1443          * due to a lack of tx descriptors.
1444          */
1445         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1446                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1447         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1448         if (qnum < 0) {
1449                 /*
1450                  * NB: don't print a message, this happens
1451                  * normally on parts with too few tx queues
1452                  */
1453                 return ERR_PTR(qnum);
1454         }
1455         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1456                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1457                         qnum, ARRAY_SIZE(sc->txqs));
1458                 ath5k_hw_release_tx_queue(ah, qnum);
1459                 return ERR_PTR(-EINVAL);
1460         }
1461         txq = &sc->txqs[qnum];
1462         if (!txq->setup) {
1463                 txq->qnum = qnum;
1464                 txq->link = NULL;
1465                 INIT_LIST_HEAD(&txq->q);
1466                 spin_lock_init(&txq->lock);
1467                 txq->setup = true;
1468         }
1469         return &sc->txqs[qnum];
1470 }
1471
1472 static int
1473 ath5k_beaconq_setup(struct ath5k_hw *ah)
1474 {
1475         struct ath5k_txq_info qi = {
1476                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1477                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1478                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1479                 /* NB: for dynamic turbo, don't enable any other interrupts */
1480                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1481         };
1482
1483         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1484 }
1485
1486 static int
1487 ath5k_beaconq_config(struct ath5k_softc *sc)
1488 {
1489         struct ath5k_hw *ah = sc->ah;
1490         struct ath5k_txq_info qi;
1491         int ret;
1492
1493         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1494         if (ret)
1495                 return ret;
1496         if (sc->opmode == NL80211_IFTYPE_AP ||
1497                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1498                 /*
1499                  * Always burst out beacon and CAB traffic
1500                  * (aifs = cwmin = cwmax = 0)
1501                  */
1502                 qi.tqi_aifs = 0;
1503                 qi.tqi_cw_min = 0;
1504                 qi.tqi_cw_max = 0;
1505         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1506                 /*
1507                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1508                  */
1509                 qi.tqi_aifs = 0;
1510                 qi.tqi_cw_min = 0;
1511                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1512         }
1513
1514         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1515                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1516                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1517
1518         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1519         if (ret) {
1520                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1521                         "hardware queue!\n", __func__);
1522                 return ret;
1523         }
1524
1525         return ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */;
1526 }
1527
1528 static void
1529 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1530 {
1531         struct ath5k_buf *bf, *bf0;
1532
1533         /*
1534          * NB: this assumes output has been stopped and
1535          *     we do not need to block ath5k_tx_tasklet
1536          */
1537         spin_lock_bh(&txq->lock);
1538         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1539                 ath5k_debug_printtxbuf(sc, bf);
1540
1541                 ath5k_txbuf_free(sc, bf);
1542
1543                 spin_lock_bh(&sc->txbuflock);
1544                 sc->tx_stats[txq->qnum].len--;
1545                 list_move_tail(&bf->list, &sc->txbuf);
1546                 sc->txbuf_len++;
1547                 spin_unlock_bh(&sc->txbuflock);
1548         }
1549         txq->link = NULL;
1550         spin_unlock_bh(&txq->lock);
1551 }
1552
1553 /*
1554  * Drain the transmit queues and reclaim resources.
1555  */
1556 static void
1557 ath5k_txq_cleanup(struct ath5k_softc *sc)
1558 {
1559         struct ath5k_hw *ah = sc->ah;
1560         unsigned int i;
1561
1562         /* XXX return value */
1563         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1564                 /* don't touch the hardware if marked invalid */
1565                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1566                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1567                         ath5k_hw_get_txdp(ah, sc->bhalq));
1568                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1569                         if (sc->txqs[i].setup) {
1570                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1571                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1572                                         "link %p\n",
1573                                         sc->txqs[i].qnum,
1574                                         ath5k_hw_get_txdp(ah,
1575                                                         sc->txqs[i].qnum),
1576                                         sc->txqs[i].link);
1577                         }
1578         }
1579         ieee80211_wake_queues(sc->hw); /* XXX move to callers */
1580
1581         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1582                 if (sc->txqs[i].setup)
1583                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1584 }
1585
1586 static void
1587 ath5k_txq_release(struct ath5k_softc *sc)
1588 {
1589         struct ath5k_txq *txq = sc->txqs;
1590         unsigned int i;
1591
1592         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1593                 if (txq->setup) {
1594                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1595                         txq->setup = false;
1596                 }
1597 }
1598
1599
1600
1601
1602 /*************\
1603 * RX Handling *
1604 \*************/
1605
1606 /*
1607  * Enable the receive h/w following a reset.
1608  */
1609 static int
1610 ath5k_rx_start(struct ath5k_softc *sc)
1611 {
1612         struct ath5k_hw *ah = sc->ah;
1613         struct ath5k_buf *bf;
1614         int ret;
1615
1616         sc->rxbufsize = roundup(IEEE80211_MAX_LEN, sc->cachelsz);
1617
1618         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rxbufsize %u\n",
1619                 sc->cachelsz, sc->rxbufsize);
1620
1621         sc->rxlink = NULL;
1622
1623         spin_lock_bh(&sc->rxbuflock);
1624         list_for_each_entry(bf, &sc->rxbuf, list) {
1625                 ret = ath5k_rxbuf_setup(sc, bf);
1626                 if (ret != 0) {
1627                         spin_unlock_bh(&sc->rxbuflock);
1628                         goto err;
1629                 }
1630         }
1631         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1632         spin_unlock_bh(&sc->rxbuflock);
1633
1634         ath5k_hw_set_rxdp(ah, bf->daddr);
1635         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1636         ath5k_mode_setup(sc);           /* set filters, etc. */
1637         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1638
1639         return 0;
1640 err:
1641         return ret;
1642 }
1643
1644 /*
1645  * Disable the receive h/w in preparation for a reset.
1646  */
1647 static void
1648 ath5k_rx_stop(struct ath5k_softc *sc)
1649 {
1650         struct ath5k_hw *ah = sc->ah;
1651
1652         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1653         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1654         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1655
1656         ath5k_debug_printrxbuffs(sc, ah);
1657
1658         sc->rxlink = NULL;              /* just in case */
1659 }
1660
1661 static unsigned int
1662 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1663                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1664 {
1665         struct ieee80211_hdr *hdr = (void *)skb->data;
1666         unsigned int keyix, hlen;
1667
1668         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1669                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1670                 return RX_FLAG_DECRYPTED;
1671
1672         /* Apparently when a default key is used to decrypt the packet
1673            the hw does not set the index used to decrypt.  In such cases
1674            get the index from the packet. */
1675         hlen = ieee80211_hdrlen(hdr->frame_control);
1676         if (ieee80211_has_protected(hdr->frame_control) &&
1677             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1678             skb->len >= hlen + 4) {
1679                 keyix = skb->data[hlen + 3] >> 6;
1680
1681                 if (test_bit(keyix, sc->keymap))
1682                         return RX_FLAG_DECRYPTED;
1683         }
1684
1685         return 0;
1686 }
1687
1688
1689 static void
1690 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1691                      struct ieee80211_rx_status *rxs)
1692 {
1693         u64 tsf, bc_tstamp;
1694         u32 hw_tu;
1695         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1696
1697         if (ieee80211_is_beacon(mgmt->frame_control) &&
1698             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1699             memcmp(mgmt->bssid, sc->ah->ah_bssid, ETH_ALEN) == 0) {
1700                 /*
1701                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1702                  * have updated the local TSF. We have to work around various
1703                  * hardware bugs, though...
1704                  */
1705                 tsf = ath5k_hw_get_tsf64(sc->ah);
1706                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1707                 hw_tu = TSF_TO_TU(tsf);
1708
1709                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1710                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1711                         (unsigned long long)bc_tstamp,
1712                         (unsigned long long)rxs->mactime,
1713                         (unsigned long long)(rxs->mactime - bc_tstamp),
1714                         (unsigned long long)tsf);
1715
1716                 /*
1717                  * Sometimes the HW will give us a wrong tstamp in the rx
1718                  * status, causing the timestamp extension to go wrong.
1719                  * (This seems to happen especially with beacon frames bigger
1720                  * than 78 byte (incl. FCS))
1721                  * But we know that the receive timestamp must be later than the
1722                  * timestamp of the beacon since HW must have synced to that.
1723                  *
1724                  * NOTE: here we assume mactime to be after the frame was
1725                  * received, not like mac80211 which defines it at the start.
1726                  */
1727                 if (bc_tstamp > rxs->mactime) {
1728                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1729                                 "fixing mactime from %llx to %llx\n",
1730                                 (unsigned long long)rxs->mactime,
1731                                 (unsigned long long)tsf);
1732                         rxs->mactime = tsf;
1733                 }
1734
1735                 /*
1736                  * Local TSF might have moved higher than our beacon timers,
1737                  * in that case we have to update them to continue sending
1738                  * beacons. This also takes care of synchronizing beacon sending
1739                  * times with other stations.
1740                  */
1741                 if (hw_tu >= sc->nexttbtt)
1742                         ath5k_beacon_update_timers(sc, bc_tstamp);
1743         }
1744 }
1745
1746 static void ath5k_tasklet_beacon(unsigned long data)
1747 {
1748         struct ath5k_softc *sc = (struct ath5k_softc *) data;
1749
1750         /*
1751          * Software beacon alert--time to send a beacon.
1752          *
1753          * In IBSS mode we use this interrupt just to
1754          * keep track of the next TBTT (target beacon
1755          * transmission time) in order to detect wether
1756          * automatic TSF updates happened.
1757          */
1758         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1759                 /* XXX: only if VEOL suppported */
1760                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
1761                 sc->nexttbtt += sc->bintval;
1762                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1763                                 "SWBA nexttbtt: %x hw_tu: %x "
1764                                 "TSF: %llx\n",
1765                                 sc->nexttbtt,
1766                                 TSF_TO_TU(tsf),
1767                                 (unsigned long long) tsf);
1768         } else {
1769                 spin_lock(&sc->block);
1770                 ath5k_beacon_send(sc);
1771                 spin_unlock(&sc->block);
1772         }
1773 }
1774
1775 static void
1776 ath5k_tasklet_rx(unsigned long data)
1777 {
1778         struct ieee80211_rx_status rxs = {};
1779         struct ath5k_rx_status rs = {};
1780         struct sk_buff *skb, *next_skb;
1781         dma_addr_t next_skb_addr;
1782         struct ath5k_softc *sc = (void *)data;
1783         struct ath5k_buf *bf;
1784         struct ath5k_desc *ds;
1785         int ret;
1786         int hdrlen;
1787         int padsize;
1788
1789         spin_lock(&sc->rxbuflock);
1790         if (list_empty(&sc->rxbuf)) {
1791                 ATH5K_WARN(sc, "empty rx buf pool\n");
1792                 goto unlock;
1793         }
1794         do {
1795                 rxs.flag = 0;
1796
1797                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1798                 BUG_ON(bf->skb == NULL);
1799                 skb = bf->skb;
1800                 ds = bf->desc;
1801
1802                 /* bail if HW is still using self-linked descriptor */
1803                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1804                         break;
1805
1806                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1807                 if (unlikely(ret == -EINPROGRESS))
1808                         break;
1809                 else if (unlikely(ret)) {
1810                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1811                         spin_unlock(&sc->rxbuflock);
1812                         return;
1813                 }
1814
1815                 if (unlikely(rs.rs_more)) {
1816                         ATH5K_WARN(sc, "unsupported jumbo\n");
1817                         goto next;
1818                 }
1819
1820                 if (unlikely(rs.rs_status)) {
1821                         if (rs.rs_status & AR5K_RXERR_PHY)
1822                                 goto next;
1823                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1824                                 /*
1825                                  * Decrypt error.  If the error occurred
1826                                  * because there was no hardware key, then
1827                                  * let the frame through so the upper layers
1828                                  * can process it.  This is necessary for 5210
1829                                  * parts which have no way to setup a ``clear''
1830                                  * key cache entry.
1831                                  *
1832                                  * XXX do key cache faulting
1833                                  */
1834                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1835                                     !(rs.rs_status & AR5K_RXERR_CRC))
1836                                         goto accept;
1837                         }
1838                         if (rs.rs_status & AR5K_RXERR_MIC) {
1839                                 rxs.flag |= RX_FLAG_MMIC_ERROR;
1840                                 goto accept;
1841                         }
1842
1843                         /* let crypto-error packets fall through in MNTR */
1844                         if ((rs.rs_status &
1845                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1846                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1847                                 goto next;
1848                 }
1849 accept:
1850                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1851
1852                 /*
1853                  * If we can't replace bf->skb with a new skb under memory
1854                  * pressure, just skip this packet
1855                  */
1856                 if (!next_skb)
1857                         goto next;
1858
1859                 pci_unmap_single(sc->pdev, bf->skbaddr, sc->rxbufsize,
1860                                 PCI_DMA_FROMDEVICE);
1861                 skb_put(skb, rs.rs_datalen);
1862
1863                 /* The MAC header is padded to have 32-bit boundary if the
1864                  * packet payload is non-zero. The general calculation for
1865                  * padsize would take into account odd header lengths:
1866                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1867                  * even-length headers are used, padding can only be 0 or 2
1868                  * bytes and we can optimize this a bit. In addition, we must
1869                  * not try to remove padding from short control frames that do
1870                  * not have payload. */
1871                 hdrlen = ieee80211_get_hdrlen_from_skb(skb);
1872                 padsize = ath5k_pad_size(hdrlen);
1873                 if (padsize) {
1874                         memmove(skb->data + padsize, skb->data, hdrlen);
1875                         skb_pull(skb, padsize);
1876                 }
1877
1878                 /*
1879                  * always extend the mac timestamp, since this information is
1880                  * also needed for proper IBSS merging.
1881                  *
1882                  * XXX: it might be too late to do it here, since rs_tstamp is
1883                  * 15bit only. that means TSF extension has to be done within
1884                  * 32768usec (about 32ms). it might be necessary to move this to
1885                  * the interrupt handler, like it is done in madwifi.
1886                  *
1887                  * Unfortunately we don't know when the hardware takes the rx
1888                  * timestamp (beginning of phy frame, data frame, end of rx?).
1889                  * The only thing we know is that it is hardware specific...
1890                  * On AR5213 it seems the rx timestamp is at the end of the
1891                  * frame, but i'm not sure.
1892                  *
1893                  * NOTE: mac80211 defines mactime at the beginning of the first
1894                  * data symbol. Since we don't have any time references it's
1895                  * impossible to comply to that. This affects IBSS merge only
1896                  * right now, so it's not too bad...
1897                  */
1898                 rxs.mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
1899                 rxs.flag |= RX_FLAG_TSFT;
1900
1901                 rxs.freq = sc->curchan->center_freq;
1902                 rxs.band = sc->curband->band;
1903
1904                 rxs.noise = sc->ah->ah_noise_floor;
1905                 rxs.signal = rxs.noise + rs.rs_rssi;
1906
1907                 /* An rssi of 35 indicates you should be able use
1908                  * 54 Mbps reliably. A more elaborate scheme can be used
1909                  * here but it requires a map of SNR/throughput for each
1910                  * possible mode used */
1911                 rxs.qual = rs.rs_rssi * 100 / 35;
1912
1913                 /* rssi can be more than 35 though, anything above that
1914                  * should be considered at 100% */
1915                 if (rxs.qual > 100)
1916                         rxs.qual = 100;
1917
1918                 rxs.antenna = rs.rs_antenna;
1919                 rxs.rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
1920                 rxs.flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
1921
1922                 if (rxs.rate_idx >= 0 && rs.rs_rate ==
1923                     sc->curband->bitrates[rxs.rate_idx].hw_value_short)
1924                         rxs.flag |= RX_FLAG_SHORTPRE;
1925
1926                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
1927
1928                 /* check beacons in IBSS mode */
1929                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
1930                         ath5k_check_ibss_tsf(sc, skb, &rxs);
1931
1932                 __ieee80211_rx(sc->hw, skb, &rxs);
1933
1934                 bf->skb = next_skb;
1935                 bf->skbaddr = next_skb_addr;
1936 next:
1937                 list_move_tail(&bf->list, &sc->rxbuf);
1938         } while (ath5k_rxbuf_setup(sc, bf) == 0);
1939 unlock:
1940         spin_unlock(&sc->rxbuflock);
1941 }
1942
1943
1944
1945
1946 /*************\
1947 * TX Handling *
1948 \*************/
1949
1950 static void
1951 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1952 {
1953         struct ath5k_tx_status ts = {};
1954         struct ath5k_buf *bf, *bf0;
1955         struct ath5k_desc *ds;
1956         struct sk_buff *skb;
1957         struct ieee80211_tx_info *info;
1958         int i, ret;
1959
1960         spin_lock(&txq->lock);
1961         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1962                 ds = bf->desc;
1963
1964                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
1965                 if (unlikely(ret == -EINPROGRESS))
1966                         break;
1967                 else if (unlikely(ret)) {
1968                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
1969                                 ret, txq->qnum);
1970                         break;
1971                 }
1972
1973                 skb = bf->skb;
1974                 info = IEEE80211_SKB_CB(skb);
1975                 bf->skb = NULL;
1976
1977                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
1978                                 PCI_DMA_TODEVICE);
1979
1980                 ieee80211_tx_info_clear_status(info);
1981                 for (i = 0; i < 4; i++) {
1982                         struct ieee80211_tx_rate *r =
1983                                 &info->status.rates[i];
1984
1985                         if (ts.ts_rate[i]) {
1986                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
1987                                 r->count = ts.ts_retry[i];
1988                         } else {
1989                                 r->idx = -1;
1990                                 r->count = 0;
1991                         }
1992                 }
1993
1994                 /* count the successful attempt as well */
1995                 info->status.rates[ts.ts_final_idx].count++;
1996
1997                 if (unlikely(ts.ts_status)) {
1998                         sc->ll_stats.dot11ACKFailureCount++;
1999                         if (ts.ts_status & AR5K_TXERR_FILT)
2000                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2001                 } else {
2002                         info->flags |= IEEE80211_TX_STAT_ACK;
2003                         info->status.ack_signal = ts.ts_rssi;
2004                 }
2005
2006                 ieee80211_tx_status(sc->hw, skb);
2007                 sc->tx_stats[txq->qnum].count++;
2008
2009                 spin_lock(&sc->txbuflock);
2010                 sc->tx_stats[txq->qnum].len--;
2011                 list_move_tail(&bf->list, &sc->txbuf);
2012                 sc->txbuf_len++;
2013                 spin_unlock(&sc->txbuflock);
2014         }
2015         if (likely(list_empty(&txq->q)))
2016                 txq->link = NULL;
2017         spin_unlock(&txq->lock);
2018         if (sc->txbuf_len > ATH_TXBUF / 5)
2019                 ieee80211_wake_queues(sc->hw);
2020 }
2021
2022 static void
2023 ath5k_tasklet_tx(unsigned long data)
2024 {
2025         struct ath5k_softc *sc = (void *)data;
2026
2027         ath5k_tx_processq(sc, sc->txq);
2028 }
2029
2030
2031 /*****************\
2032 * Beacon handling *
2033 \*****************/
2034
2035 /*
2036  * Setup the beacon frame for transmit.
2037  */
2038 static int
2039 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2040 {
2041         struct sk_buff *skb = bf->skb;
2042         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2043         struct ath5k_hw *ah = sc->ah;
2044         struct ath5k_desc *ds;
2045         int ret, antenna = 0;
2046         u32 flags;
2047
2048         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2049                         PCI_DMA_TODEVICE);
2050         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2051                         "skbaddr %llx\n", skb, skb->data, skb->len,
2052                         (unsigned long long)bf->skbaddr);
2053         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2054                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2055                 return -EIO;
2056         }
2057
2058         ds = bf->desc;
2059
2060         flags = AR5K_TXDESC_NOACK;
2061         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2062                 ds->ds_link = bf->daddr;        /* self-linked */
2063                 flags |= AR5K_TXDESC_VEOL;
2064                 /*
2065                  * Let hardware handle antenna switching if txantenna is not set
2066                  */
2067         } else {
2068                 ds->ds_link = 0;
2069                 /*
2070                  * Switch antenna every 4 beacons if txantenna is not set
2071                  * XXX assumes two antennas
2072                  */
2073                 if (antenna == 0)
2074                         antenna = sc->bsent & 4 ? 2 : 1;
2075         }
2076
2077         /* FIXME: If we are in g mode and rate is a CCK rate
2078          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2079          * from tx power (value is in dB units already) */
2080         ds->ds_data = bf->skbaddr;
2081         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2082                         ieee80211_get_hdrlen_from_skb(skb),
2083                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2084                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2085                         1, AR5K_TXKEYIX_INVALID,
2086                         antenna, flags, 0, 0);
2087         if (ret)
2088                 goto err_unmap;
2089
2090         return 0;
2091 err_unmap:
2092         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2093         return ret;
2094 }
2095
2096 /*
2097  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2098  * frame contents are done as needed and the slot time is
2099  * also adjusted based on current state.
2100  *
2101  * This is called from software irq context (beacontq or restq
2102  * tasklets) or user context from ath5k_beacon_config.
2103  */
2104 static void
2105 ath5k_beacon_send(struct ath5k_softc *sc)
2106 {
2107         struct ath5k_buf *bf = sc->bbuf;
2108         struct ath5k_hw *ah = sc->ah;
2109
2110         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2111
2112         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2113                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2114                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2115                 return;
2116         }
2117         /*
2118          * Check if the previous beacon has gone out.  If
2119          * not don't don't try to post another, skip this
2120          * period and wait for the next.  Missed beacons
2121          * indicate a problem and should not occur.  If we
2122          * miss too many consecutive beacons reset the device.
2123          */
2124         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2125                 sc->bmisscount++;
2126                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2127                         "missed %u consecutive beacons\n", sc->bmisscount);
2128                 if (sc->bmisscount > 3) {               /* NB: 3 is a guess */
2129                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2130                                 "stuck beacon time (%u missed)\n",
2131                                 sc->bmisscount);
2132                         tasklet_schedule(&sc->restq);
2133                 }
2134                 return;
2135         }
2136         if (unlikely(sc->bmisscount != 0)) {
2137                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2138                         "resume beacon xmit after %u misses\n",
2139                         sc->bmisscount);
2140                 sc->bmisscount = 0;
2141         }
2142
2143         /*
2144          * Stop any current dma and put the new frame on the queue.
2145          * This should never fail since we check above that no frames
2146          * are still pending on the queue.
2147          */
2148         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2149                 ATH5K_WARN(sc, "beacon queue %u didn't stop?\n", sc->bhalq);
2150                 /* NB: hw still stops DMA, so proceed */
2151         }
2152
2153         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2154         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2155         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2156                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2157
2158         sc->bsent++;
2159 }
2160
2161
2162 /**
2163  * ath5k_beacon_update_timers - update beacon timers
2164  *
2165  * @sc: struct ath5k_softc pointer we are operating on
2166  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2167  *          beacon timer update based on the current HW TSF.
2168  *
2169  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2170  * of a received beacon or the current local hardware TSF and write it to the
2171  * beacon timer registers.
2172  *
2173  * This is called in a variety of situations, e.g. when a beacon is received,
2174  * when a TSF update has been detected, but also when an new IBSS is created or
2175  * when we otherwise know we have to update the timers, but we keep it in this
2176  * function to have it all together in one place.
2177  */
2178 static void
2179 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2180 {
2181         struct ath5k_hw *ah = sc->ah;
2182         u32 nexttbtt, intval, hw_tu, bc_tu;
2183         u64 hw_tsf;
2184
2185         intval = sc->bintval & AR5K_BEACON_PERIOD;
2186         if (WARN_ON(!intval))
2187                 return;
2188
2189         /* beacon TSF converted to TU */
2190         bc_tu = TSF_TO_TU(bc_tsf);
2191
2192         /* current TSF converted to TU */
2193         hw_tsf = ath5k_hw_get_tsf64(ah);
2194         hw_tu = TSF_TO_TU(hw_tsf);
2195
2196 #define FUDGE 3
2197         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2198         if (bc_tsf == -1) {
2199                 /*
2200                  * no beacons received, called internally.
2201                  * just need to refresh timers based on HW TSF.
2202                  */
2203                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2204         } else if (bc_tsf == 0) {
2205                 /*
2206                  * no beacon received, probably called by ath5k_reset_tsf().
2207                  * reset TSF to start with 0.
2208                  */
2209                 nexttbtt = intval;
2210                 intval |= AR5K_BEACON_RESET_TSF;
2211         } else if (bc_tsf > hw_tsf) {
2212                 /*
2213                  * beacon received, SW merge happend but HW TSF not yet updated.
2214                  * not possible to reconfigure timers yet, but next time we
2215                  * receive a beacon with the same BSSID, the hardware will
2216                  * automatically update the TSF and then we need to reconfigure
2217                  * the timers.
2218                  */
2219                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2220                         "need to wait for HW TSF sync\n");
2221                 return;
2222         } else {
2223                 /*
2224                  * most important case for beacon synchronization between STA.
2225                  *
2226                  * beacon received and HW TSF has been already updated by HW.
2227                  * update next TBTT based on the TSF of the beacon, but make
2228                  * sure it is ahead of our local TSF timer.
2229                  */
2230                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2231         }
2232 #undef FUDGE
2233
2234         sc->nexttbtt = nexttbtt;
2235
2236         intval |= AR5K_BEACON_ENA;
2237         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2238
2239         /*
2240          * debugging output last in order to preserve the time critical aspect
2241          * of this function
2242          */
2243         if (bc_tsf == -1)
2244                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2245                         "reconfigured timers based on HW TSF\n");
2246         else if (bc_tsf == 0)
2247                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2248                         "reset HW TSF and timers\n");
2249         else
2250                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2251                         "updated timers based on beacon TSF\n");
2252
2253         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2254                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2255                           (unsigned long long) bc_tsf,
2256                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2257         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2258                 intval & AR5K_BEACON_PERIOD,
2259                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2260                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2261 }
2262
2263
2264 /**
2265  * ath5k_beacon_config - Configure the beacon queues and interrupts
2266  *
2267  * @sc: struct ath5k_softc pointer we are operating on
2268  *
2269  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2270  * interrupts to detect TSF updates only.
2271  */
2272 static void
2273 ath5k_beacon_config(struct ath5k_softc *sc)
2274 {
2275         struct ath5k_hw *ah = sc->ah;
2276         unsigned long flags;
2277
2278         ath5k_hw_set_imr(ah, 0);
2279         sc->bmisscount = 0;
2280         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2281
2282         if (sc->opmode == NL80211_IFTYPE_ADHOC ||
2283                         sc->opmode == NL80211_IFTYPE_MESH_POINT ||
2284                         sc->opmode == NL80211_IFTYPE_AP) {
2285                 /*
2286                  * In IBSS mode we use a self-linked tx descriptor and let the
2287                  * hardware send the beacons automatically. We have to load it
2288                  * only once here.
2289                  * We use the SWBA interrupt only to keep track of the beacon
2290                  * timers in order to detect automatic TSF updates.
2291                  */
2292                 ath5k_beaconq_config(sc);
2293
2294                 sc->imask |= AR5K_INT_SWBA;
2295
2296                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2297                         if (ath5k_hw_hasveol(ah)) {
2298                                 spin_lock_irqsave(&sc->block, flags);
2299                                 ath5k_beacon_send(sc);
2300                                 spin_unlock_irqrestore(&sc->block, flags);
2301                         }
2302                 } else
2303                         ath5k_beacon_update_timers(sc, -1);
2304         }
2305
2306         ath5k_hw_set_imr(ah, sc->imask);
2307 }
2308
2309
2310 /********************\
2311 * Interrupt handling *
2312 \********************/
2313
2314 static int
2315 ath5k_init(struct ath5k_softc *sc)
2316 {
2317         struct ath5k_hw *ah = sc->ah;
2318         int ret, i;
2319
2320         mutex_lock(&sc->lock);
2321
2322         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2323
2324         /*
2325          * Stop anything previously setup.  This is safe
2326          * no matter this is the first time through or not.
2327          */
2328         ath5k_stop_locked(sc);
2329
2330         /*
2331          * The basic interface to setting the hardware in a good
2332          * state is ``reset''.  On return the hardware is known to
2333          * be powered up and with interrupts disabled.  This must
2334          * be followed by initialization of the appropriate bits
2335          * and then setup of the interrupt mask.
2336          */
2337         sc->curchan = sc->hw->conf.channel;
2338         sc->curband = &sc->sbands[sc->curchan->band];
2339         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2340                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2341                 AR5K_INT_FATAL | AR5K_INT_GLOBAL;
2342         ret = ath5k_reset(sc, false, false);
2343         if (ret)
2344                 goto done;
2345
2346         /*
2347          * Reset the key cache since some parts do not reset the
2348          * contents on initial power up or resume from suspend.
2349          */
2350         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2351                 ath5k_hw_reset_key(ah, i);
2352
2353         /* Set ack to be sent at low bit-rates */
2354         ath5k_hw_set_ack_bitrate_high(ah, false);
2355
2356         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2357                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2358
2359         ret = 0;
2360 done:
2361         mmiowb();
2362         mutex_unlock(&sc->lock);
2363         return ret;
2364 }
2365
2366 static int
2367 ath5k_stop_locked(struct ath5k_softc *sc)
2368 {
2369         struct ath5k_hw *ah = sc->ah;
2370
2371         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2372                         test_bit(ATH_STAT_INVALID, sc->status));
2373
2374         /*
2375          * Shutdown the hardware and driver:
2376          *    stop output from above
2377          *    disable interrupts
2378          *    turn off timers
2379          *    turn off the radio
2380          *    clear transmit machinery
2381          *    clear receive machinery
2382          *    drain and release tx queues
2383          *    reclaim beacon resources
2384          *    power down hardware
2385          *
2386          * Note that some of this work is not possible if the
2387          * hardware is gone (invalid).
2388          */
2389         ieee80211_stop_queues(sc->hw);
2390
2391         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2392                 ath5k_led_off(sc);
2393                 ath5k_hw_set_imr(ah, 0);
2394                 synchronize_irq(sc->pdev->irq);
2395         }
2396         ath5k_txq_cleanup(sc);
2397         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2398                 ath5k_rx_stop(sc);
2399                 ath5k_hw_phy_disable(ah);
2400         } else
2401                 sc->rxlink = NULL;
2402
2403         return 0;
2404 }
2405
2406 /*
2407  * Stop the device, grabbing the top-level lock to protect
2408  * against concurrent entry through ath5k_init (which can happen
2409  * if another thread does a system call and the thread doing the
2410  * stop is preempted).
2411  */
2412 static int
2413 ath5k_stop_hw(struct ath5k_softc *sc)
2414 {
2415         int ret;
2416
2417         mutex_lock(&sc->lock);
2418         ret = ath5k_stop_locked(sc);
2419         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2420                 /*
2421                  * Set the chip in full sleep mode.  Note that we are
2422                  * careful to do this only when bringing the interface
2423                  * completely to a stop.  When the chip is in this state
2424                  * it must be carefully woken up or references to
2425                  * registers in the PCI clock domain may freeze the bus
2426                  * (and system).  This varies by chip and is mostly an
2427                  * issue with newer parts that go to sleep more quickly.
2428                  */
2429                 if (sc->ah->ah_mac_srev >= 0x78) {
2430                         /*
2431                          * XXX
2432                          * don't put newer MAC revisions > 7.8 to sleep because
2433                          * of the above mentioned problems
2434                          */
2435                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mac version > 7.8, "
2436                                 "not putting device to sleep\n");
2437                 } else {
2438                         ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2439                                 "putting device to full sleep\n");
2440                         ath5k_hw_set_power(sc->ah, AR5K_PM_FULL_SLEEP, true, 0);
2441                 }
2442         }
2443         ath5k_txbuf_free(sc, sc->bbuf);
2444
2445         mmiowb();
2446         mutex_unlock(&sc->lock);
2447
2448         del_timer_sync(&sc->calib_tim);
2449         tasklet_kill(&sc->rxtq);
2450         tasklet_kill(&sc->txtq);
2451         tasklet_kill(&sc->restq);
2452         tasklet_kill(&sc->beacontq);
2453
2454         return ret;
2455 }
2456
2457 static irqreturn_t
2458 ath5k_intr(int irq, void *dev_id)
2459 {
2460         struct ath5k_softc *sc = dev_id;
2461         struct ath5k_hw *ah = sc->ah;
2462         enum ath5k_int status;
2463         unsigned int counter = 1000;
2464
2465         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2466                                 !ath5k_hw_is_intr_pending(ah)))
2467                 return IRQ_NONE;
2468
2469         do {
2470                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2471                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2472                                 status, sc->imask);
2473                 if (unlikely(status & AR5K_INT_FATAL)) {
2474                         /*
2475                          * Fatal errors are unrecoverable.
2476                          * Typically these are caused by DMA errors.
2477                          */
2478                         tasklet_schedule(&sc->restq);
2479                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2480                         tasklet_schedule(&sc->restq);
2481                 } else {
2482                         if (status & AR5K_INT_SWBA) {
2483                                 tasklet_hi_schedule(&sc->beacontq);
2484                         }
2485                         if (status & AR5K_INT_RXEOL) {
2486                                 /*
2487                                 * NB: the hardware should re-read the link when
2488                                 *     RXE bit is written, but it doesn't work at
2489                                 *     least on older hardware revs.
2490                                 */
2491                                 sc->rxlink = NULL;
2492                         }
2493                         if (status & AR5K_INT_TXURN) {
2494                                 /* bump tx trigger level */
2495                                 ath5k_hw_update_tx_triglevel(ah, true);
2496                         }
2497                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2498                                 tasklet_schedule(&sc->rxtq);
2499                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2500                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2501                                 tasklet_schedule(&sc->txtq);
2502                         if (status & AR5K_INT_BMISS) {
2503                                 /* TODO */
2504                         }
2505                         if (status & AR5K_INT_MIB) {
2506                                 /*
2507                                  * These stats are also used for ANI i think
2508                                  * so how about updating them more often ?
2509                                  */
2510                                 ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2511                         }
2512                 }
2513         } while (ath5k_hw_is_intr_pending(ah) && counter-- > 0);
2514
2515         if (unlikely(!counter))
2516                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2517
2518         return IRQ_HANDLED;
2519 }
2520
2521 static void
2522 ath5k_tasklet_reset(unsigned long data)
2523 {
2524         struct ath5k_softc *sc = (void *)data;
2525
2526         ath5k_reset_wake(sc);
2527 }
2528
2529 /*
2530  * Periodically recalibrate the PHY to account
2531  * for temperature/environment changes.
2532  */
2533 static void
2534 ath5k_calibrate(unsigned long data)
2535 {
2536         struct ath5k_softc *sc = (void *)data;
2537         struct ath5k_hw *ah = sc->ah;
2538
2539         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2540                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2541                 sc->curchan->hw_value);
2542
2543         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2544                 /*
2545                  * Rfgain is out of bounds, reset the chip
2546                  * to load new gain values.
2547                  */
2548                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2549                 ath5k_reset_wake(sc);
2550         }
2551         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2552                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2553                         ieee80211_frequency_to_channel(
2554                                 sc->curchan->center_freq));
2555
2556         mod_timer(&sc->calib_tim, round_jiffies(jiffies +
2557                         msecs_to_jiffies(ath5k_calinterval * 1000)));
2558 }
2559
2560
2561 /********************\
2562 * Mac80211 functions *
2563 \********************/
2564
2565 static int
2566 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2567 {
2568         struct ath5k_softc *sc = hw->priv;
2569         struct ath5k_buf *bf;
2570         unsigned long flags;
2571         int hdrlen;
2572         int padsize;
2573
2574         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2575
2576         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2577                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2578
2579         /*
2580          * the hardware expects the header padded to 4 byte boundaries
2581          * if this is not the case we add the padding after the header
2582          */
2583         hdrlen = ieee80211_get_hdrlen_from_skb(skb);
2584         padsize = ath5k_pad_size(hdrlen);
2585         if (padsize) {
2586
2587                 if (skb_headroom(skb) < padsize) {
2588                         ATH5K_ERR(sc, "tx hdrlen not %%4: %d not enough"
2589                                   " headroom to pad %d\n", hdrlen, padsize);
2590                         goto drop_packet;
2591                 }
2592                 skb_push(skb, padsize);
2593                 memmove(skb->data, skb->data+padsize, hdrlen);
2594         }
2595
2596         spin_lock_irqsave(&sc->txbuflock, flags);
2597         if (list_empty(&sc->txbuf)) {
2598                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2599                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2600                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2601                 goto drop_packet;
2602         }
2603         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2604         list_del(&bf->list);
2605         sc->txbuf_len--;
2606         if (list_empty(&sc->txbuf))
2607                 ieee80211_stop_queues(hw);
2608         spin_unlock_irqrestore(&sc->txbuflock, flags);
2609
2610         bf->skb = skb;
2611
2612         if (ath5k_txbuf_setup(sc, bf)) {
2613                 bf->skb = NULL;
2614                 spin_lock_irqsave(&sc->txbuflock, flags);
2615                 list_add_tail(&bf->list, &sc->txbuf);
2616                 sc->txbuf_len++;
2617                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2618                 goto drop_packet;
2619         }
2620         return NETDEV_TX_OK;
2621
2622 drop_packet:
2623         dev_kfree_skb_any(skb);
2624         return NETDEV_TX_OK;
2625 }
2626
2627 static int
2628 ath5k_reset(struct ath5k_softc *sc, bool stop, bool change_channel)
2629 {
2630         struct ath5k_hw *ah = sc->ah;
2631         int ret;
2632
2633         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2634
2635         if (stop) {
2636                 ath5k_hw_set_imr(ah, 0);
2637                 ath5k_txq_cleanup(sc);
2638                 ath5k_rx_stop(sc);
2639         }
2640         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, true);
2641         if (ret) {
2642                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2643                 goto err;
2644         }
2645
2646         ret = ath5k_rx_start(sc);
2647         if (ret) {
2648                 ATH5K_ERR(sc, "can't start recv logic\n");
2649                 goto err;
2650         }
2651
2652         /*
2653          * Change channels and update the h/w rate map if we're switching;
2654          * e.g. 11a to 11b/g.
2655          *
2656          * We may be doing a reset in response to an ioctl that changes the
2657          * channel so update any state that might change as a result.
2658          *
2659          * XXX needed?
2660          */
2661 /*      ath5k_chan_change(sc, c); */
2662
2663         ath5k_beacon_config(sc);
2664         /* intrs are enabled by ath5k_beacon_config */
2665
2666         return 0;
2667 err:
2668         return ret;
2669 }
2670
2671 static int
2672 ath5k_reset_wake(struct ath5k_softc *sc)
2673 {
2674         int ret;
2675
2676         ret = ath5k_reset(sc, true, true);
2677         if (!ret)
2678                 ieee80211_wake_queues(sc->hw);
2679
2680         return ret;
2681 }
2682
2683 static int ath5k_start(struct ieee80211_hw *hw)
2684 {
2685         return ath5k_init(hw->priv);
2686 }
2687
2688 static void ath5k_stop(struct ieee80211_hw *hw)
2689 {
2690         ath5k_stop_hw(hw->priv);
2691 }
2692
2693 static int ath5k_add_interface(struct ieee80211_hw *hw,
2694                 struct ieee80211_if_init_conf *conf)
2695 {
2696         struct ath5k_softc *sc = hw->priv;
2697         int ret;
2698
2699         mutex_lock(&sc->lock);
2700         if (sc->vif) {
2701                 ret = 0;
2702                 goto end;
2703         }
2704
2705         sc->vif = conf->vif;
2706
2707         switch (conf->type) {
2708         case NL80211_IFTYPE_AP:
2709         case NL80211_IFTYPE_STATION:
2710         case NL80211_IFTYPE_ADHOC:
2711         case NL80211_IFTYPE_MESH_POINT:
2712         case NL80211_IFTYPE_MONITOR:
2713                 sc->opmode = conf->type;
2714                 break;
2715         default:
2716                 ret = -EOPNOTSUPP;
2717                 goto end;
2718         }
2719
2720         /* Set to a reasonable value. Note that this will
2721          * be set to mac80211's value at ath5k_config(). */
2722         sc->bintval = 1000;
2723         ath5k_hw_set_lladdr(sc->ah, conf->mac_addr);
2724
2725         ret = 0;
2726 end:
2727         mutex_unlock(&sc->lock);
2728         return ret;
2729 }
2730
2731 static void
2732 ath5k_remove_interface(struct ieee80211_hw *hw,
2733                         struct ieee80211_if_init_conf *conf)
2734 {
2735         struct ath5k_softc *sc = hw->priv;
2736         u8 mac[ETH_ALEN] = {};
2737
2738         mutex_lock(&sc->lock);
2739         if (sc->vif != conf->vif)
2740                 goto end;
2741
2742         ath5k_hw_set_lladdr(sc->ah, mac);
2743         sc->vif = NULL;
2744 end:
2745         mutex_unlock(&sc->lock);
2746 }
2747
2748 /*
2749  * TODO: Phy disable/diversity etc
2750  */
2751 static int
2752 ath5k_config(struct ieee80211_hw *hw, u32 changed)
2753 {
2754         struct ath5k_softc *sc = hw->priv;
2755         struct ieee80211_conf *conf = &hw->conf;
2756         int ret;
2757
2758         mutex_lock(&sc->lock);
2759
2760         sc->bintval = conf->beacon_int;
2761         sc->power_level = conf->power_level;
2762
2763         ret = ath5k_chan_set(sc, conf->channel);
2764
2765         mutex_unlock(&sc->lock);
2766         return ret;
2767 }
2768
2769 static int
2770 ath5k_config_interface(struct ieee80211_hw *hw, struct ieee80211_vif *vif,
2771                         struct ieee80211_if_conf *conf)
2772 {
2773         struct ath5k_softc *sc = hw->priv;
2774         struct ath5k_hw *ah = sc->ah;
2775         int ret = 0;
2776
2777         mutex_lock(&sc->lock);
2778         if (sc->vif != vif) {
2779                 ret = -EIO;
2780                 goto unlock;
2781         }
2782         if (conf->changed & IEEE80211_IFCC_BSSID && conf->bssid) {
2783                 /* Cache for later use during resets */
2784                 memcpy(ah->ah_bssid, conf->bssid, ETH_ALEN);
2785                 /* XXX: assoc id is set to 0 for now, mac80211 doesn't have
2786                  * a clean way of letting us retrieve this yet. */
2787                 ath5k_hw_set_associd(ah, ah->ah_bssid, 0);
2788                 mmiowb();
2789         }
2790         if (conf->changed & IEEE80211_IFCC_BEACON &&
2791                         (vif->type == NL80211_IFTYPE_ADHOC ||
2792                          vif->type == NL80211_IFTYPE_MESH_POINT ||
2793                          vif->type == NL80211_IFTYPE_AP)) {
2794                 struct sk_buff *beacon = ieee80211_beacon_get(hw, vif);
2795                 if (!beacon) {
2796                         ret = -ENOMEM;
2797                         goto unlock;
2798                 }
2799                 ath5k_beacon_update(sc, beacon);
2800         }
2801
2802 unlock:
2803         mutex_unlock(&sc->lock);
2804         return ret;
2805 }
2806
2807 #define SUPPORTED_FIF_FLAGS \
2808         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
2809         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
2810         FIF_BCN_PRBRESP_PROMISC
2811 /*
2812  * o always accept unicast, broadcast, and multicast traffic
2813  * o multicast traffic for all BSSIDs will be enabled if mac80211
2814  *   says it should be
2815  * o maintain current state of phy ofdm or phy cck error reception.
2816  *   If the hardware detects any of these type of errors then
2817  *   ath5k_hw_get_rx_filter() will pass to us the respective
2818  *   hardware filters to be able to receive these type of frames.
2819  * o probe request frames are accepted only when operating in
2820  *   hostap, adhoc, or monitor modes
2821  * o enable promiscuous mode according to the interface state
2822  * o accept beacons:
2823  *   - when operating in adhoc mode so the 802.11 layer creates
2824  *     node table entries for peers,
2825  *   - when operating in station mode for collecting rssi data when
2826  *     the station is otherwise quiet, or
2827  *   - when scanning
2828  */
2829 static void ath5k_configure_filter(struct ieee80211_hw *hw,
2830                 unsigned int changed_flags,
2831                 unsigned int *new_flags,
2832                 int mc_count, struct dev_mc_list *mclist)
2833 {
2834         struct ath5k_softc *sc = hw->priv;
2835         struct ath5k_hw *ah = sc->ah;
2836         u32 mfilt[2], val, rfilt;
2837         u8 pos;
2838         int i;
2839
2840         mfilt[0] = 0;
2841         mfilt[1] = 0;
2842
2843         /* Only deal with supported flags */
2844         changed_flags &= SUPPORTED_FIF_FLAGS;
2845         *new_flags &= SUPPORTED_FIF_FLAGS;
2846
2847         /* If HW detects any phy or radar errors, leave those filters on.
2848          * Also, always enable Unicast, Broadcasts and Multicast
2849          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
2850         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
2851                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
2852                 AR5K_RX_FILTER_MCAST);
2853
2854         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
2855                 if (*new_flags & FIF_PROMISC_IN_BSS) {
2856                         rfilt |= AR5K_RX_FILTER_PROM;
2857                         __set_bit(ATH_STAT_PROMISC, sc->status);
2858                 } else {
2859                         __clear_bit(ATH_STAT_PROMISC, sc->status);
2860                 }
2861         }
2862
2863         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
2864         if (*new_flags & FIF_ALLMULTI) {
2865                 mfilt[0] =  ~0;
2866                 mfilt[1] =  ~0;
2867         } else {
2868                 for (i = 0; i < mc_count; i++) {
2869                         if (!mclist)
2870                                 break;
2871                         /* calculate XOR of eight 6-bit values */
2872                         val = get_unaligned_le32(mclist->dmi_addr + 0);
2873                         pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2874                         val = get_unaligned_le32(mclist->dmi_addr + 3);
2875                         pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
2876                         pos &= 0x3f;
2877                         mfilt[pos / 32] |= (1 << (pos % 32));
2878                         /* XXX: we might be able to just do this instead,
2879                         * but not sure, needs testing, if we do use this we'd
2880                         * neet to inform below to not reset the mcast */
2881                         /* ath5k_hw_set_mcast_filterindex(ah,
2882                          *      mclist->dmi_addr[5]); */
2883                         mclist = mclist->next;
2884                 }
2885         }
2886
2887         /* This is the best we can do */
2888         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
2889                 rfilt |= AR5K_RX_FILTER_PHYERR;
2890
2891         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
2892         * and probes for any BSSID, this needs testing */
2893         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
2894                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
2895
2896         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
2897          * set we should only pass on control frames for this
2898          * station. This needs testing. I believe right now this
2899          * enables *all* control frames, which is OK.. but
2900          * but we should see if we can improve on granularity */
2901         if (*new_flags & FIF_CONTROL)
2902                 rfilt |= AR5K_RX_FILTER_CONTROL;
2903
2904         /* Additional settings per mode -- this is per ath5k */
2905
2906         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
2907
2908         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2909                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2910                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2911         if (sc->opmode != NL80211_IFTYPE_STATION)
2912                 rfilt |= AR5K_RX_FILTER_PROBEREQ;
2913         if (sc->opmode != NL80211_IFTYPE_AP &&
2914                 sc->opmode != NL80211_IFTYPE_MESH_POINT &&
2915                 test_bit(ATH_STAT_PROMISC, sc->status))
2916                 rfilt |= AR5K_RX_FILTER_PROM;
2917         if ((sc->opmode == NL80211_IFTYPE_STATION && sc->assoc) ||
2918                 sc->opmode == NL80211_IFTYPE_ADHOC ||
2919                 sc->opmode == NL80211_IFTYPE_AP)
2920                 rfilt |= AR5K_RX_FILTER_BEACON;
2921         if (sc->opmode == NL80211_IFTYPE_MESH_POINT)
2922                 rfilt |= AR5K_RX_FILTER_CONTROL | AR5K_RX_FILTER_BEACON |
2923                         AR5K_RX_FILTER_PROBEREQ | AR5K_RX_FILTER_PROM;
2924
2925         /* Set filters */
2926         ath5k_hw_set_rx_filter(ah, rfilt);
2927
2928         /* Set multicast bits */
2929         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
2930         /* Set the cached hw filter flags, this will alter actually
2931          * be set in HW */
2932         sc->filter_flags = rfilt;
2933 }
2934
2935 static int
2936 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
2937               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
2938               struct ieee80211_key_conf *key)
2939 {
2940         struct ath5k_softc *sc = hw->priv;
2941         int ret = 0;
2942
2943         if (modparam_nohwcrypt)
2944                 return -EOPNOTSUPP;
2945
2946         switch (key->alg) {
2947         case ALG_WEP:
2948         case ALG_TKIP:
2949                 break;
2950         case ALG_CCMP:
2951                 return -EOPNOTSUPP;
2952         default:
2953                 WARN_ON(1);
2954                 return -EINVAL;
2955         }
2956
2957         mutex_lock(&sc->lock);
2958
2959         switch (cmd) {
2960         case SET_KEY:
2961                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
2962                                        sta ? sta->addr : NULL);
2963                 if (ret) {
2964                         ATH5K_ERR(sc, "can't set the key\n");
2965                         goto unlock;
2966                 }
2967                 __set_bit(key->keyidx, sc->keymap);
2968                 key->hw_key_idx = key->keyidx;
2969                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
2970                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
2971                 break;
2972         case DISABLE_KEY:
2973                 ath5k_hw_reset_key(sc->ah, key->keyidx);
2974                 __clear_bit(key->keyidx, sc->keymap);
2975                 break;
2976         default:
2977                 ret = -EINVAL;
2978                 goto unlock;
2979         }
2980
2981 unlock:
2982         mmiowb();
2983         mutex_unlock(&sc->lock);
2984         return ret;
2985 }
2986
2987 static int
2988 ath5k_get_stats(struct ieee80211_hw *hw,
2989                 struct ieee80211_low_level_stats *stats)
2990 {
2991         struct ath5k_softc *sc = hw->priv;
2992         struct ath5k_hw *ah = sc->ah;
2993
2994         /* Force update */
2995         ath5k_hw_update_mib_counters(ah, &sc->ll_stats);
2996
2997         memcpy(stats, &sc->ll_stats, sizeof(sc->ll_stats));
2998
2999         return 0;
3000 }
3001
3002 static int
3003 ath5k_get_tx_stats(struct ieee80211_hw *hw,
3004                 struct ieee80211_tx_queue_stats *stats)
3005 {
3006         struct ath5k_softc *sc = hw->priv;
3007
3008         memcpy(stats, &sc->tx_stats, sizeof(sc->tx_stats));
3009
3010         return 0;
3011 }
3012
3013 static u64
3014 ath5k_get_tsf(struct ieee80211_hw *hw)
3015 {
3016         struct ath5k_softc *sc = hw->priv;
3017
3018         return ath5k_hw_get_tsf64(sc->ah);
3019 }
3020
3021 static void
3022 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3023 {
3024         struct ath5k_softc *sc = hw->priv;
3025
3026         ath5k_hw_set_tsf64(sc->ah, tsf);
3027 }
3028
3029 static void
3030 ath5k_reset_tsf(struct ieee80211_hw *hw)
3031 {
3032         struct ath5k_softc *sc = hw->priv;
3033
3034         /*
3035          * in IBSS mode we need to update the beacon timers too.
3036          * this will also reset the TSF if we call it with 0
3037          */
3038         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3039                 ath5k_beacon_update_timers(sc, 0);
3040         else
3041                 ath5k_hw_reset_tsf(sc->ah);
3042 }
3043
3044 static int
3045 ath5k_beacon_update(struct ath5k_softc *sc, struct sk_buff *skb)
3046 {
3047         unsigned long flags;
3048         int ret;
3049
3050         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3051
3052         spin_lock_irqsave(&sc->block, flags);
3053         ath5k_txbuf_free(sc, sc->bbuf);
3054         sc->bbuf->skb = skb;
3055         ret = ath5k_beacon_setup(sc, sc->bbuf);
3056         if (ret)
3057                 sc->bbuf->skb = NULL;
3058         spin_unlock_irqrestore(&sc->block, flags);
3059         if (!ret) {
3060                 ath5k_beacon_config(sc);
3061                 mmiowb();
3062         }
3063
3064         return ret;
3065 }
3066 static void
3067 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3068 {
3069         struct ath5k_softc *sc = hw->priv;
3070         struct ath5k_hw *ah = sc->ah;
3071         u32 rfilt;
3072         rfilt = ath5k_hw_get_rx_filter(ah);
3073         if (enable)
3074                 rfilt |= AR5K_RX_FILTER_BEACON;
3075         else
3076                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3077         ath5k_hw_set_rx_filter(ah, rfilt);
3078         sc->filter_flags = rfilt;
3079 }
3080
3081 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3082                                     struct ieee80211_vif *vif,
3083                                     struct ieee80211_bss_conf *bss_conf,
3084                                     u32 changes)
3085 {
3086         struct ath5k_softc *sc = hw->priv;
3087         if (changes & BSS_CHANGED_ASSOC) {
3088                 mutex_lock(&sc->lock);
3089                 sc->assoc = bss_conf->assoc;
3090                 if (sc->opmode == NL80211_IFTYPE_STATION)
3091                         set_beacon_filter(hw, sc->assoc);
3092                 mutex_unlock(&sc->lock);
3093         }
3094 }