drivers/net/wireless/ath/ath5k/base.c

   1 /*-
   2  * Copyright (c) 2002-2005 Sam Leffler, Errno Consulting
   3  * Copyright (c) 2004-2005 Atheros Communications, Inc.
   4  * Copyright (c) 2006 Devicescape Software, Inc.
   5  * Copyright (c) 2007 Jiri Slaby <jirislaby@gmail.com>
   6  * Copyright (c) 2007 Luis R. Rodriguez <mcgrof@winlab.rutgers.edu>
   7  *
   8  * All rights reserved.
   9  *
  10  * Redistribution and use in source and binary forms, with or without
  11  * modification, are permitted provided that the following conditions
  12  * are met:
  13  * 1. Redistributions of source code must retain the above copyright
  14  *    notice, this list of conditions and the following disclaimer,
  15  *    without modification.
  16  * 2. Redistributions in binary form must reproduce at minimum a disclaimer
  17  *    similar to the "NO WARRANTY" disclaimer below ("Disclaimer") and any
  18  *    redistribution must be conditioned upon including a substantially
  19  *    similar Disclaimer requirement for further binary redistribution.
  20  * 3. Neither the names of the above-listed copyright holders nor the names
  21  *    of any contributors may be used to endorse or promote products derived
  22  *    from this software without specific prior written permission.
  23  *
  24  * Alternatively, this software may be distributed under the terms of the
  25  * GNU General Public License ("GPL") version 2 as published by the Free
  26  * Software Foundation.
  27  *
  28  * NO WARRANTY
  29  * THIS SOFTWARE IS PROVIDED BY THE COPYRIGHT HOLDERS AND CONTRIBUTORS
  30  * ``AS IS'' AND ANY EXPRESS OR IMPLIED WARRANTIES, INCLUDING, BUT NOT
  31  * LIMITED TO, THE IMPLIED WARRANTIES OF NONINFRINGEMENT, MERCHANTIBILITY
  32  * AND FITNESS FOR A PARTICULAR PURPOSE ARE DISCLAIMED. IN NO EVENT SHALL
  33  * THE COPYRIGHT HOLDERS OR CONTRIBUTORS BE LIABLE FOR SPECIAL, EXEMPLARY,
  34  * OR CONSEQUENTIAL DAMAGES (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF
  35  * SUBSTITUTE GOODS OR SERVICES; LOSS OF USE, DATA, OR PROFITS; OR BUSINESS
  36  * INTERRUPTION) HOWEVER CAUSED AND ON ANY THEORY OF LIABILITY, WHETHER
  37  * IN CONTRACT, STRICT LIABILITY, OR TORT (INCLUDING NEGLIGENCE OR OTHERWISE)
  38  * ARISING IN ANY WAY OUT OF THE USE OF THIS SOFTWARE, EVEN IF ADVISED OF
  39  * THE POSSIBILITY OF SUCH DAMAGES.
  40  *
  41  */
  42
  43 #include <linux/module.h>
  44 #include <linux/delay.h>
  45 #include <linux/hardirq.h>
  46 #include <linux/if.h>
  47 #include <linux/io.h>
  48 #include <linux/netdevice.h>
  49 #include <linux/cache.h>
  50 #include <linux/pci.h>
  51 #include <linux/ethtool.h>
  52 #include <linux/uaccess.h>
  53
  54 #include <net/ieee80211_radiotap.h>
  55
  56 #include <asm/unaligned.h>
  57
  58 #include "base.h"
  59 #include "reg.h"
  60 #include "debug.h"
  61 #include "ani.h"
  62
  63 static int modparam_nohwcrypt;
  64 module_param_named(nohwcrypt, modparam_nohwcrypt, bool, S_IRUGO);
  65 MODULE_PARM_DESC(nohwcrypt, "Disable hardware encryption.");
  66
  67 static int modparam_all_channels;
  68 module_param_named(all_channels, modparam_all_channels, bool, S_IRUGO);
  69 MODULE_PARM_DESC(all_channels, "Expose all channels the device can use.");
  70
  71
  72 /******************\
  73 * Internal defines *
  74 \******************/
  75
  76 /* Module info */
  77 MODULE_AUTHOR("Jiri Slaby");
  78 MODULE_AUTHOR("Nick Kossifidis");
  79 MODULE_DESCRIPTION("Support for 5xxx series of Atheros 802.11 wireless LAN cards.");
  80 MODULE_SUPPORTED_DEVICE("Atheros 5xxx WLAN cards");
  81 MODULE_LICENSE("Dual BSD/GPL");
  82 MODULE_VERSION("0.6.0 (EXPERIMENTAL)");
  83
  84
  85 /* Known PCI ids */
  86 static DEFINE_PCI_DEVICE_TABLE(ath5k_pci_id_table) = {
  87         { PCI_VDEVICE(ATHEROS, 0x0207) }, /* 5210 early */
  88         { PCI_VDEVICE(ATHEROS, 0x0007) }, /* 5210 */
  89         { PCI_VDEVICE(ATHEROS, 0x0011) }, /* 5311 - this is on AHB bus !*/
  90         { PCI_VDEVICE(ATHEROS, 0x0012) }, /* 5211 */
  91         { PCI_VDEVICE(ATHEROS, 0x0013) }, /* 5212 */
  92         { PCI_VDEVICE(3COM_2,  0x0013) }, /* 3com 5212 */
  93         { PCI_VDEVICE(3COM,    0x0013) }, /* 3com 3CRDAG675 5212 */
  94         { PCI_VDEVICE(ATHEROS, 0x1014) }, /* IBM minipci 5212 */
  95         { PCI_VDEVICE(ATHEROS, 0x0014) }, /* 5212 combatible */
  96         { PCI_VDEVICE(ATHEROS, 0x0015) }, /* 5212 combatible */
  97         { PCI_VDEVICE(ATHEROS, 0x0016) }, /* 5212 combatible */
  98         { PCI_VDEVICE(ATHEROS, 0x0017) }, /* 5212 combatible */
  99         { PCI_VDEVICE(ATHEROS, 0x0018) }, /* 5212 combatible */
 100         { PCI_VDEVICE(ATHEROS, 0x0019) }, /* 5212 combatible */
 101         { PCI_VDEVICE(ATHEROS, 0x001a) }, /* 2413 Griffin-lite */
 102         { PCI_VDEVICE(ATHEROS, 0x001b) }, /* 5413 Eagle */
 103         { PCI_VDEVICE(ATHEROS, 0x001c) }, /* PCI-E cards */
 104         { PCI_VDEVICE(ATHEROS, 0x001d) }, /* 2417 Nala */
 105         { 0 }
 106 };
 107 MODULE_DEVICE_TABLE(pci, ath5k_pci_id_table);
 108
 109 /* Known SREVs */
 110 static const struct ath5k_srev_name srev_names[] = {
 111         { "5210",       AR5K_VERSION_MAC,       AR5K_SREV_AR5210 },
 112         { "5311",       AR5K_VERSION_MAC,       AR5K_SREV_AR5311 },
 113         { "5311A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311A },
 114         { "5311B",      AR5K_VERSION_MAC,       AR5K_SREV_AR5311B },
 115         { "5211",       AR5K_VERSION_MAC,       AR5K_SREV_AR5211 },
 116         { "5212",       AR5K_VERSION_MAC,       AR5K_SREV_AR5212 },
 117         { "5213",       AR5K_VERSION_MAC,       AR5K_SREV_AR5213 },
 118         { "5213A",      AR5K_VERSION_MAC,       AR5K_SREV_AR5213A },
 119         { "2413",       AR5K_VERSION_MAC,       AR5K_SREV_AR2413 },
 120         { "2414",       AR5K_VERSION_MAC,       AR5K_SREV_AR2414 },
 121         { "5424",       AR5K_VERSION_MAC,       AR5K_SREV_AR5424 },
 122         { "5413",       AR5K_VERSION_MAC,       AR5K_SREV_AR5413 },
 123         { "5414",       AR5K_VERSION_MAC,       AR5K_SREV_AR5414 },
 124         { "2415",       AR5K_VERSION_MAC,       AR5K_SREV_AR2415 },
 125         { "5416",       AR5K_VERSION_MAC,       AR5K_SREV_AR5416 },
 126         { "5418",       AR5K_VERSION_MAC,       AR5K_SREV_AR5418 },
 127         { "2425",       AR5K_VERSION_MAC,       AR5K_SREV_AR2425 },
 128         { "2417",       AR5K_VERSION_MAC,       AR5K_SREV_AR2417 },
 129         { "xxxxx",      AR5K_VERSION_MAC,       AR5K_SREV_UNKNOWN },
 130         { "5110",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5110 },
 131         { "5111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111 },
 132         { "5111A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5111A },
 133         { "2111",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2111 },
 134         { "5112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112 },
 135         { "5112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112A },
 136         { "5112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_5112B },
 137         { "2112",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112 },
 138         { "2112A",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112A },
 139         { "2112B",      AR5K_VERSION_RAD,       AR5K_SREV_RAD_2112B },
 140         { "2413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2413 },
 141         { "5413",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5413 },
 142         { "2316",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2316 },
 143         { "2317",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_2317 },
 144         { "5424",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5424 },
 145         { "5133",       AR5K_VERSION_RAD,       AR5K_SREV_RAD_5133 },
 146         { "xxxxx",      AR5K_VERSION_RAD,       AR5K_SREV_UNKNOWN },
 147 };
 148
 149 static const struct ieee80211_rate ath5k_rates[] = {
 150         { .bitrate = 10,
 151           .hw_value = ATH5K_RATE_CODE_1M, },
 152         { .bitrate = 20,
 153           .hw_value = ATH5K_RATE_CODE_2M,
 154           .hw_value_short = ATH5K_RATE_CODE_2M | AR5K_SET_SHORT_PREAMBLE,
 155           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 156         { .bitrate = 55,
 157           .hw_value = ATH5K_RATE_CODE_5_5M,
 158           .hw_value_short = ATH5K_RATE_CODE_5_5M | AR5K_SET_SHORT_PREAMBLE,
 159           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 160         { .bitrate = 110,
 161           .hw_value = ATH5K_RATE_CODE_11M,
 162           .hw_value_short = ATH5K_RATE_CODE_11M | AR5K_SET_SHORT_PREAMBLE,
 163           .flags = IEEE80211_RATE_SHORT_PREAMBLE },
 164         { .bitrate = 60,
 165           .hw_value = ATH5K_RATE_CODE_6M,
 166           .flags = 0 },
 167         { .bitrate = 90,
 168           .hw_value = ATH5K_RATE_CODE_9M,
 169           .flags = 0 },
 170         { .bitrate = 120,
 171           .hw_value = ATH5K_RATE_CODE_12M,
 172           .flags = 0 },
 173         { .bitrate = 180,
 174           .hw_value = ATH5K_RATE_CODE_18M,
 175           .flags = 0 },
 176         { .bitrate = 240,
 177           .hw_value = ATH5K_RATE_CODE_24M,
 178           .flags = 0 },
 179         { .bitrate = 360,
 180           .hw_value = ATH5K_RATE_CODE_36M,
 181           .flags = 0 },
 182         { .bitrate = 480,
 183           .hw_value = ATH5K_RATE_CODE_48M,
 184           .flags = 0 },
 185         { .bitrate = 540,
 186           .hw_value = ATH5K_RATE_CODE_54M,
 187           .flags = 0 },
 188         /* XR missing */
 189 };
 190
 191 /*
 192  * Prototypes - PCI stack related functions
 193  */
 194 static int __devinit    ath5k_pci_probe(struct pci_dev *pdev,
 195                                 const struct pci_device_id *id);
 196 static void __devexit   ath5k_pci_remove(struct pci_dev *pdev);
 197 #ifdef CONFIG_PM
 198 static int              ath5k_pci_suspend(struct device *dev);
 199 static int              ath5k_pci_resume(struct device *dev);
 200
 201 static SIMPLE_DEV_PM_OPS(ath5k_pm_ops, ath5k_pci_suspend, ath5k_pci_resume);
 202 #define ATH5K_PM_OPS    (&ath5k_pm_ops)
 203 #else
 204 #define ATH5K_PM_OPS    NULL
 205 #endif /* CONFIG_PM */
 206
 207 static struct pci_driver ath5k_pci_driver = {
 208         .name           = KBUILD_MODNAME,
 209         .id_table       = ath5k_pci_id_table,
 210         .probe          = ath5k_pci_probe,
 211         .remove         = __devexit_p(ath5k_pci_remove),
 212         .driver.pm      = ATH5K_PM_OPS,
 213 };
 214
 215
 216
 217 /*
 218  * Prototypes - MAC 802.11 stack related functions
 219  */
 220 static int ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb);
 221 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
 222                 struct ath5k_txq *txq);
 223 static int ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan);
 224 static int ath5k_reset_wake(struct ath5k_softc *sc);
 225 static int ath5k_start(struct ieee80211_hw *hw);
 226 static void ath5k_stop(struct ieee80211_hw *hw);
 227 static int ath5k_add_interface(struct ieee80211_hw *hw,
 228                 struct ieee80211_vif *vif);
 229 static void ath5k_remove_interface(struct ieee80211_hw *hw,
 230                 struct ieee80211_vif *vif);
 231 static int ath5k_config(struct ieee80211_hw *hw, u32 changed);
 232 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
 233                                    int mc_count, struct dev_addr_list *mc_list);
 234 static void ath5k_configure_filter(struct ieee80211_hw *hw,
 235                 unsigned int changed_flags,
 236                 unsigned int *new_flags,
 237                 u64 multicast);
 238 static int ath5k_set_key(struct ieee80211_hw *hw,
 239                 enum set_key_cmd cmd,
 240                 struct ieee80211_vif *vif, struct ieee80211_sta *sta,
 241                 struct ieee80211_key_conf *key);
 242 static int ath5k_get_stats(struct ieee80211_hw *hw,
 243                 struct ieee80211_low_level_stats *stats);
 244 static u64 ath5k_get_tsf(struct ieee80211_hw *hw);
 245 static void ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf);
 246 static void ath5k_reset_tsf(struct ieee80211_hw *hw);
 247 static int ath5k_beacon_update(struct ieee80211_hw *hw,
 248                 struct ieee80211_vif *vif);
 249 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
 250                 struct ieee80211_vif *vif,
 251                 struct ieee80211_bss_conf *bss_conf,
 252                 u32 changes);
 253 static void ath5k_sw_scan_start(struct ieee80211_hw *hw);
 254 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw);
 255 static void ath5k_set_coverage_class(struct ieee80211_hw *hw,
 256                 u8 coverage_class);
 257
 258 static const struct ieee80211_ops ath5k_hw_ops = {
 259         .tx             = ath5k_tx,
 260         .start          = ath5k_start,
 261         .stop           = ath5k_stop,
 262         .add_interface  = ath5k_add_interface,
 263         .remove_interface = ath5k_remove_interface,
 264         .config         = ath5k_config,
 265         .prepare_multicast = ath5k_prepare_multicast,
 266         .configure_filter = ath5k_configure_filter,
 267         .set_key        = ath5k_set_key,
 268         .get_stats      = ath5k_get_stats,
 269         .conf_tx        = NULL,
 270         .get_tsf        = ath5k_get_tsf,
 271         .set_tsf        = ath5k_set_tsf,
 272         .reset_tsf      = ath5k_reset_tsf,
 273         .bss_info_changed = ath5k_bss_info_changed,
 274         .sw_scan_start  = ath5k_sw_scan_start,
 275         .sw_scan_complete = ath5k_sw_scan_complete,
 276         .set_coverage_class = ath5k_set_coverage_class,
 277 };
 278
 279 /*
 280  * Prototypes - Internal functions
 281  */
 282 /* Attach detach */
 283 static int      ath5k_attach(struct pci_dev *pdev,
 284                         struct ieee80211_hw *hw);
 285 static void     ath5k_detach(struct pci_dev *pdev,
 286                         struct ieee80211_hw *hw);
 287 /* Channel/mode setup */
 288 static inline short ath5k_ieee2mhz(short chan);
 289 static unsigned int ath5k_copy_channels(struct ath5k_hw *ah,
 290                                 struct ieee80211_channel *channels,
 291                                 unsigned int mode,
 292                                 unsigned int max);
 293 static int      ath5k_setup_bands(struct ieee80211_hw *hw);
 294 static int      ath5k_chan_set(struct ath5k_softc *sc,
 295                                 struct ieee80211_channel *chan);
 296 static void     ath5k_setcurmode(struct ath5k_softc *sc,
 297                                 unsigned int mode);
 298 static void     ath5k_mode_setup(struct ath5k_softc *sc);
 299
 300 /* Descriptor setup */
 301 static int      ath5k_desc_alloc(struct ath5k_softc *sc,
 302                                 struct pci_dev *pdev);
 303 static void     ath5k_desc_free(struct ath5k_softc *sc,
 304                                 struct pci_dev *pdev);
 305 /* Buffers setup */
 306 static int      ath5k_rxbuf_setup(struct ath5k_softc *sc,
 307                                 struct ath5k_buf *bf);
 308 static int      ath5k_txbuf_setup(struct ath5k_softc *sc,
 309                                 struct ath5k_buf *bf,
 310                                 struct ath5k_txq *txq, int padsize);
 311 static inline void ath5k_txbuf_free(struct ath5k_softc *sc,
 312                                 struct ath5k_buf *bf)
 313 {
 314         BUG_ON(!bf);
 315         if (!bf->skb)
 316                 return;
 317         pci_unmap_single(sc->pdev, bf->skbaddr, bf->skb->len,
 318                         PCI_DMA_TODEVICE);
 319         dev_kfree_skb_any(bf->skb);
 320         bf->skb = NULL;
 321 }
 322
 323 static inline void ath5k_rxbuf_free(struct ath5k_softc *sc,
 324                                 struct ath5k_buf *bf)
 325 {
 326         struct ath5k_hw *ah = sc->ah;
 327         struct ath_common *common = ath5k_hw_common(ah);
 328
 329         BUG_ON(!bf);
 330         if (!bf->skb)
 331                 return;
 332         pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
 333                         PCI_DMA_FROMDEVICE);
 334         dev_kfree_skb_any(bf->skb);
 335         bf->skb = NULL;
 336 }
 337
 338
 339 /* Queues setup */
 340 static struct   ath5k_txq *ath5k_txq_setup(struct ath5k_softc *sc,
 341                                 int qtype, int subtype);
 342 static int      ath5k_beaconq_setup(struct ath5k_hw *ah);
 343 static int      ath5k_beaconq_config(struct ath5k_softc *sc);
 344 static void     ath5k_txq_drainq(struct ath5k_softc *sc,
 345                                 struct ath5k_txq *txq);
 346 static void     ath5k_txq_cleanup(struct ath5k_softc *sc);
 347 static void     ath5k_txq_release(struct ath5k_softc *sc);
 348 /* Rx handling */
 349 static int      ath5k_rx_start(struct ath5k_softc *sc);
 350 static void     ath5k_rx_stop(struct ath5k_softc *sc);
 351 static unsigned int ath5k_rx_decrypted(struct ath5k_softc *sc,
 352                                         struct ath5k_desc *ds,
 353                                         struct sk_buff *skb,
 354                                         struct ath5k_rx_status *rs);
 355 static void     ath5k_tasklet_rx(unsigned long data);
 356 /* Tx handling */
 357 static void     ath5k_tx_processq(struct ath5k_softc *sc,
 358                                 struct ath5k_txq *txq);
 359 static void     ath5k_tasklet_tx(unsigned long data);
 360 /* Beacon handling */
 361 static int      ath5k_beacon_setup(struct ath5k_softc *sc,
 362                                         struct ath5k_buf *bf);
 363 static void     ath5k_beacon_send(struct ath5k_softc *sc);
 364 static void     ath5k_beacon_config(struct ath5k_softc *sc);
 365 static void     ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf);
 366 static void     ath5k_tasklet_beacon(unsigned long data);
 367 static void     ath5k_tasklet_ani(unsigned long data);
 368
 369 static inline u64 ath5k_extend_tsf(struct ath5k_hw *ah, u32 rstamp)
 370 {
 371         u64 tsf = ath5k_hw_get_tsf64(ah);
 372
 373         if ((tsf & 0x7fff) < rstamp)
 374                 tsf -= 0x8000;
 375
 376         return (tsf & ~0x7fff) | rstamp;
 377 }
 378
 379 /* Interrupt handling */
 380 static int      ath5k_init(struct ath5k_softc *sc);
 381 static int      ath5k_stop_locked(struct ath5k_softc *sc);
 382 static int      ath5k_stop_hw(struct ath5k_softc *sc);
 383 static irqreturn_t ath5k_intr(int irq, void *dev_id);
 384 static void     ath5k_tasklet_reset(unsigned long data);
 385
 386 static void     ath5k_tasklet_calibrate(unsigned long data);
 387
 388 /*
 389  * Module init/exit functions
 390  */
 391 static int __init
 392 init_ath5k_pci(void)
 393 {
 394         int ret;
 395
 396         ath5k_debug_init();
 397
 398         ret = pci_register_driver(&ath5k_pci_driver);
 399         if (ret) {
 400                 printk(KERN_ERR "ath5k_pci: can't register pci driver\n");
 401                 return ret;
 402         }
 403
 404         return 0;
 405 }
 406
 407 static void __exit
 408 exit_ath5k_pci(void)
 409 {
 410         pci_unregister_driver(&ath5k_pci_driver);
 411
 412         ath5k_debug_finish();
 413 }
 414
 415 module_init(init_ath5k_pci);
 416 module_exit(exit_ath5k_pci);
 417
 418
 419 /********************\
 420 * PCI Initialization *
 421 \********************/
 422
 423 static const char *
 424 ath5k_chip_name(enum ath5k_srev_type type, u_int16_t val)
 425 {
 426         const char *name = "xxxxx";
 427         unsigned int i;
 428
 429         for (i = 0; i < ARRAY_SIZE(srev_names); i++) {
 430                 if (srev_names[i].sr_type != type)
 431                         continue;
 432
 433                 if ((val & 0xf0) == srev_names[i].sr_val)
 434                         name = srev_names[i].sr_name;
 435
 436                 if ((val & 0xff) == srev_names[i].sr_val) {
 437                         name = srev_names[i].sr_name;
 438                         break;
 439                 }
 440         }
 441
 442         return name;
 443 }
 444 static unsigned int ath5k_ioread32(void *hw_priv, u32 reg_offset)
 445 {
 446         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 447         return ath5k_hw_reg_read(ah, reg_offset);
 448 }
 449
 450 static void ath5k_iowrite32(void *hw_priv, u32 val, u32 reg_offset)
 451 {
 452         struct ath5k_hw *ah = (struct ath5k_hw *) hw_priv;
 453         ath5k_hw_reg_write(ah, val, reg_offset);
 454 }
 455
 456 static const struct ath_ops ath5k_common_ops = {
 457         .read = ath5k_ioread32,
 458         .write = ath5k_iowrite32,
 459 };
 460
 461 static int __devinit
 462 ath5k_pci_probe(struct pci_dev *pdev,
 463                 const struct pci_device_id *id)
 464 {
 465         void __iomem *mem;
 466         struct ath5k_softc *sc;
 467         struct ath_common *common;
 468         struct ieee80211_hw *hw;
 469         int ret;
 470         u8 csz;
 471
 472         ret = pci_enable_device(pdev);
 473         if (ret) {
 474                 dev_err(&pdev->dev, "can't enable device\n");
 475                 goto err;
 476         }
 477
 478         /* XXX 32-bit addressing only */
 479         ret = pci_set_dma_mask(pdev, DMA_BIT_MASK(32));
 480         if (ret) {
 481                 dev_err(&pdev->dev, "32-bit DMA not available\n");
 482                 goto err_dis;
 483         }
 484
 485         /*
 486          * Cache line size is used to size and align various
 487          * structures used to communicate with the hardware.
 488          */
 489         pci_read_config_byte(pdev, PCI_CACHE_LINE_SIZE, &csz);
 490         if (csz == 0) {
 491                 /*
 492                  * Linux 2.4.18 (at least) writes the cache line size
 493                  * register as a 16-bit wide register which is wrong.
 494                  * We must have this setup properly for rx buffer
 495                  * DMA to work so force a reasonable value here if it
 496                  * comes up zero.
 497                  */
 498                 csz = L1_CACHE_BYTES >> 2;
 499                 pci_write_config_byte(pdev, PCI_CACHE_LINE_SIZE, csz);
 500         }
 501         /*
 502          * The default setting of latency timer yields poor results,
 503          * set it to the value used by other systems.  It may be worth
 504          * tweaking this setting more.
 505          */
 506         pci_write_config_byte(pdev, PCI_LATENCY_TIMER, 0xa8);
 507
 508         /* Enable bus mastering */
 509         pci_set_master(pdev);
 510
 511         /*
 512          * Disable the RETRY_TIMEOUT register (0x41) to keep
 513          * PCI Tx retries from interfering with C3 CPU state.
 514          */
 515         pci_write_config_byte(pdev, 0x41, 0);
 516
 517         ret = pci_request_region(pdev, 0, "ath5k");
 518         if (ret) {
 519                 dev_err(&pdev->dev, "cannot reserve PCI memory region\n");
 520                 goto err_dis;
 521         }
 522
 523         mem = pci_iomap(pdev, 0, 0);
 524         if (!mem) {
 525                 dev_err(&pdev->dev, "cannot remap PCI memory region\n") ;
 526                 ret = -EIO;
 527                 goto err_reg;
 528         }
 529
 530         /*
 531          * Allocate hw (mac80211 main struct)
 532          * and hw->priv (driver private data)
 533          */
 534         hw = ieee80211_alloc_hw(sizeof(*sc), &ath5k_hw_ops);
 535         if (hw == NULL) {
 536                 dev_err(&pdev->dev, "cannot allocate ieee80211_hw\n");
 537                 ret = -ENOMEM;
 538                 goto err_map;
 539         }
 540
 541         dev_info(&pdev->dev, "registered as '%s'\n", wiphy_name(hw->wiphy));
 542
 543         /* Initialize driver private data */
 544         SET_IEEE80211_DEV(hw, &pdev->dev);
 545         hw->flags = IEEE80211_HW_RX_INCLUDES_FCS |
 546                     IEEE80211_HW_HOST_BROADCAST_PS_BUFFERING |
 547                     IEEE80211_HW_SIGNAL_DBM |
 548                     IEEE80211_HW_NOISE_DBM;
 549
 550         hw->wiphy->interface_modes =
 551                 BIT(NL80211_IFTYPE_AP) |
 552                 BIT(NL80211_IFTYPE_STATION) |
 553                 BIT(NL80211_IFTYPE_ADHOC) |
 554                 BIT(NL80211_IFTYPE_MESH_POINT);
 555
 556         hw->extra_tx_headroom = 2;
 557         hw->channel_change_time = 5000;
 558         sc = hw->priv;
 559         sc->hw = hw;
 560         sc->pdev = pdev;
 561
 562         ath5k_debug_init_device(sc);
 563
 564         /*
 565          * Mark the device as detached to avoid processing
 566          * interrupts until setup is complete.
 567          */
 568         __set_bit(ATH_STAT_INVALID, sc->status);
 569
 570         sc->iobase = mem; /* So we can unmap it on detach */
 571         sc->opmode = NL80211_IFTYPE_STATION;
 572         sc->bintval = 1000;
 573         mutex_init(&sc->lock);
 574         spin_lock_init(&sc->rxbuflock);
 575         spin_lock_init(&sc->txbuflock);
 576         spin_lock_init(&sc->block);
 577
 578         /* Set private data */
 579         pci_set_drvdata(pdev, hw);
 580
 581         /* Setup interrupt handler */
 582         ret = request_irq(pdev->irq, ath5k_intr, IRQF_SHARED, "ath", sc);
 583         if (ret) {
 584                 ATH5K_ERR(sc, "request_irq failed\n");
 585                 goto err_free;
 586         }
 587
 588         /*If we passed the test malloc a ath5k_hw struct*/
 589         sc->ah = kzalloc(sizeof(struct ath5k_hw), GFP_KERNEL);
 590         if (!sc->ah) {
 591                 ret = -ENOMEM;
 592                 ATH5K_ERR(sc, "out of memory\n");
 593                 goto err_irq;
 594         }
 595
 596         sc->ah->ah_sc = sc;
 597         sc->ah->ah_iobase = sc->iobase;
 598         common = ath5k_hw_common(sc->ah);
 599         common->ops = &ath5k_common_ops;
 600         common->ah = sc->ah;
 601         common->hw = hw;
 602         common->cachelsz = csz << 2; /* convert to bytes */
 603
 604         /* Initialize device */
 605         ret = ath5k_hw_attach(sc);
 606         if (ret) {
 607                 goto err_free_ah;
 608         }
 609
 610         /* set up multi-rate retry capabilities */
 611         if (sc->ah->ah_version == AR5K_AR5212) {
 612                 hw->max_rates = 4;
 613                 hw->max_rate_tries = 11;
 614         }
 615
 616         /* Finish private driver data initialization */
 617         ret = ath5k_attach(pdev, hw);
 618         if (ret)
 619                 goto err_ah;
 620
 621         ATH5K_INFO(sc, "Atheros AR%s chip found (MAC: 0x%x, PHY: 0x%x)\n",
 622                         ath5k_chip_name(AR5K_VERSION_MAC, sc->ah->ah_mac_srev),
 623                                         sc->ah->ah_mac_srev,
 624                                         sc->ah->ah_phy_revision);
 625
 626         if (!sc->ah->ah_single_chip) {
 627                 /* Single chip radio (!RF5111) */
 628                 if (sc->ah->ah_radio_5ghz_revision &&
 629                         !sc->ah->ah_radio_2ghz_revision) {
 630                         /* No 5GHz support -> report 2GHz radio */
 631                         if (!test_bit(AR5K_MODE_11A,
 632                                 sc->ah->ah_capabilities.cap_mode)) {
 633                                 ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 634                                         ath5k_chip_name(AR5K_VERSION_RAD,
 635                                                 sc->ah->ah_radio_5ghz_revision),
 636                                                 sc->ah->ah_radio_5ghz_revision);
 637                         /* No 2GHz support (5110 and some
 638                          * 5Ghz only cards) -> report 5Ghz radio */
 639                         } else if (!test_bit(AR5K_MODE_11B,
 640                                 sc->ah->ah_capabilities.cap_mode)) {
 641                                 ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 642                                         ath5k_chip_name(AR5K_VERSION_RAD,
 643                                                 sc->ah->ah_radio_5ghz_revision),
 644                                                 sc->ah->ah_radio_5ghz_revision);
 645                         /* Multiband radio */
 646                         } else {
 647                                 ATH5K_INFO(sc, "RF%s multiband radio found"
 648                                         " (0x%x)\n",
 649                                         ath5k_chip_name(AR5K_VERSION_RAD,
 650                                                 sc->ah->ah_radio_5ghz_revision),
 651                                                 sc->ah->ah_radio_5ghz_revision);
 652                         }
 653                 }
 654                 /* Multi chip radio (RF5111 - RF2111) ->
 655                  * report both 2GHz/5GHz radios */
 656                 else if (sc->ah->ah_radio_5ghz_revision &&
 657                                 sc->ah->ah_radio_2ghz_revision){
 658                         ATH5K_INFO(sc, "RF%s 5GHz radio found (0x%x)\n",
 659                                 ath5k_chip_name(AR5K_VERSION_RAD,
 660                                         sc->ah->ah_radio_5ghz_revision),
 661                                         sc->ah->ah_radio_5ghz_revision);
 662                         ATH5K_INFO(sc, "RF%s 2GHz radio found (0x%x)\n",
 663                                 ath5k_chip_name(AR5K_VERSION_RAD,
 664                                         sc->ah->ah_radio_2ghz_revision),
 665                                         sc->ah->ah_radio_2ghz_revision);
 666                 }
 667         }
 668
 669
 670         /* ready to process interrupts */
 671         __clear_bit(ATH_STAT_INVALID, sc->status);
 672
 673         return 0;
 674 err_ah:
 675         ath5k_hw_detach(sc->ah);
 676 err_irq:
 677         free_irq(pdev->irq, sc);
 678 err_free_ah:
 679         kfree(sc->ah);
 680 err_free:
 681         ieee80211_free_hw(hw);
 682 err_map:
 683         pci_iounmap(pdev, mem);
 684 err_reg:
 685         pci_release_region(pdev, 0);
 686 err_dis:
 687         pci_disable_device(pdev);
 688 err:
 689         return ret;
 690 }
 691
 692 static void __devexit
 693 ath5k_pci_remove(struct pci_dev *pdev)
 694 {
 695         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 696         struct ath5k_softc *sc = hw->priv;
 697
 698         ath5k_debug_finish_device(sc);
 699         ath5k_detach(pdev, hw);
 700         ath5k_hw_detach(sc->ah);
 701         kfree(sc->ah);
 702         free_irq(pdev->irq, sc);
 703         pci_iounmap(pdev, sc->iobase);
 704         pci_release_region(pdev, 0);
 705         pci_disable_device(pdev);
 706         ieee80211_free_hw(hw);
 707 }
 708
 709 #ifdef CONFIG_PM
 710 static int ath5k_pci_suspend(struct device *dev)
 711 {
 712         struct ieee80211_hw *hw = pci_get_drvdata(to_pci_dev(dev));
 713         struct ath5k_softc *sc = hw->priv;
 714
 715         ath5k_led_off(sc);
 716         return 0;
 717 }
 718
 719 static int ath5k_pci_resume(struct device *dev)
 720 {
 721         struct pci_dev *pdev = to_pci_dev(dev);
 722         struct ieee80211_hw *hw = pci_get_drvdata(pdev);
 723         struct ath5k_softc *sc = hw->priv;
 724
 725         /*
 726          * Suspend/Resume resets the PCI configuration space, so we have to
 727          * re-disable the RETRY_TIMEOUT register (0x41) to keep
 728          * PCI Tx retries from interfering with C3 CPU state
 729          */
 730         pci_write_config_byte(pdev, 0x41, 0);
 731
 732         ath5k_led_enable(sc);
 733         return 0;
 734 }
 735 #endif /* CONFIG_PM */
 736
 737
 738 /***********************\
 739 * Driver Initialization *
 740 \***********************/
 741
 742 static int ath5k_reg_notifier(struct wiphy *wiphy, struct regulatory_request *request)
 743 {
 744         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 745         struct ath5k_softc *sc = hw->priv;
 746         struct ath_regulatory *regulatory = ath5k_hw_regulatory(sc->ah);
 747
 748         return ath_reg_notifier_apply(wiphy, request, regulatory);
 749 }
 750
 751 static int
 752 ath5k_attach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 753 {
 754         struct ath5k_softc *sc = hw->priv;
 755         struct ath5k_hw *ah = sc->ah;
 756         struct ath_regulatory *regulatory = ath5k_hw_regulatory(ah);
 757         u8 mac[ETH_ALEN] = {};
 758         int ret;
 759
 760         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "devid 0x%x\n", pdev->device);
 761
 762         /*
 763          * Check if the MAC has multi-rate retry support.
 764          * We do this by trying to setup a fake extended
 765          * descriptor.  MAC's that don't have support will
 766          * return false w/o doing anything.  MAC's that do
 767          * support it will return true w/o doing anything.
 768          */
 769         ret = ah->ah_setup_mrr_tx_desc(ah, NULL, 0, 0, 0, 0, 0, 0);
 770         if (ret < 0)
 771                 goto err;
 772         if (ret > 0)
 773                 __set_bit(ATH_STAT_MRRETRY, sc->status);
 774
 775         /*
 776          * Collect the channel list.  The 802.11 layer
 777          * is resposible for filtering this list based
 778          * on settings like the phy mode and regulatory
 779          * domain restrictions.
 780          */
 781         ret = ath5k_setup_bands(hw);
 782         if (ret) {
 783                 ATH5K_ERR(sc, "can't get channels\n");
 784                 goto err;
 785         }
 786
 787         /* NB: setup here so ath5k_rate_update is happy */
 788         if (test_bit(AR5K_MODE_11A, ah->ah_modes))
 789                 ath5k_setcurmode(sc, AR5K_MODE_11A);
 790         else
 791                 ath5k_setcurmode(sc, AR5K_MODE_11B);
 792
 793         /*
 794          * Allocate tx+rx descriptors and populate the lists.
 795          */
 796         ret = ath5k_desc_alloc(sc, pdev);
 797         if (ret) {
 798                 ATH5K_ERR(sc, "can't allocate descriptors\n");
 799                 goto err;
 800         }
 801
 802         /*
 803          * Allocate hardware transmit queues: one queue for
 804          * beacon frames and one data queue for each QoS
 805          * priority.  Note that hw functions handle reseting
 806          * these queues at the needed time.
 807          */
 808         ret = ath5k_beaconq_setup(ah);
 809         if (ret < 0) {
 810                 ATH5K_ERR(sc, "can't setup a beacon xmit queue\n");
 811                 goto err_desc;
 812         }
 813         sc->bhalq = ret;
 814         sc->cabq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_CAB, 0);
 815         if (IS_ERR(sc->cabq)) {
 816                 ATH5K_ERR(sc, "can't setup cab queue\n");
 817                 ret = PTR_ERR(sc->cabq);
 818                 goto err_bhal;
 819         }
 820
 821         sc->txq = ath5k_txq_setup(sc, AR5K_TX_QUEUE_DATA, AR5K_WME_AC_BK);
 822         if (IS_ERR(sc->txq)) {
 823                 ATH5K_ERR(sc, "can't setup xmit queue\n");
 824                 ret = PTR_ERR(sc->txq);
 825                 goto err_queues;
 826         }
 827
 828         tasklet_init(&sc->rxtq, ath5k_tasklet_rx, (unsigned long)sc);
 829         tasklet_init(&sc->txtq, ath5k_tasklet_tx, (unsigned long)sc);
 830         tasklet_init(&sc->restq, ath5k_tasklet_reset, (unsigned long)sc);
 831         tasklet_init(&sc->calib, ath5k_tasklet_calibrate, (unsigned long)sc);
 832         tasklet_init(&sc->beacontq, ath5k_tasklet_beacon, (unsigned long)sc);
 833         tasklet_init(&sc->ani_tasklet, ath5k_tasklet_ani, (unsigned long)sc);
 834
 835         ret = ath5k_eeprom_read_mac(ah, mac);
 836         if (ret) {
 837                 ATH5K_ERR(sc, "unable to read address from EEPROM: 0x%04x\n",
 838                         sc->pdev->device);
 839                 goto err_queues;
 840         }
 841
 842         SET_IEEE80211_PERM_ADDR(hw, mac);
 843         /* All MAC address bits matter for ACKs */
 844         memcpy(sc->bssidmask, ath_bcast_mac, ETH_ALEN);
 845         ath5k_hw_set_bssid_mask(sc->ah, sc->bssidmask);
 846
 847         regulatory->current_rd = ah->ah_capabilities.cap_eeprom.ee_regdomain;
 848         ret = ath_regd_init(regulatory, hw->wiphy, ath5k_reg_notifier);
 849         if (ret) {
 850                 ATH5K_ERR(sc, "can't initialize regulatory system\n");
 851                 goto err_queues;
 852         }
 853
 854         ret = ieee80211_register_hw(hw);
 855         if (ret) {
 856                 ATH5K_ERR(sc, "can't register ieee80211 hw\n");
 857                 goto err_queues;
 858         }
 859
 860         if (!ath_is_world_regd(regulatory))
 861                 regulatory_hint(hw->wiphy, regulatory->alpha2);
 862
 863         ath5k_init_leds(sc);
 864
 865         return 0;
 866 err_queues:
 867         ath5k_txq_release(sc);
 868 err_bhal:
 869         ath5k_hw_release_tx_queue(ah, sc->bhalq);
 870 err_desc:
 871         ath5k_desc_free(sc, pdev);
 872 err:
 873         return ret;
 874 }
 875
 876 static void
 877 ath5k_detach(struct pci_dev *pdev, struct ieee80211_hw *hw)
 878 {
 879         struct ath5k_softc *sc = hw->priv;
 880
 881         /*
 882          * NB: the order of these is important:
 883          * o call the 802.11 layer before detaching ath5k_hw to
 884          *   insure callbacks into the driver to delete global
 885          *   key cache entries can be handled
 886          * o reclaim the tx queue data structures after calling
 887          *   the 802.11 layer as we'll get called back to reclaim
 888          *   node state and potentially want to use them
 889          * o to cleanup the tx queues the hal is called, so detach
 890          *   it last
 891          * XXX: ??? detach ath5k_hw ???
 892          * Other than that, it's straightforward...
 893          */
 894         ieee80211_unregister_hw(hw);
 895         ath5k_desc_free(sc, pdev);
 896         ath5k_txq_release(sc);
 897         ath5k_hw_release_tx_queue(sc->ah, sc->bhalq);
 898         ath5k_unregister_leds(sc);
 899
 900         /*
 901          * NB: can't reclaim these until after ieee80211_ifdetach
 902          * returns because we'll get called back to reclaim node
 903          * state and potentially want to use them.
 904          */
 905 }
 906
 907
 908
 909
 910 /********************\
 911 * Channel/mode setup *
 912 \********************/
 913
 914 /*
 915  * Convert IEEE channel number to MHz frequency.
 916  */
 917 static inline short
 918 ath5k_ieee2mhz(short chan)
 919 {
 920         if (chan <= 14 || chan >= 27)
 921                 return ieee80211chan2mhz(chan);
 922         else
 923                 return 2212 + chan * 20;
 924 }
 925
 926 /*
 927  * Returns true for the channel numbers used without all_channels modparam.
 928  */
 929 static bool ath5k_is_standard_channel(short chan)
 930 {
 931         return ((chan <= 14) ||
 932                 /* UNII 1,2 */
 933                 ((chan & 3) == 0 && chan >= 36 && chan <= 64) ||
 934                 /* midband */
 935                 ((chan & 3) == 0 && chan >= 100 && chan <= 140) ||
 936                 /* UNII-3 */
 937                 ((chan & 3) == 1 && chan >= 149 && chan <= 165));
 938 }
 939
 940 static unsigned int
 941 ath5k_copy_channels(struct ath5k_hw *ah,
 942                 struct ieee80211_channel *channels,
 943                 unsigned int mode,
 944                 unsigned int max)
 945 {
 946         unsigned int i, count, size, chfreq, freq, ch;
 947
 948         if (!test_bit(mode, ah->ah_modes))
 949                 return 0;
 950
 951         switch (mode) {
 952         case AR5K_MODE_11A:
 953         case AR5K_MODE_11A_TURBO:
 954                 /* 1..220, but 2GHz frequencies are filtered by check_channel */
 955                 size = 220 ;
 956                 chfreq = CHANNEL_5GHZ;
 957                 break;
 958         case AR5K_MODE_11B:
 959         case AR5K_MODE_11G:
 960         case AR5K_MODE_11G_TURBO:
 961                 size = 26;
 962                 chfreq = CHANNEL_2GHZ;
 963                 break;
 964         default:
 965                 ATH5K_WARN(ah->ah_sc, "bad mode, not copying channels\n");
 966                 return 0;
 967         }
 968
 969         for (i = 0, count = 0; i < size && max > 0; i++) {
 970                 ch = i + 1 ;
 971                 freq = ath5k_ieee2mhz(ch);
 972
 973                 /* Check if channel is supported by the chipset */
 974                 if (!ath5k_channel_ok(ah, freq, chfreq))
 975                         continue;
 976
 977                 if (!modparam_all_channels && !ath5k_is_standard_channel(ch))
 978                         continue;
 979
 980                 /* Write channel info and increment counter */
 981                 channels[count].center_freq = freq;
 982                 channels[count].band = (chfreq == CHANNEL_2GHZ) ?
 983                         IEEE80211_BAND_2GHZ : IEEE80211_BAND_5GHZ;
 984                 switch (mode) {
 985                 case AR5K_MODE_11A:
 986                 case AR5K_MODE_11G:
 987                         channels[count].hw_value = chfreq | CHANNEL_OFDM;
 988                         break;
 989                 case AR5K_MODE_11A_TURBO:
 990                 case AR5K_MODE_11G_TURBO:
 991                         channels[count].hw_value = chfreq |
 992                                 CHANNEL_OFDM | CHANNEL_TURBO;
 993                         break;
 994                 case AR5K_MODE_11B:
 995                         channels[count].hw_value = CHANNEL_B;
 996                 }
 997
 998                 count++;
 999                 max--;
1000         }
1001
1002         return count;
1003 }
1004
1005 static void
1006 ath5k_setup_rate_idx(struct ath5k_softc *sc, struct ieee80211_supported_band *b)
1007 {
1008         u8 i;
1009
1010         for (i = 0; i < AR5K_MAX_RATES; i++)
1011                 sc->rate_idx[b->band][i] = -1;
1012
1013         for (i = 0; i < b->n_bitrates; i++) {
1014                 sc->rate_idx[b->band][b->bitrates[i].hw_value] = i;
1015                 if (b->bitrates[i].hw_value_short)
1016                         sc->rate_idx[b->band][b->bitrates[i].hw_value_short] = i;
1017         }
1018 }
1019
1020 static int
1021 ath5k_setup_bands(struct ieee80211_hw *hw)
1022 {
1023         struct ath5k_softc *sc = hw->priv;
1024         struct ath5k_hw *ah = sc->ah;
1025         struct ieee80211_supported_band *sband;
1026         int max_c, count_c = 0;
1027         int i;
1028
1029         BUILD_BUG_ON(ARRAY_SIZE(sc->sbands) < IEEE80211_NUM_BANDS);
1030         max_c = ARRAY_SIZE(sc->channels);
1031
1032         /* 2GHz band */
1033         sband = &sc->sbands[IEEE80211_BAND_2GHZ];
1034         sband->band = IEEE80211_BAND_2GHZ;
1035         sband->bitrates = &sc->rates[IEEE80211_BAND_2GHZ][0];
1036
1037         if (test_bit(AR5K_MODE_11G, sc->ah->ah_capabilities.cap_mode)) {
1038                 /* G mode */
1039                 memcpy(sband->bitrates, &ath5k_rates[0],
1040                        sizeof(struct ieee80211_rate) * 12);
1041                 sband->n_bitrates = 12;
1042
1043                 sband->channels = sc->channels;
1044                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1045                                         AR5K_MODE_11G, max_c);
1046
1047                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1048                 count_c = sband->n_channels;
1049                 max_c -= count_c;
1050         } else if (test_bit(AR5K_MODE_11B, sc->ah->ah_capabilities.cap_mode)) {
1051                 /* B mode */
1052                 memcpy(sband->bitrates, &ath5k_rates[0],
1053                        sizeof(struct ieee80211_rate) * 4);
1054                 sband->n_bitrates = 4;
1055
1056                 /* 5211 only supports B rates and uses 4bit rate codes
1057                  * (e.g normally we have 0x1B for 1M, but on 5211 we have 0x0B)
1058                  * fix them up here:
1059                  */
1060                 if (ah->ah_version == AR5K_AR5211) {
1061                         for (i = 0; i < 4; i++) {
1062                                 sband->bitrates[i].hw_value =
1063                                         sband->bitrates[i].hw_value & 0xF;
1064                                 sband->bitrates[i].hw_value_short =
1065                                         sband->bitrates[i].hw_value_short & 0xF;
1066                         }
1067                 }
1068
1069                 sband->channels = sc->channels;
1070                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1071                                         AR5K_MODE_11B, max_c);
1072
1073                 hw->wiphy->bands[IEEE80211_BAND_2GHZ] = sband;
1074                 count_c = sband->n_channels;
1075                 max_c -= count_c;
1076         }
1077         ath5k_setup_rate_idx(sc, sband);
1078
1079         /* 5GHz band, A mode */
1080         if (test_bit(AR5K_MODE_11A, sc->ah->ah_capabilities.cap_mode)) {
1081                 sband = &sc->sbands[IEEE80211_BAND_5GHZ];
1082                 sband->band = IEEE80211_BAND_5GHZ;
1083                 sband->bitrates = &sc->rates[IEEE80211_BAND_5GHZ][0];
1084
1085                 memcpy(sband->bitrates, &ath5k_rates[4],
1086                        sizeof(struct ieee80211_rate) * 8);
1087                 sband->n_bitrates = 8;
1088
1089                 sband->channels = &sc->channels[count_c];
1090                 sband->n_channels = ath5k_copy_channels(ah, sband->channels,
1091                                         AR5K_MODE_11A, max_c);
1092
1093                 hw->wiphy->bands[IEEE80211_BAND_5GHZ] = sband;
1094         }
1095         ath5k_setup_rate_idx(sc, sband);
1096
1097         ath5k_debug_dump_bands(sc);
1098
1099         return 0;
1100 }
1101
1102 /*
1103  * Set/change channels. We always reset the chip.
1104  * To accomplish this we must first cleanup any pending DMA,
1105  * then restart stuff after a la  ath5k_init.
1106  *
1107  * Called with sc->lock.
1108  */
1109 static int
1110 ath5k_chan_set(struct ath5k_softc *sc, struct ieee80211_channel *chan)
1111 {
1112         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "(%u MHz) -> (%u MHz)\n",
1113                 sc->curchan->center_freq, chan->center_freq);
1114
1115         /*
1116          * To switch channels clear any pending DMA operations;
1117          * wait long enough for the RX fifo to drain, reset the
1118          * hardware at the new frequency, and then re-enable
1119          * the relevant bits of the h/w.
1120          */
1121         return ath5k_reset(sc, chan);
1122 }
1123
1124 static void
1125 ath5k_setcurmode(struct ath5k_softc *sc, unsigned int mode)
1126 {
1127         sc->curmode = mode;
1128
1129         if (mode == AR5K_MODE_11A) {
1130                 sc->curband = &sc->sbands[IEEE80211_BAND_5GHZ];
1131         } else {
1132                 sc->curband = &sc->sbands[IEEE80211_BAND_2GHZ];
1133         }
1134 }
1135
1136 static void
1137 ath5k_mode_setup(struct ath5k_softc *sc)
1138 {
1139         struct ath5k_hw *ah = sc->ah;
1140         u32 rfilt;
1141
1142         /* configure rx filter */
1143         rfilt = sc->filter_flags;
1144         ath5k_hw_set_rx_filter(ah, rfilt);
1145
1146         if (ath5k_hw_hasbssidmask(ah))
1147                 ath5k_hw_set_bssid_mask(ah, sc->bssidmask);
1148
1149         /* configure operational mode */
1150         ath5k_hw_set_opmode(ah, sc->opmode);
1151
1152         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "mode setup opmode %d\n", sc->opmode);
1153         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "RX filter 0x%x\n", rfilt);
1154 }
1155
1156 static inline int
1157 ath5k_hw_to_driver_rix(struct ath5k_softc *sc, int hw_rix)
1158 {
1159         int rix;
1160
1161         /* return base rate on errors */
1162         if (WARN(hw_rix < 0 || hw_rix >= AR5K_MAX_RATES,
1163                         "hw_rix out of bounds: %x\n", hw_rix))
1164                 return 0;
1165
1166         rix = sc->rate_idx[sc->curband->band][hw_rix];
1167         if (WARN(rix < 0, "invalid hw_rix: %x\n", hw_rix))
1168                 rix = 0;
1169
1170         return rix;
1171 }
1172
1173 /***************\
1174 * Buffers setup *
1175 \***************/
1176
1177 static
1178 struct sk_buff *ath5k_rx_skb_alloc(struct ath5k_softc *sc, dma_addr_t *skb_addr)
1179 {
1180         struct ath_common *common = ath5k_hw_common(sc->ah);
1181         struct sk_buff *skb;
1182
1183         /*
1184          * Allocate buffer with headroom_needed space for the
1185          * fake physical layer header at the start.
1186          */
1187         skb = ath_rxbuf_alloc(common,
1188                               common->rx_bufsize,
1189                               GFP_ATOMIC);
1190
1191         if (!skb) {
1192                 ATH5K_ERR(sc, "can't alloc skbuff of size %u\n",
1193                                 common->rx_bufsize);
1194                 return NULL;
1195         }
1196
1197         *skb_addr = pci_map_single(sc->pdev,
1198                                    skb->data, common->rx_bufsize,
1199                                    PCI_DMA_FROMDEVICE);
1200         if (unlikely(pci_dma_mapping_error(sc->pdev, *skb_addr))) {
1201                 ATH5K_ERR(sc, "%s: DMA mapping failed\n", __func__);
1202                 dev_kfree_skb(skb);
1203                 return NULL;
1204         }
1205         return skb;
1206 }
1207
1208 static int
1209 ath5k_rxbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
1210 {
1211         struct ath5k_hw *ah = sc->ah;
1212         struct sk_buff *skb = bf->skb;
1213         struct ath5k_desc *ds;
1214
1215         if (!skb) {
1216                 skb = ath5k_rx_skb_alloc(sc, &bf->skbaddr);
1217                 if (!skb)
1218                         return -ENOMEM;
1219                 bf->skb = skb;
1220         }
1221
1222         /*
1223          * Setup descriptors.  For receive we always terminate
1224          * the descriptor list with a self-linked entry so we'll
1225          * not get overrun under high load (as can happen with a
1226          * 5212 when ANI processing enables PHY error frames).
1227          *
1228          * To insure the last descriptor is self-linked we create
1229          * each descriptor as self-linked and add it to the end.  As
1230          * each additional descriptor is added the previous self-linked
1231          * entry is ``fixed'' naturally.  This should be safe even
1232          * if DMA is happening.  When processing RX interrupts we
1233          * never remove/process the last, self-linked, entry on the
1234          * descriptor list.  This insures the hardware always has
1235          * someplace to write a new frame.
1236          */
1237         ds = bf->desc;
1238         ds->ds_link = bf->daddr;        /* link to self */
1239         ds->ds_data = bf->skbaddr;
1240         ah->ah_setup_rx_desc(ah, ds,
1241                 skb_tailroom(skb),      /* buffer size */
1242                 0);
1243
1244         if (sc->rxlink != NULL)
1245                 *sc->rxlink = bf->daddr;
1246         sc->rxlink = &ds->ds_link;
1247         return 0;
1248 }
1249
1250 static enum ath5k_pkt_type get_hw_packet_type(struct sk_buff *skb)
1251 {
1252         struct ieee80211_hdr *hdr;
1253         enum ath5k_pkt_type htype;
1254         __le16 fc;
1255
1256         hdr = (struct ieee80211_hdr *)skb->data;
1257         fc = hdr->frame_control;
1258
1259         if (ieee80211_is_beacon(fc))
1260                 htype = AR5K_PKT_TYPE_BEACON;
1261         else if (ieee80211_is_probe_resp(fc))
1262                 htype = AR5K_PKT_TYPE_PROBE_RESP;
1263         else if (ieee80211_is_atim(fc))
1264                 htype = AR5K_PKT_TYPE_ATIM;
1265         else if (ieee80211_is_pspoll(fc))
1266                 htype = AR5K_PKT_TYPE_PSPOLL;
1267         else
1268                 htype = AR5K_PKT_TYPE_NORMAL;
1269
1270         return htype;
1271 }
1272
1273 static int
1274 ath5k_txbuf_setup(struct ath5k_softc *sc, struct ath5k_buf *bf,
1275                   struct ath5k_txq *txq, int padsize)
1276 {
1277         struct ath5k_hw *ah = sc->ah;
1278         struct ath5k_desc *ds = bf->desc;
1279         struct sk_buff *skb = bf->skb;
1280         struct ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
1281         unsigned int pktlen, flags, keyidx = AR5K_TXKEYIX_INVALID;
1282         struct ieee80211_rate *rate;
1283         unsigned int mrr_rate[3], mrr_tries[3];
1284         int i, ret;
1285         u16 hw_rate;
1286         u16 cts_rate = 0;
1287         u16 duration = 0;
1288         u8 rc_flags;
1289
1290         flags = AR5K_TXDESC_INTREQ | AR5K_TXDESC_CLRDMASK;
1291
1292         /* XXX endianness */
1293         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
1294                         PCI_DMA_TODEVICE);
1295
1296         rate = ieee80211_get_tx_rate(sc->hw, info);
1297
1298         if (info->flags & IEEE80211_TX_CTL_NO_ACK)
1299                 flags |= AR5K_TXDESC_NOACK;
1300
1301         rc_flags = info->control.rates[0].flags;
1302         hw_rate = (rc_flags & IEEE80211_TX_RC_USE_SHORT_PREAMBLE) ?
1303                 rate->hw_value_short : rate->hw_value;
1304
1305         pktlen = skb->len;
1306
1307         /* FIXME: If we are in g mode and rate is a CCK rate
1308          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
1309          * from tx power (value is in dB units already) */
1310         if (info->control.hw_key) {
1311                 keyidx = info->control.hw_key->hw_key_idx;
1312                 pktlen += info->control.hw_key->icv_len;
1313         }
1314         if (rc_flags & IEEE80211_TX_RC_USE_RTS_CTS) {
1315                 flags |= AR5K_TXDESC_RTSENA;
1316                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1317                 duration = le16_to_cpu(ieee80211_rts_duration(sc->hw,
1318                         sc->vif, pktlen, info));
1319         }
1320         if (rc_flags & IEEE80211_TX_RC_USE_CTS_PROTECT) {
1321                 flags |= AR5K_TXDESC_CTSENA;
1322                 cts_rate = ieee80211_get_rts_cts_rate(sc->hw, info)->hw_value;
1323                 duration = le16_to_cpu(ieee80211_ctstoself_duration(sc->hw,
1324                         sc->vif, pktlen, info));
1325         }
1326         ret = ah->ah_setup_tx_desc(ah, ds, pktlen,
1327                 ieee80211_get_hdrlen_from_skb(skb), padsize,
1328                 get_hw_packet_type(skb),
1329                 (sc->power_level * 2),
1330                 hw_rate,
1331                 info->control.rates[0].count, keyidx, ah->ah_tx_ant, flags,
1332                 cts_rate, duration);
1333         if (ret)
1334                 goto err_unmap;
1335
1336         memset(mrr_rate, 0, sizeof(mrr_rate));
1337         memset(mrr_tries, 0, sizeof(mrr_tries));
1338         for (i = 0; i < 3; i++) {
1339                 rate = ieee80211_get_alt_retry_rate(sc->hw, info, i);
1340                 if (!rate)
1341                         break;
1342
1343                 mrr_rate[i] = rate->hw_value;
1344                 mrr_tries[i] = info->control.rates[i + 1].count;
1345         }
1346
1347         ah->ah_setup_mrr_tx_desc(ah, ds,
1348                 mrr_rate[0], mrr_tries[0],
1349                 mrr_rate[1], mrr_tries[1],
1350                 mrr_rate[2], mrr_tries[2]);
1351
1352         ds->ds_link = 0;
1353         ds->ds_data = bf->skbaddr;
1354
1355         spin_lock_bh(&txq->lock);
1356         list_add_tail(&bf->list, &txq->q);
1357         if (txq->link == NULL) /* is this first packet? */
1358                 ath5k_hw_set_txdp(ah, txq->qnum, bf->daddr);
1359         else /* no, so only link it */
1360                 *txq->link = bf->daddr;
1361
1362         txq->link = &ds->ds_link;
1363         ath5k_hw_start_tx_dma(ah, txq->qnum);
1364         mmiowb();
1365         spin_unlock_bh(&txq->lock);
1366
1367         return 0;
1368 err_unmap:
1369         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
1370         return ret;
1371 }
1372
1373 /*******************\
1374 * Descriptors setup *
1375 \*******************/
1376
1377 static int
1378 ath5k_desc_alloc(struct ath5k_softc *sc, struct pci_dev *pdev)
1379 {
1380         struct ath5k_desc *ds;
1381         struct ath5k_buf *bf;
1382         dma_addr_t da;
1383         unsigned int i;
1384         int ret;
1385
1386         /* allocate descriptors */
1387         sc->desc_len = sizeof(struct ath5k_desc) *
1388                         (ATH_TXBUF + ATH_RXBUF + ATH_BCBUF + 1);
1389         sc->desc = pci_alloc_consistent(pdev, sc->desc_len, &sc->desc_daddr);
1390         if (sc->desc == NULL) {
1391                 ATH5K_ERR(sc, "can't allocate descriptors\n");
1392                 ret = -ENOMEM;
1393                 goto err;
1394         }
1395         ds = sc->desc;
1396         da = sc->desc_daddr;
1397         ATH5K_DBG(sc, ATH5K_DEBUG_ANY, "DMA map: %p (%zu) -> %llx\n",
1398                 ds, sc->desc_len, (unsigned long long)sc->desc_daddr);
1399
1400         bf = kcalloc(1 + ATH_TXBUF + ATH_RXBUF + ATH_BCBUF,
1401                         sizeof(struct ath5k_buf), GFP_KERNEL);
1402         if (bf == NULL) {
1403                 ATH5K_ERR(sc, "can't allocate bufptr\n");
1404                 ret = -ENOMEM;
1405                 goto err_free;
1406         }
1407         sc->bufptr = bf;
1408
1409         INIT_LIST_HEAD(&sc->rxbuf);
1410         for (i = 0; i < ATH_RXBUF; i++, bf++, ds++, da += sizeof(*ds)) {
1411                 bf->desc = ds;
1412                 bf->daddr = da;
1413                 list_add_tail(&bf->list, &sc->rxbuf);
1414         }
1415
1416         INIT_LIST_HEAD(&sc->txbuf);
1417         sc->txbuf_len = ATH_TXBUF;
1418         for (i = 0; i < ATH_TXBUF; i++, bf++, ds++,
1419                         da += sizeof(*ds)) {
1420                 bf->desc = ds;
1421                 bf->daddr = da;
1422                 list_add_tail(&bf->list, &sc->txbuf);
1423         }
1424
1425         /* beacon buffer */
1426         bf->desc = ds;
1427         bf->daddr = da;
1428         sc->bbuf = bf;
1429
1430         return 0;
1431 err_free:
1432         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1433 err:
1434         sc->desc = NULL;
1435         return ret;
1436 }
1437
1438 static void
1439 ath5k_desc_free(struct ath5k_softc *sc, struct pci_dev *pdev)
1440 {
1441         struct ath5k_buf *bf;
1442
1443         ath5k_txbuf_free(sc, sc->bbuf);
1444         list_for_each_entry(bf, &sc->txbuf, list)
1445                 ath5k_txbuf_free(sc, bf);
1446         list_for_each_entry(bf, &sc->rxbuf, list)
1447                 ath5k_rxbuf_free(sc, bf);
1448
1449         /* Free memory associated with all descriptors */
1450         pci_free_consistent(pdev, sc->desc_len, sc->desc, sc->desc_daddr);
1451
1452         kfree(sc->bufptr);
1453         sc->bufptr = NULL;
1454 }
1455
1456
1457
1458
1459
1460 /**************\
1461 * Queues setup *
1462 \**************/
1463
1464 static struct ath5k_txq *
1465 ath5k_txq_setup(struct ath5k_softc *sc,
1466                 int qtype, int subtype)
1467 {
1468         struct ath5k_hw *ah = sc->ah;
1469         struct ath5k_txq *txq;
1470         struct ath5k_txq_info qi = {
1471                 .tqi_subtype = subtype,
1472                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1473                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1474                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT
1475         };
1476         int qnum;
1477
1478         /*
1479          * Enable interrupts only for EOL and DESC conditions.
1480          * We mark tx descriptors to receive a DESC interrupt
1481          * when a tx queue gets deep; otherwise waiting for the
1482          * EOL to reap descriptors.  Note that this is done to
1483          * reduce interrupt load and this only defers reaping
1484          * descriptors, never transmitting frames.  Aside from
1485          * reducing interrupts this also permits more concurrency.
1486          * The only potential downside is if the tx queue backs
1487          * up in which case the top half of the kernel may backup
1488          * due to a lack of tx descriptors.
1489          */
1490         qi.tqi_flags = AR5K_TXQ_FLAG_TXEOLINT_ENABLE |
1491                                 AR5K_TXQ_FLAG_TXDESCINT_ENABLE;
1492         qnum = ath5k_hw_setup_tx_queue(ah, qtype, &qi);
1493         if (qnum < 0) {
1494                 /*
1495                  * NB: don't print a message, this happens
1496                  * normally on parts with too few tx queues
1497                  */
1498                 return ERR_PTR(qnum);
1499         }
1500         if (qnum >= ARRAY_SIZE(sc->txqs)) {
1501                 ATH5K_ERR(sc, "hw qnum %u out of range, max %tu!\n",
1502                         qnum, ARRAY_SIZE(sc->txqs));
1503                 ath5k_hw_release_tx_queue(ah, qnum);
1504                 return ERR_PTR(-EINVAL);
1505         }
1506         txq = &sc->txqs[qnum];
1507         if (!txq->setup) {
1508                 txq->qnum = qnum;
1509                 txq->link = NULL;
1510                 INIT_LIST_HEAD(&txq->q);
1511                 spin_lock_init(&txq->lock);
1512                 txq->setup = true;
1513         }
1514         return &sc->txqs[qnum];
1515 }
1516
1517 static int
1518 ath5k_beaconq_setup(struct ath5k_hw *ah)
1519 {
1520         struct ath5k_txq_info qi = {
1521                 .tqi_aifs = AR5K_TXQ_USEDEFAULT,
1522                 .tqi_cw_min = AR5K_TXQ_USEDEFAULT,
1523                 .tqi_cw_max = AR5K_TXQ_USEDEFAULT,
1524                 /* NB: for dynamic turbo, don't enable any other interrupts */
1525                 .tqi_flags = AR5K_TXQ_FLAG_TXDESCINT_ENABLE
1526         };
1527
1528         return ath5k_hw_setup_tx_queue(ah, AR5K_TX_QUEUE_BEACON, &qi);
1529 }
1530
1531 static int
1532 ath5k_beaconq_config(struct ath5k_softc *sc)
1533 {
1534         struct ath5k_hw *ah = sc->ah;
1535         struct ath5k_txq_info qi;
1536         int ret;
1537
1538         ret = ath5k_hw_get_tx_queueprops(ah, sc->bhalq, &qi);
1539         if (ret)
1540                 goto err;
1541
1542         if (sc->opmode == NL80211_IFTYPE_AP ||
1543                 sc->opmode == NL80211_IFTYPE_MESH_POINT) {
1544                 /*
1545                  * Always burst out beacon and CAB traffic
1546                  * (aifs = cwmin = cwmax = 0)
1547                  */
1548                 qi.tqi_aifs = 0;
1549                 qi.tqi_cw_min = 0;
1550                 qi.tqi_cw_max = 0;
1551         } else if (sc->opmode == NL80211_IFTYPE_ADHOC) {
1552                 /*
1553                  * Adhoc mode; backoff between 0 and (2 * cw_min).
1554                  */
1555                 qi.tqi_aifs = 0;
1556                 qi.tqi_cw_min = 0;
1557                 qi.tqi_cw_max = 2 * ah->ah_cw_min;
1558         }
1559
1560         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
1561                 "beacon queueprops tqi_aifs:%d tqi_cw_min:%d tqi_cw_max:%d\n",
1562                 qi.tqi_aifs, qi.tqi_cw_min, qi.tqi_cw_max);
1563
1564         ret = ath5k_hw_set_tx_queueprops(ah, sc->bhalq, &qi);
1565         if (ret) {
1566                 ATH5K_ERR(sc, "%s: unable to update parameters for beacon "
1567                         "hardware queue!\n", __func__);
1568                 goto err;
1569         }
1570         ret = ath5k_hw_reset_tx_queue(ah, sc->bhalq); /* push to h/w */
1571         if (ret)
1572                 goto err;
1573
1574         /* reconfigure cabq with ready time to 80% of beacon_interval */
1575         ret = ath5k_hw_get_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1576         if (ret)
1577                 goto err;
1578
1579         qi.tqi_ready_time = (sc->bintval * 80) / 100;
1580         ret = ath5k_hw_set_tx_queueprops(ah, AR5K_TX_QUEUE_ID_CAB, &qi);
1581         if (ret)
1582                 goto err;
1583
1584         ret = ath5k_hw_reset_tx_queue(ah, AR5K_TX_QUEUE_ID_CAB);
1585 err:
1586         return ret;
1587 }
1588
1589 static void
1590 ath5k_txq_drainq(struct ath5k_softc *sc, struct ath5k_txq *txq)
1591 {
1592         struct ath5k_buf *bf, *bf0;
1593
1594         /*
1595          * NB: this assumes output has been stopped and
1596          *     we do not need to block ath5k_tx_tasklet
1597          */
1598         spin_lock_bh(&txq->lock);
1599         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
1600                 ath5k_debug_printtxbuf(sc, bf);
1601
1602                 ath5k_txbuf_free(sc, bf);
1603
1604                 spin_lock_bh(&sc->txbuflock);
1605                 list_move_tail(&bf->list, &sc->txbuf);
1606                 sc->txbuf_len++;
1607                 spin_unlock_bh(&sc->txbuflock);
1608         }
1609         txq->link = NULL;
1610         spin_unlock_bh(&txq->lock);
1611 }
1612
1613 /*
1614  * Drain the transmit queues and reclaim resources.
1615  */
1616 static void
1617 ath5k_txq_cleanup(struct ath5k_softc *sc)
1618 {
1619         struct ath5k_hw *ah = sc->ah;
1620         unsigned int i;
1621
1622         /* XXX return value */
1623         if (likely(!test_bit(ATH_STAT_INVALID, sc->status))) {
1624                 /* don't touch the hardware if marked invalid */
1625                 ath5k_hw_stop_tx_dma(ah, sc->bhalq);
1626                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "beacon queue %x\n",
1627                         ath5k_hw_get_txdp(ah, sc->bhalq));
1628                 for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1629                         if (sc->txqs[i].setup) {
1630                                 ath5k_hw_stop_tx_dma(ah, sc->txqs[i].qnum);
1631                                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "txq [%u] %x, "
1632                                         "link %p\n",
1633                                         sc->txqs[i].qnum,
1634                                         ath5k_hw_get_txdp(ah,
1635                                                         sc->txqs[i].qnum),
1636                                         sc->txqs[i].link);
1637                         }
1638         }
1639
1640         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++)
1641                 if (sc->txqs[i].setup)
1642                         ath5k_txq_drainq(sc, &sc->txqs[i]);
1643 }
1644
1645 static void
1646 ath5k_txq_release(struct ath5k_softc *sc)
1647 {
1648         struct ath5k_txq *txq = sc->txqs;
1649         unsigned int i;
1650
1651         for (i = 0; i < ARRAY_SIZE(sc->txqs); i++, txq++)
1652                 if (txq->setup) {
1653                         ath5k_hw_release_tx_queue(sc->ah, txq->qnum);
1654                         txq->setup = false;
1655                 }
1656 }
1657
1658
1659
1660
1661 /*************\
1662 * RX Handling *
1663 \*************/
1664
1665 /*
1666  * Enable the receive h/w following a reset.
1667  */
1668 static int
1669 ath5k_rx_start(struct ath5k_softc *sc)
1670 {
1671         struct ath5k_hw *ah = sc->ah;
1672         struct ath_common *common = ath5k_hw_common(ah);
1673         struct ath5k_buf *bf;
1674         int ret;
1675
1676         common->rx_bufsize = roundup(IEEE80211_MAX_LEN, common->cachelsz);
1677
1678         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "cachelsz %u rx_bufsize %u\n",
1679                   common->cachelsz, common->rx_bufsize);
1680
1681         spin_lock_bh(&sc->rxbuflock);
1682         sc->rxlink = NULL;
1683         list_for_each_entry(bf, &sc->rxbuf, list) {
1684                 ret = ath5k_rxbuf_setup(sc, bf);
1685                 if (ret != 0) {
1686                         spin_unlock_bh(&sc->rxbuflock);
1687                         goto err;
1688                 }
1689         }
1690         bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1691         ath5k_hw_set_rxdp(ah, bf->daddr);
1692         spin_unlock_bh(&sc->rxbuflock);
1693
1694         ath5k_hw_start_rx_dma(ah);      /* enable recv descriptors */
1695         ath5k_mode_setup(sc);           /* set filters, etc. */
1696         ath5k_hw_start_rx_pcu(ah);      /* re-enable PCU/DMA engine */
1697
1698         return 0;
1699 err:
1700         return ret;
1701 }
1702
1703 /*
1704  * Disable the receive h/w in preparation for a reset.
1705  */
1706 static void
1707 ath5k_rx_stop(struct ath5k_softc *sc)
1708 {
1709         struct ath5k_hw *ah = sc->ah;
1710
1711         ath5k_hw_stop_rx_pcu(ah);       /* disable PCU */
1712         ath5k_hw_set_rx_filter(ah, 0);  /* clear recv filter */
1713         ath5k_hw_stop_rx_dma(ah);       /* disable DMA engine */
1714
1715         ath5k_debug_printrxbuffs(sc, ah);
1716
1717         sc->rxlink = NULL;              /* just in case */
1718 }
1719
1720 static unsigned int
1721 ath5k_rx_decrypted(struct ath5k_softc *sc, struct ath5k_desc *ds,
1722                 struct sk_buff *skb, struct ath5k_rx_status *rs)
1723 {
1724         struct ath5k_hw *ah = sc->ah;
1725         struct ath_common *common = ath5k_hw_common(ah);
1726         struct ieee80211_hdr *hdr = (void *)skb->data;
1727         unsigned int keyix, hlen;
1728
1729         if (!(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1730                         rs->rs_keyix != AR5K_RXKEYIX_INVALID)
1731                 return RX_FLAG_DECRYPTED;
1732
1733         /* Apparently when a default key is used to decrypt the packet
1734            the hw does not set the index used to decrypt.  In such cases
1735            get the index from the packet. */
1736         hlen = ieee80211_hdrlen(hdr->frame_control);
1737         if (ieee80211_has_protected(hdr->frame_control) &&
1738             !(rs->rs_status & AR5K_RXERR_DECRYPT) &&
1739             skb->len >= hlen + 4) {
1740                 keyix = skb->data[hlen + 3] >> 6;
1741
1742                 if (test_bit(keyix, common->keymap))
1743                         return RX_FLAG_DECRYPTED;
1744         }
1745
1746         return 0;
1747 }
1748
1749
1750 static void
1751 ath5k_check_ibss_tsf(struct ath5k_softc *sc, struct sk_buff *skb,
1752                      struct ieee80211_rx_status *rxs)
1753 {
1754         struct ath_common *common = ath5k_hw_common(sc->ah);
1755         u64 tsf, bc_tstamp;
1756         u32 hw_tu;
1757         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1758
1759         if (ieee80211_is_beacon(mgmt->frame_control) &&
1760             le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS &&
1761             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) == 0) {
1762                 /*
1763                  * Received an IBSS beacon with the same BSSID. Hardware *must*
1764                  * have updated the local TSF. We have to work around various
1765                  * hardware bugs, though...
1766                  */
1767                 tsf = ath5k_hw_get_tsf64(sc->ah);
1768                 bc_tstamp = le64_to_cpu(mgmt->u.beacon.timestamp);
1769                 hw_tu = TSF_TO_TU(tsf);
1770
1771                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1772                         "beacon %llx mactime %llx (diff %lld) tsf now %llx\n",
1773                         (unsigned long long)bc_tstamp,
1774                         (unsigned long long)rxs->mactime,
1775                         (unsigned long long)(rxs->mactime - bc_tstamp),
1776                         (unsigned long long)tsf);
1777
1778                 /*
1779                  * Sometimes the HW will give us a wrong tstamp in the rx
1780                  * status, causing the timestamp extension to go wrong.
1781                  * (This seems to happen especially with beacon frames bigger
1782                  * than 78 byte (incl. FCS))
1783                  * But we know that the receive timestamp must be later than the
1784                  * timestamp of the beacon since HW must have synced to that.
1785                  *
1786                  * NOTE: here we assume mactime to be after the frame was
1787                  * received, not like mac80211 which defines it at the start.
1788                  */
1789                 if (bc_tstamp > rxs->mactime) {
1790                         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
1791                                 "fixing mactime from %llx to %llx\n",
1792                                 (unsigned long long)rxs->mactime,
1793                                 (unsigned long long)tsf);
1794                         rxs->mactime = tsf;
1795                 }
1796
1797                 /*
1798                  * Local TSF might have moved higher than our beacon timers,
1799                  * in that case we have to update them to continue sending
1800                  * beacons. This also takes care of synchronizing beacon sending
1801                  * times with other stations.
1802                  */
1803                 if (hw_tu >= sc->nexttbtt)
1804                         ath5k_beacon_update_timers(sc, bc_tstamp);
1805         }
1806 }
1807
1808 static void
1809 ath5k_update_beacon_rssi(struct ath5k_softc *sc, struct sk_buff *skb, int rssi)
1810 {
1811         struct ieee80211_mgmt *mgmt = (struct ieee80211_mgmt *)skb->data;
1812         struct ath5k_hw *ah = sc->ah;
1813         struct ath_common *common = ath5k_hw_common(ah);
1814
1815         /* only beacons from our BSSID */
1816         if (!ieee80211_is_beacon(mgmt->frame_control) ||
1817             memcmp(mgmt->bssid, common->curbssid, ETH_ALEN) != 0)
1818                 return;
1819
1820         ah->ah_beacon_rssi_avg = ath5k_moving_average(ah->ah_beacon_rssi_avg,
1821                                                       rssi);
1822
1823         /* in IBSS mode we should keep RSSI statistics per neighbour */
1824         /* le16_to_cpu(mgmt->u.beacon.capab_info) & WLAN_CAPABILITY_IBSS */
1825 }
1826
1827 /*
1828  * Compute padding position. skb must contains an IEEE 802.11 frame
1829  */
1830 static int ath5k_common_padpos(struct sk_buff *skb)
1831 {
1832         struct ieee80211_hdr * hdr = (struct ieee80211_hdr *)skb->data;
1833         __le16 frame_control = hdr->frame_control;
1834         int padpos = 24;
1835
1836         if (ieee80211_has_a4(frame_control)) {
1837                 padpos += ETH_ALEN;
1838         }
1839         if (ieee80211_is_data_qos(frame_control)) {
1840                 padpos += IEEE80211_QOS_CTL_LEN;
1841         }
1842
1843         return padpos;
1844 }
1845
1846 /*
1847  * This function expects a 802.11 frame and returns the number of
1848  * bytes added, or -1 if we don't have enought header room.
1849  */
1850
1851 static int ath5k_add_padding(struct sk_buff *skb)
1852 {
1853         int padpos = ath5k_common_padpos(skb);
1854         int padsize = padpos & 3;
1855
1856         if (padsize && skb->len>padpos) {
1857
1858                 if (skb_headroom(skb) < padsize)
1859                         return -1;
1860
1861                 skb_push(skb, padsize);
1862                 memmove(skb->data, skb->data+padsize, padpos);
1863                 return padsize;
1864         }
1865
1866         return 0;
1867 }
1868
1869 /*
1870  * This function expects a 802.11 frame and returns the number of
1871  * bytes removed
1872  */
1873
1874 static int ath5k_remove_padding(struct sk_buff *skb)
1875 {
1876         int padpos = ath5k_common_padpos(skb);
1877         int padsize = padpos & 3;
1878
1879         if (padsize && skb->len>=padpos+padsize) {
1880                 memmove(skb->data + padsize, skb->data, padpos);
1881                 skb_pull(skb, padsize);
1882                 return padsize;
1883         }
1884
1885         return 0;
1886 }
1887
1888 static void
1889 ath5k_tasklet_rx(unsigned long data)
1890 {
1891         struct ieee80211_rx_status *rxs;
1892         struct ath5k_rx_status rs = {};
1893         struct sk_buff *skb, *next_skb;
1894         dma_addr_t next_skb_addr;
1895         struct ath5k_softc *sc = (void *)data;
1896         struct ath5k_hw *ah = sc->ah;
1897         struct ath_common *common = ath5k_hw_common(ah);
1898         struct ath5k_buf *bf;
1899         struct ath5k_desc *ds;
1900         int ret;
1901         int rx_flag;
1902
1903         spin_lock(&sc->rxbuflock);
1904         if (list_empty(&sc->rxbuf)) {
1905                 ATH5K_WARN(sc, "empty rx buf pool\n");
1906                 goto unlock;
1907         }
1908         do {
1909                 rx_flag = 0;
1910
1911                 bf = list_first_entry(&sc->rxbuf, struct ath5k_buf, list);
1912                 BUG_ON(bf->skb == NULL);
1913                 skb = bf->skb;
1914                 ds = bf->desc;
1915
1916                 /* bail if HW is still using self-linked descriptor */
1917                 if (ath5k_hw_get_rxdp(sc->ah) == bf->daddr)
1918                         break;
1919
1920                 ret = sc->ah->ah_proc_rx_desc(sc->ah, ds, &rs);
1921                 if (unlikely(ret == -EINPROGRESS))
1922                         break;
1923                 else if (unlikely(ret)) {
1924                         ATH5K_ERR(sc, "error in processing rx descriptor\n");
1925                         sc->stats.rxerr_proc++;
1926                         spin_unlock(&sc->rxbuflock);
1927                         return;
1928                 }
1929
1930                 sc->stats.rx_all_count++;
1931
1932                 if (unlikely(rs.rs_more)) {
1933                         ATH5K_WARN(sc, "unsupported jumbo\n");
1934                         sc->stats.rxerr_jumbo++;
1935                         goto next;
1936                 }
1937
1938                 if (unlikely(rs.rs_status)) {
1939                         if (rs.rs_status & AR5K_RXERR_CRC)
1940                                 sc->stats.rxerr_crc++;
1941                         if (rs.rs_status & AR5K_RXERR_FIFO)
1942                                 sc->stats.rxerr_fifo++;
1943                         if (rs.rs_status & AR5K_RXERR_PHY) {
1944                                 sc->stats.rxerr_phy++;
1945                                 if (rs.rs_phyerr > 0 && rs.rs_phyerr < 32)
1946                                         sc->stats.rxerr_phy_code[rs.rs_phyerr]++;
1947                                 goto next;
1948                         }
1949                         if (rs.rs_status & AR5K_RXERR_DECRYPT) {
1950                                 /*
1951                                  * Decrypt error.  If the error occurred
1952                                  * because there was no hardware key, then
1953                                  * let the frame through so the upper layers
1954                                  * can process it.  This is necessary for 5210
1955                                  * parts which have no way to setup a ``clear''
1956                                  * key cache entry.
1957                                  *
1958                                  * XXX do key cache faulting
1959                                  */
1960                                 sc->stats.rxerr_decrypt++;
1961                                 if (rs.rs_keyix == AR5K_RXKEYIX_INVALID &&
1962                                     !(rs.rs_status & AR5K_RXERR_CRC))
1963                                         goto accept;
1964                         }
1965                         if (rs.rs_status & AR5K_RXERR_MIC) {
1966                                 rx_flag |= RX_FLAG_MMIC_ERROR;
1967                                 sc->stats.rxerr_mic++;
1968                                 goto accept;
1969                         }
1970
1971                         /* let crypto-error packets fall through in MNTR */
1972                         if ((rs.rs_status &
1973                                 ~(AR5K_RXERR_DECRYPT|AR5K_RXERR_MIC)) ||
1974                                         sc->opmode != NL80211_IFTYPE_MONITOR)
1975                                 goto next;
1976                 }
1977 accept:
1978                 next_skb = ath5k_rx_skb_alloc(sc, &next_skb_addr);
1979
1980                 /*
1981                  * If we can't replace bf->skb with a new skb under memory
1982                  * pressure, just skip this packet
1983                  */
1984                 if (!next_skb)
1985                         goto next;
1986
1987                 pci_unmap_single(sc->pdev, bf->skbaddr, common->rx_bufsize,
1988                                 PCI_DMA_FROMDEVICE);
1989                 skb_put(skb, rs.rs_datalen);
1990
1991                 /* The MAC header is padded to have 32-bit boundary if the
1992                  * packet payload is non-zero. The general calculation for
1993                  * padsize would take into account odd header lengths:
1994                  * padsize = (4 - hdrlen % 4) % 4; However, since only
1995                  * even-length headers are used, padding can only be 0 or 2
1996                  * bytes and we can optimize this a bit. In addition, we must
1997                  * not try to remove padding from short control frames that do
1998                  * not have payload. */
1999                 ath5k_remove_padding(skb);
2000
2001                 rxs = IEEE80211_SKB_RXCB(skb);
2002
2003                 /*
2004                  * always extend the mac timestamp, since this information is
2005                  * also needed for proper IBSS merging.
2006                  *
2007                  * XXX: it might be too late to do it here, since rs_tstamp is
2008                  * 15bit only. that means TSF extension has to be done within
2009                  * 32768usec (about 32ms). it might be necessary to move this to
2010                  * the interrupt handler, like it is done in madwifi.
2011                  *
2012                  * Unfortunately we don't know when the hardware takes the rx
2013                  * timestamp (beginning of phy frame, data frame, end of rx?).
2014                  * The only thing we know is that it is hardware specific...
2015                  * On AR5213 it seems the rx timestamp is at the end of the
2016                  * frame, but i'm not sure.
2017                  *
2018                  * NOTE: mac80211 defines mactime at the beginning of the first
2019                  * data symbol. Since we don't have any time references it's
2020                  * impossible to comply to that. This affects IBSS merge only
2021                  * right now, so it's not too bad...
2022                  */
2023                 rxs->mactime = ath5k_extend_tsf(sc->ah, rs.rs_tstamp);
2024                 rxs->flag = rx_flag | RX_FLAG_TSFT;
2025
2026                 rxs->freq = sc->curchan->center_freq;
2027                 rxs->band = sc->curband->band;
2028
2029                 rxs->noise = sc->ah->ah_noise_floor;
2030                 rxs->signal = rxs->noise + rs.rs_rssi;
2031
2032                 rxs->antenna = rs.rs_antenna;
2033
2034                 if (rs.rs_antenna > 0 && rs.rs_antenna < 5)
2035                         sc->stats.antenna_rx[rs.rs_antenna]++;
2036                 else
2037                         sc->stats.antenna_rx[0]++; /* invalid */
2038
2039                 rxs->rate_idx = ath5k_hw_to_driver_rix(sc, rs.rs_rate);
2040                 rxs->flag |= ath5k_rx_decrypted(sc, ds, skb, &rs);
2041
2042                 if (rxs->rate_idx >= 0 && rs.rs_rate ==
2043                     sc->curband->bitrates[rxs->rate_idx].hw_value_short)
2044                         rxs->flag |= RX_FLAG_SHORTPRE;
2045
2046                 ath5k_debug_dump_skb(sc, skb, "RX  ", 0);
2047
2048                 ath5k_update_beacon_rssi(sc, skb, rs.rs_rssi);
2049
2050                 /* check beacons in IBSS mode */
2051                 if (sc->opmode == NL80211_IFTYPE_ADHOC)
2052                         ath5k_check_ibss_tsf(sc, skb, rxs);
2053
2054                 ieee80211_rx(sc->hw, skb);
2055
2056                 bf->skb = next_skb;
2057                 bf->skbaddr = next_skb_addr;
2058 next:
2059                 list_move_tail(&bf->list, &sc->rxbuf);
2060         } while (ath5k_rxbuf_setup(sc, bf) == 0);
2061 unlock:
2062         spin_unlock(&sc->rxbuflock);
2063 }
2064
2065
2066
2067
2068 /*************\
2069 * TX Handling *
2070 \*************/
2071
2072 static void
2073 ath5k_tx_processq(struct ath5k_softc *sc, struct ath5k_txq *txq)
2074 {
2075         struct ath5k_tx_status ts = {};
2076         struct ath5k_buf *bf, *bf0;
2077         struct ath5k_desc *ds;
2078         struct sk_buff *skb;
2079         struct ieee80211_tx_info *info;
2080         int i, ret;
2081
2082         spin_lock(&txq->lock);
2083         list_for_each_entry_safe(bf, bf0, &txq->q, list) {
2084                 ds = bf->desc;
2085
2086                 /*
2087                  * It's possible that the hardware can say the buffer is
2088                  * completed when it hasn't yet loaded the ds_link from
2089                  * host memory and moved on.  If there are more TX
2090                  * descriptors in the queue, wait for TXDP to change
2091                  * before processing this one.
2092                  */
2093                 if (ath5k_hw_get_txdp(sc->ah, txq->qnum) == bf->daddr &&
2094                     !list_is_last(&bf->list, &txq->q))
2095                         break;
2096
2097                 ret = sc->ah->ah_proc_tx_desc(sc->ah, ds, &ts);
2098                 if (unlikely(ret == -EINPROGRESS))
2099                         break;
2100                 else if (unlikely(ret)) {
2101                         ATH5K_ERR(sc, "error %d while processing queue %u\n",
2102                                 ret, txq->qnum);
2103                         break;
2104                 }
2105
2106                 sc->stats.tx_all_count++;
2107                 skb = bf->skb;
2108                 info = IEEE80211_SKB_CB(skb);
2109                 bf->skb = NULL;
2110
2111                 pci_unmap_single(sc->pdev, bf->skbaddr, skb->len,
2112                                 PCI_DMA_TODEVICE);
2113
2114                 ieee80211_tx_info_clear_status(info);
2115                 for (i = 0; i < 4; i++) {
2116                         struct ieee80211_tx_rate *r =
2117                                 &info->status.rates[i];
2118
2119                         if (ts.ts_rate[i]) {
2120                                 r->idx = ath5k_hw_to_driver_rix(sc, ts.ts_rate[i]);
2121                                 r->count = ts.ts_retry[i];
2122                         } else {
2123                                 r->idx = -1;
2124                                 r->count = 0;
2125                         }
2126                 }
2127
2128                 /* count the successful attempt as well */
2129                 info->status.rates[ts.ts_final_idx].count++;
2130
2131                 if (unlikely(ts.ts_status)) {
2132                         sc->stats.ack_fail++;
2133                         if (ts.ts_status & AR5K_TXERR_FILT) {
2134                                 info->flags |= IEEE80211_TX_STAT_TX_FILTERED;
2135                                 sc->stats.txerr_filt++;
2136                         }
2137                         if (ts.ts_status & AR5K_TXERR_XRETRY)
2138                                 sc->stats.txerr_retry++;
2139                         if (ts.ts_status & AR5K_TXERR_FIFO)
2140                                 sc->stats.txerr_fifo++;
2141                 } else {
2142                         info->flags |= IEEE80211_TX_STAT_ACK;
2143                         info->status.ack_signal = ts.ts_rssi;
2144                 }
2145
2146                 /*
2147                  * Remove MAC header padding before giving the frame
2148                  * back to mac80211.
2149                  */
2150                 ath5k_remove_padding(skb);
2151
2152                 if (ts.ts_antenna > 0 && ts.ts_antenna < 5)
2153                         sc->stats.antenna_tx[ts.ts_antenna]++;
2154                 else
2155                         sc->stats.antenna_tx[0]++; /* invalid */
2156
2157                 ieee80211_tx_status(sc->hw, skb);
2158
2159                 spin_lock(&sc->txbuflock);
2160                 list_move_tail(&bf->list, &sc->txbuf);
2161                 sc->txbuf_len++;
2162                 spin_unlock(&sc->txbuflock);
2163         }
2164         if (likely(list_empty(&txq->q)))
2165                 txq->link = NULL;
2166         spin_unlock(&txq->lock);
2167         if (sc->txbuf_len > ATH_TXBUF / 5)
2168                 ieee80211_wake_queues(sc->hw);
2169 }
2170
2171 static void
2172 ath5k_tasklet_tx(unsigned long data)
2173 {
2174         int i;
2175         struct ath5k_softc *sc = (void *)data;
2176
2177         for (i=0; i < AR5K_NUM_TX_QUEUES; i++)
2178                 if (sc->txqs[i].setup && (sc->ah->ah_txq_isr & BIT(i)))
2179                         ath5k_tx_processq(sc, &sc->txqs[i]);
2180 }
2181
2182
2183 /*****************\
2184 * Beacon handling *
2185 \*****************/
2186
2187 /*
2188  * Setup the beacon frame for transmit.
2189  */
2190 static int
2191 ath5k_beacon_setup(struct ath5k_softc *sc, struct ath5k_buf *bf)
2192 {
2193         struct sk_buff *skb = bf->skb;
2194         struct  ieee80211_tx_info *info = IEEE80211_SKB_CB(skb);
2195         struct ath5k_hw *ah = sc->ah;
2196         struct ath5k_desc *ds;
2197         int ret = 0;
2198         u8 antenna;
2199         u32 flags;
2200         const int padsize = 0;
2201
2202         bf->skbaddr = pci_map_single(sc->pdev, skb->data, skb->len,
2203                         PCI_DMA_TODEVICE);
2204         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "skb %p [data %p len %u] "
2205                         "skbaddr %llx\n", skb, skb->data, skb->len,
2206                         (unsigned long long)bf->skbaddr);
2207         if (pci_dma_mapping_error(sc->pdev, bf->skbaddr)) {
2208                 ATH5K_ERR(sc, "beacon DMA mapping failed\n");
2209                 return -EIO;
2210         }
2211
2212         ds = bf->desc;
2213         antenna = ah->ah_tx_ant;
2214
2215         flags = AR5K_TXDESC_NOACK;
2216         if (sc->opmode == NL80211_IFTYPE_ADHOC && ath5k_hw_hasveol(ah)) {
2217                 ds->ds_link = bf->daddr;        /* self-linked */
2218                 flags |= AR5K_TXDESC_VEOL;
2219         } else
2220                 ds->ds_link = 0;
2221
2222         /*
2223          * If we use multiple antennas on AP and use
2224          * the Sectored AP scenario, switch antenna every
2225          * 4 beacons to make sure everybody hears our AP.
2226          * When a client tries to associate, hw will keep
2227          * track of the tx antenna to be used for this client
2228          * automaticaly, based on ACKed packets.
2229          *
2230          * Note: AP still listens and transmits RTS on the
2231          * default antenna which is supposed to be an omni.
2232          *
2233          * Note2: On sectored scenarios it's possible to have
2234          * multiple antennas (1omni -the default- and 14 sectors)
2235          * so if we choose to actually support this mode we need
2236          * to allow user to set how many antennas we have and tweak
2237          * the code below to send beacons on all of them.
2238          */
2239         if (ah->ah_ant_mode == AR5K_ANTMODE_SECTOR_AP)
2240                 antenna = sc->bsent & 4 ? 2 : 1;
2241
2242
2243         /* FIXME: If we are in g mode and rate is a CCK rate
2244          * subtract ah->ah_txpower.txp_cck_ofdm_pwr_delta
2245          * from tx power (value is in dB units already) */
2246         ds->ds_data = bf->skbaddr;
2247         ret = ah->ah_setup_tx_desc(ah, ds, skb->len,
2248                         ieee80211_get_hdrlen_from_skb(skb), padsize,
2249                         AR5K_PKT_TYPE_BEACON, (sc->power_level * 2),
2250                         ieee80211_get_tx_rate(sc->hw, info)->hw_value,
2251                         1, AR5K_TXKEYIX_INVALID,
2252                         antenna, flags, 0, 0);
2253         if (ret)
2254                 goto err_unmap;
2255
2256         return 0;
2257 err_unmap:
2258         pci_unmap_single(sc->pdev, bf->skbaddr, skb->len, PCI_DMA_TODEVICE);
2259         return ret;
2260 }
2261
2262 /*
2263  * Transmit a beacon frame at SWBA.  Dynamic updates to the
2264  * frame contents are done as needed and the slot time is
2265  * also adjusted based on current state.
2266  *
2267  * This is called from software irq context (beacontq or restq
2268  * tasklets) or user context from ath5k_beacon_config.
2269  */
2270 static void
2271 ath5k_beacon_send(struct ath5k_softc *sc)
2272 {
2273         struct ath5k_buf *bf = sc->bbuf;
2274         struct ath5k_hw *ah = sc->ah;
2275         struct sk_buff *skb;
2276
2277         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "in beacon_send\n");
2278
2279         if (unlikely(bf->skb == NULL || sc->opmode == NL80211_IFTYPE_STATION ||
2280                         sc->opmode == NL80211_IFTYPE_MONITOR)) {
2281                 ATH5K_WARN(sc, "bf=%p bf_skb=%p\n", bf, bf ? bf->skb : NULL);
2282                 return;
2283         }
2284         /*
2285          * Check if the previous beacon has gone out.  If
2286          * not don't don't try to post another, skip this
2287          * period and wait for the next.  Missed beacons
2288          * indicate a problem and should not occur.  If we
2289          * miss too many consecutive beacons reset the device.
2290          */
2291         if (unlikely(ath5k_hw_num_tx_pending(ah, sc->bhalq) != 0)) {
2292                 sc->bmisscount++;
2293                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2294                         "missed %u consecutive beacons\n", sc->bmisscount);
2295                 if (sc->bmisscount > 10) {      /* NB: 10 is a guess */
2296                         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2297                                 "stuck beacon time (%u missed)\n",
2298                                 sc->bmisscount);
2299                         tasklet_schedule(&sc->restq);
2300                 }
2301                 return;
2302         }
2303         if (unlikely(sc->bmisscount != 0)) {
2304                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2305                         "resume beacon xmit after %u misses\n",
2306                         sc->bmisscount);
2307                 sc->bmisscount = 0;
2308         }
2309
2310         /*
2311          * Stop any current dma and put the new frame on the queue.
2312          * This should never fail since we check above that no frames
2313          * are still pending on the queue.
2314          */
2315         if (unlikely(ath5k_hw_stop_tx_dma(ah, sc->bhalq))) {
2316                 ATH5K_WARN(sc, "beacon queue %u didn't start/stop ?\n", sc->bhalq);
2317                 /* NB: hw still stops DMA, so proceed */
2318         }
2319
2320         /* refresh the beacon for AP mode */
2321         if (sc->opmode == NL80211_IFTYPE_AP)
2322                 ath5k_beacon_update(sc->hw, sc->vif);
2323
2324         ath5k_hw_set_txdp(ah, sc->bhalq, bf->daddr);
2325         ath5k_hw_start_tx_dma(ah, sc->bhalq);
2326         ATH5K_DBG(sc, ATH5K_DEBUG_BEACON, "TXDP[%u] = %llx (%p)\n",
2327                 sc->bhalq, (unsigned long long)bf->daddr, bf->desc);
2328
2329         skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2330         while (skb) {
2331                 ath5k_tx_queue(sc->hw, skb, sc->cabq);
2332                 skb = ieee80211_get_buffered_bc(sc->hw, sc->vif);
2333         }
2334
2335         sc->bsent++;
2336 }
2337
2338
2339 /**
2340  * ath5k_beacon_update_timers - update beacon timers
2341  *
2342  * @sc: struct ath5k_softc pointer we are operating on
2343  * @bc_tsf: the timestamp of the beacon. 0 to reset the TSF. -1 to perform a
2344  *          beacon timer update based on the current HW TSF.
2345  *
2346  * Calculate the next target beacon transmit time (TBTT) based on the timestamp
2347  * of a received beacon or the current local hardware TSF and write it to the
2348  * beacon timer registers.
2349  *
2350  * This is called in a variety of situations, e.g. when a beacon is received,
2351  * when a TSF update has been detected, but also when an new IBSS is created or
2352  * when we otherwise know we have to update the timers, but we keep it in this
2353  * function to have it all together in one place.
2354  */
2355 static void
2356 ath5k_beacon_update_timers(struct ath5k_softc *sc, u64 bc_tsf)
2357 {
2358         struct ath5k_hw *ah = sc->ah;
2359         u32 nexttbtt, intval, hw_tu, bc_tu;
2360         u64 hw_tsf;
2361
2362         intval = sc->bintval & AR5K_BEACON_PERIOD;
2363         if (WARN_ON(!intval))
2364                 return;
2365
2366         /* beacon TSF converted to TU */
2367         bc_tu = TSF_TO_TU(bc_tsf);
2368
2369         /* current TSF converted to TU */
2370         hw_tsf = ath5k_hw_get_tsf64(ah);
2371         hw_tu = TSF_TO_TU(hw_tsf);
2372
2373 #define FUDGE 3
2374         /* we use FUDGE to make sure the next TBTT is ahead of the current TU */
2375         if (bc_tsf == -1) {
2376                 /*
2377                  * no beacons received, called internally.
2378                  * just need to refresh timers based on HW TSF.
2379                  */
2380                 nexttbtt = roundup(hw_tu + FUDGE, intval);
2381         } else if (bc_tsf == 0) {
2382                 /*
2383                  * no beacon received, probably called by ath5k_reset_tsf().
2384                  * reset TSF to start with 0.
2385                  */
2386                 nexttbtt = intval;
2387                 intval |= AR5K_BEACON_RESET_TSF;
2388         } else if (bc_tsf > hw_tsf) {
2389                 /*
2390                  * beacon received, SW merge happend but HW TSF not yet updated.
2391                  * not possible to reconfigure timers yet, but next time we
2392                  * receive a beacon with the same BSSID, the hardware will
2393                  * automatically update the TSF and then we need to reconfigure
2394                  * the timers.
2395                  */
2396                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2397                         "need to wait for HW TSF sync\n");
2398                 return;
2399         } else {
2400                 /*
2401                  * most important case for beacon synchronization between STA.
2402                  *
2403                  * beacon received and HW TSF has been already updated by HW.
2404                  * update next TBTT based on the TSF of the beacon, but make
2405                  * sure it is ahead of our local TSF timer.
2406                  */
2407                 nexttbtt = bc_tu + roundup(hw_tu + FUDGE - bc_tu, intval);
2408         }
2409 #undef FUDGE
2410
2411         sc->nexttbtt = nexttbtt;
2412
2413         intval |= AR5K_BEACON_ENA;
2414         ath5k_hw_init_beacon(ah, nexttbtt, intval);
2415
2416         /*
2417          * debugging output last in order to preserve the time critical aspect
2418          * of this function
2419          */
2420         if (bc_tsf == -1)
2421                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2422                         "reconfigured timers based on HW TSF\n");
2423         else if (bc_tsf == 0)
2424                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2425                         "reset HW TSF and timers\n");
2426         else
2427                 ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2428                         "updated timers based on beacon TSF\n");
2429
2430         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON,
2431                           "bc_tsf %llx hw_tsf %llx bc_tu %u hw_tu %u nexttbtt %u\n",
2432                           (unsigned long long) bc_tsf,
2433                           (unsigned long long) hw_tsf, bc_tu, hw_tu, nexttbtt);
2434         ATH5K_DBG_UNLIMIT(sc, ATH5K_DEBUG_BEACON, "intval %u %s %s\n",
2435                 intval & AR5K_BEACON_PERIOD,
2436                 intval & AR5K_BEACON_ENA ? "AR5K_BEACON_ENA" : "",
2437                 intval & AR5K_BEACON_RESET_TSF ? "AR5K_BEACON_RESET_TSF" : "");
2438 }
2439
2440
2441 /**
2442  * ath5k_beacon_config - Configure the beacon queues and interrupts
2443  *
2444  * @sc: struct ath5k_softc pointer we are operating on
2445  *
2446  * In IBSS mode we use a self-linked tx descriptor if possible. We enable SWBA
2447  * interrupts to detect TSF updates only.
2448  */
2449 static void
2450 ath5k_beacon_config(struct ath5k_softc *sc)
2451 {
2452         struct ath5k_hw *ah = sc->ah;
2453         unsigned long flags;
2454
2455         spin_lock_irqsave(&sc->block, flags);
2456         sc->bmisscount = 0;
2457         sc->imask &= ~(AR5K_INT_BMISS | AR5K_INT_SWBA);
2458
2459         if (sc->enable_beacon) {
2460                 /*
2461                  * In IBSS mode we use a self-linked tx descriptor and let the
2462                  * hardware send the beacons automatically. We have to load it
2463                  * only once here.
2464                  * We use the SWBA interrupt only to keep track of the beacon
2465                  * timers in order to detect automatic TSF updates.
2466                  */
2467                 ath5k_beaconq_config(sc);
2468
2469                 sc->imask |= AR5K_INT_SWBA;
2470
2471                 if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2472                         if (ath5k_hw_hasveol(ah))
2473                                 ath5k_beacon_send(sc);
2474                 } else
2475                         ath5k_beacon_update_timers(sc, -1);
2476         } else {
2477                 ath5k_hw_stop_tx_dma(sc->ah, sc->bhalq);
2478         }
2479
2480         ath5k_hw_set_imr(ah, sc->imask);
2481         mmiowb();
2482         spin_unlock_irqrestore(&sc->block, flags);
2483 }
2484
2485 static void ath5k_tasklet_beacon(unsigned long data)
2486 {
2487         struct ath5k_softc *sc = (struct ath5k_softc *) data;
2488
2489         /*
2490          * Software beacon alert--time to send a beacon.
2491          *
2492          * In IBSS mode we use this interrupt just to
2493          * keep track of the next TBTT (target beacon
2494          * transmission time) in order to detect wether
2495          * automatic TSF updates happened.
2496          */
2497         if (sc->opmode == NL80211_IFTYPE_ADHOC) {
2498                 /* XXX: only if VEOL suppported */
2499                 u64 tsf = ath5k_hw_get_tsf64(sc->ah);
2500                 sc->nexttbtt += sc->bintval;
2501                 ATH5K_DBG(sc, ATH5K_DEBUG_BEACON,
2502                                 "SWBA nexttbtt: %x hw_tu: %x "
2503                                 "TSF: %llx\n",
2504                                 sc->nexttbtt,
2505                                 TSF_TO_TU(tsf),
2506                                 (unsigned long long) tsf);
2507         } else {
2508                 spin_lock(&sc->block);
2509                 ath5k_beacon_send(sc);
2510                 spin_unlock(&sc->block);
2511         }
2512 }
2513
2514
2515 /********************\
2516 * Interrupt handling *
2517 \********************/
2518
2519 static int
2520 ath5k_init(struct ath5k_softc *sc)
2521 {
2522         struct ath5k_hw *ah = sc->ah;
2523         int ret, i;
2524
2525         mutex_lock(&sc->lock);
2526
2527         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "mode %d\n", sc->opmode);
2528
2529         /*
2530          * Stop anything previously setup.  This is safe
2531          * no matter this is the first time through or not.
2532          */
2533         ath5k_stop_locked(sc);
2534
2535         /*
2536          * The basic interface to setting the hardware in a good
2537          * state is ``reset''.  On return the hardware is known to
2538          * be powered up and with interrupts disabled.  This must
2539          * be followed by initialization of the appropriate bits
2540          * and then setup of the interrupt mask.
2541          */
2542         sc->curchan = sc->hw->conf.channel;
2543         sc->curband = &sc->sbands[sc->curchan->band];
2544         sc->imask = AR5K_INT_RXOK | AR5K_INT_RXERR | AR5K_INT_RXEOL |
2545                 AR5K_INT_RXORN | AR5K_INT_TXDESC | AR5K_INT_TXEOL |
2546                 AR5K_INT_FATAL | AR5K_INT_GLOBAL | AR5K_INT_MIB;
2547
2548         ret = ath5k_reset(sc, NULL);
2549         if (ret)
2550                 goto done;
2551
2552         ath5k_rfkill_hw_start(ah);
2553
2554         /*
2555          * Reset the key cache since some parts do not reset the
2556          * contents on initial power up or resume from suspend.
2557          */
2558         for (i = 0; i < AR5K_KEYTABLE_SIZE; i++)
2559                 ath5k_hw_reset_key(ah, i);
2560
2561         ath5k_hw_set_ack_bitrate_high(ah, true);
2562         ret = 0;
2563 done:
2564         mmiowb();
2565         mutex_unlock(&sc->lock);
2566         return ret;
2567 }
2568
2569 static int
2570 ath5k_stop_locked(struct ath5k_softc *sc)
2571 {
2572         struct ath5k_hw *ah = sc->ah;
2573
2574         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "invalid %u\n",
2575                         test_bit(ATH_STAT_INVALID, sc->status));
2576
2577         /*
2578          * Shutdown the hardware and driver:
2579          *    stop output from above
2580          *    disable interrupts
2581          *    turn off timers
2582          *    turn off the radio
2583          *    clear transmit machinery
2584          *    clear receive machinery
2585          *    drain and release tx queues
2586          *    reclaim beacon resources
2587          *    power down hardware
2588          *
2589          * Note that some of this work is not possible if the
2590          * hardware is gone (invalid).
2591          */
2592         ieee80211_stop_queues(sc->hw);
2593
2594         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2595                 ath5k_led_off(sc);
2596                 ath5k_hw_set_imr(ah, 0);
2597                 synchronize_irq(sc->pdev->irq);
2598         }
2599         ath5k_txq_cleanup(sc);
2600         if (!test_bit(ATH_STAT_INVALID, sc->status)) {
2601                 ath5k_rx_stop(sc);
2602                 ath5k_hw_phy_disable(ah);
2603         } else
2604                 sc->rxlink = NULL;
2605
2606         return 0;
2607 }
2608
2609 /*
2610  * Stop the device, grabbing the top-level lock to protect
2611  * against concurrent entry through ath5k_init (which can happen
2612  * if another thread does a system call and the thread doing the
2613  * stop is preempted).
2614  */
2615 static int
2616 ath5k_stop_hw(struct ath5k_softc *sc)
2617 {
2618         int ret;
2619
2620         mutex_lock(&sc->lock);
2621         ret = ath5k_stop_locked(sc);
2622         if (ret == 0 && !test_bit(ATH_STAT_INVALID, sc->status)) {
2623                 /*
2624                  * Don't set the card in full sleep mode!
2625                  *
2626                  * a) When the device is in this state it must be carefully
2627                  * woken up or references to registers in the PCI clock
2628                  * domain may freeze the bus (and system).  This varies
2629                  * by chip and is mostly an issue with newer parts
2630                  * (madwifi sources mentioned srev >= 0x78) that go to
2631                  * sleep more quickly.
2632                  *
2633                  * b) On older chips full sleep results a weird behaviour
2634                  * during wakeup. I tested various cards with srev < 0x78
2635                  * and they don't wake up after module reload, a second
2636                  * module reload is needed to bring the card up again.
2637                  *
2638                  * Until we figure out what's going on don't enable
2639                  * full chip reset on any chip (this is what Legacy HAL
2640                  * and Sam's HAL do anyway). Instead Perform a full reset
2641                  * on the device (same as initial state after attach) and
2642                  * leave it idle (keep MAC/BB on warm reset) */
2643                 ret = ath5k_hw_on_hold(sc->ah);
2644
2645                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET,
2646                                 "putting device to sleep\n");
2647         }
2648         ath5k_txbuf_free(sc, sc->bbuf);
2649
2650         mmiowb();
2651         mutex_unlock(&sc->lock);
2652
2653         tasklet_kill(&sc->rxtq);
2654         tasklet_kill(&sc->txtq);
2655         tasklet_kill(&sc->restq);
2656         tasklet_kill(&sc->calib);
2657         tasklet_kill(&sc->beacontq);
2658         tasklet_kill(&sc->ani_tasklet);
2659
2660         ath5k_rfkill_hw_stop(sc->ah);
2661
2662         return ret;
2663 }
2664
2665 static void
2666 ath5k_intr_calibration_poll(struct ath5k_hw *ah)
2667 {
2668         if (time_is_before_eq_jiffies(ah->ah_cal_next_ani) &&
2669             !(ah->ah_cal_mask & AR5K_CALIBRATION_FULL)) {
2670                 /* run ANI only when full calibration is not active */
2671                 ah->ah_cal_next_ani = jiffies +
2672                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_ANI);
2673                 tasklet_schedule(&ah->ah_sc->ani_tasklet);
2674
2675         } else if (time_is_before_eq_jiffies(ah->ah_cal_next_full)) {
2676                 ah->ah_cal_next_full = jiffies +
2677                         msecs_to_jiffies(ATH5K_TUNE_CALIBRATION_INTERVAL_FULL);
2678                 tasklet_schedule(&ah->ah_sc->calib);
2679         }
2680         /* we could use SWI to generate enough interrupts to meet our
2681          * calibration interval requirements, if necessary:
2682          * AR5K_REG_ENABLE_BITS(ah, AR5K_CR, AR5K_CR_SWI); */
2683 }
2684
2685 static irqreturn_t
2686 ath5k_intr(int irq, void *dev_id)
2687 {
2688         struct ath5k_softc *sc = dev_id;
2689         struct ath5k_hw *ah = sc->ah;
2690         enum ath5k_int status;
2691         unsigned int counter = 1000;
2692
2693         if (unlikely(test_bit(ATH_STAT_INVALID, sc->status) ||
2694                                 !ath5k_hw_is_intr_pending(ah)))
2695                 return IRQ_NONE;
2696
2697         do {
2698                 ath5k_hw_get_isr(ah, &status);          /* NB: clears IRQ too */
2699                 ATH5K_DBG(sc, ATH5K_DEBUG_INTR, "status 0x%x/0x%x\n",
2700                                 status, sc->imask);
2701                 if (unlikely(status & AR5K_INT_FATAL)) {
2702                         /*
2703                          * Fatal errors are unrecoverable.
2704                          * Typically these are caused by DMA errors.
2705                          */
2706                         tasklet_schedule(&sc->restq);
2707                 } else if (unlikely(status & AR5K_INT_RXORN)) {
2708                         tasklet_schedule(&sc->restq);
2709                 } else {
2710                         if (status & AR5K_INT_SWBA) {
2711                                 tasklet_hi_schedule(&sc->beacontq);
2712                         }
2713                         if (status & AR5K_INT_RXEOL) {
2714                                 /*
2715                                 * NB: the hardware should re-read the link when
2716                                 *     RXE bit is written, but it doesn't work at
2717                                 *     least on older hardware revs.
2718                                 */
2719                                 sc->rxlink = NULL;
2720                         }
2721                         if (status & AR5K_INT_TXURN) {
2722                                 /* bump tx trigger level */
2723                                 ath5k_hw_update_tx_triglevel(ah, true);
2724                         }
2725                         if (status & (AR5K_INT_RXOK | AR5K_INT_RXERR))
2726                                 tasklet_schedule(&sc->rxtq);
2727                         if (status & (AR5K_INT_TXOK | AR5K_INT_TXDESC
2728                                         | AR5K_INT_TXERR | AR5K_INT_TXEOL))
2729                                 tasklet_schedule(&sc->txtq);
2730                         if (status & AR5K_INT_BMISS) {
2731                                 /* TODO */
2732                         }
2733                         if (status & AR5K_INT_MIB) {
2734                                 sc->stats.mib_intr++;
2735                                 ath5k_hw_update_mib_counters(ah);
2736                                 ath5k_ani_mib_intr(ah);
2737                         }
2738                         if (status & AR5K_INT_GPIO)
2739                                 tasklet_schedule(&sc->rf_kill.toggleq);
2740
2741                 }
2742         } while (ath5k_hw_is_intr_pending(ah) && --counter > 0);
2743
2744         if (unlikely(!counter))
2745                 ATH5K_WARN(sc, "too many interrupts, giving up for now\n");
2746
2747         ath5k_intr_calibration_poll(ah);
2748
2749         return IRQ_HANDLED;
2750 }
2751
2752 static void
2753 ath5k_tasklet_reset(unsigned long data)
2754 {
2755         struct ath5k_softc *sc = (void *)data;
2756
2757         ath5k_reset_wake(sc);
2758 }
2759
2760 /*
2761  * Periodically recalibrate the PHY to account
2762  * for temperature/environment changes.
2763  */
2764 static void
2765 ath5k_tasklet_calibrate(unsigned long data)
2766 {
2767         struct ath5k_softc *sc = (void *)data;
2768         struct ath5k_hw *ah = sc->ah;
2769
2770         /* Only full calibration for now */
2771         ah->ah_cal_mask |= AR5K_CALIBRATION_FULL;
2772
2773         /* Stop queues so that calibration
2774          * doesn't interfere with tx */
2775         ieee80211_stop_queues(sc->hw);
2776
2777         ATH5K_DBG(sc, ATH5K_DEBUG_CALIBRATE, "channel %u/%x\n",
2778                 ieee80211_frequency_to_channel(sc->curchan->center_freq),
2779                 sc->curchan->hw_value);
2780
2781         if (ath5k_hw_gainf_calibrate(ah) == AR5K_RFGAIN_NEED_CHANGE) {
2782                 /*
2783                  * Rfgain is out of bounds, reset the chip
2784                  * to load new gain values.
2785                  */
2786                 ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "calibration, resetting\n");
2787                 ath5k_reset(sc, sc->curchan);
2788         }
2789         if (ath5k_hw_phy_calibrate(ah, sc->curchan))
2790                 ATH5K_ERR(sc, "calibration of channel %u failed\n",
2791                         ieee80211_frequency_to_channel(
2792                                 sc->curchan->center_freq));
2793
2794         /* Wake queues */
2795         ieee80211_wake_queues(sc->hw);
2796
2797         ah->ah_cal_mask &= ~AR5K_CALIBRATION_FULL;
2798 }
2799
2800
2801 static void
2802 ath5k_tasklet_ani(unsigned long data)
2803 {
2804         struct ath5k_softc *sc = (void *)data;
2805         struct ath5k_hw *ah = sc->ah;
2806
2807         ah->ah_cal_mask |= AR5K_CALIBRATION_ANI;
2808         ath5k_ani_calibration(ah);
2809         ah->ah_cal_mask &= ~AR5K_CALIBRATION_ANI;
2810 }
2811
2812
2813 /********************\
2814 * Mac80211 functions *
2815 \********************/
2816
2817 static int
2818 ath5k_tx(struct ieee80211_hw *hw, struct sk_buff *skb)
2819 {
2820         struct ath5k_softc *sc = hw->priv;
2821
2822         return ath5k_tx_queue(hw, skb, sc->txq);
2823 }
2824
2825 static int ath5k_tx_queue(struct ieee80211_hw *hw, struct sk_buff *skb,
2826                           struct ath5k_txq *txq)
2827 {
2828         struct ath5k_softc *sc = hw->priv;
2829         struct ath5k_buf *bf;
2830         unsigned long flags;
2831         int padsize;
2832
2833         ath5k_debug_dump_skb(sc, skb, "TX  ", 1);
2834
2835         if (sc->opmode == NL80211_IFTYPE_MONITOR)
2836                 ATH5K_DBG(sc, ATH5K_DEBUG_XMIT, "tx in monitor (scan?)\n");
2837
2838         /*
2839          * the hardware expects the header padded to 4 byte boundaries
2840          * if this is not the case we add the padding after the header
2841          */
2842         padsize = ath5k_add_padding(skb);
2843         if (padsize < 0) {
2844                 ATH5K_ERR(sc, "tx hdrlen not %%4: not enough"
2845                           " headroom to pad");
2846                 goto drop_packet;
2847         }
2848
2849         spin_lock_irqsave(&sc->txbuflock, flags);
2850         if (list_empty(&sc->txbuf)) {
2851                 ATH5K_ERR(sc, "no further txbuf available, dropping packet\n");
2852                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2853                 ieee80211_stop_queue(hw, skb_get_queue_mapping(skb));
2854                 goto drop_packet;
2855         }
2856         bf = list_first_entry(&sc->txbuf, struct ath5k_buf, list);
2857         list_del(&bf->list);
2858         sc->txbuf_len--;
2859         if (list_empty(&sc->txbuf))
2860                 ieee80211_stop_queues(hw);
2861         spin_unlock_irqrestore(&sc->txbuflock, flags);
2862
2863         bf->skb = skb;
2864
2865         if (ath5k_txbuf_setup(sc, bf, txq, padsize)) {
2866                 bf->skb = NULL;
2867                 spin_lock_irqsave(&sc->txbuflock, flags);
2868                 list_add_tail(&bf->list, &sc->txbuf);
2869                 sc->txbuf_len++;
2870                 spin_unlock_irqrestore(&sc->txbuflock, flags);
2871                 goto drop_packet;
2872         }
2873         return NETDEV_TX_OK;
2874
2875 drop_packet:
2876         dev_kfree_skb_any(skb);
2877         return NETDEV_TX_OK;
2878 }
2879
2880 /*
2881  * Reset the hardware.  If chan is not NULL, then also pause rx/tx
2882  * and change to the given channel.
2883  */
2884 static int
2885 ath5k_reset(struct ath5k_softc *sc, struct ieee80211_channel *chan)
2886 {
2887         struct ath5k_hw *ah = sc->ah;
2888         int ret;
2889
2890         ATH5K_DBG(sc, ATH5K_DEBUG_RESET, "resetting\n");
2891
2892         if (chan) {
2893                 ath5k_hw_set_imr(ah, 0);
2894                 ath5k_txq_cleanup(sc);
2895                 ath5k_rx_stop(sc);
2896
2897                 sc->curchan = chan;
2898                 sc->curband = &sc->sbands[chan->band];
2899         }
2900         ret = ath5k_hw_reset(ah, sc->opmode, sc->curchan, chan != NULL);
2901         if (ret) {
2902                 ATH5K_ERR(sc, "can't reset hardware (%d)\n", ret);
2903                 goto err;
2904         }
2905
2906         ret = ath5k_rx_start(sc);
2907         if (ret) {
2908                 ATH5K_ERR(sc, "can't start recv logic\n");
2909                 goto err;
2910         }
2911
2912         ath5k_ani_init(ah, ah->ah_sc->ani_state.ani_mode);
2913
2914         /*
2915          * Change channels and update the h/w rate map if we're switching;
2916          * e.g. 11a to 11b/g.
2917          *
2918          * We may be doing a reset in response to an ioctl that changes the
2919          * channel so update any state that might change as a result.
2920          *
2921          * XXX needed?
2922          */
2923 /*      ath5k_chan_change(sc, c); */
2924
2925         ath5k_beacon_config(sc);
2926         /* intrs are enabled by ath5k_beacon_config */
2927
2928         return 0;
2929 err:
2930         return ret;
2931 }
2932
2933 static int
2934 ath5k_reset_wake(struct ath5k_softc *sc)
2935 {
2936         int ret;
2937
2938         ret = ath5k_reset(sc, sc->curchan);
2939         if (!ret)
2940                 ieee80211_wake_queues(sc->hw);
2941
2942         return ret;
2943 }
2944
2945 static int ath5k_start(struct ieee80211_hw *hw)
2946 {
2947         return ath5k_init(hw->priv);
2948 }
2949
2950 static void ath5k_stop(struct ieee80211_hw *hw)
2951 {
2952         ath5k_stop_hw(hw->priv);
2953 }
2954
2955 static int ath5k_add_interface(struct ieee80211_hw *hw,
2956                 struct ieee80211_vif *vif)
2957 {
2958         struct ath5k_softc *sc = hw->priv;
2959         int ret;
2960
2961         mutex_lock(&sc->lock);
2962         if (sc->vif) {
2963                 ret = 0;
2964                 goto end;
2965         }
2966
2967         sc->vif = vif;
2968
2969         switch (vif->type) {
2970         case NL80211_IFTYPE_AP:
2971         case NL80211_IFTYPE_STATION:
2972         case NL80211_IFTYPE_ADHOC:
2973         case NL80211_IFTYPE_MESH_POINT:
2974         case NL80211_IFTYPE_MONITOR:
2975                 sc->opmode = vif->type;
2976                 break;
2977         default:
2978                 ret = -EOPNOTSUPP;
2979                 goto end;
2980         }
2981
2982         ATH5K_DBG(sc, ATH5K_DEBUG_MODE, "add interface mode %d\n", sc->opmode);
2983
2984         ath5k_hw_set_lladdr(sc->ah, vif->addr);
2985         ath5k_mode_setup(sc);
2986
2987         ret = 0;
2988 end:
2989         mutex_unlock(&sc->lock);
2990         return ret;
2991 }
2992
2993 static void
2994 ath5k_remove_interface(struct ieee80211_hw *hw,
2995                         struct ieee80211_vif *vif)
2996 {
2997         struct ath5k_softc *sc = hw->priv;
2998         u8 mac[ETH_ALEN] = {};
2999
3000         mutex_lock(&sc->lock);
3001         if (sc->vif != vif)
3002                 goto end;
3003
3004         ath5k_hw_set_lladdr(sc->ah, mac);
3005         sc->vif = NULL;
3006 end:
3007         mutex_unlock(&sc->lock);
3008 }
3009
3010 /*
3011  * TODO: Phy disable/diversity etc
3012  */
3013 static int
3014 ath5k_config(struct ieee80211_hw *hw, u32 changed)
3015 {
3016         struct ath5k_softc *sc = hw->priv;
3017         struct ath5k_hw *ah = sc->ah;
3018         struct ieee80211_conf *conf = &hw->conf;
3019         int ret = 0;
3020
3021         mutex_lock(&sc->lock);
3022
3023         if (changed & IEEE80211_CONF_CHANGE_CHANNEL) {
3024                 ret = ath5k_chan_set(sc, conf->channel);
3025                 if (ret < 0)
3026                         goto unlock;
3027         }
3028
3029         if ((changed & IEEE80211_CONF_CHANGE_POWER) &&
3030         (sc->power_level != conf->power_level)) {
3031                 sc->power_level = conf->power_level;
3032
3033                 /* Half dB steps */
3034                 ath5k_hw_set_txpower_limit(ah, (conf->power_level * 2));
3035         }
3036
3037         /* TODO:
3038          * 1) Move this on config_interface and handle each case
3039          * separately eg. when we have only one STA vif, use
3040          * AR5K_ANTMODE_SINGLE_AP
3041          *
3042          * 2) Allow the user to change antenna mode eg. when only
3043          * one antenna is present
3044          *
3045          * 3) Allow the user to set default/tx antenna when possible
3046          *
3047          * 4) Default mode should handle 90% of the cases, together
3048          * with fixed a/b and single AP modes we should be able to
3049          * handle 99%. Sectored modes are extreme cases and i still
3050          * haven't found a usage for them. If we decide to support them,
3051          * then we must allow the user to set how many tx antennas we
3052          * have available
3053          */
3054         ath5k_hw_set_antenna_mode(ah, ah->ah_ant_mode);
3055
3056 unlock:
3057         mutex_unlock(&sc->lock);
3058         return ret;
3059 }
3060
3061 static u64 ath5k_prepare_multicast(struct ieee80211_hw *hw,
3062                                    int mc_count, struct dev_addr_list *mclist)
3063 {
3064         u32 mfilt[2], val;
3065         int i;
3066         u8 pos;
3067
3068         mfilt[0] = 0;
3069         mfilt[1] = 1;
3070
3071         for (i = 0; i < mc_count; i++) {
3072                 if (!mclist)
3073                         break;
3074                 /* calculate XOR of eight 6-bit values */
3075                 val = get_unaligned_le32(mclist->dmi_addr + 0);
3076                 pos = (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3077                 val = get_unaligned_le32(mclist->dmi_addr + 3);
3078                 pos ^= (val >> 18) ^ (val >> 12) ^ (val >> 6) ^ val;
3079                 pos &= 0x3f;
3080                 mfilt[pos / 32] |= (1 << (pos % 32));
3081                 /* XXX: we might be able to just do this instead,
3082                 * but not sure, needs testing, if we do use this we'd
3083                 * neet to inform below to not reset the mcast */
3084                 /* ath5k_hw_set_mcast_filterindex(ah,
3085                  *      mclist->dmi_addr[5]); */
3086                 mclist = mclist->next;
3087         }
3088
3089         return ((u64)(mfilt[1]) << 32) | mfilt[0];
3090 }
3091
3092 #define SUPPORTED_FIF_FLAGS \
3093         FIF_PROMISC_IN_BSS |  FIF_ALLMULTI | FIF_FCSFAIL | \
3094         FIF_PLCPFAIL | FIF_CONTROL | FIF_OTHER_BSS | \
3095         FIF_BCN_PRBRESP_PROMISC
3096 /*
3097  * o always accept unicast, broadcast, and multicast traffic
3098  * o multicast traffic for all BSSIDs will be enabled if mac80211
3099  *   says it should be
3100  * o maintain current state of phy ofdm or phy cck error reception.
3101  *   If the hardware detects any of these type of errors then
3102  *   ath5k_hw_get_rx_filter() will pass to us the respective
3103  *   hardware filters to be able to receive these type of frames.
3104  * o probe request frames are accepted only when operating in
3105  *   hostap, adhoc, or monitor modes
3106  * o enable promiscuous mode according to the interface state
3107  * o accept beacons:
3108  *   - when operating in adhoc mode so the 802.11 layer creates
3109  *     node table entries for peers,
3110  *   - when operating in station mode for collecting rssi data when
3111  *     the station is otherwise quiet, or
3112  *   - when scanning
3113  */
3114 static void ath5k_configure_filter(struct ieee80211_hw *hw,
3115                 unsigned int changed_flags,
3116                 unsigned int *new_flags,
3117                 u64 multicast)
3118 {
3119         struct ath5k_softc *sc = hw->priv;
3120         struct ath5k_hw *ah = sc->ah;
3121         u32 mfilt[2], rfilt;
3122
3123         mutex_lock(&sc->lock);
3124
3125         mfilt[0] = multicast;
3126         mfilt[1] = multicast >> 32;
3127
3128         /* Only deal with supported flags */
3129         changed_flags &= SUPPORTED_FIF_FLAGS;
3130         *new_flags &= SUPPORTED_FIF_FLAGS;
3131
3132         /* If HW detects any phy or radar errors, leave those filters on.
3133          * Also, always enable Unicast, Broadcasts and Multicast
3134          * XXX: move unicast, bssid broadcasts and multicast to mac80211 */
3135         rfilt = (ath5k_hw_get_rx_filter(ah) & (AR5K_RX_FILTER_PHYERR)) |
3136                 (AR5K_RX_FILTER_UCAST | AR5K_RX_FILTER_BCAST |
3137                 AR5K_RX_FILTER_MCAST);
3138
3139         if (changed_flags & (FIF_PROMISC_IN_BSS | FIF_OTHER_BSS)) {
3140                 if (*new_flags & FIF_PROMISC_IN_BSS) {
3141                         rfilt |= AR5K_RX_FILTER_PROM;
3142                         __set_bit(ATH_STAT_PROMISC, sc->status);
3143                 } else {
3144                         __clear_bit(ATH_STAT_PROMISC, sc->status);
3145                 }
3146         }
3147
3148         /* Note, AR5K_RX_FILTER_MCAST is already enabled */
3149         if (*new_flags & FIF_ALLMULTI) {
3150                 mfilt[0] =  ~0;
3151                 mfilt[1] =  ~0;
3152         }
3153
3154         /* This is the best we can do */
3155         if (*new_flags & (FIF_FCSFAIL | FIF_PLCPFAIL))
3156                 rfilt |= AR5K_RX_FILTER_PHYERR;
3157
3158         /* FIF_BCN_PRBRESP_PROMISC really means to enable beacons
3159         * and probes for any BSSID, this needs testing */
3160         if (*new_flags & FIF_BCN_PRBRESP_PROMISC)
3161                 rfilt |= AR5K_RX_FILTER_BEACON | AR5K_RX_FILTER_PROBEREQ;
3162
3163         /* FIF_CONTROL doc says that if FIF_PROMISC_IN_BSS is not
3164          * set we should only pass on control frames for this
3165          * station. This needs testing. I believe right now this
3166          * enables *all* control frames, which is OK.. but
3167          * but we should see if we can improve on granularity */
3168         if (*new_flags & FIF_CONTROL)
3169                 rfilt |= AR5K_RX_FILTER_CONTROL;
3170
3171         /* Additional settings per mode -- this is per ath5k */
3172
3173         /* XXX move these to mac80211, and add a beacon IFF flag to mac80211 */
3174
3175         switch (sc->opmode) {
3176         case NL80211_IFTYPE_MESH_POINT:
3177         case NL80211_IFTYPE_MONITOR:
3178                 rfilt |= AR5K_RX_FILTER_CONTROL |
3179                          AR5K_RX_FILTER_BEACON |
3180                          AR5K_RX_FILTER_PROBEREQ |
3181                          AR5K_RX_FILTER_PROM;
3182                 break;
3183         case NL80211_IFTYPE_AP:
3184         case NL80211_IFTYPE_ADHOC:
3185                 rfilt |= AR5K_RX_FILTER_PROBEREQ |
3186                          AR5K_RX_FILTER_BEACON;
3187                 break;
3188         case NL80211_IFTYPE_STATION:
3189                 if (sc->assoc)
3190                         rfilt |= AR5K_RX_FILTER_BEACON;
3191         default:
3192                 break;
3193         }
3194
3195         /* Set filters */
3196         ath5k_hw_set_rx_filter(ah, rfilt);
3197
3198         /* Set multicast bits */
3199         ath5k_hw_set_mcast_filter(ah, mfilt[0], mfilt[1]);
3200         /* Set the cached hw filter flags, this will alter actually
3201          * be set in HW */
3202         sc->filter_flags = rfilt;
3203
3204         mutex_unlock(&sc->lock);
3205 }
3206
3207 static int
3208 ath5k_set_key(struct ieee80211_hw *hw, enum set_key_cmd cmd,
3209               struct ieee80211_vif *vif, struct ieee80211_sta *sta,
3210               struct ieee80211_key_conf *key)
3211 {
3212         struct ath5k_softc *sc = hw->priv;
3213         struct ath5k_hw *ah = sc->ah;
3214         struct ath_common *common = ath5k_hw_common(ah);
3215         int ret = 0;
3216
3217         if (modparam_nohwcrypt)
3218                 return -EOPNOTSUPP;
3219
3220         if (sc->opmode == NL80211_IFTYPE_AP)
3221                 return -EOPNOTSUPP;
3222
3223         switch (key->alg) {
3224         case ALG_WEP:
3225         case ALG_TKIP:
3226                 break;
3227         case ALG_CCMP:
3228                 if (sc->ah->ah_aes_support)
3229                         break;
3230
3231                 return -EOPNOTSUPP;
3232         default:
3233                 WARN_ON(1);
3234                 return -EINVAL;
3235         }
3236
3237         mutex_lock(&sc->lock);
3238
3239         switch (cmd) {
3240         case SET_KEY:
3241                 ret = ath5k_hw_set_key(sc->ah, key->keyidx, key,
3242                                        sta ? sta->addr : NULL);
3243                 if (ret) {
3244                         ATH5K_ERR(sc, "can't set the key\n");
3245                         goto unlock;
3246                 }
3247                 __set_bit(key->keyidx, common->keymap);
3248                 key->hw_key_idx = key->keyidx;
3249                 key->flags |= (IEEE80211_KEY_FLAG_GENERATE_IV |
3250                                IEEE80211_KEY_FLAG_GENERATE_MMIC);
3251                 break;
3252         case DISABLE_KEY:
3253                 ath5k_hw_reset_key(sc->ah, key->keyidx);
3254                 __clear_bit(key->keyidx, common->keymap);
3255                 break;
3256         default:
3257                 ret = -EINVAL;
3258                 goto unlock;
3259         }
3260
3261 unlock:
3262         mmiowb();
3263         mutex_unlock(&sc->lock);
3264         return ret;
3265 }
3266
3267 static int
3268 ath5k_get_stats(struct ieee80211_hw *hw,
3269                 struct ieee80211_low_level_stats *stats)
3270 {
3271         struct ath5k_softc *sc = hw->priv;
3272
3273         /* Force update */
3274         ath5k_hw_update_mib_counters(sc->ah);
3275
3276         stats->dot11ACKFailureCount = sc->stats.ack_fail;
3277         stats->dot11RTSFailureCount = sc->stats.rts_fail;
3278         stats->dot11RTSSuccessCount = sc->stats.rts_ok;
3279         stats->dot11FCSErrorCount = sc->stats.fcs_error;
3280
3281         return 0;
3282 }
3283
3284 static u64
3285 ath5k_get_tsf(struct ieee80211_hw *hw)
3286 {
3287         struct ath5k_softc *sc = hw->priv;
3288
3289         return ath5k_hw_get_tsf64(sc->ah);
3290 }
3291
3292 static void
3293 ath5k_set_tsf(struct ieee80211_hw *hw, u64 tsf)
3294 {
3295         struct ath5k_softc *sc = hw->priv;
3296
3297         ath5k_hw_set_tsf64(sc->ah, tsf);
3298 }
3299
3300 static void
3301 ath5k_reset_tsf(struct ieee80211_hw *hw)
3302 {
3303         struct ath5k_softc *sc = hw->priv;
3304
3305         /*
3306          * in IBSS mode we need to update the beacon timers too.
3307          * this will also reset the TSF if we call it with 0
3308          */
3309         if (sc->opmode == NL80211_IFTYPE_ADHOC)
3310                 ath5k_beacon_update_timers(sc, 0);
3311         else
3312                 ath5k_hw_reset_tsf(sc->ah);
3313 }
3314
3315 /*
3316  * Updates the beacon that is sent by ath5k_beacon_send.  For adhoc,
3317  * this is called only once at config_bss time, for AP we do it every
3318  * SWBA interrupt so that the TIM will reflect buffered frames.
3319  *
3320  * Called with the beacon lock.
3321  */
3322 static int
3323 ath5k_beacon_update(struct ieee80211_hw *hw, struct ieee80211_vif *vif)
3324 {
3325         int ret;
3326         struct ath5k_softc *sc = hw->priv;
3327         struct sk_buff *skb;
3328
3329         if (WARN_ON(!vif)) {
3330                 ret = -EINVAL;
3331                 goto out;
3332         }
3333
3334         skb = ieee80211_beacon_get(hw, vif);
3335
3336         if (!skb) {
3337                 ret = -ENOMEM;
3338                 goto out;
3339         }
3340
3341         ath5k_debug_dump_skb(sc, skb, "BC  ", 1);
3342
3343         ath5k_txbuf_free(sc, sc->bbuf);
3344         sc->bbuf->skb = skb;
3345         ret = ath5k_beacon_setup(sc, sc->bbuf);
3346         if (ret)
3347                 sc->bbuf->skb = NULL;
3348 out:
3349         return ret;
3350 }
3351
3352 static void
3353 set_beacon_filter(struct ieee80211_hw *hw, bool enable)
3354 {
3355         struct ath5k_softc *sc = hw->priv;
3356         struct ath5k_hw *ah = sc->ah;
3357         u32 rfilt;
3358         rfilt = ath5k_hw_get_rx_filter(ah);
3359         if (enable)
3360                 rfilt |= AR5K_RX_FILTER_BEACON;
3361         else
3362                 rfilt &= ~AR5K_RX_FILTER_BEACON;
3363         ath5k_hw_set_rx_filter(ah, rfilt);
3364         sc->filter_flags = rfilt;
3365 }
3366
3367 static void ath5k_bss_info_changed(struct ieee80211_hw *hw,
3368                                     struct ieee80211_vif *vif,
3369                                     struct ieee80211_bss_conf *bss_conf,
3370                                     u32 changes)
3371 {
3372         struct ath5k_softc *sc = hw->priv;
3373         struct ath5k_hw *ah = sc->ah;
3374         struct ath_common *common = ath5k_hw_common(ah);
3375         unsigned long flags;
3376
3377         mutex_lock(&sc->lock);
3378         if (WARN_ON(sc->vif != vif))
3379                 goto unlock;
3380
3381         if (changes & BSS_CHANGED_BSSID) {
3382                 /* Cache for later use during resets */
3383                 memcpy(common->curbssid, bss_conf->bssid, ETH_ALEN);
3384                 common->curaid = 0;
3385                 ath5k_hw_set_associd(ah);
3386                 mmiowb();
3387         }
3388
3389         if (changes & BSS_CHANGED_BEACON_INT)
3390                 sc->bintval = bss_conf->beacon_int;
3391
3392         if (changes & BSS_CHANGED_ASSOC) {
3393                 sc->assoc = bss_conf->assoc;
3394                 if (sc->opmode == NL80211_IFTYPE_STATION)
3395                         set_beacon_filter(hw, sc->assoc);
3396                 ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3397                         AR5K_LED_ASSOC : AR5K_LED_INIT);
3398                 if (bss_conf->assoc) {
3399                         ATH5K_DBG(sc, ATH5K_DEBUG_ANY,
3400                                   "Bss Info ASSOC %d, bssid: %pM\n",
3401                                   bss_conf->aid, common->curbssid);
3402                         common->curaid = bss_conf->aid;
3403                         ath5k_hw_set_associd(ah);
3404                         /* Once ANI is available you would start it here */
3405                 }
3406         }
3407
3408         if (changes & BSS_CHANGED_BEACON) {
3409                 spin_lock_irqsave(&sc->block, flags);
3410                 ath5k_beacon_update(hw, vif);
3411                 spin_unlock_irqrestore(&sc->block, flags);
3412         }
3413
3414         if (changes & BSS_CHANGED_BEACON_ENABLED)
3415                 sc->enable_beacon = bss_conf->enable_beacon;
3416
3417         if (changes & (BSS_CHANGED_BEACON | BSS_CHANGED_BEACON_ENABLED |
3418                        BSS_CHANGED_BEACON_INT))
3419                 ath5k_beacon_config(sc);
3420
3421  unlock:
3422         mutex_unlock(&sc->lock);
3423 }
3424
3425 static void ath5k_sw_scan_start(struct ieee80211_hw *hw)
3426 {
3427         struct ath5k_softc *sc = hw->priv;
3428         if (!sc->assoc)
3429                 ath5k_hw_set_ledstate(sc->ah, AR5K_LED_SCAN);
3430 }
3431
3432 static void ath5k_sw_scan_complete(struct ieee80211_hw *hw)
3433 {
3434         struct ath5k_softc *sc = hw->priv;
3435         ath5k_hw_set_ledstate(sc->ah, sc->assoc ?
3436                 AR5K_LED_ASSOC : AR5K_LED_INIT);
3437 }
3438
3439 /**
3440  * ath5k_set_coverage_class - Set IEEE 802.11 coverage class
3441  *
3442  * @hw: struct ieee80211_hw pointer
3443  * @coverage_class: IEEE 802.11 coverage class number
3444  *
3445  * Mac80211 callback. Sets slot time, ACK timeout and CTS timeout for given
3446  * coverage class. The values are persistent, they are restored after device
3447  * reset.
3448  */
3449 static void ath5k_set_coverage_class(struct ieee80211_hw *hw, u8 coverage_class)
3450 {
3451         struct ath5k_softc *sc = hw->priv;
3452
3453         mutex_lock(&sc->lock);
3454         ath5k_hw_set_coverage_class(sc->ah, coverage_class);
3455         mutex_unlock(&sc->lock);
3456 }