drivers/net/wireless/mediatek/mt76/mt7603/init.c

   1 /* SPDX-License-Identifier: ISC */
   2
   3 #include <linux/etherdevice.h>
   4 #include "mt7603.h"
   5 #include "mac.h"
   6 #include "eeprom.h"
   7
   8 const struct mt76_driver_ops mt7603_drv_ops = {
   9         .txwi_size = MT_TXD_SIZE,
  10         .tx_prepare_skb = mt7603_tx_prepare_skb,
  11         .tx_complete_skb = mt7603_tx_complete_skb,
  12         .rx_skb = mt7603_queue_rx_skb,
  13         .rx_poll_complete = mt7603_rx_poll_complete,
  14         .sta_ps = mt7603_sta_ps,
  15         .sta_add = mt7603_sta_add,
  16         .sta_assoc = mt7603_sta_assoc,
  17         .sta_remove = mt7603_sta_remove,
  18         .update_survey = mt7603_update_channel,
  19 };
  20
  21 static void
  22 mt7603_set_tmac_template(struct mt7603_dev *dev)
  23 {
  24         u32 desc[5] = {
  25                 [1] = FIELD_PREP(MT_TXD3_REM_TX_COUNT, 0xf),
  26                 [3] = MT_TXD5_SW_POWER_MGMT
  27         };
  28         u32 addr;
  29         int i;
  30
  31         addr = mt7603_reg_map(dev, MT_CLIENT_BASE_PHYS_ADDR);
  32         addr += MT_CLIENT_TMAC_INFO_TEMPLATE;
  33         for (i = 0; i < ARRAY_SIZE(desc); i++)
  34                 mt76_wr(dev, addr + 4 * i, desc[i]);
  35 }
  36
  37 static void
  38 mt7603_dma_sched_init(struct mt7603_dev *dev)
  39 {
  40         int page_size = 128;
  41         int page_count;
  42         int max_len = 1792;
  43         int max_amsdu_pages = 4096 / page_size;
  44         int max_mcu_len = 4096;
  45         int max_beacon_len = 512 * 4 + max_len;
  46         int max_mcast_pages = 4 * max_len / page_size;
  47         int reserved_count = 0;
  48         int beacon_pages;
  49         int mcu_pages;
  50         int i;
  51
  52         page_count = mt76_get_field(dev, MT_PSE_FC_P0,
  53                                     MT_PSE_FC_P0_MAX_QUOTA);
  54         beacon_pages = 4 * (max_beacon_len / page_size);
  55         mcu_pages = max_mcu_len / page_size;
  56
  57         mt76_wr(dev, MT_PSE_FRP,
  58                 FIELD_PREP(MT_PSE_FRP_P0, 7) |
  59                 FIELD_PREP(MT_PSE_FRP_P1, 6) |
  60                 FIELD_PREP(MT_PSE_FRP_P2_RQ2, 4));
  61
  62         mt76_wr(dev, MT_HIGH_PRIORITY_1, 0x55555553);
  63         mt76_wr(dev, MT_HIGH_PRIORITY_2, 0x78555555);
  64
  65         mt76_wr(dev, MT_QUEUE_PRIORITY_1, 0x2b1a096e);
  66         mt76_wr(dev, MT_QUEUE_PRIORITY_2, 0x785f4d3c);
  67
  68         mt76_wr(dev, MT_PRIORITY_MASK, 0xffffffff);
  69
  70         mt76_wr(dev, MT_SCH_1, page_count | (2 << 28));
  71         mt76_wr(dev, MT_SCH_2, max_amsdu_pages);
  72
  73         for (i = 0; i <= 4; i++)
  74                 mt76_wr(dev, MT_PAGE_COUNT(i), max_amsdu_pages);
  75         reserved_count += 5 * max_amsdu_pages;
  76
  77         mt76_wr(dev, MT_PAGE_COUNT(5), mcu_pages);
  78         reserved_count += mcu_pages;
  79
  80         mt76_wr(dev, MT_PAGE_COUNT(7), beacon_pages);
  81         reserved_count += beacon_pages;
  82
  83         mt76_wr(dev, MT_PAGE_COUNT(8), max_mcast_pages);
  84         reserved_count += max_mcast_pages;
  85
  86         if (is_mt7603(dev))
  87                 reserved_count = 0;
  88
  89         mt76_wr(dev, MT_RSV_MAX_THRESH, page_count - reserved_count);
  90
  91         if (is_mt7603(dev) && mt76xx_rev(dev) >= MT7603_REV_E2) {
  92                 mt76_wr(dev, MT_GROUP_THRESH(0),
  93                         page_count - beacon_pages - mcu_pages);
  94                 mt76_wr(dev, MT_GROUP_THRESH(1), beacon_pages);
  95                 mt76_wr(dev, MT_BMAP_0, 0x0080ff5f);
  96                 mt76_wr(dev, MT_GROUP_THRESH(2), mcu_pages);
  97                 mt76_wr(dev, MT_BMAP_1, 0x00000020);
  98         } else {
  99                 mt76_wr(dev, MT_GROUP_THRESH(0), page_count);
 100                 mt76_wr(dev, MT_BMAP_0, 0xffff);
 101         }
 102
 103         mt76_wr(dev, MT_SCH_4, 0);
 104
 105         for (i = 0; i <= 15; i++)
 106                 mt76_wr(dev, MT_TXTIME_THRESH(i), 0xfffff);
 107
 108         mt76_set(dev, MT_SCH_4, BIT(6));
 109 }
 110
 111 static void
 112 mt7603_phy_init(struct mt7603_dev *dev)
 113 {
 114         int rx_chains = dev->mt76.antenna_mask;
 115         int tx_chains = __sw_hweight8(rx_chains) - 1;
 116
 117         mt76_rmw(dev, MT_WF_RMAC_RMCR,
 118                  (MT_WF_RMAC_RMCR_SMPS_MODE |
 119                   MT_WF_RMAC_RMCR_RX_STREAMS),
 120                  (FIELD_PREP(MT_WF_RMAC_RMCR_SMPS_MODE, 3) |
 121                   FIELD_PREP(MT_WF_RMAC_RMCR_RX_STREAMS, rx_chains)));
 122
 123         mt76_rmw_field(dev, MT_TMAC_TCR, MT_TMAC_TCR_TX_STREAMS,
 124                        tx_chains);
 125
 126         dev->agc0 = mt76_rr(dev, MT_AGC(0));
 127         dev->agc3 = mt76_rr(dev, MT_AGC(3));
 128 }
 129
 130 static void
 131 mt7603_mac_init(struct mt7603_dev *dev)
 132 {
 133         u8 bc_addr[ETH_ALEN];
 134         u32 addr;
 135         int i;
 136
 137         mt76_wr(dev, MT_AGG_BA_SIZE_LIMIT_0,
 138                 (MT_AGG_SIZE_LIMIT(0) << 0 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 139                 (MT_AGG_SIZE_LIMIT(1) << 1 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 140                 (MT_AGG_SIZE_LIMIT(2) << 2 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 141                 (MT_AGG_SIZE_LIMIT(3) << 3 * MT_AGG_BA_SIZE_LIMIT_SHIFT));
 142
 143         mt76_wr(dev, MT_AGG_BA_SIZE_LIMIT_1,
 144                 (MT_AGG_SIZE_LIMIT(4) << 0 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 145                 (MT_AGG_SIZE_LIMIT(5) << 1 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 146                 (MT_AGG_SIZE_LIMIT(6) << 2 * MT_AGG_BA_SIZE_LIMIT_SHIFT) |
 147                 (MT_AGG_SIZE_LIMIT(7) << 3 * MT_AGG_BA_SIZE_LIMIT_SHIFT));
 148
 149         mt76_wr(dev, MT_AGG_LIMIT,
 150                 FIELD_PREP(MT_AGG_LIMIT_AC(0), 24) |
 151                 FIELD_PREP(MT_AGG_LIMIT_AC(1), 24) |
 152                 FIELD_PREP(MT_AGG_LIMIT_AC(2), 24) |
 153                 FIELD_PREP(MT_AGG_LIMIT_AC(3), 24));
 154
 155         mt76_wr(dev, MT_AGG_LIMIT_1,
 156                 FIELD_PREP(MT_AGG_LIMIT_AC(0), 24) |
 157                 FIELD_PREP(MT_AGG_LIMIT_AC(1), 24) |
 158                 FIELD_PREP(MT_AGG_LIMIT_AC(2), 24) |
 159                 FIELD_PREP(MT_AGG_LIMIT_AC(3), 24));
 160
 161         mt76_wr(dev, MT_AGG_CONTROL,
 162                 FIELD_PREP(MT_AGG_CONTROL_BAR_RATE, 0x4b) |
 163                 FIELD_PREP(MT_AGG_CONTROL_CFEND_RATE, 0x69) |
 164                 MT_AGG_CONTROL_NO_BA_AR_RULE);
 165
 166         mt76_wr(dev, MT_AGG_RETRY_CONTROL,
 167                 FIELD_PREP(MT_AGG_RETRY_CONTROL_BAR_LIMIT, 1) |
 168                 FIELD_PREP(MT_AGG_RETRY_CONTROL_RTS_LIMIT, 15));
 169
 170         mt76_rmw(dev, MT_DMA_DCR0, ~0xfffc, 4096);
 171
 172         mt76_rmw(dev, MT_DMA_VCFR0, BIT(0), BIT(13));
 173         mt76_rmw(dev, MT_DMA_TMCFR0, BIT(0) | BIT(1), BIT(13));
 174
 175         mt76_clear(dev, MT_WF_RMAC_TMR_PA, BIT(31));
 176
 177         mt76_set(dev, MT_WF_RMACDR, MT_WF_RMACDR_MAXLEN_20BIT);
 178         mt76_rmw(dev, MT_WF_RMAC_MAXMINLEN, 0xffffff, 0x19000);
 179
 180         mt76_wr(dev, MT_WF_RFCR1, 0);
 181
 182         mt76_set(dev, MT_TMAC_TCR, MT_TMAC_TCR_RX_RIFS_MODE);
 183
 184         mt7603_set_tmac_template(dev);
 185
 186         /* Enable RX group to HIF */
 187         addr = mt7603_reg_map(dev, MT_CLIENT_BASE_PHYS_ADDR);
 188         mt76_set(dev, addr + MT_CLIENT_RXINF, MT_CLIENT_RXINF_RXSH_GROUPS);
 189
 190         /* Enable RX group to MCU */
 191         mt76_set(dev, MT_DMA_DCR1, GENMASK(13, 11));
 192
 193         mt76_rmw_field(dev, MT_AGG_PCR_RTS, MT_AGG_PCR_RTS_PKT_THR, 3);
 194         mt76_set(dev, MT_TMAC_PCR, MT_TMAC_PCR_SPE_EN);
 195
 196         /* include preamble detection in CCA trigger signal */
 197         mt76_rmw_field(dev, MT_TXREQ, MT_TXREQ_CCA_SRC_SEL, 2);
 198
 199         mt76_wr(dev, MT_RXREQ, 4);
 200
 201         /* Configure all rx packets to HIF */
 202         mt76_wr(dev, MT_DMA_RCFR0, 0xc0000000);
 203
 204         /* Configure MCU txs selection with aggregation */
 205         mt76_wr(dev, MT_DMA_TCFR0,
 206                 FIELD_PREP(MT_DMA_TCFR_TXS_AGGR_TIMEOUT, 1) | /* 32 us */
 207                 MT_DMA_TCFR_TXS_AGGR_COUNT);
 208
 209         /* Configure HIF txs selection with aggregation */
 210         mt76_wr(dev, MT_DMA_TCFR1,
 211                 FIELD_PREP(MT_DMA_TCFR_TXS_AGGR_TIMEOUT, 1) | /* 32 us */
 212                 MT_DMA_TCFR_TXS_AGGR_COUNT | /* Maximum count */
 213                 MT_DMA_TCFR_TXS_BIT_MAP);
 214
 215         mt76_wr(dev, MT_MCU_PCIE_REMAP_1, MT_PSE_WTBL_2_PHYS_ADDR);
 216
 217         for (i = 0; i < MT7603_WTBL_SIZE; i++)
 218                 mt7603_wtbl_clear(dev, i);
 219
 220         eth_broadcast_addr(bc_addr);
 221         mt7603_wtbl_init(dev, MT7603_WTBL_RESERVED, -1, bc_addr);
 222         dev->global_sta.wcid.idx = MT7603_WTBL_RESERVED;
 223         rcu_assign_pointer(dev->mt76.wcid[MT7603_WTBL_RESERVED],
 224                            &dev->global_sta.wcid);
 225
 226         mt76_rmw_field(dev, MT_LPON_BTEIR, MT_LPON_BTEIR_MBSS_MODE, 2);
 227         mt76_rmw_field(dev, MT_WF_RMACDR, MT_WF_RMACDR_MBSSID_MASK, 2);
 228
 229         mt76_wr(dev, MT_AGG_ARUCR, FIELD_PREP(MT_AGG_ARxCR_LIMIT(0), 7));
 230         mt76_wr(dev, MT_AGG_ARDCR,
 231                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(0), 0) |
 232                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(1),
 233                            max_t(int, 0, MT7603_RATE_RETRY - 2)) |
 234                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(2), MT7603_RATE_RETRY - 1) |
 235                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(3), MT7603_RATE_RETRY - 1) |
 236                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(4), MT7603_RATE_RETRY - 1) |
 237                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(5), MT7603_RATE_RETRY - 1) |
 238                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(6), MT7603_RATE_RETRY - 1) |
 239                 FIELD_PREP(MT_AGG_ARxCR_LIMIT(7), MT7603_RATE_RETRY - 1));
 240
 241         mt76_wr(dev, MT_AGG_ARCR,
 242                 (MT_AGG_ARCR_INIT_RATE1 |
 243                  FIELD_PREP(MT_AGG_ARCR_RTS_RATE_THR, 2) |
 244                  MT_AGG_ARCR_RATE_DOWN_RATIO_EN |
 245                  FIELD_PREP(MT_AGG_ARCR_RATE_DOWN_RATIO, 1) |
 246                  FIELD_PREP(MT_AGG_ARCR_RATE_UP_EXTRA_TH, 4)));
 247
 248         mt76_set(dev, MT_WTBL_RMVTCR, MT_WTBL_RMVTCR_RX_MV_MODE);
 249
 250         mt76_clear(dev, MT_SEC_SCR, MT_SEC_SCR_MASK_ORDER);
 251         mt76_clear(dev, MT_SEC_SCR, BIT(18));
 252
 253         /* Set secondary beacon time offsets */
 254         for (i = 0; i <= 4; i++)
 255                 mt76_rmw_field(dev, MT_LPON_SBTOR(i), MT_LPON_SBTOR_TIME_OFFSET,
 256                                (i + 1) * (20 + 4096));
 257 }
 258
 259 static int
 260 mt7603_init_hardware(struct mt7603_dev *dev)
 261 {
 262         int i, ret;
 263
 264         mt76_wr(dev, MT_INT_SOURCE_CSR, ~0);
 265
 266         ret = mt7603_eeprom_init(dev);
 267         if (ret < 0)
 268                 return ret;
 269
 270         ret = mt7603_dma_init(dev);
 271         if (ret)
 272                 return ret;
 273
 274         mt76_wr(dev, MT_WPDMA_GLO_CFG, 0x52000850);
 275         mt7603_mac_dma_start(dev);
 276         dev->rxfilter = mt76_rr(dev, MT_WF_RFCR);
 277         set_bit(MT76_STATE_INITIALIZED, &dev->mt76.state);
 278
 279         for (i = 0; i < MT7603_WTBL_SIZE; i++) {
 280                 mt76_wr(dev, MT_PSE_RTA, MT_PSE_RTA_BUSY | MT_PSE_RTA_WRITE |
 281                         FIELD_PREP(MT_PSE_RTA_TAG_ID, i));
 282                 mt76_poll(dev, MT_PSE_RTA, MT_PSE_RTA_BUSY, 0, 5000);
 283         }
 284
 285         ret = mt7603_mcu_init(dev);
 286         if (ret)
 287                 return ret;
 288
 289         mt7603_dma_sched_init(dev);
 290         mt7603_mcu_set_eeprom(dev);
 291         mt7603_phy_init(dev);
 292         mt7603_mac_init(dev);
 293
 294         return 0;
 295 }
 296
 297 #define CCK_RATE(_idx, _rate) {                                 \
 298         .bitrate = _rate,                                       \
 299         .flags = IEEE80211_RATE_SHORT_PREAMBLE,                 \
 300         .hw_value = (MT_PHY_TYPE_CCK << 8) | (_idx),            \
 301         .hw_value_short = (MT_PHY_TYPE_CCK << 8) | (4 + _idx),  \
 302 }
 303
 304 #define OFDM_RATE(_idx, _rate) {                                \
 305         .bitrate = _rate,                                       \
 306         .hw_value = (MT_PHY_TYPE_OFDM << 8) | (_idx),           \
 307         .hw_value_short = (MT_PHY_TYPE_OFDM << 8) | (_idx),     \
 308 }
 309
 310 static struct ieee80211_rate mt7603_rates[] = {
 311         CCK_RATE(0, 10),
 312         CCK_RATE(1, 20),
 313         CCK_RATE(2, 55),
 314         CCK_RATE(3, 110),
 315         OFDM_RATE(11, 60),
 316         OFDM_RATE(15, 90),
 317         OFDM_RATE(10, 120),
 318         OFDM_RATE(14, 180),
 319         OFDM_RATE(9,  240),
 320         OFDM_RATE(13, 360),
 321         OFDM_RATE(8,  480),
 322         OFDM_RATE(12, 540),
 323 };
 324
 325 static const struct ieee80211_iface_limit if_limits[] = {
 326         {
 327                 .max = 1,
 328                 .types = BIT(NL80211_IFTYPE_ADHOC)
 329         }, {
 330                 .max = MT7603_MAX_INTERFACES,
 331                 .types = BIT(NL80211_IFTYPE_STATION) |
 332 #ifdef CONFIG_MAC80211_MESH
 333                          BIT(NL80211_IFTYPE_MESH_POINT) |
 334 #endif
 335                          BIT(NL80211_IFTYPE_AP)
 336          },
 337 };
 338
 339 static const struct ieee80211_iface_combination if_comb[] = {
 340         {
 341                 .limits = if_limits,
 342                 .n_limits = ARRAY_SIZE(if_limits),
 343                 .max_interfaces = 4,
 344                 .num_different_channels = 1,
 345                 .beacon_int_infra_match = true,
 346         }
 347 };
 348
 349 static void mt7603_led_set_config(struct mt76_dev *mt76, u8 delay_on,
 350                                   u8 delay_off)
 351 {
 352         struct mt7603_dev *dev = container_of(mt76, struct mt7603_dev,
 353                                               mt76);
 354         u32 val, addr;
 355
 356         val = MT_LED_STATUS_DURATION(0xffff) |
 357               MT_LED_STATUS_OFF(delay_off) |
 358               MT_LED_STATUS_ON(delay_on);
 359
 360         addr = mt7603_reg_map(dev, MT_LED_STATUS_0(mt76->led_pin));
 361         mt76_wr(dev, addr, val);
 362         addr = mt7603_reg_map(dev, MT_LED_STATUS_1(mt76->led_pin));
 363         mt76_wr(dev, addr, val);
 364
 365         val = MT_LED_CTRL_REPLAY(mt76->led_pin) |
 366               MT_LED_CTRL_KICK(mt76->led_pin);
 367         if (mt76->led_al)
 368                 val |= MT_LED_CTRL_POLARITY(mt76->led_pin);
 369         addr = mt7603_reg_map(dev, MT_LED_CTRL);
 370         mt76_wr(dev, addr, val);
 371 }
 372
 373 static int mt7603_led_set_blink(struct led_classdev *led_cdev,
 374                                 unsigned long *delay_on,
 375                                 unsigned long *delay_off)
 376 {
 377         struct mt76_dev *mt76 = container_of(led_cdev, struct mt76_dev,
 378                                              led_cdev);
 379         u8 delta_on, delta_off;
 380
 381         delta_off = max_t(u8, *delay_off / 10, 1);
 382         delta_on = max_t(u8, *delay_on / 10, 1);
 383
 384         mt7603_led_set_config(mt76, delta_on, delta_off);
 385         return 0;
 386 }
 387
 388 static void mt7603_led_set_brightness(struct led_classdev *led_cdev,
 389                                       enum led_brightness brightness)
 390 {
 391         struct mt76_dev *mt76 = container_of(led_cdev, struct mt76_dev,
 392                                              led_cdev);
 393
 394         if (!brightness)
 395                 mt7603_led_set_config(mt76, 0, 0xff);
 396         else
 397                 mt7603_led_set_config(mt76, 0xff, 0);
 398 }
 399
 400 static u32 __mt7603_reg_addr(struct mt7603_dev *dev, u32 addr)
 401 {
 402         if (addr < 0x100000)
 403                 return addr;
 404
 405         return mt7603_reg_map(dev, addr);
 406 }
 407
 408 static u32 mt7603_rr(struct mt76_dev *mdev, u32 offset)
 409 {
 410         struct mt7603_dev *dev = container_of(mdev, struct mt7603_dev, mt76);
 411         u32 addr = __mt7603_reg_addr(dev, offset);
 412
 413         return dev->bus_ops->rr(mdev, addr);
 414 }
 415
 416 static void mt7603_wr(struct mt76_dev *mdev, u32 offset, u32 val)
 417 {
 418         struct mt7603_dev *dev = container_of(mdev, struct mt7603_dev, mt76);
 419         u32 addr = __mt7603_reg_addr(dev, offset);
 420
 421         dev->bus_ops->wr(mdev, addr, val);
 422 }
 423
 424 static u32 mt7603_rmw(struct mt76_dev *mdev, u32 offset, u32 mask, u32 val)
 425 {
 426         struct mt7603_dev *dev = container_of(mdev, struct mt7603_dev, mt76);
 427         u32 addr = __mt7603_reg_addr(dev, offset);
 428
 429         return dev->bus_ops->rmw(mdev, addr, mask, val);
 430 }
 431
 432 static void
 433 mt7603_regd_notifier(struct wiphy *wiphy,
 434                      struct regulatory_request *request)
 435 {
 436         struct ieee80211_hw *hw = wiphy_to_ieee80211_hw(wiphy);
 437         struct mt7603_dev *dev = hw->priv;
 438
 439         dev->ed_monitor = request->dfs_region == NL80211_DFS_ETSI;
 440 }
 441
 442 static int
 443 mt7603_txpower_signed(int val)
 444 {
 445         bool sign = val & BIT(6);
 446
 447         if (!(val & BIT(7)))
 448                 return 0;
 449
 450         val &= GENMASK(5, 0);
 451         if (!sign)
 452                 val = -val;
 453
 454         return val;
 455 }
 456
 457 static void
 458 mt7603_init_txpower(struct mt7603_dev *dev,
 459                     struct ieee80211_supported_band *sband)
 460 {
 461         struct ieee80211_channel *chan;
 462         u8 *eeprom = (u8 *)dev->mt76.eeprom.data;
 463         int target_power = eeprom[MT_EE_TX_POWER_0_START_2G + 2] & ~BIT(7);
 464         u8 *rate_power = &eeprom[MT_EE_TX_POWER_CCK];
 465         int max_offset, cur_offset;
 466         int i;
 467
 468         if (target_power & BIT(6))
 469                 target_power = -(target_power & GENMASK(5, 0));
 470
 471         max_offset = 0;
 472         for (i = 0; i < 14; i++) {
 473                 cur_offset = mt7603_txpower_signed(rate_power[i]);
 474                 max_offset = max(max_offset, cur_offset);
 475         }
 476
 477         target_power += max_offset;
 478
 479         dev->tx_power_limit = target_power;
 480         dev->mt76.txpower_cur = target_power;
 481
 482         target_power = DIV_ROUND_UP(target_power, 2);
 483
 484         /* add 3 dBm for 2SS devices (combined output) */
 485         if (dev->mt76.antenna_mask & BIT(1))
 486                 target_power += 3;
 487
 488         for (i = 0; i < sband->n_channels; i++) {
 489                 chan = &sband->channels[i];
 490                 chan->max_power = target_power;
 491         }
 492 }
 493
 494
 495 int mt7603_register_device(struct mt7603_dev *dev)
 496 {
 497         struct mt76_bus_ops *bus_ops;
 498         struct ieee80211_hw *hw = mt76_hw(dev);
 499         struct wiphy *wiphy = hw->wiphy;
 500         int ret;
 501
 502         dev->bus_ops = dev->mt76.bus;
 503         bus_ops = devm_kmemdup(dev->mt76.dev, dev->bus_ops, sizeof(*bus_ops),
 504                                GFP_KERNEL);
 505         if (!bus_ops)
 506                 return -ENOMEM;
 507
 508         bus_ops->rr = mt7603_rr;
 509         bus_ops->wr = mt7603_wr;
 510         bus_ops->rmw = mt7603_rmw;
 511         dev->mt76.bus = bus_ops;
 512
 513         INIT_DELAYED_WORK(&dev->mac_work, mt7603_mac_work);
 514         tasklet_init(&dev->pre_tbtt_tasklet, mt7603_pre_tbtt_tasklet,
 515                      (unsigned long)dev);
 516
 517         /* Check for 7688, which only has 1SS */
 518         dev->mt76.antenna_mask = 3;
 519         if (mt76_rr(dev, MT_EFUSE_BASE + 0x64) & BIT(4))
 520                 dev->mt76.antenna_mask = 1;
 521
 522         dev->slottime = 9;
 523
 524         ret = mt7603_init_hardware(dev);
 525         if (ret)
 526                 return ret;
 527
 528         hw->queues = 4;
 529         hw->max_rates = 3;
 530         hw->max_report_rates = 7;
 531         hw->max_rate_tries = 11;
 532
 533         hw->sta_data_size = sizeof(struct mt7603_sta);
 534         hw->vif_data_size = sizeof(struct mt7603_vif);
 535
 536         wiphy->iface_combinations = if_comb;
 537         wiphy->n_iface_combinations = ARRAY_SIZE(if_comb);
 538
 539         ieee80211_hw_set(hw, SUPPORTS_REORDERING_BUFFER);
 540         ieee80211_hw_set(hw, TX_STATUS_NO_AMPDU_LEN);
 541
 542         /* init led callbacks */
 543         if (IS_ENABLED(CONFIG_MT76_LEDS)) {
 544                 dev->mt76.led_cdev.brightness_set = mt7603_led_set_brightness;
 545                 dev->mt76.led_cdev.blink_set = mt7603_led_set_blink;
 546         }
 547
 548         wiphy->interface_modes =
 549                 BIT(NL80211_IFTYPE_STATION) |
 550                 BIT(NL80211_IFTYPE_AP) |
 551 #ifdef CONFIG_MAC80211_MESH
 552                 BIT(NL80211_IFTYPE_MESH_POINT) |
 553 #endif
 554                 BIT(NL80211_IFTYPE_ADHOC);
 555
 556         wiphy->flags |= WIPHY_FLAG_HAS_CHANNEL_SWITCH;
 557
 558         wiphy->reg_notifier = mt7603_regd_notifier;
 559
 560         ret = mt76_register_device(&dev->mt76, true, mt7603_rates,
 561                                    ARRAY_SIZE(mt7603_rates));
 562         if (ret)
 563                 return ret;
 564
 565         mt7603_init_debugfs(dev);
 566         mt7603_init_txpower(dev, &dev->mt76.sband_2g.sband);
 567
 568         return 0;
 569 }
 570
 571 void mt7603_unregister_device(struct mt7603_dev *dev)
 572 {
 573         tasklet_disable(&dev->pre_tbtt_tasklet);
 574         mt76_unregister_device(&dev->mt76);
 575         mt7603_mcu_exit(dev);
 576         mt7603_dma_cleanup(dev);
 577         ieee80211_free_hw(mt76_hw(dev));
 578 }