OSDN Git Service

c520f6a128098c6e4fd4f74e6d734fa4cc626ec3
[android-x86/kernel.git] / drivers / staging / rtl8723bs / include / rtw_ht.h
1 /******************************************************************************
2  *
3  * Copyright(c) 2007 - 2011 Realtek Corporation. All rights reserved.
4  *
5  * This program is free software; you can redistribute it and/or modify it
6  * under the terms of version 2 of the GNU General Public License as
7  * published by the Free Software Foundation.
8  *
9  * This program is distributed in the hope that it will be useful, but WITHOUT
10  * ANY WARRANTY; without even the implied warranty of MERCHANTABILITY or
11  * FITNESS FOR A PARTICULAR PURPOSE. See the GNU General Public License for
12  * more details.
13  *
14  * You should have received a copy of the GNU General Public License along with
15  * this program; if not, write to the Free Software Foundation, Inc.,
16  * 51 Franklin Street, Fifth Floor, Boston, MA 02110, USA
17  *
18  *
19  ******************************************************************************/
20 #ifndef _RTW_HT_H_
21 #define _RTW_HT_H_
22
23
24 struct ht_priv
25 {
26         u8      ht_option;
27         u8      ampdu_enable;//for enable Tx A-MPDU
28         u8      tx_amsdu_enable;//for enable Tx A-MSDU
29         u8      bss_coexist;//for 20/40 Bss coexist
30
31         //u8    baddbareq_issued[16];
32         u32     tx_amsdu_maxlen; // 1: 8k, 0:4k ; default:8k, for tx
33         u32     rx_ampdu_maxlen; //for rx reordering ctrl win_sz, updated when join_callback.
34
35         u8      rx_ampdu_min_spacing;
36
37         u8      ch_offset;//PRIME_CHNL_OFFSET
38         u8      sgi_20m;
39         u8      sgi_40m;
40
41         //for processing Tx A-MPDU
42         u8      agg_enable_bitmap;
43         //u8    ADDBA_retry_count;
44         u8      candidate_tid_bitmap;
45
46         u8      ldpc_cap;
47         u8      stbc_cap;
48         u8      beamform_cap;
49
50         struct rtw_ieee80211_ht_cap ht_cap;
51
52 };
53
54 typedef enum AGGRE_SIZE{
55         HT_AGG_SIZE_8K = 0,
56         HT_AGG_SIZE_16K = 1,
57         HT_AGG_SIZE_32K = 2,
58         HT_AGG_SIZE_64K = 3,
59         VHT_AGG_SIZE_128K = 4,
60         VHT_AGG_SIZE_256K = 5,
61         VHT_AGG_SIZE_512K = 6,
62         VHT_AGG_SIZE_1024K = 7,
63 }AGGRE_SIZE_E, *PAGGRE_SIZE_E;
64
65 typedef enum _RT_HT_INF0_CAP{
66         RT_HT_CAP_USE_TURBO_AGGR = 0x01,
67         RT_HT_CAP_USE_LONG_PREAMBLE = 0x02,
68         RT_HT_CAP_USE_AMPDU = 0x04,
69         RT_HT_CAP_USE_WOW = 0x8,
70         RT_HT_CAP_USE_SOFTAP = 0x10,
71         RT_HT_CAP_USE_92SE = 0x20,
72         RT_HT_CAP_USE_88C_92C = 0x40,
73         RT_HT_CAP_USE_AP_CLIENT_MODE = 0x80,    // AP team request to reserve this bit, by Emily
74 }RT_HT_INF0_CAPBILITY, *PRT_HT_INF0_CAPBILITY;
75
76 typedef enum _RT_HT_INF1_CAP{
77         RT_HT_CAP_USE_VIDEO_CLIENT = 0x01,
78         RT_HT_CAP_USE_JAGUAR_BCUT = 0x02,
79         RT_HT_CAP_USE_JAGUAR_CCUT = 0x04,
80 }RT_HT_INF1_CAPBILITY, *PRT_HT_INF1_CAPBILITY;
81
82 #define LDPC_HT_ENABLE_RX                       BIT0
83 #define LDPC_HT_ENABLE_TX                       BIT1
84 #define LDPC_HT_TEST_TX_ENABLE          BIT2
85 #define LDPC_HT_CAP_TX                          BIT3
86
87 #define STBC_HT_ENABLE_RX                       BIT0
88 #define STBC_HT_ENABLE_TX                       BIT1
89 #define STBC_HT_TEST_TX_ENABLE          BIT2
90 #define STBC_HT_CAP_TX                          BIT3
91
92 #define BEAMFORMING_HT_BEAMFORMER_ENABLE        BIT0    // Declare our NIC supports beamformer
93 #define BEAMFORMING_HT_BEAMFORMEE_ENABLE        BIT1    // Declare our NIC supports beamformee
94 #define BEAMFORMING_HT_BEAMFORMER_TEST          BIT2    // Transmiting Beamforming no matter the target supports it or not
95
96 //------------------------------------------------------------
97 // The HT Control field
98 //------------------------------------------------------------
99 #define SET_HT_CTRL_CSI_STEERING(_pEleStart, _val)                                      SET_BITS_TO_LE_1BYTE((_pEleStart)+2, 6, 2, _val)
100 #define SET_HT_CTRL_NDP_ANNOUNCEMENT(_pEleStart, _val)                  SET_BITS_TO_LE_1BYTE((_pEleStart)+3, 0, 1, _val)
101 #define GET_HT_CTRL_NDP_ANNOUNCEMENT(_pEleStart)                                        LE_BITS_TO_1BYTE((_pEleStart)+3, 0, 1)
102
103 // 20/40 BSS Coexist
104 #define SET_EXT_CAPABILITY_ELE_BSS_COEXIST(_pEleStart, _val)                    SET_BITS_TO_LE_1BYTE((_pEleStart), 0, 1, _val)
105 #define GET_EXT_CAPABILITY_ELE_BSS_COEXIST(_pEleStart)                          LE_BITS_TO_1BYTE((_pEleStart), 0, 1)
106
107
108 #define GET_HT_CAPABILITY_ELE_LDPC_CAP(_pEleStart)                              LE_BITS_TO_1BYTE(_pEleStart, 0, 1)
109 #define GET_HT_CAPABILITY_ELE_TX_STBC(_pEleStart)                                       LE_BITS_TO_1BYTE(_pEleStart, 7, 1)
110
111 #define GET_HT_CAPABILITY_ELE_RX_STBC(_pEleStart)                                       LE_BITS_TO_1BYTE((_pEleStart)+1, 0, 2)
112
113 //TXBF Capabilities
114 #define SET_HT_CAP_TXBF_RECEIVE_NDP_CAP(_pEleStart, _val)                                       SET_BITS_TO_LE_4BYTE( ((u8 *)(_pEleStart))+21, 3, 1, ((u8)_val) )
115 #define SET_HT_CAP_TXBF_TRANSMIT_NDP_CAP(_pEleStart, _val)                              SET_BITS_TO_LE_4BYTE( ((u8 *)(_pEleStart))+21, 4, 1, ((u8)_val) )
116 #define SET_HT_CAP_TXBF_EXPLICIT_COMP_STEERING_CAP(_pEleStart, _val)            SET_BITS_TO_LE_4BYTE( ((u8 *)(_pEleStart))+21, 10, 1, ((u8)_val) )
117 #define SET_HT_CAP_TXBF_EXPLICIT_COMP_FEEDBACK_CAP(_pEleStart, _val)            SET_BITS_TO_LE_4BYTE( ((u8 *)(_pEleStart))+21, 15, 2, ((u8)_val) )
118 #define SET_HT_CAP_TXBF_COMP_STEERING_NUM_ANTENNAS(_pEleStart, _val)    SET_BITS_TO_LE_4BYTE( ((u8 *)(_pEleStart))+21, 23, 2, ((u8)_val) )
119
120 #define GET_HT_CAP_TXBF_EXPLICIT_COMP_STEERING_CAP(_pEleStart)                  LE_BITS_TO_4BYTE((_pEleStart)+21, 10, 1)
121 #define GET_HT_CAP_TXBF_EXPLICIT_COMP_FEEDBACK_CAP(_pEleStart)                  LE_BITS_TO_4BYTE((_pEleStart)+21, 15, 2)
122
123 #endif  //_RTL871X_HT_H_