include/opcode/ChangeLog

   1 2009-09-05  Martin Thuresson  <martin@mtme.org>
   2
   3         * ia64.h (struct ia64_operand): Renamed member class to op_class.
   4
   5 2009-08-29  Martin Thuresson  <martin@mtme.org>
   6
   7         * tic30.h (template): Rename type template to
   8         insn_template. Updated code to use new name.
   9         * tic54x.h (template): Rename type template to
  10         insn_template.
  11
  12 2009-08-20  Nick Hudson  <nick.hudson@gmx.co.uk>
  13
  14         * hppa.h (pa_opcodes): Add a pa10 bb without FLAG_STRICT.
  15
  16 2009-06-11  Anthony Green  <green@moxielogic.com>
  17
  18         * moxie.h (MOXIE_F3_PCREL): Define.
  19         (moxie_form3_opc_info): Grow.
  20
  21 2009-06-06  Anthony Green  <green@moxielogic.com>
  22
  23         * moxie.h (MOXIE_F1_M): Define.
  24
  25 2009-04-15  Anthony Green  <green@moxielogic.com>
  26
  27         * moxie.h: Created.
  28
  29 2009-04-06  DJ Delorie  <dj@redhat.com>
  30
  31         * h8300.h: Add relaxation attributes to MOVA opcodes.
  32
  33 2009-03-10  Alan Modra  <amodra@bigpond.net.au>
  34
  35         * ppc.h (ppc_parse_cpu): Declare.
  36
  37 2009-03-02  Qinwei  <qinwei@sunnorth.com.cn>
  38
  39         * score-inst.h (score_insn_type, score_data_type): Add Ra_I9_I5
  40         and _IMM11 for mbitclr and mbitset.
  41         * score-datadep.h: Update dependency information.
  42
  43 2009-02-26  Peter Bergner  <bergner@vnet.ibm.com>
  44
  45         * ppc.h (PPC_OPCODE_POWER7): New.
  46
  47 2009-02-06  Doug Evans  <dje@google.com>
  48
  49         * i386.h: Add comment regarding sse* insns and prefixes.
  50
  51 2009-02-03  Sandip Matte  <sandip@rmicorp.com>
  52
  53         * mips.h (INSN_XLR): Define.
  54         (INSN_CHIP_MASK): Update.
  55         (CPU_XLR): Define.
  56         (OPCODE_IS_MEMBER): Update.
  57         (M_MSGSND, M_MSGLD, M_MSGLD_T, M_MSGWAIT, M_MSGWAIT_T): Define.
  58
  59 2009-01-28  Doug Evans  <dje@google.com>
  60
  61         * opcode/i386.h: Add multiple inclusion protection.
  62         (EAX_REG_NUM,ECX_REG_NUM,EDX_REGNUM,EBX_REG_NUM,ESI_REG_NUM)
  63         (EDI_REG_NUM): New macros.
  64         (MODRM_MOD_FIELD,MODRM_REG_FIELD,MODRM_RM_FIELD): New macros.
  65         (SIB_SCALE_FIELD,SIB_INDEX_FIELD,SIB_BASE_FIELD): New macros.
  66         (REX_PREFIX_P): New macro.
  67
  68 2009-01-09  Peter Bergner  <bergner@vnet.ibm.com>
  69
  70         * ppc.h (struct powerpc_opcode): New field "deprecated".
  71         (PPC_OPCODE_NOPOWER4): Delete.
  72
  73 2008-11-28  Joshua Kinard  <kumba@gentoo.org>
  74
  75         * mips.h: Define CPU_R14000, CPU_R16000.
  76         (OPCODE_IS_MEMBER): Include R14000, R16000 in test.
  77
  78 2008-11-18  Catherine Moore  <clm@codesourcery.com>
  79
  80         * arm.h (FPU_NEON_FP16): New.
  81         (FPU_ARCH_NEON_FP16): New.
  82
  83 2008-11-06  Chao-ying Fu  <fu@mips.com>
  84
  85         * mips.h: Doucument '1' for 5-bit sync type.
  86
  87 2008-08-28  H.J. Lu  <hongjiu.lu@intel.com>
  88
  89         * ia64.h (ia64_resource_specifier): Add IA64_RS_CR_IIB.  Update
  90         IA64_RS_CR.
  91
  92 2008-08-01  Peter Bergner  <bergner@vnet.ibm.com>
  93
  94         * ppc.h (PPC_OPCODE_VSX, PPC_OPERAND_VSR): New.
  95
  96 2008-07-30  Michael J. Eager  <eager@eagercon.com>
  97
  98         * ppc.h (PPC_OPCODE_405): Define.
  99         (PPC_OPERAND_FSL, PPC_OPERAND_FCR, PPC_OPERAND_UDI): Define.
 100
 101 2008-06-13  Peter Bergner  <bergner@vnet.ibm.com>
 102
 103         * ppc.h (ppc_cpu_t): New typedef.
 104         (struct powerpc_opcode <flags>): Use it.
 105         (struct powerpc_operand <insert, extract>): Likewise.
 106         (struct powerpc_macro <flags>): Likewise.
 107
 108 2008-06-12  Adam Nemet  <anemet@caviumnetworks.com>
 109
 110         * mips.h: Document new field descriptors +x, +X, +p, +P, +s, +S.
 111         Update comment before MIPS16 field descriptors to mention MIPS16.
 112         (OP_SH_BBITIND, OP_MASK_BBITIND): New bit mask and shift count for
 113         BBIT.
 114         (OP_SH_CINSPOS, OP_MASK_CINSPOS, OP_SH_CINSLM1, OP_MASK_CINSLM1):
 115         New bit masks and shift counts for cins and exts.
 116
 117         * mips.h: Document new field descriptors +Q.
 118         (OP_SH_SEQI, OP_MASK_SEQI): New bit mask and shift count for SEQI.
 119
 120 2008-04-28  Adam Nemet  <anemet@caviumnetworks.com>
 121
 122         * mips.h (INSN_MACRO): Move it up to the the pinfo macros.
 123         (INSN2_M_FP_S, INSN2_M_FP_D): New pinfo2 macros.
 124
 125 2008-04-14  Edmar Wienskoski  <edmar@freescale.com>
 126
 127         * ppc.h: (PPC_OPCODE_E500MC): New.
 128
 129 2008-04-03  H.J. Lu  <hongjiu.lu@intel.com>
 130
 131         * i386.h (MAX_OPERANDS): Set to 5.
 132         (MAX_MNEM_SIZE): Changed to 20.
 133
 134 2008-03-28  Eric B. Weddington  <eric.weddington@atmel.com>
 135
 136         * avr.h (AVR_ISA_TINY3): Define new opcode set for attiny167.
 137
 138 2008-03-09  Paul Brook  <paul@codesourcery.com>
 139
 140         * arm.h (FPU_VFP_EXT_D32, FPU_VFP_V3D16, FPU_ARCH_VFP_V3D16): Define.
 141
 142 2008-03-04  Paul Brook  <paul@codesourcery.com>
 143
 144         * arm.h (ARM_EXT_V6M, ARM_EXT_BARRIER, ARM_EXT_THUMB_MSR): Define.
 145         (ARM_AEXT_V6T2, ARM_AEXT_V7_ARM, ARM_AEXT_V7M): Use new flags.
 146         (ARM_AEXT_V6M, ARM_ARCH_V6M): Define.
 147
 148 2008-02-27  Denis Vlasenko  <vda.linux@googlemail.com>
 149             Nick Clifton  <nickc@redhat.com>
 150
 151         PR 3134
 152         * h8300.h (h8_opcodes): Add an encoding for a mov.l instruction
 153         with a 32-bit displacement but without the top bit of the 4th byte
 154         set.
 155
 156 2008-02-18  M R Swami Reddy <MR.Swami.Reddy@nsc.com>
 157
 158         * cr16.h (cr16_num_optab): Declared.
 159
 160 2008-02-14  Hakan Ardo  <hakan@debian.org>
 161
 162         PR gas/2626
 163         * avr.h (AVR_ISA_2xxe): Define.
 164
 165 2008-02-04  Adam Nemet  <anemet@caviumnetworks.com>
 166
 167         * mips.h: Update copyright.
 168         (INSN_CHIP_MASK): New macro.
 169         (INSN_OCTEON): New macro.
 170         (CPU_OCTEON): New macro.
 171         (OPCODE_IS_MEMBER): Handle Octeon instructions.
 172
 173 2008-01-23  Eric B. Weddington  <eric.weddington@atmel.com>
 174
 175         * avr.h (AVR_ISA_RF401): Add new opcode set for at86rf401.
 176
 177 2008-01-03  Eric B. Weddington  <eric.weddington@atmel.com>
 178
 179         * avr.h (AVR_ISA_USB162): Add new opcode set.
 180         (AVR_ISA_AVR3): Likewise.
 181
 182 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 183
 184         * mips.h (INSN_LOONGSON_2E): New.
 185         (INSN_LOONGSON_2F): New.
 186         (CPU_LOONGSON_2E): New.
 187         (CPU_LOONGSON_2F): New.
 188         (OPCODE_IS_MEMBER): Update for Loongson-2E and -2F flags.
 189
 190 2007-11-29  Mark Shinwell  <shinwell@codesourcery.com>
 191
 192         * mips.h (INSN_ISA*): Redefine certain values as an
 193         enumeration.  Update comments.
 194         (mips_isa_table): New.
 195         (ISA_MIPS*): Redefine to match enumeration.
 196         (OPCODE_IS_MEMBER): Modify to correctly test new INSN_ISA*
 197         values.
 198
 199 2007-08-08  Ben Elliston  <bje@au.ibm.com>
 200
 201         * ppc.h (PPC_OPCODE_PPCPS): New.
 202
 203 2007-07-03  Nathan Sidwell  <nathan@codesourcery.com>
 204
 205         * m68k.h: Document j K & E.
 206
 207 2007-06-29  M R Swami Reddy  <MR.Swami.Reddy@nsc.com>
 208
 209         * cr16.h: New file for CR16 target.
 210
 211 2007-05-02  Alan Modra  <amodra@bigpond.net.au>
 212
 213         * ppc.h (PPC_OPERAND_PLUS1): Update comment.
 214
 215 2007-04-23  Nathan Sidwell  <nathan@codesourcery.com>
 216
 217         * m68k.h (mcfisa_c): New.
 218         (mcfusp, mcf_mask): Adjust.
 219
 220 2007-04-20  Alan Modra  <amodra@bigpond.net.au>
 221
 222         * ppc.h (struct powerpc_operand): Replace "bits" with "bitm".
 223         (num_powerpc_operands): Declare.
 224         (PPC_OPERAND_SIGNED et al): Redefine as hex.
 225         (PPC_OPERAND_PLUS1): Define.
 226
 227 2007-03-21  H.J. Lu  <hongjiu.lu@intel.com>
 228
 229         * i386.h (REX_MODE64): Renamed to ...
 230         (REX_W): This.
 231         (REX_EXTX): Renamed to ...
 232         (REX_R): This.
 233         (REX_EXTY): Renamed to ...
 234         (REX_X): This.
 235         (REX_EXTZ): Renamed to ...
 236         (REX_B): This.
 237
 238 2007-03-15  H.J. Lu  <hongjiu.lu@intel.com>
 239
 240         * i386.h: Add entries from config/tc-i386.h and move tables
 241         to opcodes/i386-opc.h.
 242
 243 2007-03-13  H.J. Lu  <hongjiu.lu@intel.com>
 244
 245         * i386.h (FloatDR): Removed.
 246         (i386_optab): Use FloatD and FloatD|FloatR instead of FloatDR.
 247
 248 2007-03-01  Alan Modra  <amodra@bigpond.net.au>
 249
 250         * spu-insns.h: Add soma double-float insns.
 251
 252 2007-02-20  Thiemo Seufer  <ths@mips.com>
 253             Chao-Ying Fu  <fu@mips.com>
 254
 255         * mips.h (OP_SH_BP, OP_MASK_BP): Add support for balign instruction.
 256         (INSN_DSPR2): Add flag for DSP R2 instructions.
 257         (M_BALIGN): New macro.
 258
 259 2007-02-14  Alan Modra  <amodra@bigpond.net.au>
 260
 261         * i386.h (i386_optab): Replace all occurrences of Seg2ShortForm
 262         and Seg3ShortFrom with Shortform.
 263
 264 2007-02-11  H.J. Lu  <hongjiu.lu@intel.com>
 265
 266         PR gas/4027
 267         * i386.h (i386_optab): Put the real "test" before the pseudo
 268         one.
 269
 270 2007-01-08  Kazu Hirata  <kazu@codesourcery.com>
 271
 272         * m68k.h (m68010up): OR fido_a.
 273
 274 2006-12-25  Kazu Hirata  <kazu@codesourcery.com>
 275
 276         * m68k.h (fido_a): New.
 277
 278 2006-12-24  Kazu Hirata  <kazu@codesourcery.com>
 279
 280         * m68k.h (mcfmac, mcfemac, cfloat, mcfhwdiv, mcfisa_a,
 281         mcfisa_aa, mcfisa_b, mcfusp, mcf_mask): Double the defined
 282         values.
 283
 284 2006-11-08  H.J. Lu  <hongjiu.lu@intel.com>
 285
 286         * i386.h (i386_optab): Replace CpuPNI with CpuSSE3.
 287
 288 2006-10-31  Mei Ligang  <ligang@sunnorth.com.cn>
 289
 290         * score-inst.h (enum score_insn_type): Add Insn_internal.
 291
 292 2006-10-25  Trevor Smigiel  <Trevor_Smigiel@playstation.sony.com>
 293             Yukishige Shibata  <shibata@rd.scei.sony.co.jp>
 294             Nobuhisa Fujinami  <fnami@rd.scei.sony.co.jp>
 295             Takeaki Fukuoka  <fukuoka@rd.scei.sony.co.jp>
 296             Alan Modra  <amodra@bigpond.net.au>
 297
 298         * spu-insns.h: New file.
 299         * spu.h: New file.
 300
 301 2006-10-24  Andrew Pinski  <andrew_pinski@playstation.sony.com>
 302
 303         * ppc.h (PPC_OPCODE_CELL): Define.
 304
 305 2006-10-23  Dwarakanath Rajagopal  <dwarak.rajagopal@amd.com>
 306
 307         * i386.h :  Modify opcode to support for the change in POPCNT opcode
 308         in amdfam10 architecture.
 309
 310 2006-09-28  H.J. Lu  <hongjiu.lu@intel.com>
 311
 312         * i386.h: Replace CpuMNI with CpuSSSE3.
 313
 314 2006-09-26  Mark Shinwell  <shinwell@codesourcery.com>
 315             Joseph Myers  <joseph@codesourcery.com>
 316             Ian Lance Taylor  <ian@wasabisystems.com>
 317             Ben Elliston  <bje@wasabisystems.com>
 318
 319         * arm.h (ARM_CEXT_IWMMXT2, ARM_ARCH_IWMMXT2): Define.
 320
 321 2006-09-17  Mei Ligang  <ligang@sunnorth.com.cn>
 322
 323         * score-datadep.h: New file.
 324         * score-inst.h: New file.
 325
 326 2006-07-14  H.J. Lu  <hongjiu.lu@intel.com>
 327
 328         * i386.h (i386_optab): Remove InvMem from maskmovq, movhlps,
 329         movlhps, movmskps, pextrw, pmovmskb, movmskpd, maskmovdqu,
 330         movdq2q and movq2dq.
 331
 332 2006-07-10 Dwarakanath Rajagopal        <dwarak.rajagopal@amd.com>
 333            Michael Meissner             <michael.meissner@amd.com>
 334
 335         * i386.h: Add amdfam10 new instructions (SSE4a and ABM instructions).
 336
 337 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 338
 339         * i386.h (i386_optab): Add "nop" with memory reference.
 340
 341 2006-06-12  H.J. Lu  <hongjiu.lu@intel.com>
 342
 343         * i386.h (i386_optab): Update comment for 64bit NOP.
 344
 345 2006-06-06  Ben Elliston  <bje@au.ibm.com>
 346             Anton Blanchard  <anton@samba.org>
 347
 348         * ppc.h (PPC_OPCODE_POWER6): Define.
 349         Adjust whitespace.
 350
 351 2006-06-05  Thiemo Seufer  <ths@mips.com>
 352
 353         * mips.h: Improve description of MT flags.
 354
 355 2006-05-25  Richard Sandiford  <richard@codesourcery.com>
 356
 357         * m68k.h (mcf_mask): Define.
 358
 359 2006-05-05  Thiemo Seufer  <ths@mips.com>
 360             David Ung  <davidu@mips.com>
 361
 362         * mips.h (enum): Add macro M_CACHE_AB.
 363
 364 2006-05-04  Thiemo Seufer  <ths@mips.com>
 365             Nigel Stephens  <nigel@mips.com>
 366             David Ung  <davidu@mips.com>
 367
 368         * mips.h: Add INSN_SMARTMIPS define.
 369
 370 2006-04-30  Thiemo Seufer  <ths@mips.com>
 371             David Ung  <davidu@mips.com>
 372
 373         * mips.h: Defines udi bits and masks.  Add description of
 374         characters which may appear in the args field of udi
 375         instructions.
 376
 377 2006-04-26  Thiemo Seufer  <ths@networkno.de>
 378
 379         * mips.h: Improve comments describing the bitfield instruction
 380         fields.
 381
 382 2006-04-26  Julian Brown  <julian@codesourcery.com>
 383
 384         * arm.h (FPU_VFP_EXT_V3): Define constant.
 385         (FPU_NEON_EXT_V1): Likewise.
 386         (FPU_VFP_HARD): Update.
 387         (FPU_VFP_V3): Define macro.
 388         (FPU_ARCH_VFP_V3, FPU_ARCH_VFP_V3_PLUS_NEON_V1): Define macros.
 389
 390 2006-04-07  Joerg Wunsch  <j.gnu@uriah.heep.sax.de>
 391
 392         * avr.h (AVR_ISA_PWMx): New.
 393
 394 2006-03-28  Nathan Sidwell  <nathan@codesourcery.com>
 395
 396         * m68k.h (cpu_m68k, cpu_cf, cpu_m68000, cpu_m68008, cpu_m68010,
 397         cpu_m68020, cpu_m68ec030, cpu_m68040, cpu_m68060, cpu_m68851,
 398         cpu_m68881, cpu_m68882, cpu_cpu32, cpu_cf5200, cpu_cf5206e,
 399         cpu_cf5208, cpu_cf521x, cpu_cf5213, cpu_cf5249, cpu_cf528x,
 400         cpu_cf5307, cpu_cf5329, cpu_cf5407, cpu_cf547x, cpu_cf548x): Remove.
 401
 402 2006-03-10  Paul Brook  <paul@codesourcery.com>
 403
 404         * arm.h (ARM_AEXT_V7_ARM): Include v6ZK extensions.
 405
 406 2006-03-04  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 407
 408         * hppa.h (pa_opcodes): Reorder bb opcodes so that pa10 opcodes come
 409         first.  Correct mask of bb "B" opcode.
 410
 411 2006-02-27  H.J. Lu <hongjiu.lu@intel.com>
 412
 413         * i386.h (i386_optab): Support Intel Merom New Instructions.
 414
 415 2006-02-24  Paul Brook  <paul@codesourcery.com>
 416
 417         * arm.h: Add V7 feature bits.
 418
 419 2006-02-23  H.J. Lu  <hongjiu.lu@intel.com>
 420
 421         * ia64.h (ia64_opnd): Add IA64_OPND_IMMU5b.
 422
 423 2006-01-31  Paul Brook  <paul@codesourcery.com>
 424         Richard Earnshaw <rearnsha@arm.com>
 425
 426         * arm.h: Use ARM_CPU_FEATURE.
 427         (ARM_AEXT_*, FPU_ENDIAN_PURE, FPU_VFP_HARD): New.
 428         (arm_feature_set): Change to a structure.
 429         (ARM_CPU_HAS_FEATURE, ARM_MERGE_FEATURE_SETS, ARM_CLEAR_FEATURE,
 430         ARM_FEATURE): New macros.
 431
 432 2005-12-07  Hans-Peter Nilsson  <hp@axis.com>
 433
 434         * cris.h (MOVE_M_TO_PREG_OPCODE, MOVE_M_TO_PREG_ZBITS)
 435         (MOVE_PC_INCR_OPCODE_PREFIX, MOVE_PC_INCR_OPCODE_SUFFIX): New macros.
 436         (ADD_PC_INCR_OPCODE): Don't define.
 437
 438 2005-12-06  H.J. Lu  <hongjiu.lu@intel.com>
 439
 440         PR gas/1874
 441         * i386.h (i386_optab): Add 64bit support for monitor and mwait.
 442
 443 2005-11-14  David Ung  <davidu@mips.com>
 444
 445         * mips.h: Assign 'm'/'M' codes to MIPS16e save/restore
 446         instructions.  Define MIPS16_ALL_ARGS and MIPS16_ALL_STATICS for
 447         save/restore encoding of the args field.
 448
 449 2005-10-28  Dave Brolley  <brolley@redhat.com>
 450
 451         Contribute the following changes:
 452         2005-02-16  Dave Brolley  <brolley@redhat.com>
 453
 454         * cgen-bitset.h: Rename CGEN_ISA_MASK to CGEN_BITSET. Rename
 455         cgen_isa_mask_* to cgen_bitset_*.
 456         * cgen.h: Likewise.
 457
 458         2003-10-21  Richard Sandiford  <rsandifo@redhat.com>
 459
 460         * cgen.h (CGEN_BITSET_ATTR_VALUE): Fix definition.
 461         (CGEN_ATTR_ENTRY): Change "value" to type "unsigned".
 462         (CGEN_CPU_TABLE): Make isas a ponter.
 463
 464         2003-09-29  Dave Brolley  <brolley@redhat.com>
 465
 466         * cgen.h (CGEN_ATTR_VALUE_BITSET_TYPE): New typedef.
 467         (CGEN_ATTR_VALUE_ENUM_TYPE): Ditto.
 468         (CGEN_ATTR_VALUE_TYPE): Use these new typedefs.
 469
 470         2002-12-13  Dave Brolley  <brolley@redhat.com>
 471
 472         * cgen.h (symcat.h): #include it.
 473         (cgen-bitset.h): #include it.
 474         (CGEN_ATTR_VALUE_TYPE): Now a union.
 475         (CGEN_ATTR_VALUE): Reference macros generated in opcodes/<arch>-desc.h.
 476         (CGEN_ATTR_ENTRY): 'value' now unsigned.
 477         (cgen_cpu_desc): 'isas' now (CGEN_ISA_MASK*).
 478         * cgen-bitset.h: New file.
 479
 480 2005-09-30  Catherine Moore  <clm@cm00re.com>
 481
 482         * bfin.h: New file.
 483
 484 2005-10-24  Jan Beulich  <jbeulich@novell.com>
 485
 486         * ia64.h (enum ia64_opnd): Move memory operand out of set of
 487         indirect operands.
 488
 489 2005-10-16  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 490
 491         * hppa.h (pa_opcodes): Add two fcmp opcodes.  Reorder ftest opcodes.
 492         Add FLAG_STRICT to pa10 ftest opcode.
 493
 494 2005-10-12  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 495
 496         * hppa.h (pa_opcodes): Remove lha entries.
 497
 498 2005-10-08  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 499
 500         * hppa.h (FLAG_STRICT): Revise comment.
 501         (pa_opcode): Revise ordering rules.  Add/move strict pa10 variants
 502         before corresponding pa11 opcodes.  Add strict pa10 register-immediate
 503         entries for "fdc".
 504
 505 2005-09-30  Catherine Moore  <clm@cm00re.com>
 506
 507         * bfin.h: New file.
 508
 509 2005-09-24  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 510
 511         * hppa.h (pa_opcodes): Add new "fdc" and "fic" opcode entries.
 512
 513 2005-09-06  Chao-ying Fu  <fu@mips.com>
 514
 515         * mips.h (OP_SH_MT_U, OP_MASK_MT_U, OP_SH_MT_H, OP_MASK_MT_H,
 516         OP_SH_MTACC_T, OP_MASK_MTACC_T, OP_SH_MTACC_D, OP_MASK_MTACC_D): New
 517         define.
 518         Document !, $, *, &, g, +t, +T operand formats for MT instructions.
 519         (INSN_ASE_MASK): Update to include INSN_MT.
 520         (INSN_MT): New define for MT ASE.
 521
 522 2005-08-25  Chao-ying Fu  <fu@mips.com>
 523
 524         * mips.h (OP_SH_DSPACC, OP_MASK_DSPACC, OP_SH_DSPACC_S,
 525         OP_MASK_DSPACC_S, OP_SH_DSPSFT, OP_MASK_DSPSFT, OP_SH_DSPSFT_7,
 526         OP_MASK_DSPSFT_7, OP_SH_SA3, OP_MASK_SA3, OP_SH_SA4, OP_MASK_SA4,
 527         OP_SH_IMM8, OP_MASK_IMM8, OP_SH_IMM10, OP_MASK_IMM10, OP_SH_WRDSP,
 528         OP_MASK_WRDSP, OP_SH_RDDSP, OP_MASK_RDDSP): New define.
 529         Document 3, 4, 5, 6, 7, 8, 9, 0, :, ', @ operand formats for DSP
 530         instructions.
 531         (INSN_DSP): New define for DSP ASE.
 532
 533 2005-08-18  Alan Modra  <amodra@bigpond.net.au>
 534
 535         * a29k.h: Delete.
 536
 537 2005-08-15  Daniel Jacobowitz  <dan@codesourcery.com>
 538
 539         * ppc.h (PPC_OPCODE_E300): Define.
 540
 541 2005-08-12 Martin Schwidefsky  <schwidefsky@de.ibm.com>
 542
 543         * s390.h (s390_opcode_cpu_val): Add enum for cpu type z9-109.
 544
 545 2005-07-28  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 546
 547         PR gas/336
 548         * hppa.h (pa_opcodes): Allow 0 immediates in PA 2.0 variants of pdtlb
 549         and pitlb.
 550
 551 2005-07-27  Jan Beulich  <jbeulich@novell.com>
 552
 553         * i386.h (i386_optab): Add comment to movd. Use LongMem for all
 554         movd-s. Add NoRex64 to movq-s dealing only with mmx or xmm registers.
 555         Add movq-s as 64-bit variants of movd-s.
 556
 557 2005-07-18  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 558
 559         * hppa.h: Fix punctuation in comment.
 560
 561         * hppa.h (pa_opcode):  Add rules for opcode ordering.  Check first for
 562         implicit space-register addressing.  Set space-register bits on opcodes
 563         using implicit space-register addressing.  Add various missing pa20
 564         long-immediate opcodes.  Remove various opcodes using implicit 3-bit
 565         space-register addressing.  Use "fE" instead of "fe" in various
 566         fstw opcodes.
 567
 568 2005-07-18  Jan Beulich  <jbeulich@novell.com>
 569
 570         * i386.h (i386_optab): Operands of aam and aad are unsigned.
 571
 572 2007-07-15  H.J. Lu <hongjiu.lu@intel.com>
 573
 574         * i386.h (i386_optab): Support Intel VMX Instructions.
 575
 576 2005-07-10  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 577
 578         * hppa.h (pa_opcode): Don't set FLAG_STRICT in pa10 loads and stores.
 579
 580 2005-07-05  Jan Beulich  <jbeulich@novell.com>
 581
 582         * i386.h (i386_optab): Add new insns.
 583
 584 2005-07-01  Nick Clifton  <nickc@redhat.com>
 585
 586         * sparc.h: Add typedefs to structure declarations.
 587
 588 2005-06-20  H.J. Lu  <hongjiu.lu@intel.com>
 589
 590         PR 1013
 591         * i386.h (i386_optab): Update comments for 64bit addressing on
 592         mov. Allow 64bit addressing for mov and movq.
 593
 594 2005-06-11  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 595
 596         * hppa.h (pa_opcodes): Use cM and cX instead of cm and cx,
 597         respectively, in various floating-point load and store patterns.
 598
 599 2005-05-23  John David Anglin  <dave.anglin@nrc-cnrc.gc.ca>
 600
 601         * hppa.h (FLAG_STRICT): Correct comment.
 602         (pa_opcodes): Update load and store entries to allow both PA 1.X and
 603         PA 2.0 mneumonics when equivalent.  Entries with cache control
 604         completers now require PA 1.1.  Adjust whitespace.
 605
 606 2005-05-19  Anton Blanchard  <anton@samba.org>
 607
 608         * ppc.h (PPC_OPCODE_POWER5): Define.
 609
 610 2005-05-10  Nick Clifton  <nickc@redhat.com>
 611
 612         * Update the address and phone number of the FSF organization in
 613         the GPL notices in the following files:
 614         a29k.h, alpha.h, arc.h, arm.h, avr.h, cgen.h, convex.h, cris.h,
 615         crx.h, d10v.h, d30v.h, dlx.h, h8300.h, hppa.h, i370.h, i386.h,
 616         i860.h, i960.h, m68hc11.h, m68k.h, m88k.h, maxq.h, mips.h, mmix.h,
 617         mn10200.h, mn10300.h, msp430.h, np1.h, ns32k.h, or32.h, pdp11.h,
 618         pj.h, pn.h, ppc.h, pyr.h, s390.h, sparc.h, tic30.h, tic4x.h,
 619         tic54x.h, tic80.h, v850.h, vax.h
 620
 621 2005-05-09  Jan Beulich  <jbeulich@novell.com>
 622
 623         * i386.h (i386_optab): Add ht and hnt.
 624
 625 2005-04-18  Mark Kettenis  <kettenis@gnu.org>
 626
 627         * i386.h: Insert hyphens into selected VIA PadLock extensions.
 628         Add xcrypt-ctr.  Provide aliases without hyphens.
 629
 630 2005-04-13  H.J. Lu  <hongjiu.lu@intel.com>
 631
 632         Moved from ../ChangeLog
 633
 634         2005-04-12  Paul Brook  <paul@codesourcery.com>
 635         * m88k.h: Rename psr macros to avoid conflicts.
 636
 637         2005-03-12  Zack Weinberg  <zack@codesourcery.com>
 638         * arm.h: Adjust comments for ARM_EXT_V4T and ARM_EXT_V5T.
 639         Add ARM_EXT_V6T2, ARM_ARCH_V6T2, ARM_ARCH_V6KT2, ARM_ARCH_V6ZT2,
 640         and ARM_ARCH_V6ZKT2.
 641
 642         2004-11-29  Tomer Levi  <Tomer.Levi@nsc.com>
 643         * crx.h (enum operand_type): Rename rbase_cst4 to rbase_dispu4.
 644         Remove redundant instruction types.
 645         (struct argument): X_op - new field.
 646         (struct cst4_entry): Remove.
 647         (no_op_insn): Declare.
 648
 649         2004-11-05  Tomer Levi  <Tomer.Levi@nsc.com>
 650         * crx.h (enum argtype): Rename types, remove unused types.
 651
 652         2004-10-27  Tomer Levi  <Tomer.Levi@nsc.com>
 653         * crx.h (enum reg): Rearrange registers, remove 'ccfg' and `'pc'.
 654         (enum reg_type): Remove CRX_PC_REGTYPE, CRX_MTPR_REGTYPE.
 655         (enum operand_type): Rearrange operands, edit comments.
 656         replace us<N> with ui<N> for unsigned immediate.
 657         replace d<N> with disps<N>/dispu<N>/dispe<N> for signed/unsigned/escaped
 658         displacements (respectively).
 659         replace rbase_ridx_scl2_dispu<N> with rindex_disps<N> for register index.
 660         (instruction type): Add NO_TYPE_INS.
 661         (instruction flags): Add USER_REG, CST4MAP, NO_SP, NO_RPTR.
 662         (operand_entry): New field - 'flags'.
 663         (operand flags): New.
 664
 665         2004-10-21  Tomer Levi  <Tomer.Levi@nsc.com>
 666         * crx.h (operand_type): Remove redundant types i3, i4,
 667         i5, i8, i12.
 668         Add new unsigned immediate types us3, us4, us5, us16.
 669
 670 2005-04-12  Mark Kettenis  <kettenis@gnu.org>
 671
 672         * i386.h (i386_optab): Mark VIA PadLock instructions as ImmExt and
 673         adjust them accordingly.
 674
 675 2005-04-01  Jan Beulich  <jbeulich@novell.com>
 676
 677         * i386.h (i386_optab): Add rdtscp.
 678
 679 2005-03-29  H.J. Lu  <hongjiu.lu@intel.com>
 680
 681         * i386.h (i386_optab): Don't allow the `l' suffix for moving
 682         between memory and segment register. Allow movq for moving between
 683         general-purpose register and segment register.
 684
 685 2005-02-09  Jan Beulich  <jbeulich@novell.com>
 686
 687         PR gas/707
 688         * i386.h (i386_optab): Add x_Suf to fbld and fbstp. Add w_Suf and
 689         FloatMF to fldcw, fstcw, fnstcw, and the memory formas of fstsw and
 690         fnstsw.
 691
 692 2006-02-07  Nathan Sidwell  <nathan@codesourcery.com>
 693
 694         * m68k.h (m68008, m68ec030, m68882): Remove.
 695         (m68k_mask): New.
 696         (cpu_m68k, cpu_cf): New.
 697         (mcf5200, mcf5206e, mcf521x, mcf5249, mcf528x, mcf5307, mcf5407,
 698         mcf5470, mcf5480): Rename to cpu_<foo>. Add m680x0 variants.
 699
 700 2005-01-25  Alexandre Oliva  <aoliva@redhat.com>
 701
 702         2004-11-10  Alexandre Oliva  <aoliva@redhat.com>
 703         * cgen.h (enum cgen_parse_operand_type): Add
 704         CGEN_PARSE_OPERAND_SYMBOLIC.
 705
 706 2005-01-21  Fred Fish  <fnf@specifixinc.com>
 707
 708         * mips.h: Change INSN_ALIAS to INSN2_ALIAS.
 709         Change INSN_WRITE_MDMX_ACC to INSN2_WRITE_MDMX_ACC.
 710         Change INSN_READ_MDMX_ACC to INSN2_READ_MDMX_ACC.
 711
 712 2005-01-19  Fred Fish  <fnf@specifixinc.com>
 713
 714         * mips.h (struct mips_opcode): Add new pinfo2 member.
 715         (INSN_ALIAS): New define for opcode table entries that are
 716         specific instances of another entry, such as 'move' for an 'or'
 717         with a zero operand.
 718         (INSN_READ_MDMX_ACC): Redefine from 0 to 0x2.
 719         (INSN_WRITE_MDMX_ACC): Redefine from 0 to 0x4.
 720
 721 2004-12-09  Ian Lance Taylor  <ian@wasabisystems.com>
 722
 723         * mips.h (CPU_RM9000): Define.
 724         (OPCODE_IS_MEMBER): Handle CPU_RM9000.
 725
 726 2004-11-25 Jan Beulich  <jbeulich@novell.com>
 727
 728         * i386.h: CpuNo64 mov can't reasonably have a 'q' suffix. Moves
 729         to/from test registers are illegal in 64-bit mode. Add missing
 730         NoRex64 to sidt. fxsave/fxrstor now allow for a 'q' suffix
 731         (previously one had to explicitly encode a rex64 prefix). Re-enable
 732         lahf/sahf in 64-bit mode as at least some Athlon64/Opteron steppings
 733         support it there. Add cmpxchg16b as per Intel's 64-bit documentation.
 734
 735 2004-11-23 Jan Beulich  <jbeulich@novell.com>
 736
 737         * i386.h (i386_optab): paddq and psubq, even in their MMX form, are
 738         available only with SSE2. Change the MMX additions introduced by SSE
 739         and 3DNow!A to CpuMMX2 (rather than CpuMMX). Indicate the 3DNow!A
 740         instructions by their now designated identifier (since combining i686
 741         and 3DNow! does not really imply 3DNow!A).
 742
 743 2004-11-19  Alan Modra  <amodra@bigpond.net.au>
 744
 745         * msp430.h (struct rcodes_s, MSP430_RLC, msp430_rcodes,
 746         struct hcodes_s, msp430_hcodes): Move to gas/config/tc-msp430.c.
 747
 748 2004-11-08  Inderpreet Singh   <inderpreetb@nioda.hcltech.com>
 749             Vineet Sharma      <vineets@noida.hcltech.com>
 750
 751         * maxq.h: New file: Disassembly information for the maxq port.
 752
 753 2004-11-05  H.J. Lu  <hongjiu.lu@intel.com>
 754
 755         * i386.h (i386_optab): Put back "movzb".
 756
 757 2004-11-04  Hans-Peter Nilsson  <hp@axis.com>
 758
 759         * cris.h (enum cris_insn_version_usage): Tweak formatting and
 760         comments.  Remove member cris_ver_sim.  Add members
 761         cris_ver_sim_v0_10, cris_ver_v0_10, cris_ver_v3_10,
 762         cris_ver_v8_10, cris_ver_v10, cris_ver_v10p.
 763         (struct cris_support_reg, struct cris_cond15): New types.
 764         (cris_conds15): Declare.
 765         (JUMP_PC_INCR_OPCODE_V32, BA_DWORD_OPCODE, NOP_OPCODE_COMMON)
 766         (NOP_OPCODE_ZBITS_COMMON, LAPC_DWORD_OPCODE, LAPC_DWORD_Z_BITS)
 767         (NOP_OPCODE_V32, NOP_Z_BITS_V32): New macros.
 768         (NOP_Z_BITS): Define in terms of NOP_OPCODE.
 769         (cris_imm_oprnd_size_type): New members SIZE_FIELD_SIGNED and
 770         SIZE_FIELD_UNSIGNED.
 771
 772 2004-11-04 Jan Beulich  <jbeulich@novell.com>
 773
 774         * i386.h (sldx_Suf): Remove.
 775         (FP, l_FP, sl_FP, x_FP): Don't imply IgnoreSize.
 776         (q_FP): Define, implying no REX64.
 777         (x_FP, sl_FP): Imply FloatMF.
 778         (i386_optab): Split reg and mem forms of moving from segment registers
 779         so that the memory forms can ignore the 16-/32-bit operand size
 780         distinction. Adjust a few others for Intel mode. Remove *FP uses from
 781         all non-floating-point instructions. Unite 32- and 64-bit forms of
 782         movsx, movzx, and movd. Adjust floating point operations for the above
 783         changes to the *FP macros. Add DefaultSize to floating point control
 784         insns operating on larger memory ranges. Remove left over comments
 785         hinting at certain insns being Intel-syntax ones where the ones
 786         actually meant are already gone.
 787
 788 2004-10-07  Tomer Levi  <Tomer.Levi@nsc.com>
 789
 790         * crx.h: Add COPS_REG_INS - Coprocessor Special register
 791         instruction type.
 792
 793 2004-09-30  Paul Brook  <paul@codesourcery.com>
 794
 795         * arm.h (ARM_EXT_V6K, ARM_EXT_V6Z): Define.
 796         (ARM_ARCH_V6K, ARM_ARCH_V6Z, ARM_ARCH_V6ZK): Define.
 797
 798 2004-09-11  Theodore A. Roth  <troth@openavr.org>
 799
 800         * avr.h: Add support for
 801         atmega48, atmega88, atmega168, attiny13, attiny2313, at90can128.
 802
 803 2004-09-09  Segher Boessenkool  <segher@kernel.crashing.org>
 804
 805         * ppc.h (PPC_OPERAND_OPTIONAL): Fix comment.
 806
 807 2004-08-24  Dmitry Diky  <diwil@spec.ru>
 808
 809         * msp430.h (msp430_opc): Add new instructions.
 810         (msp430_rcodes): Declare new instructions.
 811         (msp430_hcodes): Likewise..
 812
 813 2004-08-13  Nick Clifton  <nickc@redhat.com>
 814
 815         PR/301
 816         * h8300.h (O_JSR): Do not allow VECIND addressing for non-SX
 817         processors.
 818
 819 2004-08-30  Michal Ludvig  <mludvig@suse.cz>
 820
 821         * i386.h (i386_optab): Added montmul/xsha1/xsha256 insns.
 822
 823 2004-07-22  H.J. Lu  <hongjiu.lu@intel.com>
 824
 825         * i386.h (i386_optab): Allow cs/ds in 64bit for branch hints.
 826
 827 2004-07-21  Jan Beulich  <jbeulich@novell.com>
 828
 829         * i386.h: Adjust instruction descriptions to better match the
 830         specification.
 831
 832 2004-07-16  Richard Earnshaw  <rearnsha@arm.com>
 833
 834         * arm.h: Remove all old content.  Replace with architecture defines
 835         from gas/config/tc-arm.c.
 836
 837 2004-07-09  Andreas Schwab  <schwab@suse.de>
 838
 839         * m68k.h: Fix comment.
 840
 841 2004-07-07  Tomer Levi  <Tomer.Levi@nsc.com>
 842
 843         * crx.h: New file.
 844
 845 2004-06-24  Alan Modra  <amodra@bigpond.net.au>
 846
 847         * i386.h (i386_optab): Remove fildd, fistpd and fisttpd.
 848
 849 2004-05-24  Peter Barada  <peter@the-baradas.com>
 850
 851         * m68k.h: Add 'size' to m68k_opcode.
 852
 853 2004-05-05  Peter Barada  <peter@the-baradas.com>
 854
 855         * m68k.h: Switch from ColdFire chip name to core variant.
 856
 857 2004-04-22  Peter Barada  <peter@the-baradas.com>
 858
 859         * m68k.h: Add mcfmac/mcfemac definitions.  Update operand
 860         descriptions for new EMAC cases.
 861         Remove ColdFire macmw/macml/msacmw/msacmw hacks and properly
 862         handle Motorola MAC syntax.
 863         Allow disassembly of ColdFire V4e object files.
 864
 865 2004-03-16  Alan Modra  <amodra@bigpond.net.au>
 866
 867         * ppc.h (PPC_OPERAND_GPR_0): Define.  Bump other operand defines.
 868
 869 2004-03-12  Jakub Jelinek  <jakub@redhat.com>
 870
 871         * i386.h (i386_optab): Remove CpuNo64 from sysenter and sysexit.
 872
 873 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 874
 875         * i386.h (i386_optab): Added xstore as an alias for xstorerng.
 876
 877 2004-03-12  Michal Ludvig  <mludvig@suse.cz>
 878
 879         * i386.h (i386_optab): Added xstore/xcrypt insns.
 880
 881 2004-02-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 882
 883         * h8300.h (32bit ldc/stc): Add relaxing support.
 884
 885 2004-01-12  Anil Paranjpe  <anilp1@KPITCummins.com>
 886
 887         * h8300.h (BITOP): Pass MEMRELAX flag.
 888
 889 2004-01-09  Anil Paranjpe  <anilp1@KPITCummins.com>
 890
 891         * h8300.h (BITOP): Dissallow operations on @aa:16 and @aa:32
 892         except for the H8S.
 893
 894 For older changes see ChangeLog-9103
 895 \f
 896 Local Variables:
 897 mode: change-log
 898 left-margin: 8
 899 fill-column: 74
 900 version-control: never
 901 End: