intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <fcntl.h>
  43 #include <stdio.h>
  44 #include <stdlib.h>
  45 #include <string.h>
  46 #include <unistd.h>
  47 #include <assert.h>
  48 #include <pthread.h>
  49 #include <sys/ioctl.h>
  50 #include <sys/mman.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53
  54 #include "errno.h"
  55 #include "libdrm_lists.h"
  56 #include "intel_atomic.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  70
  71 struct drm_intel_gem_bo_bucket {
  72         drmMMListHead head;
  73         unsigned long size;
  74 };
  75
  76 /* Only cache objects up to 64MB.  Bigger than that, and the rounding of the
  77  * size makes many operations fail that wouldn't otherwise.
  78  */
  79 #define DRM_INTEL_GEM_BO_BUCKETS        14
  80 typedef struct _drm_intel_bufmgr_gem {
  81         drm_intel_bufmgr bufmgr;
  82
  83         int fd;
  84
  85         int max_relocs;
  86
  87         pthread_mutex_t lock;
  88
  89         struct drm_i915_gem_exec_object *exec_objects;
  90         struct drm_i915_gem_exec_object2 *exec2_objects;
  91         drm_intel_bo **exec_bos;
  92         int exec_size;
  93         int exec_count;
  94
  95         /** Array of lists of cached gem objects of power-of-two sizes */
  96         struct drm_intel_gem_bo_bucket cache_bucket[DRM_INTEL_GEM_BO_BUCKETS];
  97
  98         uint64_t gtt_size;
  99         int available_fences;
 100         int pci_device;
 101         int gen;
 102         char bo_reuse;
 103         char fenced_relocs;
 104 } drm_intel_bufmgr_gem;
 105
 106 #define DRM_INTEL_RELOC_FENCE (1<<0)
 107
 108 typedef struct _drm_intel_reloc_target_info {
 109         drm_intel_bo *bo;
 110         int flags;
 111 } drm_intel_reloc_target;
 112
 113 struct _drm_intel_bo_gem {
 114         drm_intel_bo bo;
 115
 116         atomic_t refcount;
 117         uint32_t gem_handle;
 118         const char *name;
 119
 120         /**
 121          * Kenel-assigned global name for this object
 122          */
 123         unsigned int global_name;
 124
 125         /**
 126          * Index of the buffer within the validation list while preparing a
 127          * batchbuffer execution.
 128          */
 129         int validate_index;
 130
 131         /**
 132          * Current tiling mode
 133          */
 134         uint32_t tiling_mode;
 135         uint32_t swizzle_mode;
 136
 137         time_t free_time;
 138
 139         /** Array passed to the DRM containing relocation information. */
 140         struct drm_i915_gem_relocation_entry *relocs;
 141         /**
 142          * Array of info structs corresponding to relocs[i].target_handle etc
 143          */
 144         drm_intel_reloc_target *reloc_target_info;
 145         /** Number of entries in relocs */
 146         int reloc_count;
 147         /** Mapped address for the buffer, saved across map/unmap cycles */
 148         void *mem_virtual;
 149         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 150         void *gtt_virtual;
 151
 152         /** BO cache list */
 153         drmMMListHead head;
 154
 155         /**
 156          * Boolean of whether this BO and its children have been included in
 157          * the current drm_intel_bufmgr_check_aperture_space() total.
 158          */
 159         char included_in_check_aperture;
 160
 161         /**
 162          * Boolean of whether this buffer has been used as a relocation
 163          * target and had its size accounted for, and thus can't have any
 164          * further relocations added to it.
 165          */
 166         char used_as_reloc_target;
 167
 168         /**
 169          * Boolean of whether we have encountered an error whilst building the relocation tree.
 170          */
 171         char has_error;
 172
 173         /**
 174          * Boolean of whether this buffer can be re-used
 175          */
 176         char reusable;
 177
 178         /**
 179          * Size in bytes of this buffer and its relocation descendents.
 180          *
 181          * Used to avoid costly tree walking in
 182          * drm_intel_bufmgr_check_aperture in the common case.
 183          */
 184         int reloc_tree_size;
 185
 186         /**
 187          * Number of potential fence registers required by this buffer and its
 188          * relocations.
 189          */
 190         int reloc_tree_fences;
 191 };
 192
 193 static unsigned int
 194 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 195
 196 static unsigned int
 197 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 198
 199 static int
 200 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 201                             uint32_t * swizzle_mode);
 202
 203 static int
 204 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 205                             uint32_t stride);
 206
 207 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 208                                                       time_t time);
 209
 210 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 211
 212 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 213
 214 static unsigned long
 215 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 216                            uint32_t *tiling_mode)
 217 {
 218         unsigned long min_size, max_size;
 219         unsigned long i;
 220
 221         if (*tiling_mode == I915_TILING_NONE)
 222                 return size;
 223
 224         /* 965+ just need multiples of page size for tiling */
 225         if (bufmgr_gem->gen >= 4)
 226                 return ROUND_UP_TO(size, 4096);
 227
 228         /* Older chips need powers of two, of at least 512k or 1M */
 229         if (bufmgr_gem->gen == 3) {
 230                 min_size = 1024*1024;
 231                 max_size = 128*1024*1024;
 232         } else {
 233                 min_size = 512*1024;
 234                 max_size = 64*1024*1024;
 235         }
 236
 237         if (size > max_size) {
 238                 *tiling_mode = I915_TILING_NONE;
 239                 return size;
 240         }
 241
 242         for (i = min_size; i < size; i <<= 1)
 243                 ;
 244
 245         return i;
 246 }
 247
 248 /*
 249  * Round a given pitch up to the minimum required for X tiling on a
 250  * given chip.  We use 512 as the minimum to allow for a later tiling
 251  * change.
 252  */
 253 static unsigned long
 254 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 255                             unsigned long pitch, uint32_t tiling_mode)
 256 {
 257         unsigned long tile_width = 512;
 258         unsigned long i;
 259
 260         if (tiling_mode == I915_TILING_NONE)
 261                 return pitch;
 262
 263         /* 965 is flexible */
 264         if (bufmgr_gem->gen >= 4)
 265                 return ROUND_UP_TO(pitch, tile_width);
 266
 267         /* Pre-965 needs power of two tile width */
 268         for (i = tile_width; i < pitch; i <<= 1)
 269                 ;
 270
 271         return i;
 272 }
 273
 274 static struct drm_intel_gem_bo_bucket *
 275 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 276                                  unsigned long size)
 277 {
 278         int i;
 279
 280         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 281                 struct drm_intel_gem_bo_bucket *bucket =
 282                     &bufmgr_gem->cache_bucket[i];
 283                 if (bucket->size >= size) {
 284                         return bucket;
 285                 }
 286         }
 287
 288         return NULL;
 289 }
 290
 291 static void
 292 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 293 {
 294         int i, j;
 295
 296         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 297                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 298                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 299
 300                 if (bo_gem->relocs == NULL) {
 301                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 302                             bo_gem->name);
 303                         continue;
 304                 }
 305
 306                 for (j = 0; j < bo_gem->reloc_count; j++) {
 307                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 308                         drm_intel_bo_gem *target_gem =
 309                             (drm_intel_bo_gem *) target_bo;
 310
 311                         DBG("%2d: %d (%s)@0x%08llx -> "
 312                             "%d (%s)@0x%08lx + 0x%08x\n",
 313                             i,
 314                             bo_gem->gem_handle, bo_gem->name,
 315                             (unsigned long long)bo_gem->relocs[j].offset,
 316                             target_gem->gem_handle,
 317                             target_gem->name,
 318                             target_bo->offset,
 319                             bo_gem->relocs[j].delta);
 320                 }
 321         }
 322 }
 323
 324 static inline void
 325 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 326 {
 327         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 328
 329         assert(atomic_read(&bo_gem->refcount) > 0);
 330         atomic_inc(&bo_gem->refcount);
 331 }
 332
 333 /**
 334  * Adds the given buffer to the list of buffers to be validated (moved into the
 335  * appropriate memory type) with the next batch submission.
 336  *
 337  * If a buffer is validated multiple times in a batch submission, it ends up
 338  * with the intersection of the memory type flags and the union of the
 339  * access flags.
 340  */
 341 static void
 342 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 343 {
 344         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 345         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 346         int index;
 347
 348         if (bo_gem->validate_index != -1)
 349                 return;
 350
 351         /* Extend the array of validation entries as necessary. */
 352         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 353                 int new_size = bufmgr_gem->exec_size * 2;
 354
 355                 if (new_size == 0)
 356                         new_size = 5;
 357
 358                 bufmgr_gem->exec_objects =
 359                     realloc(bufmgr_gem->exec_objects,
 360                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 361                 bufmgr_gem->exec_bos =
 362                     realloc(bufmgr_gem->exec_bos,
 363                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 364                 bufmgr_gem->exec_size = new_size;
 365         }
 366
 367         index = bufmgr_gem->exec_count;
 368         bo_gem->validate_index = index;
 369         /* Fill in array entry */
 370         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 371         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 372         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 373         bufmgr_gem->exec_objects[index].alignment = 0;
 374         bufmgr_gem->exec_objects[index].offset = 0;
 375         bufmgr_gem->exec_bos[index] = bo;
 376         bufmgr_gem->exec_count++;
 377 }
 378
 379 static void
 380 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 381 {
 382         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 383         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 384         int index;
 385
 386         if (bo_gem->validate_index != -1) {
 387                 if (need_fence)
 388                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 389                                 EXEC_OBJECT_NEEDS_FENCE;
 390                 return;
 391         }
 392
 393         /* Extend the array of validation entries as necessary. */
 394         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 395                 int new_size = bufmgr_gem->exec_size * 2;
 396
 397                 if (new_size == 0)
 398                         new_size = 5;
 399
 400                 bufmgr_gem->exec2_objects =
 401                         realloc(bufmgr_gem->exec2_objects,
 402                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 403                 bufmgr_gem->exec_bos =
 404                         realloc(bufmgr_gem->exec_bos,
 405                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 406                 bufmgr_gem->exec_size = new_size;
 407         }
 408
 409         index = bufmgr_gem->exec_count;
 410         bo_gem->validate_index = index;
 411         /* Fill in array entry */
 412         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 413         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 414         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 415         bufmgr_gem->exec2_objects[index].alignment = 0;
 416         bufmgr_gem->exec2_objects[index].offset = 0;
 417         bufmgr_gem->exec_bos[index] = bo;
 418         bufmgr_gem->exec2_objects[index].flags = 0;
 419         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 420         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 421         if (need_fence) {
 422                 bufmgr_gem->exec2_objects[index].flags |=
 423                         EXEC_OBJECT_NEEDS_FENCE;
 424         }
 425         bufmgr_gem->exec_count++;
 426 }
 427
 428 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 429         sizeof(uint32_t))
 430
 431 static void
 432 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 433                                       drm_intel_bo_gem *bo_gem)
 434 {
 435         int size;
 436
 437         assert(!bo_gem->used_as_reloc_target);
 438
 439         /* The older chipsets are far-less flexible in terms of tiling,
 440          * and require tiled buffer to be size aligned in the aperture.
 441          * This means that in the worst possible case we will need a hole
 442          * twice as large as the object in order for it to fit into the
 443          * aperture. Optimal packing is for wimps.
 444          */
 445         size = bo_gem->bo.size;
 446         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE)
 447                 size *= 2;
 448
 449         bo_gem->reloc_tree_size = size;
 450 }
 451
 452 static int
 453 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 454 {
 455         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 456         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 457         unsigned int max_relocs = bufmgr_gem->max_relocs;
 458
 459         if (bo->size / 4 < max_relocs)
 460                 max_relocs = bo->size / 4;
 461
 462         bo_gem->relocs = malloc(max_relocs *
 463                                 sizeof(struct drm_i915_gem_relocation_entry));
 464         bo_gem->reloc_target_info = malloc(max_relocs *
 465                                            sizeof(drm_intel_reloc_target *));
 466         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 467                 bo_gem->has_error = 1;
 468
 469                 free (bo_gem->relocs);
 470                 bo_gem->relocs = NULL;
 471
 472                 free (bo_gem->reloc_target_info);
 473                 bo_gem->reloc_target_info = NULL;
 474
 475                 return 1;
 476         }
 477
 478         return 0;
 479 }
 480
 481 static int
 482 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 483 {
 484         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 485         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 486         struct drm_i915_gem_busy busy;
 487         int ret;
 488
 489         memset(&busy, 0, sizeof(busy));
 490         busy.handle = bo_gem->gem_handle;
 491
 492         do {
 493                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 494         } while (ret == -1 && errno == EINTR);
 495
 496         return (ret == 0 && busy.busy);
 497 }
 498
 499 static int
 500 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 501                                   drm_intel_bo_gem *bo_gem, int state)
 502 {
 503         struct drm_i915_gem_madvise madv;
 504
 505         madv.handle = bo_gem->gem_handle;
 506         madv.madv = state;
 507         madv.retained = 1;
 508         ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 509
 510         return madv.retained;
 511 }
 512
 513 static int
 514 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 515 {
 516         return drm_intel_gem_bo_madvise_internal
 517                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 518                  (drm_intel_bo_gem *) bo,
 519                  madv);
 520 }
 521
 522 /* drop the oldest entries that have been purged by the kernel */
 523 static void
 524 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 525                                     struct drm_intel_gem_bo_bucket *bucket)
 526 {
 527         while (!DRMLISTEMPTY(&bucket->head)) {
 528                 drm_intel_bo_gem *bo_gem;
 529
 530                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 531                                       bucket->head.next, head);
 532                 if (drm_intel_gem_bo_madvise_internal
 533                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 534                         break;
 535
 536                 DRMLISTDEL(&bo_gem->head);
 537                 drm_intel_gem_bo_free(&bo_gem->bo);
 538         }
 539 }
 540
 541 static drm_intel_bo *
 542 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 543                                 const char *name,
 544                                 unsigned long size,
 545                                 unsigned long flags)
 546 {
 547         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 548         drm_intel_bo_gem *bo_gem;
 549         unsigned int page_size = getpagesize();
 550         int ret;
 551         struct drm_intel_gem_bo_bucket *bucket;
 552         int alloc_from_cache;
 553         unsigned long bo_size;
 554         int for_render = 0;
 555
 556         if (flags & BO_ALLOC_FOR_RENDER)
 557                 for_render = 1;
 558
 559         /* Round the allocated size up to a power of two number of pages. */
 560         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 561
 562         /* If we don't have caching at this size, don't actually round the
 563          * allocation up.
 564          */
 565         if (bucket == NULL) {
 566                 bo_size = size;
 567                 if (bo_size < page_size)
 568                         bo_size = page_size;
 569         } else {
 570                 bo_size = bucket->size;
 571         }
 572
 573         pthread_mutex_lock(&bufmgr_gem->lock);
 574         /* Get a buffer out of the cache if available */
 575 retry:
 576         alloc_from_cache = 0;
 577         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 578                 if (for_render) {
 579                         /* Allocate new render-target BOs from the tail (MRU)
 580                          * of the list, as it will likely be hot in the GPU
 581                          * cache and in the aperture for us.
 582                          */
 583                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 584                                               bucket->head.prev, head);
 585                         DRMLISTDEL(&bo_gem->head);
 586                         alloc_from_cache = 1;
 587                 } else {
 588                         /* For non-render-target BOs (where we're probably
 589                          * going to map it first thing in order to fill it
 590                          * with data), check if the last BO in the cache is
 591                          * unbusy, and only reuse in that case. Otherwise,
 592                          * allocating a new buffer is probably faster than
 593                          * waiting for the GPU to finish.
 594                          */
 595                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 596                                               bucket->head.next, head);
 597                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 598                                 alloc_from_cache = 1;
 599                                 DRMLISTDEL(&bo_gem->head);
 600                         }
 601                 }
 602
 603                 if (alloc_from_cache) {
 604                         if (!drm_intel_gem_bo_madvise_internal
 605                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 606                                 drm_intel_gem_bo_free(&bo_gem->bo);
 607                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 608                                                                     bucket);
 609                                 goto retry;
 610                         }
 611                 }
 612         }
 613         pthread_mutex_unlock(&bufmgr_gem->lock);
 614
 615         if (!alloc_from_cache) {
 616                 struct drm_i915_gem_create create;
 617
 618                 bo_gem = calloc(1, sizeof(*bo_gem));
 619                 if (!bo_gem)
 620                         return NULL;
 621
 622                 bo_gem->bo.size = bo_size;
 623                 memset(&create, 0, sizeof(create));
 624                 create.size = bo_size;
 625
 626                 do {
 627                         ret = ioctl(bufmgr_gem->fd,
 628                                     DRM_IOCTL_I915_GEM_CREATE,
 629                                     &create);
 630                 } while (ret == -1 && errno == EINTR);
 631                 bo_gem->gem_handle = create.handle;
 632                 bo_gem->bo.handle = bo_gem->gem_handle;
 633                 if (ret != 0) {
 634                         free(bo_gem);
 635                         return NULL;
 636                 }
 637                 bo_gem->bo.bufmgr = bufmgr;
 638         }
 639
 640         bo_gem->name = name;
 641         atomic_set(&bo_gem->refcount, 1);
 642         bo_gem->validate_index = -1;
 643         bo_gem->reloc_tree_fences = 0;
 644         bo_gem->used_as_reloc_target = 0;
 645         bo_gem->has_error = 0;
 646         bo_gem->tiling_mode = I915_TILING_NONE;
 647         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 648         bo_gem->reusable = 1;
 649
 650         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 651
 652         DBG("bo_create: buf %d (%s) %ldb\n",
 653             bo_gem->gem_handle, bo_gem->name, size);
 654
 655         return &bo_gem->bo;
 656 }
 657
 658 static drm_intel_bo *
 659 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 660                                   const char *name,
 661                                   unsigned long size,
 662                                   unsigned int alignment)
 663 {
 664         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 665                                                BO_ALLOC_FOR_RENDER);
 666 }
 667
 668 static drm_intel_bo *
 669 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 670                        const char *name,
 671                        unsigned long size,
 672                        unsigned int alignment)
 673 {
 674         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0);
 675 }
 676
 677 static drm_intel_bo *
 678 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 679                              int x, int y, int cpp, uint32_t *tiling_mode,
 680                              unsigned long *pitch, unsigned long flags)
 681 {
 682         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 683         drm_intel_bo *bo;
 684         unsigned long size, stride, aligned_y = y;
 685         int ret;
 686
 687         /* If we're tiled, our allocations are in 8 or 32-row blocks,
 688          * so failure to align our height means that we won't allocate
 689          * enough pages.
 690          *
 691          * If we're untiled, we still have to align to 2 rows high
 692          * because the data port accesses 2x2 blocks even if the
 693          * bottom row isn't to be rendered, so failure to align means
 694          * we could walk off the end of the GTT and fault.  This is
 695          * documented on 965, and may be the case on older chipsets
 696          * too so we try to be careful.
 697          */
 698         if (*tiling_mode == I915_TILING_NONE)
 699                 aligned_y = ALIGN(y, 2);
 700         else if (*tiling_mode == I915_TILING_X)
 701                 aligned_y = ALIGN(y, 8);
 702         else if (*tiling_mode == I915_TILING_Y)
 703                 aligned_y = ALIGN(y, 32);
 704
 705         stride = x * cpp;
 706         stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, *tiling_mode);
 707         size = stride * aligned_y;
 708         size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 709
 710         bo = drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags);
 711         if (!bo)
 712                 return NULL;
 713
 714         ret = drm_intel_gem_bo_set_tiling(bo, tiling_mode, stride);
 715         if (ret != 0) {
 716                 drm_intel_gem_bo_unreference(bo);
 717                 return NULL;
 718         }
 719
 720         *pitch = stride;
 721
 722         return bo;
 723 }
 724
 725 /**
 726  * Returns a drm_intel_bo wrapping the given buffer object handle.
 727  *
 728  * This can be used when one application needs to pass a buffer object
 729  * to another.
 730  */
 731 drm_intel_bo *
 732 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 733                                   const char *name,
 734                                   unsigned int handle)
 735 {
 736         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 737         drm_intel_bo_gem *bo_gem;
 738         int ret;
 739         struct drm_gem_open open_arg;
 740         struct drm_i915_gem_get_tiling get_tiling;
 741
 742         bo_gem = calloc(1, sizeof(*bo_gem));
 743         if (!bo_gem)
 744                 return NULL;
 745
 746         memset(&open_arg, 0, sizeof(open_arg));
 747         open_arg.name = handle;
 748         do {
 749                 ret = ioctl(bufmgr_gem->fd,
 750                             DRM_IOCTL_GEM_OPEN,
 751                             &open_arg);
 752         } while (ret == -1 && errno == EINTR);
 753         if (ret != 0) {
 754                 fprintf(stderr, "Couldn't reference %s handle 0x%08x: %s\n",
 755                         name, handle, strerror(errno));
 756                 free(bo_gem);
 757                 return NULL;
 758         }
 759         bo_gem->bo.size = open_arg.size;
 760         bo_gem->bo.offset = 0;
 761         bo_gem->bo.virtual = NULL;
 762         bo_gem->bo.bufmgr = bufmgr;
 763         bo_gem->name = name;
 764         atomic_set(&bo_gem->refcount, 1);
 765         bo_gem->validate_index = -1;
 766         bo_gem->gem_handle = open_arg.handle;
 767         bo_gem->global_name = handle;
 768         bo_gem->reusable = 0;
 769
 770         memset(&get_tiling, 0, sizeof(get_tiling));
 771         get_tiling.handle = bo_gem->gem_handle;
 772         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_TILING, &get_tiling);
 773         if (ret != 0) {
 774                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 775                 return NULL;
 776         }
 777         bo_gem->tiling_mode = get_tiling.tiling_mode;
 778         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 779         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 780
 781         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 782
 783         return &bo_gem->bo;
 784 }
 785
 786 static void
 787 drm_intel_gem_bo_free(drm_intel_bo *bo)
 788 {
 789         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 790         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 791         struct drm_gem_close close;
 792         int ret;
 793
 794         if (bo_gem->mem_virtual)
 795                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 796         if (bo_gem->gtt_virtual)
 797                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 798
 799         /* Close this object */
 800         memset(&close, 0, sizeof(close));
 801         close.handle = bo_gem->gem_handle;
 802         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 803         if (ret != 0) {
 804                 fprintf(stderr,
 805                         "DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 806                         bo_gem->gem_handle, bo_gem->name, strerror(errno));
 807         }
 808         free(bo);
 809 }
 810
 811 /** Frees all cached buffers significantly older than @time. */
 812 static void
 813 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 814 {
 815         int i;
 816
 817         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 818                 struct drm_intel_gem_bo_bucket *bucket =
 819                     &bufmgr_gem->cache_bucket[i];
 820
 821                 while (!DRMLISTEMPTY(&bucket->head)) {
 822                         drm_intel_bo_gem *bo_gem;
 823
 824                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 825                                               bucket->head.next, head);
 826                         if (time - bo_gem->free_time <= 1)
 827                                 break;
 828
 829                         DRMLISTDEL(&bo_gem->head);
 830
 831                         drm_intel_gem_bo_free(&bo_gem->bo);
 832                 }
 833         }
 834 }
 835
 836 static void
 837 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 838 {
 839         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 840         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 841         struct drm_intel_gem_bo_bucket *bucket;
 842         uint32_t tiling_mode;
 843         int i;
 844
 845         /* Unreference all the target buffers */
 846         for (i = 0; i < bo_gem->reloc_count; i++) {
 847                 drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 848                                                           reloc_target_info[i].bo,
 849                                                           time);
 850         }
 851         bo_gem->reloc_count = 0;
 852         bo_gem->used_as_reloc_target = 0;
 853
 854         DBG("bo_unreference final: %d (%s)\n",
 855             bo_gem->gem_handle, bo_gem->name);
 856
 857         /* release memory associated with this object */
 858         if (bo_gem->reloc_target_info) {
 859                 free(bo_gem->reloc_target_info);
 860                 bo_gem->reloc_target_info = NULL;
 861         }
 862         if (bo_gem->relocs) {
 863                 free(bo_gem->relocs);
 864                 bo_gem->relocs = NULL;
 865         }
 866
 867         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 868         /* Put the buffer into our internal cache for reuse if we can. */
 869         tiling_mode = I915_TILING_NONE;
 870         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 871             drm_intel_gem_bo_set_tiling(bo, &tiling_mode, 0) == 0 &&
 872             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 873                                               I915_MADV_DONTNEED)) {
 874                 bo_gem->free_time = time;
 875
 876                 bo_gem->name = NULL;
 877                 bo_gem->validate_index = -1;
 878
 879                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 880
 881                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time);
 882         } else {
 883                 drm_intel_gem_bo_free(bo);
 884         }
 885 }
 886
 887 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 888                                                       time_t time)
 889 {
 890         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 891
 892         assert(atomic_read(&bo_gem->refcount) > 0);
 893         if (atomic_dec_and_test(&bo_gem->refcount))
 894                 drm_intel_gem_bo_unreference_final(bo, time);
 895 }
 896
 897 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 898 {
 899         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 900
 901         assert(atomic_read(&bo_gem->refcount) > 0);
 902         if (atomic_dec_and_test(&bo_gem->refcount)) {
 903                 drm_intel_bufmgr_gem *bufmgr_gem =
 904                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 905                 struct timespec time;
 906
 907                 clock_gettime(CLOCK_MONOTONIC, &time);
 908
 909                 pthread_mutex_lock(&bufmgr_gem->lock);
 910                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 911                 pthread_mutex_unlock(&bufmgr_gem->lock);
 912         }
 913 }
 914
 915 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 916 {
 917         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 918         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 919         struct drm_i915_gem_set_domain set_domain;
 920         int ret;
 921
 922         pthread_mutex_lock(&bufmgr_gem->lock);
 923
 924         /* Allow recursive mapping. Mesa may recursively map buffers with
 925          * nested display loops.
 926          */
 927         if (!bo_gem->mem_virtual) {
 928                 struct drm_i915_gem_mmap mmap_arg;
 929
 930                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 931
 932                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 933                 mmap_arg.handle = bo_gem->gem_handle;
 934                 mmap_arg.offset = 0;
 935                 mmap_arg.size = bo->size;
 936                 do {
 937                         ret = ioctl(bufmgr_gem->fd,
 938                                     DRM_IOCTL_I915_GEM_MMAP,
 939                                     &mmap_arg);
 940                 } while (ret == -1 && errno == EINTR);
 941                 if (ret != 0) {
 942                         ret = -errno;
 943                         fprintf(stderr,
 944                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 945                                 __FILE__, __LINE__, bo_gem->gem_handle,
 946                                 bo_gem->name, strerror(errno));
 947                         pthread_mutex_unlock(&bufmgr_gem->lock);
 948                         return ret;
 949                 }
 950                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 951         }
 952         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 953             bo_gem->mem_virtual);
 954         bo->virtual = bo_gem->mem_virtual;
 955
 956         set_domain.handle = bo_gem->gem_handle;
 957         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 958         if (write_enable)
 959                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
 960         else
 961                 set_domain.write_domain = 0;
 962         do {
 963                 ret = ioctl(bufmgr_gem->fd,
 964                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
 965                             &set_domain);
 966         } while (ret == -1 && errno == EINTR);
 967         if (ret != 0) {
 968                 ret = -errno;
 969                 fprintf(stderr, "%s:%d: Error setting to CPU domain %d: %s\n",
 970                         __FILE__, __LINE__, bo_gem->gem_handle,
 971                         strerror(errno));
 972                 pthread_mutex_unlock(&bufmgr_gem->lock);
 973                 return ret;
 974         }
 975
 976         pthread_mutex_unlock(&bufmgr_gem->lock);
 977
 978         return 0;
 979 }
 980
 981 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
 982 {
 983         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 984         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 985         struct drm_i915_gem_set_domain set_domain;
 986         int ret;
 987
 988         pthread_mutex_lock(&bufmgr_gem->lock);
 989
 990         /* Get a mapping of the buffer if we haven't before. */
 991         if (bo_gem->gtt_virtual == NULL) {
 992                 struct drm_i915_gem_mmap_gtt mmap_arg;
 993
 994                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
 995                     bo_gem->name);
 996
 997                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 998                 mmap_arg.handle = bo_gem->gem_handle;
 999
1000                 /* Get the fake offset back... */
1001                 do {
1002                         ret = ioctl(bufmgr_gem->fd,
1003                                     DRM_IOCTL_I915_GEM_MMAP_GTT,
1004                                     &mmap_arg);
1005                 } while (ret == -1 && errno == EINTR);
1006                 if (ret != 0) {
1007                         ret = -errno;
1008                         fprintf(stderr,
1009                                 "%s:%d: Error preparing buffer map %d (%s): %s .\n",
1010                                 __FILE__, __LINE__,
1011                                 bo_gem->gem_handle, bo_gem->name,
1012                                 strerror(errno));
1013                         pthread_mutex_unlock(&bufmgr_gem->lock);
1014                         return ret;
1015                 }
1016
1017                 /* and mmap it */
1018                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1019                                            MAP_SHARED, bufmgr_gem->fd,
1020                                            mmap_arg.offset);
1021                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1022                         bo_gem->gtt_virtual = NULL;
1023                         ret = -errno;
1024                         fprintf(stderr,
1025                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
1026                                 __FILE__, __LINE__,
1027                                 bo_gem->gem_handle, bo_gem->name,
1028                                 strerror(errno));
1029                         pthread_mutex_unlock(&bufmgr_gem->lock);
1030                         return ret;
1031                 }
1032         }
1033
1034         bo->virtual = bo_gem->gtt_virtual;
1035
1036         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1037             bo_gem->gtt_virtual);
1038
1039         /* Now move it to the GTT domain so that the CPU caches are flushed */
1040         set_domain.handle = bo_gem->gem_handle;
1041         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1042         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1043         do {
1044                 ret = ioctl(bufmgr_gem->fd,
1045                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1046                             &set_domain);
1047         } while (ret == -1 && errno == EINTR);
1048
1049         if (ret != 0) {
1050                 ret = -errno;
1051                 fprintf(stderr, "%s:%d: Error setting domain %d: %s\n",
1052                         __FILE__, __LINE__, bo_gem->gem_handle,
1053                         strerror(errno));
1054         }
1055
1056         pthread_mutex_unlock(&bufmgr_gem->lock);
1057
1058         return ret;
1059 }
1060
1061 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1062 {
1063         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1064         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1065         int ret = 0;
1066
1067         if (bo == NULL)
1068                 return 0;
1069
1070         assert(bo_gem->gtt_virtual != NULL);
1071
1072         pthread_mutex_lock(&bufmgr_gem->lock);
1073         bo->virtual = NULL;
1074         pthread_mutex_unlock(&bufmgr_gem->lock);
1075
1076         return ret;
1077 }
1078
1079 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1080 {
1081         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1082         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1083         struct drm_i915_gem_sw_finish sw_finish;
1084         int ret;
1085
1086         if (bo == NULL)
1087                 return 0;
1088
1089         assert(bo_gem->mem_virtual != NULL);
1090
1091         pthread_mutex_lock(&bufmgr_gem->lock);
1092
1093         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1094          * results show up in a timely manner.
1095          */
1096         sw_finish.handle = bo_gem->gem_handle;
1097         do {
1098                 ret = ioctl(bufmgr_gem->fd,
1099                             DRM_IOCTL_I915_GEM_SW_FINISH,
1100                             &sw_finish);
1101         } while (ret == -1 && errno == EINTR);
1102         ret = ret == -1 ? -errno : 0;
1103
1104         bo->virtual = NULL;
1105         pthread_mutex_unlock(&bufmgr_gem->lock);
1106
1107         return ret;
1108 }
1109
1110 static int
1111 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1112                          unsigned long size, const void *data)
1113 {
1114         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1115         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1116         struct drm_i915_gem_pwrite pwrite;
1117         int ret;
1118
1119         memset(&pwrite, 0, sizeof(pwrite));
1120         pwrite.handle = bo_gem->gem_handle;
1121         pwrite.offset = offset;
1122         pwrite.size = size;
1123         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1124         do {
1125                 ret = ioctl(bufmgr_gem->fd,
1126                             DRM_IOCTL_I915_GEM_PWRITE,
1127                             &pwrite);
1128         } while (ret == -1 && errno == EINTR);
1129         if (ret != 0) {
1130                 ret = -errno;
1131                 fprintf(stderr,
1132                         "%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1133                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1134                         (int)size, strerror(errno));
1135         }
1136
1137         return ret;
1138 }
1139
1140 static int
1141 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1142 {
1143         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1144         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1145         int ret;
1146
1147         get_pipe_from_crtc_id.crtc_id = crtc_id;
1148         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1149                     &get_pipe_from_crtc_id);
1150         if (ret != 0) {
1151                 /* We return -1 here to signal that we don't
1152                  * know which pipe is associated with this crtc.
1153                  * This lets the caller know that this information
1154                  * isn't available; using the wrong pipe for
1155                  * vblank waiting can cause the chipset to lock up
1156                  */
1157                 return -1;
1158         }
1159
1160         return get_pipe_from_crtc_id.pipe;
1161 }
1162
1163 static int
1164 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1165                              unsigned long size, void *data)
1166 {
1167         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1168         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1169         struct drm_i915_gem_pread pread;
1170         int ret;
1171
1172         memset(&pread, 0, sizeof(pread));
1173         pread.handle = bo_gem->gem_handle;
1174         pread.offset = offset;
1175         pread.size = size;
1176         pread.data_ptr = (uint64_t) (uintptr_t) data;
1177         do {
1178                 ret = ioctl(bufmgr_gem->fd,
1179                             DRM_IOCTL_I915_GEM_PREAD,
1180                             &pread);
1181         } while (ret == -1 && errno == EINTR);
1182         if (ret != 0) {
1183                 ret = -errno;
1184                 fprintf(stderr,
1185                         "%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1186                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1187                         (int)size, strerror(errno));
1188         }
1189
1190         return ret;
1191 }
1192
1193 /** Waits for all GPU rendering to the object to have completed. */
1194 static void
1195 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1196 {
1197         drm_intel_gem_bo_start_gtt_access(bo, 0);
1198 }
1199
1200 /**
1201  * Sets the object to the GTT read and possibly write domain, used by the X
1202  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1203  *
1204  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1205  * can do tiled pixmaps this way.
1206  */
1207 void
1208 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1209 {
1210         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1211         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1212         struct drm_i915_gem_set_domain set_domain;
1213         int ret;
1214
1215         set_domain.handle = bo_gem->gem_handle;
1216         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1217         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1218         do {
1219                 ret = ioctl(bufmgr_gem->fd,
1220                             DRM_IOCTL_I915_GEM_SET_DOMAIN,
1221                             &set_domain);
1222         } while (ret == -1 && errno == EINTR);
1223         if (ret != 0) {
1224                 fprintf(stderr,
1225                         "%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1226                         __FILE__, __LINE__, bo_gem->gem_handle,
1227                         set_domain.read_domains, set_domain.write_domain,
1228                         strerror(errno));
1229         }
1230 }
1231
1232 static void
1233 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1234 {
1235         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1236         int i;
1237
1238         free(bufmgr_gem->exec2_objects);
1239         free(bufmgr_gem->exec_objects);
1240         free(bufmgr_gem->exec_bos);
1241
1242         pthread_mutex_destroy(&bufmgr_gem->lock);
1243
1244         /* Free any cached buffer objects we were going to reuse */
1245         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
1246                 struct drm_intel_gem_bo_bucket *bucket =
1247                     &bufmgr_gem->cache_bucket[i];
1248                 drm_intel_bo_gem *bo_gem;
1249
1250                 while (!DRMLISTEMPTY(&bucket->head)) {
1251                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1252                                               bucket->head.next, head);
1253                         DRMLISTDEL(&bo_gem->head);
1254
1255                         drm_intel_gem_bo_free(&bo_gem->bo);
1256                 }
1257         }
1258
1259         free(bufmgr);
1260 }
1261
1262 /**
1263  * Adds the target buffer to the validation list and adds the relocation
1264  * to the reloc_buffer's relocation list.
1265  *
1266  * The relocation entry at the given offset must already contain the
1267  * precomputed relocation value, because the kernel will optimize out
1268  * the relocation entry write when the buffer hasn't moved from the
1269  * last known offset in target_bo.
1270  */
1271 static int
1272 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1273                  drm_intel_bo *target_bo, uint32_t target_offset,
1274                  uint32_t read_domains, uint32_t write_domain,
1275                  int need_fence)
1276 {
1277         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1278         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1279         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1280
1281         if (bo_gem->has_error)
1282                 return -ENOMEM;
1283
1284         if (target_bo_gem->has_error) {
1285                 bo_gem->has_error = 1;
1286                 return -ENOMEM;
1287         }
1288
1289         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1290                 need_fence = 0;
1291
1292         /* We never use HW fences for rendering on 965+ */
1293         if (bufmgr_gem->gen >= 4)
1294                 need_fence = 0;
1295
1296         /* Create a new relocation list if needed */
1297         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1298                 return -ENOMEM;
1299
1300         /* Check overflow */
1301         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1302
1303         /* Check args */
1304         assert(offset <= bo->size - 4);
1305         assert((write_domain & (write_domain - 1)) == 0);
1306
1307         /* Make sure that we're not adding a reloc to something whose size has
1308          * already been accounted for.
1309          */
1310         assert(!bo_gem->used_as_reloc_target);
1311         bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1312         /* An object needing a fence is a tiled buffer, so it won't have
1313          * relocs to other buffers.
1314          */
1315         if (need_fence)
1316                 target_bo_gem->reloc_tree_fences = 1;
1317         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1318
1319         /* Flag the target to disallow further relocations in it. */
1320         target_bo_gem->used_as_reloc_target = 1;
1321
1322         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1323         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1324         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1325             target_bo_gem->gem_handle;
1326         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1327         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1328         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1329
1330         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1331         drm_intel_gem_bo_reference(target_bo);
1332         if (need_fence)
1333                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1334                         DRM_INTEL_RELOC_FENCE;
1335         else
1336                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1337
1338         bo_gem->reloc_count++;
1339
1340         return 0;
1341 }
1342
1343 static int
1344 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1345                             drm_intel_bo *target_bo, uint32_t target_offset,
1346                             uint32_t read_domains, uint32_t write_domain)
1347 {
1348         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1349
1350         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1351                                 read_domains, write_domain,
1352                                 !bufmgr_gem->fenced_relocs);
1353 }
1354
1355 static int
1356 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1357                                   drm_intel_bo *target_bo,
1358                                   uint32_t target_offset,
1359                                   uint32_t read_domains, uint32_t write_domain)
1360 {
1361         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1362                                 read_domains, write_domain, 1);
1363 }
1364
1365 /**
1366  * Walk the tree of relocations rooted at BO and accumulate the list of
1367  * validations to be performed and update the relocation buffers with
1368  * index values into the validation list.
1369  */
1370 static void
1371 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1372 {
1373         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1374         int i;
1375
1376         if (bo_gem->relocs == NULL)
1377                 return;
1378
1379         for (i = 0; i < bo_gem->reloc_count; i++) {
1380                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1381
1382                 /* Continue walking the tree depth-first. */
1383                 drm_intel_gem_bo_process_reloc(target_bo);
1384
1385                 /* Add the target to the validate list */
1386                 drm_intel_add_validate_buffer(target_bo);
1387         }
1388 }
1389
1390 static void
1391 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1392 {
1393         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1394         int i;
1395
1396         if (bo_gem->relocs == NULL)
1397                 return;
1398
1399         for (i = 0; i < bo_gem->reloc_count; i++) {
1400                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1401                 int need_fence;
1402
1403                 /* Continue walking the tree depth-first. */
1404                 drm_intel_gem_bo_process_reloc2(target_bo);
1405
1406                 need_fence = (bo_gem->reloc_target_info[i].flags &
1407                               DRM_INTEL_RELOC_FENCE);
1408
1409                 /* Add the target to the validate list */
1410                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1411         }
1412 }
1413
1414
1415 static void
1416 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1417 {
1418         int i;
1419
1420         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1421                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1422                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1423
1424                 /* Update the buffer offset */
1425                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1426                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1427                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1428                             (unsigned long long)bufmgr_gem->exec_objects[i].
1429                             offset);
1430                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1431                 }
1432         }
1433 }
1434
1435 static void
1436 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1437 {
1438         int i;
1439
1440         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1441                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1442                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1443
1444                 /* Update the buffer offset */
1445                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1446                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1447                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1448                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1449                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1450                 }
1451         }
1452 }
1453
1454 static int
1455 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1456                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1457 {
1458         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1459         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1460         struct drm_i915_gem_execbuffer execbuf;
1461         int ret, i;
1462
1463         if (bo_gem->has_error)
1464                 return -ENOMEM;
1465
1466         pthread_mutex_lock(&bufmgr_gem->lock);
1467         /* Update indices and set up the validate list. */
1468         drm_intel_gem_bo_process_reloc(bo);
1469
1470         /* Add the batch buffer to the validation list.  There are no
1471          * relocations pointing to it.
1472          */
1473         drm_intel_add_validate_buffer(bo);
1474
1475         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1476         execbuf.buffer_count = bufmgr_gem->exec_count;
1477         execbuf.batch_start_offset = 0;
1478         execbuf.batch_len = used;
1479         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1480         execbuf.num_cliprects = num_cliprects;
1481         execbuf.DR1 = 0;
1482         execbuf.DR4 = DR4;
1483
1484         do {
1485                 ret = ioctl(bufmgr_gem->fd,
1486                             DRM_IOCTL_I915_GEM_EXECBUFFER,
1487                             &execbuf);
1488         } while (ret != 0 && errno == EINTR);
1489
1490         if (ret != 0) {
1491                 ret = -errno;
1492                 if (errno == ENOSPC) {
1493                         fprintf(stderr,
1494                                 "Execbuffer fails to pin. "
1495                                 "Estimate: %u. Actual: %u. Available: %u\n",
1496                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1497                                                                    bufmgr_gem->
1498                                                                    exec_count),
1499                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1500                                                                   bufmgr_gem->
1501                                                                   exec_count),
1502                                 (unsigned int)bufmgr_gem->gtt_size);
1503                 }
1504         }
1505         drm_intel_update_buffer_offsets(bufmgr_gem);
1506
1507         if (bufmgr_gem->bufmgr.debug)
1508                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1509
1510         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1511                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1512                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1513
1514                 /* Disconnect the buffer from the validate list */
1515                 bo_gem->validate_index = -1;
1516                 bufmgr_gem->exec_bos[i] = NULL;
1517         }
1518         bufmgr_gem->exec_count = 0;
1519         pthread_mutex_unlock(&bufmgr_gem->lock);
1520
1521         return ret;
1522 }
1523
1524 static int
1525 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1526                        drm_clip_rect_t *cliprects, int num_cliprects,
1527                        int DR4)
1528 {
1529         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1530         struct drm_i915_gem_execbuffer2 execbuf;
1531         int ret, i;
1532
1533         pthread_mutex_lock(&bufmgr_gem->lock);
1534         /* Update indices and set up the validate list. */
1535         drm_intel_gem_bo_process_reloc2(bo);
1536
1537         /* Add the batch buffer to the validation list.  There are no relocations
1538          * pointing to it.
1539          */
1540         drm_intel_add_validate_buffer2(bo, 0);
1541
1542         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1543         execbuf.buffer_count = bufmgr_gem->exec_count;
1544         execbuf.batch_start_offset = 0;
1545         execbuf.batch_len = used;
1546         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1547         execbuf.num_cliprects = num_cliprects;
1548         execbuf.DR1 = 0;
1549         execbuf.DR4 = DR4;
1550         execbuf.flags = 0;
1551         execbuf.rsvd1 = 0;
1552         execbuf.rsvd2 = 0;
1553
1554         do {
1555                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_EXECBUFFER2,
1556                             &execbuf);
1557         } while (ret != 0 && errno == EAGAIN);
1558
1559         if (ret != 0) {
1560                 ret = -errno;
1561                 if (ret == -ENOMEM) {
1562                         fprintf(stderr,
1563                                 "Execbuffer fails to pin. "
1564                                 "Estimate: %u. Actual: %u. Available: %u\n",
1565                                 drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1566                                                                    bufmgr_gem->exec_count),
1567                                 drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1568                                                                   bufmgr_gem->exec_count),
1569                                 (unsigned int) bufmgr_gem->gtt_size);
1570                 }
1571         }
1572         drm_intel_update_buffer_offsets2(bufmgr_gem);
1573
1574         if (bufmgr_gem->bufmgr.debug)
1575                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1576
1577         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1578                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1579                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1580
1581                 /* Disconnect the buffer from the validate list */
1582                 bo_gem->validate_index = -1;
1583                 bufmgr_gem->exec_bos[i] = NULL;
1584         }
1585         bufmgr_gem->exec_count = 0;
1586         pthread_mutex_unlock(&bufmgr_gem->lock);
1587
1588         return ret;
1589 }
1590
1591 static int
1592 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1593 {
1594         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1595         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1596         struct drm_i915_gem_pin pin;
1597         int ret;
1598
1599         memset(&pin, 0, sizeof(pin));
1600         pin.handle = bo_gem->gem_handle;
1601         pin.alignment = alignment;
1602
1603         do {
1604                 ret = ioctl(bufmgr_gem->fd,
1605                             DRM_IOCTL_I915_GEM_PIN,
1606                             &pin);
1607         } while (ret == -1 && errno == EINTR);
1608
1609         if (ret != 0)
1610                 return -errno;
1611
1612         bo->offset = pin.offset;
1613         return 0;
1614 }
1615
1616 static int
1617 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1618 {
1619         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1620         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1621         struct drm_i915_gem_unpin unpin;
1622         int ret;
1623
1624         memset(&unpin, 0, sizeof(unpin));
1625         unpin.handle = bo_gem->gem_handle;
1626
1627         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1628         if (ret != 0)
1629                 return -errno;
1630
1631         return 0;
1632 }
1633
1634 static int
1635 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1636                             uint32_t stride)
1637 {
1638         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1639         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1640         struct drm_i915_gem_set_tiling set_tiling;
1641         int ret;
1642
1643         if (bo_gem->global_name == 0 && *tiling_mode == bo_gem->tiling_mode)
1644                 return 0;
1645
1646         memset(&set_tiling, 0, sizeof(set_tiling));
1647         set_tiling.handle = bo_gem->gem_handle;
1648
1649         do {
1650                 set_tiling.tiling_mode = *tiling_mode;
1651                 set_tiling.stride = stride;
1652
1653                 ret = ioctl(bufmgr_gem->fd,
1654                             DRM_IOCTL_I915_GEM_SET_TILING,
1655                             &set_tiling);
1656         } while (ret == -1 && errno == EINTR);
1657         bo_gem->tiling_mode = set_tiling.tiling_mode;
1658         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1659
1660         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1661
1662         *tiling_mode = bo_gem->tiling_mode;
1663         return ret == 0 ? 0 : -errno;
1664 }
1665
1666 static int
1667 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1668                             uint32_t * swizzle_mode)
1669 {
1670         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1671
1672         *tiling_mode = bo_gem->tiling_mode;
1673         *swizzle_mode = bo_gem->swizzle_mode;
1674         return 0;
1675 }
1676
1677 static int
1678 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1679 {
1680         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1681         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1682         struct drm_gem_flink flink;
1683         int ret;
1684
1685         if (!bo_gem->global_name) {
1686                 memset(&flink, 0, sizeof(flink));
1687                 flink.handle = bo_gem->gem_handle;
1688
1689                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1690                 if (ret != 0)
1691                         return -errno;
1692                 bo_gem->global_name = flink.name;
1693                 bo_gem->reusable = 0;
1694         }
1695
1696         *name = bo_gem->global_name;
1697         return 0;
1698 }
1699
1700 /**
1701  * Enables unlimited caching of buffer objects for reuse.
1702  *
1703  * This is potentially very memory expensive, as the cache at each bucket
1704  * size is only bounded by how many buffers of that size we've managed to have
1705  * in flight at once.
1706  */
1707 void
1708 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1709 {
1710         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1711
1712         bufmgr_gem->bo_reuse = 1;
1713 }
1714
1715 /**
1716  * Enable use of fenced reloc type.
1717  *
1718  * New code should enable this to avoid unnecessary fence register
1719  * allocation.  If this option is not enabled, all relocs will have fence
1720  * register allocated.
1721  */
1722 void
1723 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1724 {
1725         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1726
1727         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1728                 bufmgr_gem->fenced_relocs = 1;
1729 }
1730
1731 /**
1732  * Return the additional aperture space required by the tree of buffer objects
1733  * rooted at bo.
1734  */
1735 static int
1736 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1737 {
1738         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1739         int i;
1740         int total = 0;
1741
1742         if (bo == NULL || bo_gem->included_in_check_aperture)
1743                 return 0;
1744
1745         total += bo->size;
1746         bo_gem->included_in_check_aperture = 1;
1747
1748         for (i = 0; i < bo_gem->reloc_count; i++)
1749                 total +=
1750                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1751                                                         reloc_target_info[i].bo);
1752
1753         return total;
1754 }
1755
1756 /**
1757  * Count the number of buffers in this list that need a fence reg
1758  *
1759  * If the count is greater than the number of available regs, we'll have
1760  * to ask the caller to resubmit a batch with fewer tiled buffers.
1761  *
1762  * This function over-counts if the same buffer is used multiple times.
1763  */
1764 static unsigned int
1765 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1766 {
1767         int i;
1768         unsigned int total = 0;
1769
1770         for (i = 0; i < count; i++) {
1771                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1772
1773                 if (bo_gem == NULL)
1774                         continue;
1775
1776                 total += bo_gem->reloc_tree_fences;
1777         }
1778         return total;
1779 }
1780
1781 /**
1782  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1783  * for the next drm_intel_bufmgr_check_aperture_space() call.
1784  */
1785 static void
1786 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1787 {
1788         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1789         int i;
1790
1791         if (bo == NULL || !bo_gem->included_in_check_aperture)
1792                 return;
1793
1794         bo_gem->included_in_check_aperture = 0;
1795
1796         for (i = 0; i < bo_gem->reloc_count; i++)
1797                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1798                                                            reloc_target_info[i].bo);
1799 }
1800
1801 /**
1802  * Return a conservative estimate for the amount of aperture required
1803  * for a collection of buffers. This may double-count some buffers.
1804  */
1805 static unsigned int
1806 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1807 {
1808         int i;
1809         unsigned int total = 0;
1810
1811         for (i = 0; i < count; i++) {
1812                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1813                 if (bo_gem != NULL)
1814                         total += bo_gem->reloc_tree_size;
1815         }
1816         return total;
1817 }
1818
1819 /**
1820  * Return the amount of aperture needed for a collection of buffers.
1821  * This avoids double counting any buffers, at the cost of looking
1822  * at every buffer in the set.
1823  */
1824 static unsigned int
1825 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1826 {
1827         int i;
1828         unsigned int total = 0;
1829
1830         for (i = 0; i < count; i++) {
1831                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1832                 /* For the first buffer object in the array, we get an
1833                  * accurate count back for its reloc_tree size (since nothing
1834                  * had been flagged as being counted yet).  We can save that
1835                  * value out as a more conservative reloc_tree_size that
1836                  * avoids double-counting target buffers.  Since the first
1837                  * buffer happens to usually be the batch buffer in our
1838                  * callers, this can pull us back from doing the tree
1839                  * walk on every new batch emit.
1840                  */
1841                 if (i == 0) {
1842                         drm_intel_bo_gem *bo_gem =
1843                             (drm_intel_bo_gem *) bo_array[i];
1844                         bo_gem->reloc_tree_size = total;
1845                 }
1846         }
1847
1848         for (i = 0; i < count; i++)
1849                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1850         return total;
1851 }
1852
1853 /**
1854  * Return -1 if the batchbuffer should be flushed before attempting to
1855  * emit rendering referencing the buffers pointed to by bo_array.
1856  *
1857  * This is required because if we try to emit a batchbuffer with relocations
1858  * to a tree of buffers that won't simultaneously fit in the aperture,
1859  * the rendering will return an error at a point where the software is not
1860  * prepared to recover from it.
1861  *
1862  * However, we also want to emit the batchbuffer significantly before we reach
1863  * the limit, as a series of batchbuffers each of which references buffers
1864  * covering almost all of the aperture means that at each emit we end up
1865  * waiting to evict a buffer from the last rendering, and we get synchronous
1866  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1867  * get better parallelism.
1868  */
1869 static int
1870 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1871 {
1872         drm_intel_bufmgr_gem *bufmgr_gem =
1873             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1874         unsigned int total = 0;
1875         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1876         int total_fences;
1877
1878         /* Check for fence reg constraints if necessary */
1879         if (bufmgr_gem->available_fences) {
1880                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1881                 if (total_fences > bufmgr_gem->available_fences)
1882                         return -ENOSPC;
1883         }
1884
1885         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1886
1887         if (total > threshold)
1888                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1889
1890         if (total > threshold) {
1891                 DBG("check_space: overflowed available aperture, "
1892                     "%dkb vs %dkb\n",
1893                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1894                 return -ENOSPC;
1895         } else {
1896                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1897                     (int)bufmgr_gem->gtt_size / 1024);
1898                 return 0;
1899         }
1900 }
1901
1902 /*
1903  * Disable buffer reuse for objects which are shared with the kernel
1904  * as scanout buffers
1905  */
1906 static int
1907 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1908 {
1909         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1910
1911         bo_gem->reusable = 0;
1912         return 0;
1913 }
1914
1915 static int
1916 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1917 {
1918         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1919         int i;
1920
1921         for (i = 0; i < bo_gem->reloc_count; i++) {
1922                 if (bo_gem->reloc_target_info[i].bo == target_bo)
1923                         return 1;
1924                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
1925                                                 target_bo))
1926                         return 1;
1927         }
1928
1929         return 0;
1930 }
1931
1932 /** Return true if target_bo is referenced by bo's relocation tree. */
1933 static int
1934 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1935 {
1936         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1937
1938         if (bo == NULL || target_bo == NULL)
1939                 return 0;
1940         if (target_bo_gem->used_as_reloc_target)
1941                 return _drm_intel_gem_bo_references(bo, target_bo);
1942         return 0;
1943 }
1944
1945 /**
1946  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
1947  * and manage map buffer objections.
1948  *
1949  * \param fd File descriptor of the opened DRM device.
1950  */
1951 drm_intel_bufmgr *
1952 drm_intel_bufmgr_gem_init(int fd, int batch_size)
1953 {
1954         drm_intel_bufmgr_gem *bufmgr_gem;
1955         struct drm_i915_gem_get_aperture aperture;
1956         drm_i915_getparam_t gp;
1957         int ret, i;
1958         unsigned long size;
1959         int exec2 = 0;
1960
1961         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
1962         if (bufmgr_gem == NULL)
1963                 return NULL;
1964
1965         bufmgr_gem->fd = fd;
1966
1967         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
1968                 free(bufmgr_gem);
1969                 return NULL;
1970         }
1971
1972         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_APERTURE, &aperture);
1973
1974         if (ret == 0)
1975                 bufmgr_gem->gtt_size = aperture.aper_available_size;
1976         else {
1977                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
1978                         strerror(errno));
1979                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
1980                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
1981                         "May lead to reduced performance or incorrect "
1982                         "rendering.\n",
1983                         (int)bufmgr_gem->gtt_size / 1024);
1984         }
1985
1986         gp.param = I915_PARAM_CHIPSET_ID;
1987         gp.value = &bufmgr_gem->pci_device;
1988         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
1989         if (ret) {
1990                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
1991                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
1992         }
1993
1994         if (IS_GEN2(bufmgr_gem))
1995                 bufmgr_gem->gen = 2;
1996         else if (IS_GEN3(bufmgr_gem))
1997                 bufmgr_gem->gen = 3;
1998         else if (IS_GEN4(bufmgr_gem))
1999                 bufmgr_gem->gen = 4;
2000         else
2001                 bufmgr_gem->gen = 6;
2002
2003         gp.param = I915_PARAM_HAS_EXECBUF2;
2004         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2005         if (!ret)
2006                 exec2 = 1;
2007
2008         if (bufmgr_gem->gen < 4) {
2009                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2010                 gp.value = &bufmgr_gem->available_fences;
2011                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2012                 if (ret) {
2013                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2014                                 errno);
2015                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2016                                 *gp.value);
2017                         bufmgr_gem->available_fences = 0;
2018                 } else {
2019                         /* XXX The kernel reports the total number of fences,
2020                          * including any that may be pinned.
2021                          *
2022                          * We presume that there will be at least one pinned
2023                          * fence for the scanout buffer, but there may be more
2024                          * than one scanout and the user may be manually
2025                          * pinning buffers. Let's move to execbuffer2 and
2026                          * thereby forget the insanity of using fences...
2027                          */
2028                         bufmgr_gem->available_fences -= 2;
2029                         if (bufmgr_gem->available_fences < 0)
2030                                 bufmgr_gem->available_fences = 0;
2031                 }
2032         }
2033
2034         /* Let's go with one relocation per every 2 dwords (but round down a bit
2035          * since a power of two will mean an extra page allocation for the reloc
2036          * buffer).
2037          *
2038          * Every 4 was too few for the blender benchmark.
2039          */
2040         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2041
2042         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2043         bufmgr_gem->bufmgr.bo_alloc_for_render =
2044             drm_intel_gem_bo_alloc_for_render;
2045         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2046         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2047         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2048         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2049         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2050         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2051         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2052         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2053         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2054         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2055         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2056         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2057         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2058         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2059         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2060         /* Use the new one if available */
2061         if (exec2)
2062                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2063         else
2064                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2065         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2066         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2067         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2068         bufmgr_gem->bufmgr.debug = 0;
2069         bufmgr_gem->bufmgr.check_aperture_space =
2070             drm_intel_gem_check_aperture_space;
2071         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2072         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2073             drm_intel_gem_get_pipe_from_crtc_id;
2074         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2075
2076         /* Initialize the linked lists for BO reuse cache. */
2077         for (i = 0, size = 4096; i < DRM_INTEL_GEM_BO_BUCKETS; i++, size *= 2) {
2078                 DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2079                 bufmgr_gem->cache_bucket[i].size = size;
2080         }
2081
2082         return &bufmgr_gem->bufmgr;
2083 }