intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <fcntl.h>
  43 #include <stdio.h>
  44 #include <stdlib.h>
  45 #include <string.h>
  46 #include <unistd.h>
  47 #include <assert.h>
  48 #include <pthread.h>
  49 #include <sys/ioctl.h>
  50 #include <sys/mman.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53
  54 #include "errno.h"
  55 #include "libdrm_lists.h"
  56 #include "intel_atomic.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  70
  71 struct drm_intel_gem_bo_bucket {
  72         drmMMListHead head;
  73         unsigned long size;
  74 };
  75
  76 /* Only cache objects up to 64MB.  Bigger than that, and the rounding of the
  77  * size makes many operations fail that wouldn't otherwise.
  78  */
  79 #define DRM_INTEL_GEM_BO_BUCKETS        14
  80 typedef struct _drm_intel_bufmgr_gem {
  81         drm_intel_bufmgr bufmgr;
  82
  83         int fd;
  84
  85         int max_relocs;
  86
  87         pthread_mutex_t lock;
  88
  89         struct drm_i915_gem_exec_object *exec_objects;
  90         drm_intel_bo **exec_bos;
  91         int exec_size;
  92         int exec_count;
  93
  94         /** Array of lists of cached gem objects of power-of-two sizes */
  95         struct drm_intel_gem_bo_bucket cache_bucket[DRM_INTEL_GEM_BO_BUCKETS];
  96
  97         uint64_t gtt_size;
  98         int available_fences;
  99         int pci_device;
 100         char bo_reuse;
 101 } drm_intel_bufmgr_gem;
 102
 103 struct _drm_intel_bo_gem {
 104         drm_intel_bo bo;
 105
 106         atomic_t refcount;
 107         uint32_t gem_handle;
 108         const char *name;
 109
 110         /**
 111          * Kenel-assigned global name for this object
 112          */
 113         unsigned int global_name;
 114
 115         /**
 116          * Index of the buffer within the validation list while preparing a
 117          * batchbuffer execution.
 118          */
 119         int validate_index;
 120
 121         /**
 122          * Current tiling mode
 123          */
 124         uint32_t tiling_mode;
 125         uint32_t swizzle_mode;
 126
 127         time_t free_time;
 128
 129         /** Array passed to the DRM containing relocation information. */
 130         struct drm_i915_gem_relocation_entry *relocs;
 131         /** Array of bos corresponding to relocs[i].target_handle */
 132         drm_intel_bo **reloc_target_bo;
 133         /** Number of entries in relocs */
 134         int reloc_count;
 135         /** Mapped address for the buffer, saved across map/unmap cycles */
 136         void *mem_virtual;
 137         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 138         void *gtt_virtual;
 139
 140         /** BO cache list */
 141         drmMMListHead head;
 142
 143         /**
 144          * Boolean of whether this BO and its children have been included in
 145          * the current drm_intel_bufmgr_check_aperture_space() total.
 146          */
 147         char included_in_check_aperture;
 148
 149         /**
 150          * Boolean of whether this buffer has been used as a relocation
 151          * target and had its size accounted for, and thus can't have any
 152          * further relocations added to it.
 153          */
 154         char used_as_reloc_target;
 155
 156         /**
 157          * Boolean of whether this buffer can be re-used
 158          */
 159         char reusable;
 160
 161         /**
 162          * Size in bytes of this buffer and its relocation descendents.
 163          *
 164          * Used to avoid costly tree walking in
 165          * drm_intel_bufmgr_check_aperture in the common case.
 166          */
 167         int reloc_tree_size;
 168
 169         /**
 170          * Number of potential fence registers required by this buffer and its
 171          * relocations.
 172          */
 173         int reloc_tree_fences;
 174 };
 175
 176 static unsigned int
 177 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 178
 179 static unsigned int
 180 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 181
 182 static int
 183 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 184                             uint32_t * swizzle_mode);
 185
 186 static int
 187 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 188                             uint32_t stride);
 189
 190 static void drm_intel_gem_bo_unreference_locked(drm_intel_bo *bo);
 191 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 192                                                       time_t time);
 193
 194 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 195
 196 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 197
 198 static unsigned long
 199 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 200                            uint32_t *tiling_mode)
 201 {
 202         unsigned long min_size, max_size;
 203         unsigned long i;
 204
 205         if (*tiling_mode == I915_TILING_NONE)
 206                 return size;
 207
 208         /* 965+ just need multiples of page size for tiling */
 209         if (IS_I965G(bufmgr_gem))
 210                 return ROUND_UP_TO(size, 4096);
 211
 212         /* Older chips need powers of two, of at least 512k or 1M */
 213         if (IS_I9XX(bufmgr_gem)) {
 214                 min_size = 1024*1024;
 215                 max_size = 128*1024*1024;
 216         } else {
 217                 min_size = 512*1024;
 218                 max_size = 64*1024*1024;
 219         }
 220
 221         if (size > max_size) {
 222                 *tiling_mode = I915_TILING_NONE;
 223                 return size;
 224         }
 225
 226         for (i = min_size; i < size; i <<= 1)
 227                 ;
 228
 229         return i;
 230 }
 231
 232 /*
 233  * Round a given pitch up to the minimum required for X tiling on a
 234  * given chip.  We use 512 as the minimum to allow for a later tiling
 235  * change.
 236  */
 237 static unsigned long
 238 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 239                             unsigned long pitch, uint32_t tiling_mode)
 240 {
 241         unsigned long tile_width = 512;
 242         unsigned long i;
 243
 244         if (tiling_mode == I915_TILING_NONE)
 245                 return ROUND_UP_TO(pitch, tile_width);
 246
 247         /* 965 is flexible */
 248         if (IS_I965G(bufmgr_gem))
 249                 return ROUND_UP_TO(pitch, tile_width);
 250
 251         /* Pre-965 needs power of two tile width */
 252         for (i = tile_width; i < pitch; i <<= 1)
 253                 ;
 254
 255         return i;
 256 }
 257
 258 static struct drm_intel_gem_bo_bucket *
 259 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 260                                  unsigned long size)
 261 {
 262         int i;
 263
 264         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 265                 struct drm_intel_gem_bo_bucket *bucket =
 266                     &bufmgr_gem->cache_bucket[i];
 267                 if (bucket->size >= size) {
 268                         return bucket;
 269                 }
 270         }
 271
 272         return NULL;
 273 }
 274
 275 static void
 276 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 277 {
 278         int i, j;
 279
 280         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 281                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 282                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 283
 284                 if (bo_gem->relocs == NULL) {
 285                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 286                             bo_gem->name);
 287                         continue;
 288                 }
 289
 290                 for (j = 0; j < bo_gem->reloc_count; j++) {
 291                         drm_intel_bo *target_bo = bo_gem->reloc_target_bo[j];
 292                         drm_intel_bo_gem *target_gem =
 293                             (drm_intel_bo_gem *) target_bo;
 294
 295                         DBG("%2d: %d (%s)@0x%08llx -> "
 296                             "%d (%s)@0x%08lx + 0x%08x\n",
 297                             i,
 298                             bo_gem->gem_handle, bo_gem->name,
 299                             (unsigned long long)bo_gem->relocs[j].offset,
 300                             target_gem->gem_handle,
 301                             target_gem->name,
 302                             target_bo->offset,
 303                             bo_gem->relocs[j].delta);
 304                 }
 305         }
 306 }
 307
 308 static void
 309 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 310 {
 311         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 312
 313         assert(atomic_read(&bo_gem->refcount) > 0);
 314         atomic_inc(&bo_gem->refcount);
 315 }
 316
 317 /**
 318  * Adds the given buffer to the list of buffers to be validated (moved into the
 319  * appropriate memory type) with the next batch submission.
 320  *
 321  * If a buffer is validated multiple times in a batch submission, it ends up
 322  * with the intersection of the memory type flags and the union of the
 323  * access flags.
 324  */
 325 static void
 326 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 327 {
 328         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 329         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 330         int index;
 331
 332         if (bo_gem->validate_index != -1)
 333                 return;
 334
 335         /* Extend the array of validation entries as necessary. */
 336         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 337                 int new_size = bufmgr_gem->exec_size * 2;
 338
 339                 if (new_size == 0)
 340                         new_size = 5;
 341
 342                 bufmgr_gem->exec_objects =
 343                     realloc(bufmgr_gem->exec_objects,
 344                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 345                 bufmgr_gem->exec_bos =
 346                     realloc(bufmgr_gem->exec_bos,
 347                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 348                 bufmgr_gem->exec_size = new_size;
 349         }
 350
 351         index = bufmgr_gem->exec_count;
 352         bo_gem->validate_index = index;
 353         /* Fill in array entry */
 354         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 355         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 356         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 357         bufmgr_gem->exec_objects[index].alignment = 0;
 358         bufmgr_gem->exec_objects[index].offset = 0;
 359         bufmgr_gem->exec_bos[index] = bo;
 360         drm_intel_gem_bo_reference(bo);
 361         bufmgr_gem->exec_count++;
 362 }
 363
 364 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 365         sizeof(uint32_t))
 366
 367 static int
 368 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 369 {
 370         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 371         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 372         unsigned int max_relocs = bufmgr_gem->max_relocs;
 373
 374         if (bo->size / 4 < max_relocs)
 375                 max_relocs = bo->size / 4;
 376
 377         bo_gem->relocs = malloc(max_relocs *
 378                                 sizeof(struct drm_i915_gem_relocation_entry));
 379         bo_gem->reloc_target_bo = malloc(max_relocs * sizeof(drm_intel_bo *));
 380
 381         return 0;
 382 }
 383
 384 static int
 385 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 386 {
 387         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 388         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 389         struct drm_i915_gem_busy busy;
 390         int ret;
 391
 392         memset(&busy, 0, sizeof(busy));
 393         busy.handle = bo_gem->gem_handle;
 394
 395         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 396
 397         return (ret == 0 && busy.busy);
 398 }
 399
 400 static int
 401 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 402                                   drm_intel_bo_gem *bo_gem, int state)
 403 {
 404         struct drm_i915_gem_madvise madv;
 405
 406         madv.handle = bo_gem->gem_handle;
 407         madv.madv = state;
 408         madv.retained = 1;
 409         ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 410
 411         return madv.retained;
 412 }
 413
 414 static int
 415 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 416 {
 417         return drm_intel_gem_bo_madvise_internal
 418                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 419                  (drm_intel_bo_gem *) bo,
 420                  madv);
 421 }
 422
 423 /* drop the oldest entries that have been purged by the kernel */
 424 static void
 425 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 426                                     struct drm_intel_gem_bo_bucket *bucket)
 427 {
 428         while (!DRMLISTEMPTY(&bucket->head)) {
 429                 drm_intel_bo_gem *bo_gem;
 430
 431                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 432                                       bucket->head.next, head);
 433                 if (drm_intel_gem_bo_madvise_internal
 434                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 435                         break;
 436
 437                 DRMLISTDEL(&bo_gem->head);
 438                 drm_intel_gem_bo_free(&bo_gem->bo);
 439         }
 440 }
 441
 442 static drm_intel_bo *
 443 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 444                                 const char *name,
 445                                 unsigned long size,
 446                                 unsigned long flags)
 447 {
 448         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 449         drm_intel_bo_gem *bo_gem;
 450         unsigned int page_size = getpagesize();
 451         int ret;
 452         struct drm_intel_gem_bo_bucket *bucket;
 453         int alloc_from_cache;
 454         unsigned long bo_size;
 455         int for_render = 0;
 456
 457         if (flags & BO_ALLOC_FOR_RENDER)
 458                 for_render = 1;
 459
 460         /* Round the allocated size up to a power of two number of pages. */
 461         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 462
 463         /* If we don't have caching at this size, don't actually round the
 464          * allocation up.
 465          */
 466         if (bucket == NULL) {
 467                 bo_size = size;
 468                 if (bo_size < page_size)
 469                         bo_size = page_size;
 470         } else {
 471                 bo_size = bucket->size;
 472         }
 473
 474         pthread_mutex_lock(&bufmgr_gem->lock);
 475         /* Get a buffer out of the cache if available */
 476 retry:
 477         alloc_from_cache = 0;
 478         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 479                 if (for_render) {
 480                         /* Allocate new render-target BOs from the tail (MRU)
 481                          * of the list, as it will likely be hot in the GPU
 482                          * cache and in the aperture for us.
 483                          */
 484                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 485                                               bucket->head.prev, head);
 486                         DRMLISTDEL(&bo_gem->head);
 487                         alloc_from_cache = 1;
 488                 } else {
 489                         /* For non-render-target BOs (where we're probably
 490                          * going to map it first thing in order to fill it
 491                          * with data), check if the last BO in the cache is
 492                          * unbusy, and only reuse in that case. Otherwise,
 493                          * allocating a new buffer is probably faster than
 494                          * waiting for the GPU to finish.
 495                          */
 496                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 497                                               bucket->head.next, head);
 498                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 499                                 alloc_from_cache = 1;
 500                                 DRMLISTDEL(&bo_gem->head);
 501                         }
 502                 }
 503
 504                 if (alloc_from_cache) {
 505                         if (!drm_intel_gem_bo_madvise_internal
 506                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 507                                 drm_intel_gem_bo_free(&bo_gem->bo);
 508                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 509                                                                     bucket);
 510                                 goto retry;
 511                         }
 512                 }
 513         }
 514         pthread_mutex_unlock(&bufmgr_gem->lock);
 515
 516         if (!alloc_from_cache) {
 517                 struct drm_i915_gem_create create;
 518
 519                 bo_gem = calloc(1, sizeof(*bo_gem));
 520                 if (!bo_gem)
 521                         return NULL;
 522
 523                 bo_gem->bo.size = bo_size;
 524                 memset(&create, 0, sizeof(create));
 525                 create.size = bo_size;
 526
 527                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CREATE, &create);
 528                 bo_gem->gem_handle = create.handle;
 529                 bo_gem->bo.handle = bo_gem->gem_handle;
 530                 if (ret != 0) {
 531                         free(bo_gem);
 532                         return NULL;
 533                 }
 534                 bo_gem->bo.bufmgr = bufmgr;
 535         }
 536
 537         bo_gem->name = name;
 538         atomic_set(&bo_gem->refcount, 1);
 539         bo_gem->validate_index = -1;
 540         bo_gem->reloc_tree_size = bo_gem->bo.size;
 541         bo_gem->reloc_tree_fences = 0;
 542         bo_gem->used_as_reloc_target = 0;
 543         bo_gem->tiling_mode = I915_TILING_NONE;
 544         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 545         bo_gem->reusable = 1;
 546
 547         DBG("bo_create: buf %d (%s) %ldb\n",
 548             bo_gem->gem_handle, bo_gem->name, size);
 549
 550         return &bo_gem->bo;
 551 }
 552
 553 static drm_intel_bo *
 554 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 555                                   const char *name,
 556                                   unsigned long size,
 557                                   unsigned int alignment)
 558 {
 559         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 560                                                BO_ALLOC_FOR_RENDER);
 561 }
 562
 563 static drm_intel_bo *
 564 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 565                        const char *name,
 566                        unsigned long size,
 567                        unsigned int alignment)
 568 {
 569         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0);
 570 }
 571
 572 static drm_intel_bo *
 573 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 574                              int x, int y, int cpp, uint32_t *tiling_mode,
 575                              unsigned long *pitch, unsigned long flags)
 576 {
 577         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 578         drm_intel_bo *bo;
 579         unsigned long size, stride, aligned_y = y;
 580         int ret;
 581
 582         if (*tiling_mode == I915_TILING_NONE)
 583                 aligned_y = ALIGN(y, 2);
 584         else if (*tiling_mode == I915_TILING_X)
 585                 aligned_y = ALIGN(y, 8);
 586         else if (*tiling_mode == I915_TILING_Y)
 587                 aligned_y = ALIGN(y, 32);
 588
 589         stride = x * cpp;
 590         stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, *tiling_mode);
 591         size = stride * aligned_y;
 592         size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 593
 594         bo = drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags);
 595         if (!bo)
 596                 return NULL;
 597
 598         ret = drm_intel_gem_bo_set_tiling(bo, tiling_mode, stride);
 599         if (ret != 0) {
 600                 drm_intel_gem_bo_unreference(bo);
 601                 return NULL;
 602         }
 603
 604         *pitch = stride;
 605
 606         return bo;
 607 }
 608
 609 /**
 610  * Returns a drm_intel_bo wrapping the given buffer object handle.
 611  *
 612  * This can be used when one application needs to pass a buffer object
 613  * to another.
 614  */
 615 drm_intel_bo *
 616 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 617                                   const char *name,
 618                                   unsigned int handle)
 619 {
 620         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 621         drm_intel_bo_gem *bo_gem;
 622         int ret;
 623         struct drm_gem_open open_arg;
 624         struct drm_i915_gem_get_tiling get_tiling;
 625
 626         bo_gem = calloc(1, sizeof(*bo_gem));
 627         if (!bo_gem)
 628                 return NULL;
 629
 630         memset(&open_arg, 0, sizeof(open_arg));
 631         open_arg.name = handle;
 632         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_OPEN, &open_arg);
 633         if (ret != 0) {
 634                 fprintf(stderr, "Couldn't reference %s handle 0x%08x: %s\n",
 635                         name, handle, strerror(errno));
 636                 free(bo_gem);
 637                 return NULL;
 638         }
 639         bo_gem->bo.size = open_arg.size;
 640         bo_gem->bo.offset = 0;
 641         bo_gem->bo.virtual = NULL;
 642         bo_gem->bo.bufmgr = bufmgr;
 643         bo_gem->name = name;
 644         atomic_set(&bo_gem->refcount, 1);
 645         bo_gem->validate_index = -1;
 646         bo_gem->gem_handle = open_arg.handle;
 647         bo_gem->global_name = handle;
 648         bo_gem->reusable = 0;
 649
 650         memset(&get_tiling, 0, sizeof(get_tiling));
 651         get_tiling.handle = bo_gem->gem_handle;
 652         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_TILING, &get_tiling);
 653         if (ret != 0) {
 654                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 655                 return NULL;
 656         }
 657         bo_gem->tiling_mode = get_tiling.tiling_mode;
 658         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 659         if (bo_gem->tiling_mode == I915_TILING_NONE)
 660                 bo_gem->reloc_tree_fences = 0;
 661         else
 662                 bo_gem->reloc_tree_fences = 1;
 663
 664         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 665
 666         return &bo_gem->bo;
 667 }
 668
 669 static void
 670 drm_intel_gem_bo_free(drm_intel_bo *bo)
 671 {
 672         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 673         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 674         struct drm_gem_close close;
 675         int ret;
 676
 677         if (bo_gem->mem_virtual)
 678                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 679         if (bo_gem->gtt_virtual)
 680                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 681
 682         free(bo_gem->reloc_target_bo);
 683         free(bo_gem->relocs);
 684
 685         /* Close this object */
 686         memset(&close, 0, sizeof(close));
 687         close.handle = bo_gem->gem_handle;
 688         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 689         if (ret != 0) {
 690                 fprintf(stderr,
 691                         "DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 692                         bo_gem->gem_handle, bo_gem->name, strerror(errno));
 693         }
 694         free(bo);
 695 }
 696
 697 /** Frees all cached buffers significantly older than @time. */
 698 static void
 699 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 700 {
 701         int i;
 702
 703         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
 704                 struct drm_intel_gem_bo_bucket *bucket =
 705                     &bufmgr_gem->cache_bucket[i];
 706
 707                 while (!DRMLISTEMPTY(&bucket->head)) {
 708                         drm_intel_bo_gem *bo_gem;
 709
 710                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 711                                               bucket->head.next, head);
 712                         if (time - bo_gem->free_time <= 1)
 713                                 break;
 714
 715                         DRMLISTDEL(&bo_gem->head);
 716
 717                         drm_intel_gem_bo_free(&bo_gem->bo);
 718                 }
 719         }
 720 }
 721
 722 static void
 723 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 724 {
 725         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 726         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 727         struct drm_intel_gem_bo_bucket *bucket;
 728         uint32_t tiling_mode;
 729         int i;
 730
 731         /* Unreference all the target buffers */
 732         for (i = 0; i < bo_gem->reloc_count; i++) {
 733                 drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 734                                                           reloc_target_bo[i],
 735                                                           time);
 736         }
 737
 738         DBG("bo_unreference final: %d (%s)\n",
 739             bo_gem->gem_handle, bo_gem->name);
 740
 741         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 742         /* Put the buffer into our internal cache for reuse if we can. */
 743         tiling_mode = I915_TILING_NONE;
 744         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 745             drm_intel_gem_bo_set_tiling(bo, &tiling_mode, 0) == 0 &&
 746             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 747                                               I915_MADV_DONTNEED)) {
 748                 bo_gem->free_time = time;
 749
 750                 bo_gem->name = NULL;
 751                 bo_gem->validate_index = -1;
 752                 bo_gem->reloc_count = 0;
 753
 754                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 755
 756                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time);
 757         } else {
 758                 drm_intel_gem_bo_free(bo);
 759         }
 760 }
 761
 762 static void drm_intel_gem_bo_unreference_locked(drm_intel_bo *bo)
 763 {
 764         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 765
 766         assert(atomic_read(&bo_gem->refcount) > 0);
 767         if (atomic_dec_and_test(&bo_gem->refcount)) {
 768                 struct timespec time;
 769
 770                 clock_gettime(CLOCK_MONOTONIC, &time);
 771                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 772         }
 773 }
 774
 775 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 776                                                       time_t time)
 777 {
 778         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 779
 780         assert(atomic_read(&bo_gem->refcount) > 0);
 781         if (atomic_dec_and_test(&bo_gem->refcount))
 782                 drm_intel_gem_bo_unreference_final(bo, time);
 783 }
 784
 785 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 786 {
 787         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 788
 789         assert(atomic_read(&bo_gem->refcount) > 0);
 790         if (atomic_dec_and_test(&bo_gem->refcount)) {
 791                 drm_intel_bufmgr_gem *bufmgr_gem =
 792                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 793                 struct timespec time;
 794
 795                 clock_gettime(CLOCK_MONOTONIC, &time);
 796
 797                 pthread_mutex_lock(&bufmgr_gem->lock);
 798                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 799                 pthread_mutex_unlock(&bufmgr_gem->lock);
 800         }
 801 }
 802
 803 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
 804 {
 805         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 806         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 807         struct drm_i915_gem_set_domain set_domain;
 808         int ret;
 809
 810         pthread_mutex_lock(&bufmgr_gem->lock);
 811
 812         /* Allow recursive mapping. Mesa may recursively map buffers with
 813          * nested display loops.
 814          */
 815         if (!bo_gem->mem_virtual) {
 816                 struct drm_i915_gem_mmap mmap_arg;
 817
 818                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
 819
 820                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 821                 mmap_arg.handle = bo_gem->gem_handle;
 822                 mmap_arg.offset = 0;
 823                 mmap_arg.size = bo->size;
 824                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MMAP, &mmap_arg);
 825                 if (ret != 0) {
 826                         fprintf(stderr,
 827                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 828                                 __FILE__, __LINE__, bo_gem->gem_handle,
 829                                 bo_gem->name, strerror(errno));
 830                         pthread_mutex_unlock(&bufmgr_gem->lock);
 831                         return ret;
 832                 }
 833                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
 834         }
 835         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 836             bo_gem->mem_virtual);
 837         bo->virtual = bo_gem->mem_virtual;
 838
 839         set_domain.handle = bo_gem->gem_handle;
 840         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
 841         if (write_enable)
 842                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
 843         else
 844                 set_domain.write_domain = 0;
 845         do {
 846                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_SET_DOMAIN,
 847                             &set_domain);
 848         } while (ret == -1 && errno == EINTR);
 849         if (ret != 0) {
 850                 fprintf(stderr, "%s:%d: Error setting to CPU domain %d: %s\n",
 851                         __FILE__, __LINE__, bo_gem->gem_handle,
 852                         strerror(errno));
 853                 pthread_mutex_unlock(&bufmgr_gem->lock);
 854                 return ret;
 855         }
 856
 857         pthread_mutex_unlock(&bufmgr_gem->lock);
 858
 859         return 0;
 860 }
 861
 862 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
 863 {
 864         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 865         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 866         struct drm_i915_gem_set_domain set_domain;
 867         int ret;
 868
 869         pthread_mutex_lock(&bufmgr_gem->lock);
 870
 871         /* Get a mapping of the buffer if we haven't before. */
 872         if (bo_gem->gtt_virtual == NULL) {
 873                 struct drm_i915_gem_mmap_gtt mmap_arg;
 874
 875                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
 876                     bo_gem->name);
 877
 878                 memset(&mmap_arg, 0, sizeof(mmap_arg));
 879                 mmap_arg.handle = bo_gem->gem_handle;
 880
 881                 /* Get the fake offset back... */
 882                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MMAP_GTT,
 883                             &mmap_arg);
 884                 if (ret != 0) {
 885                         fprintf(stderr,
 886                                 "%s:%d: Error preparing buffer map %d (%s): %s .\n",
 887                                 __FILE__, __LINE__,
 888                                 bo_gem->gem_handle, bo_gem->name,
 889                                 strerror(errno));
 890                         pthread_mutex_unlock(&bufmgr_gem->lock);
 891                         return ret;
 892                 }
 893
 894                 /* and mmap it */
 895                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
 896                                            MAP_SHARED, bufmgr_gem->fd,
 897                                            mmap_arg.offset);
 898                 if (bo_gem->gtt_virtual == MAP_FAILED) {
 899                         fprintf(stderr,
 900                                 "%s:%d: Error mapping buffer %d (%s): %s .\n",
 901                                 __FILE__, __LINE__,
 902                                 bo_gem->gem_handle, bo_gem->name,
 903                                 strerror(errno));
 904                         pthread_mutex_unlock(&bufmgr_gem->lock);
 905                         return errno;
 906                 }
 907         }
 908
 909         bo->virtual = bo_gem->gtt_virtual;
 910
 911         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
 912             bo_gem->gtt_virtual);
 913
 914         /* Now move it to the GTT domain so that the CPU caches are flushed */
 915         set_domain.handle = bo_gem->gem_handle;
 916         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
 917         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
 918         do {
 919                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_SET_DOMAIN,
 920                             &set_domain);
 921         } while (ret == -1 && errno == EINTR);
 922
 923         if (ret != 0) {
 924                 fprintf(stderr, "%s:%d: Error setting domain %d: %s\n",
 925                         __FILE__, __LINE__, bo_gem->gem_handle,
 926                         strerror(errno));
 927         }
 928
 929         pthread_mutex_unlock(&bufmgr_gem->lock);
 930
 931         return ret;
 932 }
 933
 934 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
 935 {
 936         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 937         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 938         int ret = 0;
 939
 940         if (bo == NULL)
 941                 return 0;
 942
 943         assert(bo_gem->gtt_virtual != NULL);
 944
 945         pthread_mutex_lock(&bufmgr_gem->lock);
 946         bo->virtual = NULL;
 947         pthread_mutex_unlock(&bufmgr_gem->lock);
 948
 949         return ret;
 950 }
 951
 952 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
 953 {
 954         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 955         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 956         struct drm_i915_gem_sw_finish sw_finish;
 957         int ret;
 958
 959         if (bo == NULL)
 960                 return 0;
 961
 962         assert(bo_gem->mem_virtual != NULL);
 963
 964         pthread_mutex_lock(&bufmgr_gem->lock);
 965
 966         /* Cause a flush to happen if the buffer's pinned for scanout, so the
 967          * results show up in a timely manner.
 968          */
 969         sw_finish.handle = bo_gem->gem_handle;
 970         do {
 971                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_SW_FINISH,
 972                             &sw_finish);
 973         } while (ret == -1 && errno == EINTR);
 974
 975         bo->virtual = NULL;
 976         pthread_mutex_unlock(&bufmgr_gem->lock);
 977         return 0;
 978 }
 979
 980 static int
 981 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
 982                          unsigned long size, const void *data)
 983 {
 984         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 985         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 986         struct drm_i915_gem_pwrite pwrite;
 987         int ret;
 988
 989         memset(&pwrite, 0, sizeof(pwrite));
 990         pwrite.handle = bo_gem->gem_handle;
 991         pwrite.offset = offset;
 992         pwrite.size = size;
 993         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
 994         do {
 995                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_PWRITE, &pwrite);
 996         } while (ret == -1 && errno == EINTR);
 997         if (ret != 0) {
 998                 fprintf(stderr,
 999                         "%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1000                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1001                         (int)size, strerror(errno));
1002         }
1003         return 0;
1004 }
1005
1006 static int
1007 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1008 {
1009         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1010         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1011         int ret;
1012
1013         get_pipe_from_crtc_id.crtc_id = crtc_id;
1014         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1015                     &get_pipe_from_crtc_id);
1016         if (ret != 0) {
1017                 /* We return -1 here to signal that we don't
1018                  * know which pipe is associated with this crtc.
1019                  * This lets the caller know that this information
1020                  * isn't available; using the wrong pipe for
1021                  * vblank waiting can cause the chipset to lock up
1022                  */
1023                 return -1;
1024         }
1025
1026         return get_pipe_from_crtc_id.pipe;
1027 }
1028
1029 static int
1030 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1031                              unsigned long size, void *data)
1032 {
1033         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1034         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1035         struct drm_i915_gem_pread pread;
1036         int ret;
1037
1038         memset(&pread, 0, sizeof(pread));
1039         pread.handle = bo_gem->gem_handle;
1040         pread.offset = offset;
1041         pread.size = size;
1042         pread.data_ptr = (uint64_t) (uintptr_t) data;
1043         do {
1044                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_PREAD, &pread);
1045         } while (ret == -1 && errno == EINTR);
1046         if (ret != 0) {
1047                 fprintf(stderr,
1048                         "%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1049                         __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1050                         (int)size, strerror(errno));
1051         }
1052         return 0;
1053 }
1054
1055 /** Waits for all GPU rendering to the object to have completed. */
1056 static void
1057 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1058 {
1059         drm_intel_gem_bo_start_gtt_access(bo, 0);
1060 }
1061
1062 /**
1063  * Sets the object to the GTT read and possibly write domain, used by the X
1064  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1065  *
1066  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1067  * can do tiled pixmaps this way.
1068  */
1069 void
1070 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1071 {
1072         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1073         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1074         struct drm_i915_gem_set_domain set_domain;
1075         int ret;
1076
1077         set_domain.handle = bo_gem->gem_handle;
1078         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1079         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1080         do {
1081                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_SET_DOMAIN,
1082                             &set_domain);
1083         } while (ret == -1 && errno == EINTR);
1084         if (ret != 0) {
1085                 fprintf(stderr,
1086                         "%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1087                         __FILE__, __LINE__, bo_gem->gem_handle,
1088                         set_domain.read_domains, set_domain.write_domain,
1089                         strerror(errno));
1090         }
1091 }
1092
1093 static void
1094 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1095 {
1096         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1097         int i;
1098
1099         free(bufmgr_gem->exec_objects);
1100         free(bufmgr_gem->exec_bos);
1101
1102         pthread_mutex_destroy(&bufmgr_gem->lock);
1103
1104         /* Free any cached buffer objects we were going to reuse */
1105         for (i = 0; i < DRM_INTEL_GEM_BO_BUCKETS; i++) {
1106                 struct drm_intel_gem_bo_bucket *bucket =
1107                     &bufmgr_gem->cache_bucket[i];
1108                 drm_intel_bo_gem *bo_gem;
1109
1110                 while (!DRMLISTEMPTY(&bucket->head)) {
1111                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1112                                               bucket->head.next, head);
1113                         DRMLISTDEL(&bo_gem->head);
1114
1115                         drm_intel_gem_bo_free(&bo_gem->bo);
1116                 }
1117         }
1118
1119         free(bufmgr);
1120 }
1121
1122 /**
1123  * Adds the target buffer to the validation list and adds the relocation
1124  * to the reloc_buffer's relocation list.
1125  *
1126  * The relocation entry at the given offset must already contain the
1127  * precomputed relocation value, because the kernel will optimize out
1128  * the relocation entry write when the buffer hasn't moved from the
1129  * last known offset in target_bo.
1130  */
1131 static int
1132 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1133                             drm_intel_bo *target_bo, uint32_t target_offset,
1134                             uint32_t read_domains, uint32_t write_domain)
1135 {
1136         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1137         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1138         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1139
1140         pthread_mutex_lock(&bufmgr_gem->lock);
1141
1142         /* Create a new relocation list if needed */
1143         if (bo_gem->relocs == NULL)
1144                 drm_intel_setup_reloc_list(bo);
1145
1146         /* Check overflow */
1147         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1148
1149         /* Check args */
1150         assert(offset <= bo->size - 4);
1151         assert((write_domain & (write_domain - 1)) == 0);
1152
1153         /* Make sure that we're not adding a reloc to something whose size has
1154          * already been accounted for.
1155          */
1156         assert(!bo_gem->used_as_reloc_target);
1157         bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1158         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1159
1160         /* Flag the target to disallow further relocations in it. */
1161         target_bo_gem->used_as_reloc_target = 1;
1162
1163         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1164         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1165         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1166             target_bo_gem->gem_handle;
1167         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1168         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1169         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1170
1171         bo_gem->reloc_target_bo[bo_gem->reloc_count] = target_bo;
1172         drm_intel_gem_bo_reference(target_bo);
1173
1174         bo_gem->reloc_count++;
1175
1176         pthread_mutex_unlock(&bufmgr_gem->lock);
1177
1178         return 0;
1179 }
1180
1181 /**
1182  * Walk the tree of relocations rooted at BO and accumulate the list of
1183  * validations to be performed and update the relocation buffers with
1184  * index values into the validation list.
1185  */
1186 static void
1187 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1188 {
1189         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1190         int i;
1191
1192         if (bo_gem->relocs == NULL)
1193                 return;
1194
1195         for (i = 0; i < bo_gem->reloc_count; i++) {
1196                 drm_intel_bo *target_bo = bo_gem->reloc_target_bo[i];
1197
1198                 /* Continue walking the tree depth-first. */
1199                 drm_intel_gem_bo_process_reloc(target_bo);
1200
1201                 /* Add the target to the validate list */
1202                 drm_intel_add_validate_buffer(target_bo);
1203         }
1204 }
1205
1206 static void
1207 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1208 {
1209         int i;
1210
1211         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1212                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1213                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1214
1215                 /* Update the buffer offset */
1216                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1217                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1218                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1219                             (unsigned long long)bufmgr_gem->exec_objects[i].
1220                             offset);
1221                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1222                 }
1223         }
1224 }
1225
1226 static int
1227 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1228                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1229 {
1230         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1231         struct drm_i915_gem_execbuffer execbuf;
1232         int ret, i;
1233
1234         pthread_mutex_lock(&bufmgr_gem->lock);
1235         /* Update indices and set up the validate list. */
1236         drm_intel_gem_bo_process_reloc(bo);
1237
1238         /* Add the batch buffer to the validation list.  There are no
1239          * relocations pointing to it.
1240          */
1241         drm_intel_add_validate_buffer(bo);
1242
1243         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1244         execbuf.buffer_count = bufmgr_gem->exec_count;
1245         execbuf.batch_start_offset = 0;
1246         execbuf.batch_len = used;
1247         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1248         execbuf.num_cliprects = num_cliprects;
1249         execbuf.DR1 = 0;
1250         execbuf.DR4 = DR4;
1251
1252         do {
1253                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_EXECBUFFER,
1254                             &execbuf);
1255         } while (ret != 0 && errno == EAGAIN);
1256
1257         if (ret != 0 && errno == ENOMEM) {
1258                 fprintf(stderr,
1259                         "Execbuffer fails to pin. "
1260                         "Estimate: %u. Actual: %u. Available: %u\n",
1261                         drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1262                                                            bufmgr_gem->
1263                                                            exec_count),
1264                         drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1265                                                           bufmgr_gem->
1266                                                           exec_count),
1267                         (unsigned int)bufmgr_gem->gtt_size);
1268         }
1269         drm_intel_update_buffer_offsets(bufmgr_gem);
1270
1271         if (bufmgr_gem->bufmgr.debug)
1272                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1273
1274         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1275                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1276                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1277
1278                 /* Disconnect the buffer from the validate list */
1279                 bo_gem->validate_index = -1;
1280                 drm_intel_gem_bo_unreference_locked(bo);
1281                 bufmgr_gem->exec_bos[i] = NULL;
1282         }
1283         bufmgr_gem->exec_count = 0;
1284         pthread_mutex_unlock(&bufmgr_gem->lock);
1285
1286         return 0;
1287 }
1288
1289 static int
1290 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1291 {
1292         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1293         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1294         struct drm_i915_gem_pin pin;
1295         int ret;
1296
1297         memset(&pin, 0, sizeof(pin));
1298         pin.handle = bo_gem->gem_handle;
1299         pin.alignment = alignment;
1300
1301         do {
1302                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_PIN, &pin);
1303         } while (ret == -1 && errno == EINTR);
1304
1305         if (ret != 0)
1306                 return -errno;
1307
1308         bo->offset = pin.offset;
1309         return 0;
1310 }
1311
1312 static int
1313 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1314 {
1315         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1316         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1317         struct drm_i915_gem_unpin unpin;
1318         int ret;
1319
1320         memset(&unpin, 0, sizeof(unpin));
1321         unpin.handle = bo_gem->gem_handle;
1322
1323         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1324         if (ret != 0)
1325                 return -errno;
1326
1327         return 0;
1328 }
1329
1330 static int
1331 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1332                             uint32_t stride)
1333 {
1334         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1335         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1336         struct drm_i915_gem_set_tiling set_tiling;
1337         int ret;
1338
1339         if (bo_gem->global_name == 0 && *tiling_mode == bo_gem->tiling_mode)
1340                 return 0;
1341
1342         /* If we're going from non-tiling to tiling, bump fence count */
1343         if (bo_gem->tiling_mode == I915_TILING_NONE)
1344                 bo_gem->reloc_tree_fences++;
1345
1346         memset(&set_tiling, 0, sizeof(set_tiling));
1347         set_tiling.handle = bo_gem->gem_handle;
1348         set_tiling.tiling_mode = *tiling_mode;
1349         set_tiling.stride = stride;
1350
1351         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_SET_TILING, &set_tiling);
1352         if (ret != 0) {
1353                 *tiling_mode = bo_gem->tiling_mode;
1354                 return -errno;
1355         }
1356         bo_gem->tiling_mode = set_tiling.tiling_mode;
1357         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1358
1359         /* If we're going from tiling to non-tiling, drop fence count */
1360         if (bo_gem->tiling_mode == I915_TILING_NONE)
1361                 bo_gem->reloc_tree_fences--;
1362
1363         *tiling_mode = bo_gem->tiling_mode;
1364         return 0;
1365 }
1366
1367 static int
1368 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1369                             uint32_t * swizzle_mode)
1370 {
1371         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1372
1373         *tiling_mode = bo_gem->tiling_mode;
1374         *swizzle_mode = bo_gem->swizzle_mode;
1375         return 0;
1376 }
1377
1378 static int
1379 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1380 {
1381         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1382         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1383         struct drm_gem_flink flink;
1384         int ret;
1385
1386         if (!bo_gem->global_name) {
1387                 memset(&flink, 0, sizeof(flink));
1388                 flink.handle = bo_gem->gem_handle;
1389
1390                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1391                 if (ret != 0)
1392                         return -errno;
1393                 bo_gem->global_name = flink.name;
1394                 bo_gem->reusable = 0;
1395         }
1396
1397         *name = bo_gem->global_name;
1398         return 0;
1399 }
1400
1401 /**
1402  * Enables unlimited caching of buffer objects for reuse.
1403  *
1404  * This is potentially very memory expensive, as the cache at each bucket
1405  * size is only bounded by how many buffers of that size we've managed to have
1406  * in flight at once.
1407  */
1408 void
1409 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1410 {
1411         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1412
1413         bufmgr_gem->bo_reuse = 1;
1414 }
1415
1416 /**
1417  * Return the additional aperture space required by the tree of buffer objects
1418  * rooted at bo.
1419  */
1420 static int
1421 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1422 {
1423         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1424         int i;
1425         int total = 0;
1426
1427         if (bo == NULL || bo_gem->included_in_check_aperture)
1428                 return 0;
1429
1430         total += bo->size;
1431         bo_gem->included_in_check_aperture = 1;
1432
1433         for (i = 0; i < bo_gem->reloc_count; i++)
1434                 total +=
1435                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1436                                                         reloc_target_bo[i]);
1437
1438         return total;
1439 }
1440
1441 /**
1442  * Count the number of buffers in this list that need a fence reg
1443  *
1444  * If the count is greater than the number of available regs, we'll have
1445  * to ask the caller to resubmit a batch with fewer tiled buffers.
1446  *
1447  * This function over-counts if the same buffer is used multiple times.
1448  */
1449 static unsigned int
1450 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1451 {
1452         int i;
1453         unsigned int total = 0;
1454
1455         for (i = 0; i < count; i++) {
1456                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1457
1458                 if (bo_gem == NULL)
1459                         continue;
1460
1461                 total += bo_gem->reloc_tree_fences;
1462         }
1463         return total;
1464 }
1465
1466 /**
1467  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1468  * for the next drm_intel_bufmgr_check_aperture_space() call.
1469  */
1470 static void
1471 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1472 {
1473         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1474         int i;
1475
1476         if (bo == NULL || !bo_gem->included_in_check_aperture)
1477                 return;
1478
1479         bo_gem->included_in_check_aperture = 0;
1480
1481         for (i = 0; i < bo_gem->reloc_count; i++)
1482                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1483                                                            reloc_target_bo[i]);
1484 }
1485
1486 /**
1487  * Return a conservative estimate for the amount of aperture required
1488  * for a collection of buffers. This may double-count some buffers.
1489  */
1490 static unsigned int
1491 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1492 {
1493         int i;
1494         unsigned int total = 0;
1495
1496         for (i = 0; i < count; i++) {
1497                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1498                 if (bo_gem != NULL)
1499                         total += bo_gem->reloc_tree_size;
1500         }
1501         return total;
1502 }
1503
1504 /**
1505  * Return the amount of aperture needed for a collection of buffers.
1506  * This avoids double counting any buffers, at the cost of looking
1507  * at every buffer in the set.
1508  */
1509 static unsigned int
1510 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1511 {
1512         int i;
1513         unsigned int total = 0;
1514
1515         for (i = 0; i < count; i++) {
1516                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1517                 /* For the first buffer object in the array, we get an
1518                  * accurate count back for its reloc_tree size (since nothing
1519                  * had been flagged as being counted yet).  We can save that
1520                  * value out as a more conservative reloc_tree_size that
1521                  * avoids double-counting target buffers.  Since the first
1522                  * buffer happens to usually be the batch buffer in our
1523                  * callers, this can pull us back from doing the tree
1524                  * walk on every new batch emit.
1525                  */
1526                 if (i == 0) {
1527                         drm_intel_bo_gem *bo_gem =
1528                             (drm_intel_bo_gem *) bo_array[i];
1529                         bo_gem->reloc_tree_size = total;
1530                 }
1531         }
1532
1533         for (i = 0; i < count; i++)
1534                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1535         return total;
1536 }
1537
1538 /**
1539  * Return -1 if the batchbuffer should be flushed before attempting to
1540  * emit rendering referencing the buffers pointed to by bo_array.
1541  *
1542  * This is required because if we try to emit a batchbuffer with relocations
1543  * to a tree of buffers that won't simultaneously fit in the aperture,
1544  * the rendering will return an error at a point where the software is not
1545  * prepared to recover from it.
1546  *
1547  * However, we also want to emit the batchbuffer significantly before we reach
1548  * the limit, as a series of batchbuffers each of which references buffers
1549  * covering almost all of the aperture means that at each emit we end up
1550  * waiting to evict a buffer from the last rendering, and we get synchronous
1551  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1552  * get better parallelism.
1553  */
1554 static int
1555 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1556 {
1557         drm_intel_bufmgr_gem *bufmgr_gem =
1558             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1559         unsigned int total = 0;
1560         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1561         int total_fences;
1562
1563         /* Check for fence reg constraints if necessary */
1564         if (bufmgr_gem->available_fences) {
1565                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1566                 if (total_fences > bufmgr_gem->available_fences)
1567                         return -1;
1568         }
1569
1570         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1571
1572         if (total > threshold)
1573                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1574
1575         if (total > threshold) {
1576                 DBG("check_space: overflowed available aperture, "
1577                     "%dkb vs %dkb\n",
1578                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
1579                 return -1;
1580         } else {
1581                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
1582                     (int)bufmgr_gem->gtt_size / 1024);
1583                 return 0;
1584         }
1585 }
1586
1587 /*
1588  * Disable buffer reuse for objects which are shared with the kernel
1589  * as scanout buffers
1590  */
1591 static int
1592 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
1593 {
1594         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1595
1596         bo_gem->reusable = 0;
1597         return 0;
1598 }
1599
1600 static int
1601 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1602 {
1603         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1604         int i;
1605
1606         for (i = 0; i < bo_gem->reloc_count; i++) {
1607                 if (bo_gem->reloc_target_bo[i] == target_bo)
1608                         return 1;
1609                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_bo[i],
1610                                                 target_bo))
1611                         return 1;
1612         }
1613
1614         return 0;
1615 }
1616
1617 /** Return true if target_bo is referenced by bo's relocation tree. */
1618 static int
1619 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
1620 {
1621         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1622
1623         if (bo == NULL || target_bo == NULL)
1624                 return 0;
1625         if (target_bo_gem->used_as_reloc_target)
1626                 return _drm_intel_gem_bo_references(bo, target_bo);
1627         return 0;
1628 }
1629
1630 /**
1631  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
1632  * and manage map buffer objections.
1633  *
1634  * \param fd File descriptor of the opened DRM device.
1635  */
1636 drm_intel_bufmgr *
1637 drm_intel_bufmgr_gem_init(int fd, int batch_size)
1638 {
1639         drm_intel_bufmgr_gem *bufmgr_gem;
1640         struct drm_i915_gem_get_aperture aperture;
1641         drm_i915_getparam_t gp;
1642         int ret, i;
1643         unsigned long size;
1644
1645         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
1646         bufmgr_gem->fd = fd;
1647
1648         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
1649                 free(bufmgr_gem);
1650                 return NULL;
1651         }
1652
1653         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_GET_APERTURE, &aperture);
1654
1655         if (ret == 0)
1656                 bufmgr_gem->gtt_size = aperture.aper_available_size;
1657         else {
1658                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
1659                         strerror(errno));
1660                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
1661                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
1662                         "May lead to reduced performance or incorrect "
1663                         "rendering.\n",
1664                         (int)bufmgr_gem->gtt_size / 1024);
1665         }
1666
1667         gp.param = I915_PARAM_CHIPSET_ID;
1668         gp.value = &bufmgr_gem->pci_device;
1669         ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
1670         if (ret) {
1671                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
1672                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
1673         }
1674
1675         if (!IS_I965G(bufmgr_gem)) {
1676                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
1677                 gp.value = &bufmgr_gem->available_fences;
1678                 ret = ioctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
1679                 if (ret) {
1680                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
1681                                 errno);
1682                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
1683                                 *gp.value);
1684                         bufmgr_gem->available_fences = 0;
1685                 }
1686         }
1687
1688         /* Let's go with one relocation per every 2 dwords (but round down a bit
1689          * since a power of two will mean an extra page allocation for the reloc
1690          * buffer).
1691          *
1692          * Every 4 was too few for the blender benchmark.
1693          */
1694         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
1695
1696         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
1697         bufmgr_gem->bufmgr.bo_alloc_for_render =
1698             drm_intel_gem_bo_alloc_for_render;
1699         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
1700         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
1701         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
1702         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
1703         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
1704         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
1705         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
1706         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
1707         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
1708         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
1709         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
1710         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
1711         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
1712         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
1713         bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
1714         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
1715         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
1716         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
1717         bufmgr_gem->bufmgr.debug = 0;
1718         bufmgr_gem->bufmgr.check_aperture_space =
1719             drm_intel_gem_check_aperture_space;
1720         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
1721         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
1722             drm_intel_gem_get_pipe_from_crtc_id;
1723         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
1724
1725         /* Initialize the linked lists for BO reuse cache. */
1726         for (i = 0, size = 4096; i < DRM_INTEL_GEM_BO_BUCKETS; i++, size *= 2) {
1727                 DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
1728                 bufmgr_gem->cache_bucket[i].size = size;
1729         }
1730
1731         return &bufmgr_gem->bufmgr;
1732 }