lib/Target/X86/X86RegisterInfo.cpp

   1 //===- X86RegisterInfo.cpp - X86 Register Information -----------*- C++ -*-===//
   2 //
   3 //                     The LLVM Compiler Infrastructure
   4 //
   5 // This file is distributed under the University of Illinois Open Source
   6 // License. See LICENSE.TXT for details.
   7 //
   8 //===----------------------------------------------------------------------===//
   9 //
  10 // This file contains the X86 implementation of the TargetRegisterInfo class.
  11 // This file is responsible for the frame pointer elimination optimization
  12 // on X86.
  13 //
  14 //===----------------------------------------------------------------------===//
  15
  16 #include "X86.h"
  17 #include "X86RegisterInfo.h"
  18 #include "X86InstrBuilder.h"
  19 #include "X86MachineFunctionInfo.h"
  20 #include "X86Subtarget.h"
  21 #include "X86TargetMachine.h"
  22 #include "llvm/Constants.h"
  23 #include "llvm/Function.h"
  24 #include "llvm/Type.h"
  25 #include "llvm/CodeGen/ValueTypes.h"
  26 #include "llvm/CodeGen/MachineInstrBuilder.h"
  27 #include "llvm/CodeGen/MachineFunction.h"
  28 #include "llvm/CodeGen/MachineFunctionPass.h"
  29 #include "llvm/CodeGen/MachineFrameInfo.h"
  30 #include "llvm/CodeGen/MachineLocation.h"
  31 #include "llvm/CodeGen/MachineModuleInfo.h"
  32 #include "llvm/CodeGen/MachineRegisterInfo.h"
  33 #include "llvm/MC/MCAsmInfo.h"
  34 #include "llvm/Target/TargetFrameInfo.h"
  35 #include "llvm/Target/TargetInstrInfo.h"
  36 #include "llvm/Target/TargetMachine.h"
  37 #include "llvm/Target/TargetOptions.h"
  38 #include "llvm/ADT/BitVector.h"
  39 #include "llvm/ADT/STLExtras.h"
  40 #include "llvm/Support/ErrorHandling.h"
  41 using namespace llvm;
  42
  43 X86RegisterInfo::X86RegisterInfo(X86TargetMachine &tm,
  44                                  const TargetInstrInfo &tii)
  45   : X86GenRegisterInfo(tm.getSubtarget<X86Subtarget>().is64Bit() ?
  46                          X86::ADJCALLSTACKDOWN64 :
  47                          X86::ADJCALLSTACKDOWN32,
  48                        tm.getSubtarget<X86Subtarget>().is64Bit() ?
  49                          X86::ADJCALLSTACKUP64 :
  50                          X86::ADJCALLSTACKUP32),
  51     TM(tm), TII(tii) {
  52   // Cache some information.
  53   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  54   Is64Bit = Subtarget->is64Bit();
  55   IsWin64 = Subtarget->isTargetWin64();
  56   StackAlign = TM.getFrameInfo()->getStackAlignment();
  57
  58   if (Is64Bit) {
  59     SlotSize = 8;
  60     StackPtr = X86::RSP;
  61     FramePtr = X86::RBP;
  62   } else {
  63     SlotSize = 4;
  64     StackPtr = X86::ESP;
  65     FramePtr = X86::EBP;
  66   }
  67 }
  68
  69 /// getDwarfRegNum - This function maps LLVM register identifiers to the DWARF
  70 /// specific numbering, used in debug info and exception tables.
  71 int X86RegisterInfo::getDwarfRegNum(unsigned RegNo, bool isEH) const {
  72   const X86Subtarget *Subtarget = &TM.getSubtarget<X86Subtarget>();
  73   unsigned Flavour = DWARFFlavour::X86_64;
  74
  75   if (!Subtarget->is64Bit()) {
  76     if (Subtarget->isTargetDarwin()) {
  77       if (isEH)
  78         Flavour = DWARFFlavour::X86_32_DarwinEH;
  79       else
  80         Flavour = DWARFFlavour::X86_32_Generic;
  81     } else if (Subtarget->isTargetCygMing()) {
  82       // Unsupported by now, just quick fallback
  83       Flavour = DWARFFlavour::X86_32_Generic;
  84     } else {
  85       Flavour = DWARFFlavour::X86_32_Generic;
  86     }
  87   }
  88
  89   return X86GenRegisterInfo::getDwarfRegNumFull(RegNo, Flavour);
  90 }
  91
  92 /// getX86RegNum - This function maps LLVM register identifiers to their X86
  93 /// specific numbering, which is used in various places encoding instructions.
  94 unsigned X86RegisterInfo::getX86RegNum(unsigned RegNo) {
  95   switch(RegNo) {
  96   case X86::RAX: case X86::EAX: case X86::AX: case X86::AL: return N86::EAX;
  97   case X86::RCX: case X86::ECX: case X86::CX: case X86::CL: return N86::ECX;
  98   case X86::RDX: case X86::EDX: case X86::DX: case X86::DL: return N86::EDX;
  99   case X86::RBX: case X86::EBX: case X86::BX: case X86::BL: return N86::EBX;
 100   case X86::RSP: case X86::ESP: case X86::SP: case X86::SPL: case X86::AH:
 101     return N86::ESP;
 102   case X86::RBP: case X86::EBP: case X86::BP: case X86::BPL: case X86::CH:
 103     return N86::EBP;
 104   case X86::RSI: case X86::ESI: case X86::SI: case X86::SIL: case X86::DH:
 105     return N86::ESI;
 106   case X86::RDI: case X86::EDI: case X86::DI: case X86::DIL: case X86::BH:
 107     return N86::EDI;
 108
 109   case X86::R8:  case X86::R8D:  case X86::R8W:  case X86::R8B:
 110     return N86::EAX;
 111   case X86::R9:  case X86::R9D:  case X86::R9W:  case X86::R9B:
 112     return N86::ECX;
 113   case X86::R10: case X86::R10D: case X86::R10W: case X86::R10B:
 114     return N86::EDX;
 115   case X86::R11: case X86::R11D: case X86::R11W: case X86::R11B:
 116     return N86::EBX;
 117   case X86::R12: case X86::R12D: case X86::R12W: case X86::R12B:
 118     return N86::ESP;
 119   case X86::R13: case X86::R13D: case X86::R13W: case X86::R13B:
 120     return N86::EBP;
 121   case X86::R14: case X86::R14D: case X86::R14W: case X86::R14B:
 122     return N86::ESI;
 123   case X86::R15: case X86::R15D: case X86::R15W: case X86::R15B:
 124     return N86::EDI;
 125
 126   case X86::ST0: case X86::ST1: case X86::ST2: case X86::ST3:
 127   case X86::ST4: case X86::ST5: case X86::ST6: case X86::ST7:
 128     return RegNo-X86::ST0;
 129
 130   case X86::XMM0: case X86::XMM8: case X86::MM0:
 131     return 0;
 132   case X86::XMM1: case X86::XMM9: case X86::MM1:
 133     return 1;
 134   case X86::XMM2: case X86::XMM10: case X86::MM2:
 135     return 2;
 136   case X86::XMM3: case X86::XMM11: case X86::MM3:
 137     return 3;
 138   case X86::XMM4: case X86::XMM12: case X86::MM4:
 139     return 4;
 140   case X86::XMM5: case X86::XMM13: case X86::MM5:
 141     return 5;
 142   case X86::XMM6: case X86::XMM14: case X86::MM6:
 143     return 6;
 144   case X86::XMM7: case X86::XMM15: case X86::MM7:
 145     return 7;
 146
 147   case X86::ES:
 148     return 0;
 149   case X86::CS:
 150     return 1;
 151   case X86::SS:
 152     return 2;
 153   case X86::DS:
 154     return 3;
 155   case X86::FS:
 156     return 4;
 157   case X86::GS:
 158     return 5;
 159
 160   case X86::CR0:
 161     return 0;
 162   case X86::CR1:
 163     return 1;
 164   case X86::CR2:
 165     return 2;
 166   case X86::CR3:
 167     return 3;
 168   case X86::CR4:
 169     return 4;
 170
 171   case X86::DR0:
 172     return 0;
 173   case X86::DR1:
 174     return 1;
 175   case X86::DR2:
 176     return 2;
 177   case X86::DR3:
 178     return 3;
 179   case X86::DR4:
 180     return 4;
 181   case X86::DR5:
 182     return 5;
 183   case X86::DR6:
 184     return 6;
 185   case X86::DR7:
 186     return 7;
 187
 188   default:
 189     assert(isVirtualRegister(RegNo) && "Unknown physical register!");
 190     llvm_unreachable("Register allocator hasn't allocated reg correctly yet!");
 191     return 0;
 192   }
 193 }
 194
 195 const TargetRegisterClass *
 196 X86RegisterInfo::getMatchingSuperRegClass(const TargetRegisterClass *A,
 197                                           const TargetRegisterClass *B,
 198                                           unsigned SubIdx) const {
 199   switch (SubIdx) {
 200   default: return 0;
 201   case X86::sub_8bit:
 202     if (B == &X86::GR8RegClass) {
 203       if (A->getSize() == 2 || A->getSize() == 4 || A->getSize() == 8)
 204         return A;
 205     } else if (B == &X86::GR8_ABCD_LRegClass || B == &X86::GR8_ABCD_HRegClass) {
 206       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 207           A == &X86::GR64_NOREXRegClass ||
 208           A == &X86::GR64_NOSPRegClass ||
 209           A == &X86::GR64_NOREX_NOSPRegClass)
 210         return &X86::GR64_ABCDRegClass;
 211       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 212                A == &X86::GR32_NOREXRegClass ||
 213                A == &X86::GR32_NOSPRegClass)
 214         return &X86::GR32_ABCDRegClass;
 215       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 216                A == &X86::GR16_NOREXRegClass)
 217         return &X86::GR16_ABCDRegClass;
 218     } else if (B == &X86::GR8_NOREXRegClass) {
 219       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 220           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 221         return &X86::GR64_NOREXRegClass;
 222       else if (A == &X86::GR64_ABCDRegClass)
 223         return &X86::GR64_ABCDRegClass;
 224       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 225                A == &X86::GR32_NOSPRegClass)
 226         return &X86::GR32_NOREXRegClass;
 227       else if (A == &X86::GR32_ABCDRegClass)
 228         return &X86::GR32_ABCDRegClass;
 229       else if (A == &X86::GR16RegClass || A == &X86::GR16_NOREXRegClass)
 230         return &X86::GR16_NOREXRegClass;
 231       else if (A == &X86::GR16_ABCDRegClass)
 232         return &X86::GR16_ABCDRegClass;
 233     }
 234     break;
 235   case X86::sub_8bit_hi:
 236     if (B == &X86::GR8_ABCD_HRegClass) {
 237       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 238           A == &X86::GR64_NOREXRegClass ||
 239           A == &X86::GR64_NOSPRegClass ||
 240           A == &X86::GR64_NOREX_NOSPRegClass)
 241         return &X86::GR64_ABCDRegClass;
 242       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 243                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 244         return &X86::GR32_ABCDRegClass;
 245       else if (A == &X86::GR16RegClass || A == &X86::GR16_ABCDRegClass ||
 246                A == &X86::GR16_NOREXRegClass)
 247         return &X86::GR16_ABCDRegClass;
 248     }
 249     break;
 250   case X86::sub_16bit:
 251     if (B == &X86::GR16RegClass) {
 252       if (A->getSize() == 4 || A->getSize() == 8)
 253         return A;
 254     } else if (B == &X86::GR16_ABCDRegClass) {
 255       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 256           A == &X86::GR64_NOREXRegClass ||
 257           A == &X86::GR64_NOSPRegClass ||
 258           A == &X86::GR64_NOREX_NOSPRegClass)
 259         return &X86::GR64_ABCDRegClass;
 260       else if (A == &X86::GR32RegClass || A == &X86::GR32_ABCDRegClass ||
 261                A == &X86::GR32_NOREXRegClass || A == &X86::GR32_NOSPRegClass)
 262         return &X86::GR32_ABCDRegClass;
 263     } else if (B == &X86::GR16_NOREXRegClass) {
 264       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 265           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 266         return &X86::GR64_NOREXRegClass;
 267       else if (A == &X86::GR64_ABCDRegClass)
 268         return &X86::GR64_ABCDRegClass;
 269       else if (A == &X86::GR32RegClass || A == &X86::GR32_NOREXRegClass ||
 270                A == &X86::GR32_NOSPRegClass)
 271         return &X86::GR32_NOREXRegClass;
 272       else if (A == &X86::GR32_ABCDRegClass)
 273         return &X86::GR64_ABCDRegClass;
 274     }
 275     break;
 276   case X86::sub_32bit:
 277     if (B == &X86::GR32RegClass || B == &X86::GR32_NOSPRegClass) {
 278       if (A->getSize() == 8)
 279         return A;
 280     } else if (B == &X86::GR32_ABCDRegClass) {
 281       if (A == &X86::GR64RegClass || A == &X86::GR64_ABCDRegClass ||
 282           A == &X86::GR64_NOREXRegClass ||
 283           A == &X86::GR64_NOSPRegClass ||
 284           A == &X86::GR64_NOREX_NOSPRegClass)
 285         return &X86::GR64_ABCDRegClass;
 286     } else if (B == &X86::GR32_NOREXRegClass) {
 287       if (A == &X86::GR64RegClass || A == &X86::GR64_NOREXRegClass ||
 288           A == &X86::GR64_NOSPRegClass || A == &X86::GR64_NOREX_NOSPRegClass)
 289         return &X86::GR64_NOREXRegClass;
 290       else if (A == &X86::GR64_ABCDRegClass)
 291         return &X86::GR64_ABCDRegClass;
 292     }
 293     break;
 294   case X86::sub_ss:
 295     if (B == &X86::FR32RegClass)
 296       return A;
 297     break;
 298   case X86::sub_sd:
 299     if (B == &X86::FR64RegClass)
 300       return A;
 301     break;
 302   case X86::sub_xmm:
 303     if (B == &X86::VR128RegClass)
 304       return A;
 305     break;
 306   }
 307   return 0;
 308 }
 309
 310 const TargetRegisterClass *
 311 X86RegisterInfo::getPointerRegClass(unsigned Kind) const {
 312   switch (Kind) {
 313   default: llvm_unreachable("Unexpected Kind in getPointerRegClass!");
 314   case 0: // Normal GPRs.
 315     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 316       return &X86::GR64RegClass;
 317     return &X86::GR32RegClass;
 318   case 1: // Normal GRPs except the stack pointer (for encoding reasons).
 319     if (TM.getSubtarget<X86Subtarget>().is64Bit())
 320       return &X86::GR64_NOSPRegClass;
 321     return &X86::GR32_NOSPRegClass;
 322   }
 323 }
 324
 325 const TargetRegisterClass *
 326 X86RegisterInfo::getCrossCopyRegClass(const TargetRegisterClass *RC) const {
 327   if (RC == &X86::CCRRegClass) {
 328     if (Is64Bit)
 329       return &X86::GR64RegClass;
 330     else
 331       return &X86::GR32RegClass;
 332   }
 333   return NULL;
 334 }
 335
 336 const unsigned *
 337 X86RegisterInfo::getCalleeSavedRegs(const MachineFunction *MF) const {
 338   bool callsEHReturn = false;
 339   bool ghcCall = false;
 340
 341   if (MF) {
 342     callsEHReturn = MF->getMMI().callsEHReturn();
 343     const Function *F = MF->getFunction();
 344     ghcCall = (F ? F->getCallingConv() == CallingConv::GHC : false);
 345   }
 346
 347   static const unsigned GhcCalleeSavedRegs[] = {
 348     0
 349   };
 350
 351   static const unsigned CalleeSavedRegs32Bit[] = {
 352     X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 353   };
 354
 355   static const unsigned CalleeSavedRegs32EHRet[] = {
 356     X86::EAX, X86::EDX, X86::ESI, X86::EDI, X86::EBX, X86::EBP,  0
 357   };
 358
 359   static const unsigned CalleeSavedRegs64Bit[] = {
 360     X86::RBX, X86::R12, X86::R13, X86::R14, X86::R15, X86::RBP, 0
 361   };
 362
 363   static const unsigned CalleeSavedRegs64EHRet[] = {
 364     X86::RAX, X86::RDX, X86::RBX, X86::R12,
 365     X86::R13, X86::R14, X86::R15, X86::RBP, 0
 366   };
 367
 368   static const unsigned CalleeSavedRegsWin64[] = {
 369     X86::RBX,   X86::RBP,   X86::RDI,   X86::RSI,
 370     X86::R12,   X86::R13,   X86::R14,   X86::R15,
 371     X86::XMM6,  X86::XMM7,  X86::XMM8,  X86::XMM9,
 372     X86::XMM10, X86::XMM11, X86::XMM12, X86::XMM13,
 373     X86::XMM14, X86::XMM15, 0
 374   };
 375
 376   if (ghcCall) {
 377     return GhcCalleeSavedRegs;
 378   } else if (Is64Bit) {
 379     if (IsWin64)
 380       return CalleeSavedRegsWin64;
 381     else
 382       return (callsEHReturn ? CalleeSavedRegs64EHRet : CalleeSavedRegs64Bit);
 383   } else {
 384     return (callsEHReturn ? CalleeSavedRegs32EHRet : CalleeSavedRegs32Bit);
 385   }
 386 }
 387
 388 BitVector X86RegisterInfo::getReservedRegs(const MachineFunction &MF) const {
 389   BitVector Reserved(getNumRegs());
 390   // Set the stack-pointer register and its aliases as reserved.
 391   Reserved.set(X86::RSP);
 392   Reserved.set(X86::ESP);
 393   Reserved.set(X86::SP);
 394   Reserved.set(X86::SPL);
 395
 396   // Set the instruction pointer register and its aliases as reserved.
 397   Reserved.set(X86::RIP);
 398   Reserved.set(X86::EIP);
 399   Reserved.set(X86::IP);
 400
 401   // Set the frame-pointer register and its aliases as reserved if needed.
 402   if (hasFP(MF)) {
 403     Reserved.set(X86::RBP);
 404     Reserved.set(X86::EBP);
 405     Reserved.set(X86::BP);
 406     Reserved.set(X86::BPL);
 407   }
 408
 409   // Mark the x87 stack registers as reserved, since they don't behave normally
 410   // with respect to liveness. We don't fully model the effects of x87 stack
 411   // pushes and pops after stackification.
 412   Reserved.set(X86::ST0);
 413   Reserved.set(X86::ST1);
 414   Reserved.set(X86::ST2);
 415   Reserved.set(X86::ST3);
 416   Reserved.set(X86::ST4);
 417   Reserved.set(X86::ST5);
 418   Reserved.set(X86::ST6);
 419   Reserved.set(X86::ST7);
 420   return Reserved;
 421 }
 422
 423 //===----------------------------------------------------------------------===//
 424 // Stack Frame Processing methods
 425 //===----------------------------------------------------------------------===//
 426
 427 /// hasFP - Return true if the specified function should have a dedicated frame
 428 /// pointer register.  This is true if the function has variable sized allocas
 429 /// or if frame pointer elimination is disabled.
 430 bool X86RegisterInfo::hasFP(const MachineFunction &MF) const {
 431   const MachineFrameInfo *MFI = MF.getFrameInfo();
 432   const MachineModuleInfo &MMI = MF.getMMI();
 433
 434   return (DisableFramePointerElim(MF) ||
 435           needsStackRealignment(MF) ||
 436           MFI->hasVarSizedObjects() ||
 437           MFI->isFrameAddressTaken() ||
 438           MF.getInfo<X86MachineFunctionInfo>()->getForceFramePointer() ||
 439           MMI.callsUnwindInit());
 440 }
 441
 442 bool X86RegisterInfo::canRealignStack(const MachineFunction &MF) const {
 443   const MachineFrameInfo *MFI = MF.getFrameInfo();
 444   return (RealignStack &&
 445           !MFI->hasVarSizedObjects());
 446 }
 447
 448 bool X86RegisterInfo::needsStackRealignment(const MachineFunction &MF) const {
 449   const MachineFrameInfo *MFI = MF.getFrameInfo();
 450   const Function *F = MF.getFunction();
 451   bool requiresRealignment =
 452     RealignStack && ((MFI->getMaxAlignment() > StackAlign) ||
 453                      F->hasFnAttr(Attribute::StackAlignment));
 454
 455   // FIXME: Currently we don't support stack realignment for functions with
 456   //        variable-sized allocas.
 457   // FIXME: Temporary disable the error - it seems to be too conservative.
 458   if (0 && requiresRealignment && MFI->hasVarSizedObjects())
 459     report_fatal_error(
 460       "Stack realignment in presense of dynamic allocas is not supported");
 461
 462   return (requiresRealignment && !MFI->hasVarSizedObjects());
 463 }
 464
 465 bool X86RegisterInfo::hasReservedCallFrame(MachineFunction &MF) const {
 466   return !MF.getFrameInfo()->hasVarSizedObjects();
 467 }
 468
 469 bool X86RegisterInfo::hasReservedSpillSlot(MachineFunction &MF, unsigned Reg,
 470                                            int &FrameIdx) const {
 471   if (Reg == FramePtr && hasFP(MF)) {
 472     FrameIdx = MF.getFrameInfo()->getObjectIndexBegin();
 473     return true;
 474   }
 475   return false;
 476 }
 477
 478 int
 479 X86RegisterInfo::getFrameIndexOffset(const MachineFunction &MF, int FI) const {
 480   const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 481   const MachineFrameInfo *MFI = MF.getFrameInfo();
 482   int Offset = MFI->getObjectOffset(FI) - TFI.getOffsetOfLocalArea();
 483   uint64_t StackSize = MFI->getStackSize();
 484
 485   if (needsStackRealignment(MF)) {
 486     if (FI < 0) {
 487       // Skip the saved EBP.
 488       Offset += SlotSize;
 489     } else {
 490       unsigned Align = MFI->getObjectAlignment(FI);
 491       assert((-(Offset + StackSize)) % Align == 0);
 492       Align = 0;
 493       return Offset + StackSize;
 494     }
 495     // FIXME: Support tail calls
 496   } else {
 497     if (!hasFP(MF))
 498       return Offset + StackSize;
 499
 500     // Skip the saved EBP.
 501     Offset += SlotSize;
 502
 503     // Skip the RETADDR move area
 504     const X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 505     int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 506     if (TailCallReturnAddrDelta < 0)
 507       Offset -= TailCallReturnAddrDelta;
 508   }
 509
 510   return Offset;
 511 }
 512
 513 static unsigned getSUBriOpcode(unsigned is64Bit, int64_t Imm) {
 514   if (is64Bit) {
 515     if (isInt<8>(Imm))
 516       return X86::SUB64ri8;
 517     return X86::SUB64ri32;
 518   } else {
 519     if (isInt<8>(Imm))
 520       return X86::SUB32ri8;
 521     return X86::SUB32ri;
 522   }
 523 }
 524
 525 static unsigned getADDriOpcode(unsigned is64Bit, int64_t Imm) {
 526   if (is64Bit) {
 527     if (isInt<8>(Imm))
 528       return X86::ADD64ri8;
 529     return X86::ADD64ri32;
 530   } else {
 531     if (isInt<8>(Imm))
 532       return X86::ADD32ri8;
 533     return X86::ADD32ri;
 534   }
 535 }
 536
 537 void X86RegisterInfo::
 538 eliminateCallFramePseudoInstr(MachineFunction &MF, MachineBasicBlock &MBB,
 539                               MachineBasicBlock::iterator I) const {
 540   if (!hasReservedCallFrame(MF)) {
 541     // If the stack pointer can be changed after prologue, turn the
 542     // adjcallstackup instruction into a 'sub ESP, <amt>' and the
 543     // adjcallstackdown instruction into 'add ESP, <amt>'
 544     // TODO: consider using push / pop instead of sub + store / add
 545     MachineInstr *Old = I;
 546     uint64_t Amount = Old->getOperand(0).getImm();
 547     if (Amount != 0) {
 548       // We need to keep the stack aligned properly.  To do this, we round the
 549       // amount of space needed for the outgoing arguments up to the next
 550       // alignment boundary.
 551       Amount = (Amount + StackAlign - 1) / StackAlign * StackAlign;
 552
 553       MachineInstr *New = 0;
 554       if (Old->getOpcode() == getCallFrameSetupOpcode()) {
 555         New = BuildMI(MF, Old->getDebugLoc(),
 556                       TII.get(getSUBriOpcode(Is64Bit, Amount)),
 557                       StackPtr)
 558           .addReg(StackPtr)
 559           .addImm(Amount);
 560       } else {
 561         assert(Old->getOpcode() == getCallFrameDestroyOpcode());
 562
 563         // Factor out the amount the callee already popped.
 564         uint64_t CalleeAmt = Old->getOperand(1).getImm();
 565         Amount -= CalleeAmt;
 566
 567       if (Amount) {
 568           unsigned Opc = getADDriOpcode(Is64Bit, Amount);
 569           New = BuildMI(MF, Old->getDebugLoc(), TII.get(Opc), StackPtr)
 570             .addReg(StackPtr)
 571             .addImm(Amount);
 572         }
 573       }
 574
 575       if (New) {
 576         // The EFLAGS implicit def is dead.
 577         New->getOperand(3).setIsDead();
 578
 579         // Replace the pseudo instruction with a new instruction.
 580         MBB.insert(I, New);
 581       }
 582     }
 583   } else if (I->getOpcode() == getCallFrameDestroyOpcode()) {
 584     // If we are performing frame pointer elimination and if the callee pops
 585     // something off the stack pointer, add it back.  We do this until we have
 586     // more advanced stack pointer tracking ability.
 587     if (uint64_t CalleeAmt = I->getOperand(1).getImm()) {
 588       unsigned Opc = getSUBriOpcode(Is64Bit, CalleeAmt);
 589       MachineInstr *Old = I;
 590       MachineInstr *New =
 591         BuildMI(MF, Old->getDebugLoc(), TII.get(Opc),
 592                 StackPtr)
 593           .addReg(StackPtr)
 594           .addImm(CalleeAmt);
 595
 596       // The EFLAGS implicit def is dead.
 597       New->getOperand(3).setIsDead();
 598       MBB.insert(I, New);
 599     }
 600   }
 601
 602   MBB.erase(I);
 603 }
 604
 605 unsigned
 606 X86RegisterInfo::eliminateFrameIndex(MachineBasicBlock::iterator II,
 607                                      int SPAdj, FrameIndexValue *Value,
 608                                      RegScavenger *RS) const{
 609   assert(SPAdj == 0 && "Unexpected");
 610
 611   unsigned i = 0;
 612   MachineInstr &MI = *II;
 613   MachineFunction &MF = *MI.getParent()->getParent();
 614
 615   while (!MI.getOperand(i).isFI()) {
 616     ++i;
 617     assert(i < MI.getNumOperands() && "Instr doesn't have FrameIndex operand!");
 618   }
 619
 620   int FrameIndex = MI.getOperand(i).getIndex();
 621   unsigned BasePtr;
 622
 623   unsigned Opc = MI.getOpcode();
 624   bool AfterFPPop = Opc == X86::TAILJMPm64 || Opc == X86::TAILJMPm;
 625   if (needsStackRealignment(MF))
 626     BasePtr = (FrameIndex < 0 ? FramePtr : StackPtr);
 627   else if (AfterFPPop)
 628     BasePtr = StackPtr;
 629   else
 630     BasePtr = (hasFP(MF) ? FramePtr : StackPtr);
 631
 632   // This must be part of a four operand memory reference.  Replace the
 633   // FrameIndex with base register with EBP.  Add an offset to the offset.
 634   MI.getOperand(i).ChangeToRegister(BasePtr, false);
 635
 636   // Now add the frame object offset to the offset from EBP.
 637   int FIOffset;
 638   if (AfterFPPop) {
 639     // Tail call jmp happens after FP is popped.
 640     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 641     const MachineFrameInfo *MFI = MF.getFrameInfo();
 642     FIOffset = MFI->getObjectOffset(FrameIndex) - TFI.getOffsetOfLocalArea();
 643   } else
 644     FIOffset = getFrameIndexOffset(MF, FrameIndex);
 645
 646   if (MI.getOperand(i+3).isImm()) {
 647     // Offset is a 32-bit integer.
 648     int Offset = FIOffset + (int)(MI.getOperand(i + 3).getImm());
 649     MI.getOperand(i + 3).ChangeToImmediate(Offset);
 650   } else {
 651     // Offset is symbolic. This is extremely rare.
 652     uint64_t Offset = FIOffset + (uint64_t)MI.getOperand(i+3).getOffset();
 653     MI.getOperand(i+3).setOffset(Offset);
 654   }
 655   return 0;
 656 }
 657
 658 void
 659 X86RegisterInfo::processFunctionBeforeCalleeSavedScan(MachineFunction &MF,
 660                                                       RegScavenger *RS) const {
 661   MachineFrameInfo *MFI = MF.getFrameInfo();
 662
 663   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 664   int32_t TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 665
 666   if (TailCallReturnAddrDelta < 0) {
 667     // create RETURNADDR area
 668     //   arg
 669     //   arg
 670     //   RETADDR
 671     //   { ...
 672     //     RETADDR area
 673     //     ...
 674     //   }
 675     //   [EBP]
 676     MFI->CreateFixedObject(-TailCallReturnAddrDelta,
 677                            (-1U*SlotSize)+TailCallReturnAddrDelta,
 678                            true, false);
 679   }
 680
 681   if (hasFP(MF)) {
 682     assert((TailCallReturnAddrDelta <= 0) &&
 683            "The Delta should always be zero or negative");
 684     const TargetFrameInfo &TFI = *MF.getTarget().getFrameInfo();
 685
 686     // Create a frame entry for the EBP register that must be saved.
 687     int FrameIdx = MFI->CreateFixedObject(SlotSize,
 688                                           -(int)SlotSize +
 689                                           TFI.getOffsetOfLocalArea() +
 690                                           TailCallReturnAddrDelta,
 691                                           true, false);
 692     assert(FrameIdx == MFI->getObjectIndexBegin() &&
 693            "Slot for EBP register must be last in order to be found!");
 694     FrameIdx = 0;
 695   }
 696 }
 697
 698 /// emitSPUpdate - Emit a series of instructions to increment / decrement the
 699 /// stack pointer by a constant value.
 700 static
 701 void emitSPUpdate(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 702                   unsigned StackPtr, int64_t NumBytes, bool Is64Bit,
 703                   const TargetInstrInfo &TII) {
 704   bool isSub = NumBytes < 0;
 705   uint64_t Offset = isSub ? -NumBytes : NumBytes;
 706   unsigned Opc = isSub ?
 707     getSUBriOpcode(Is64Bit, Offset) :
 708     getADDriOpcode(Is64Bit, Offset);
 709   uint64_t Chunk = (1LL << 31) - 1;
 710   DebugLoc DL = MBB.findDebugLoc(MBBI);
 711
 712   while (Offset) {
 713     uint64_t ThisVal = (Offset > Chunk) ? Chunk : Offset;
 714     MachineInstr *MI =
 715       BuildMI(MBB, MBBI, DL, TII.get(Opc), StackPtr)
 716         .addReg(StackPtr)
 717         .addImm(ThisVal);
 718     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 719     Offset -= ThisVal;
 720   }
 721 }
 722
 723 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions upper iterator.
 724 static
 725 void mergeSPUpdatesUp(MachineBasicBlock &MBB, MachineBasicBlock::iterator &MBBI,
 726                       unsigned StackPtr, uint64_t *NumBytes = NULL) {
 727   if (MBBI == MBB.begin()) return;
 728
 729   MachineBasicBlock::iterator PI = prior(MBBI);
 730   unsigned Opc = PI->getOpcode();
 731   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 732        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 733       PI->getOperand(0).getReg() == StackPtr) {
 734     if (NumBytes)
 735       *NumBytes += PI->getOperand(2).getImm();
 736     MBB.erase(PI);
 737   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 738               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 739              PI->getOperand(0).getReg() == StackPtr) {
 740     if (NumBytes)
 741       *NumBytes -= PI->getOperand(2).getImm();
 742     MBB.erase(PI);
 743   }
 744 }
 745
 746 /// mergeSPUpdatesUp - Merge two stack-manipulating instructions lower iterator.
 747 static
 748 void mergeSPUpdatesDown(MachineBasicBlock &MBB,
 749                         MachineBasicBlock::iterator &MBBI,
 750                         unsigned StackPtr, uint64_t *NumBytes = NULL) {
 751   // FIXME: THIS ISN'T RUN!!!
 752   return;
 753
 754   if (MBBI == MBB.end()) return;
 755
 756   MachineBasicBlock::iterator NI = llvm::next(MBBI);
 757   if (NI == MBB.end()) return;
 758
 759   unsigned Opc = NI->getOpcode();
 760   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 761        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 762       NI->getOperand(0).getReg() == StackPtr) {
 763     if (NumBytes)
 764       *NumBytes -= NI->getOperand(2).getImm();
 765     MBB.erase(NI);
 766     MBBI = NI;
 767   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 768               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 769              NI->getOperand(0).getReg() == StackPtr) {
 770     if (NumBytes)
 771       *NumBytes += NI->getOperand(2).getImm();
 772     MBB.erase(NI);
 773     MBBI = NI;
 774   }
 775 }
 776
 777 /// mergeSPUpdates - Checks the instruction before/after the passed
 778 /// instruction. If it is an ADD/SUB instruction it is deleted argument and the
 779 /// stack adjustment is returned as a positive value for ADD and a negative for
 780 /// SUB.
 781 static int mergeSPUpdates(MachineBasicBlock &MBB,
 782                            MachineBasicBlock::iterator &MBBI,
 783                            unsigned StackPtr,
 784                            bool doMergeWithPrevious) {
 785   if ((doMergeWithPrevious && MBBI == MBB.begin()) ||
 786       (!doMergeWithPrevious && MBBI == MBB.end()))
 787     return 0;
 788
 789   MachineBasicBlock::iterator PI = doMergeWithPrevious ? prior(MBBI) : MBBI;
 790   MachineBasicBlock::iterator NI = doMergeWithPrevious ? 0 : llvm::next(MBBI);
 791   unsigned Opc = PI->getOpcode();
 792   int Offset = 0;
 793
 794   if ((Opc == X86::ADD64ri32 || Opc == X86::ADD64ri8 ||
 795        Opc == X86::ADD32ri || Opc == X86::ADD32ri8) &&
 796       PI->getOperand(0).getReg() == StackPtr){
 797     Offset += PI->getOperand(2).getImm();
 798     MBB.erase(PI);
 799     if (!doMergeWithPrevious) MBBI = NI;
 800   } else if ((Opc == X86::SUB64ri32 || Opc == X86::SUB64ri8 ||
 801               Opc == X86::SUB32ri || Opc == X86::SUB32ri8) &&
 802              PI->getOperand(0).getReg() == StackPtr) {
 803     Offset -= PI->getOperand(2).getImm();
 804     MBB.erase(PI);
 805     if (!doMergeWithPrevious) MBBI = NI;
 806   }
 807
 808   return Offset;
 809 }
 810
 811 void X86RegisterInfo::emitCalleeSavedFrameMoves(MachineFunction &MF,
 812                                                 MCSymbol *Label,
 813                                                 unsigned FramePtr) const {
 814   MachineFrameInfo *MFI = MF.getFrameInfo();
 815   MachineModuleInfo &MMI = MF.getMMI();
 816
 817   // Add callee saved registers to move list.
 818   const std::vector<CalleeSavedInfo> &CSI = MFI->getCalleeSavedInfo();
 819   if (CSI.empty()) return;
 820
 821   std::vector<MachineMove> &Moves = MMI.getFrameMoves();
 822   const TargetData *TD = MF.getTarget().getTargetData();
 823   bool HasFP = hasFP(MF);
 824
 825   // Calculate amount of bytes used for return address storing.
 826   int stackGrowth =
 827     (MF.getTarget().getFrameInfo()->getStackGrowthDirection() ==
 828      TargetFrameInfo::StackGrowsUp ?
 829      TD->getPointerSize() : -TD->getPointerSize());
 830
 831   // FIXME: This is dirty hack. The code itself is pretty mess right now.
 832   // It should be rewritten from scratch and generalized sometimes.
 833
 834   // Determine maximum offset (minumum due to stack growth).
 835   int64_t MaxOffset = 0;
 836   for (std::vector<CalleeSavedInfo>::const_iterator
 837          I = CSI.begin(), E = CSI.end(); I != E; ++I)
 838     MaxOffset = std::min(MaxOffset,
 839                          MFI->getObjectOffset(I->getFrameIdx()));
 840
 841   // Calculate offsets.
 842   int64_t saveAreaOffset = (HasFP ? 3 : 2) * stackGrowth;
 843   for (std::vector<CalleeSavedInfo>::const_iterator
 844          I = CSI.begin(), E = CSI.end(); I != E; ++I) {
 845     int64_t Offset = MFI->getObjectOffset(I->getFrameIdx());
 846     unsigned Reg = I->getReg();
 847     Offset = MaxOffset - Offset + saveAreaOffset;
 848
 849     // Don't output a new machine move if we're re-saving the frame
 850     // pointer. This happens when the PrologEpilogInserter has inserted an extra
 851     // "PUSH" of the frame pointer -- the "emitPrologue" method automatically
 852     // generates one when frame pointers are used. If we generate a "machine
 853     // move" for this extra "PUSH", the linker will lose track of the fact that
 854     // the frame pointer should have the value of the first "PUSH" when it's
 855     // trying to unwind.
 856     //
 857     // FIXME: This looks inelegant. It's possibly correct, but it's covering up
 858     //        another bug. I.e., one where we generate a prolog like this:
 859     //
 860     //          pushl  %ebp
 861     //          movl   %esp, %ebp
 862     //          pushl  %ebp
 863     //          pushl  %esi
 864     //           ...
 865     //
 866     //        The immediate re-push of EBP is unnecessary. At the least, it's an
 867     //        optimization bug. EBP can be used as a scratch register in certain
 868     //        cases, but probably not when we have a frame pointer.
 869     if (HasFP && FramePtr == Reg)
 870       continue;
 871
 872     MachineLocation CSDst(MachineLocation::VirtualFP, Offset);
 873     MachineLocation CSSrc(Reg);
 874     Moves.push_back(MachineMove(Label, CSDst, CSSrc));
 875   }
 876 }
 877
 878 /// emitPrologue - Push callee-saved registers onto the stack, which
 879 /// automatically adjust the stack pointer. Adjust the stack pointer to allocate
 880 /// space for local variables. Also emit labels used by the exception handler to
 881 /// generate the exception handling frames.
 882 void X86RegisterInfo::emitPrologue(MachineFunction &MF) const {
 883   MachineBasicBlock &MBB = MF.front(); // Prologue goes in entry BB.
 884   MachineBasicBlock::iterator MBBI = MBB.begin();
 885   MachineFrameInfo *MFI = MF.getFrameInfo();
 886   const Function *Fn = MF.getFunction();
 887   const X86Subtarget *Subtarget = &MF.getTarget().getSubtarget<X86Subtarget>();
 888   MachineModuleInfo &MMI = MF.getMMI();
 889   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
 890   bool needsFrameMoves = MMI.hasDebugInfo() ||
 891                           !Fn->doesNotThrow() || UnwindTablesMandatory;
 892   uint64_t MaxAlign  = MFI->getMaxAlignment(); // Desired stack alignment.
 893   uint64_t StackSize = MFI->getStackSize();    // Number of bytes to allocate.
 894   bool HasFP = hasFP(MF);
 895   DebugLoc DL;
 896
 897   // Add RETADDR move area to callee saved frame size.
 898   int TailCallReturnAddrDelta = X86FI->getTCReturnAddrDelta();
 899   if (TailCallReturnAddrDelta < 0)
 900     X86FI->setCalleeSavedFrameSize(
 901       X86FI->getCalleeSavedFrameSize() - TailCallReturnAddrDelta);
 902
 903   // If this is x86-64 and the Red Zone is not disabled, if we are a leaf
 904   // function, and use up to 128 bytes of stack space, don't have a frame
 905   // pointer, calls, or dynamic alloca then we do not need to adjust the
 906   // stack pointer (we fit in the Red Zone).
 907   if (Is64Bit && !Fn->hasFnAttr(Attribute::NoRedZone) &&
 908       !needsStackRealignment(MF) &&
 909       !MFI->hasVarSizedObjects() &&                // No dynamic alloca.
 910       !MFI->adjustsStack() &&                      // No calls.
 911       !Subtarget->isTargetWin64()) {               // Win64 has no Red Zone
 912     uint64_t MinSize = X86FI->getCalleeSavedFrameSize();
 913     if (HasFP) MinSize += SlotSize;
 914     StackSize = std::max(MinSize, StackSize > 128 ? StackSize - 128 : 0);
 915     MFI->setStackSize(StackSize);
 916   } else if (Subtarget->isTargetWin64()) {
 917     // We need to always allocate 32 bytes as register spill area.
 918     // FIXME: We might reuse these 32 bytes for leaf functions.
 919     StackSize += 32;
 920     MFI->setStackSize(StackSize);
 921   }
 922
 923   // Insert stack pointer adjustment for later moving of return addr.  Only
 924   // applies to tail call optimized functions where the callee argument stack
 925   // size is bigger than the callers.
 926   if (TailCallReturnAddrDelta < 0) {
 927     MachineInstr *MI =
 928       BuildMI(MBB, MBBI, DL,
 929               TII.get(getSUBriOpcode(Is64Bit, -TailCallReturnAddrDelta)),
 930               StackPtr)
 931         .addReg(StackPtr)
 932         .addImm(-TailCallReturnAddrDelta);
 933     MI->getOperand(3).setIsDead(); // The EFLAGS implicit def is dead.
 934   }
 935
 936   // Mapping for machine moves:
 937   //
 938   //   DST: VirtualFP AND
 939   //        SRC: VirtualFP              => DW_CFA_def_cfa_offset
 940   //        ELSE                        => DW_CFA_def_cfa
 941   //
 942   //   SRC: VirtualFP AND
 943   //        DST: Register               => DW_CFA_def_cfa_register
 944   //
 945   //   ELSE
 946   //        OFFSET < 0                  => DW_CFA_offset_extended_sf
 947   //        REG < 64                    => DW_CFA_offset + Reg
 948   //        ELSE                        => DW_CFA_offset_extended
 949
 950   std::vector<MachineMove> &Moves = MMI.getFrameMoves();
 951   const TargetData *TD = MF.getTarget().getTargetData();
 952   uint64_t NumBytes = 0;
 953   int stackGrowth = -TD->getPointerSize();
 954
 955   if (HasFP) {
 956     // Calculate required stack adjustment.
 957     uint64_t FrameSize = StackSize - SlotSize;
 958     if (needsStackRealignment(MF))
 959       FrameSize = (FrameSize + MaxAlign - 1) / MaxAlign * MaxAlign;
 960
 961     NumBytes = FrameSize - X86FI->getCalleeSavedFrameSize();
 962
 963     // Get the offset of the stack slot for the EBP register, which is
 964     // guaranteed to be the last slot by processFunctionBeforeFrameFinalized.
 965     // Update the frame offset adjustment.
 966     MFI->setOffsetAdjustment(-NumBytes);
 967
 968     // Save EBP/RBP into the appropriate stack slot.
 969     BuildMI(MBB, MBBI, DL, TII.get(Is64Bit ? X86::PUSH64r : X86::PUSH32r))
 970       .addReg(FramePtr, RegState::Kill);
 971
 972     if (needsFrameMoves) {
 973       // Mark the place where EBP/RBP was saved.
 974       MCSymbol *FrameLabel = MMI.getContext().CreateTempSymbol();
 975       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addSym(FrameLabel);
 976
 977       // Define the current CFA rule to use the provided offset.
 978       if (StackSize) {
 979         MachineLocation SPDst(MachineLocation::VirtualFP);
 980         MachineLocation SPSrc(MachineLocation::VirtualFP, 2 * stackGrowth);
 981         Moves.push_back(MachineMove(FrameLabel, SPDst, SPSrc));
 982       } else {
 983         // FIXME: Verify & implement for FP
 984         MachineLocation SPDst(StackPtr);
 985         MachineLocation SPSrc(StackPtr, stackGrowth);
 986         Moves.push_back(MachineMove(FrameLabel, SPDst, SPSrc));
 987       }
 988
 989       // Change the rule for the FramePtr to be an "offset" rule.
 990       MachineLocation FPDst(MachineLocation::VirtualFP, 2 * stackGrowth);
 991       MachineLocation FPSrc(FramePtr);
 992       Moves.push_back(MachineMove(FrameLabel, FPDst, FPSrc));
 993     }
 994
 995     // Update EBP with the new base value...
 996     BuildMI(MBB, MBBI, DL,
 997             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), FramePtr)
 998         .addReg(StackPtr);
 999
1000     if (needsFrameMoves) {
1001       // Mark effective beginning of when frame pointer becomes valid.
1002       MCSymbol *FrameLabel = MMI.getContext().CreateTempSymbol();
1003       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addSym(FrameLabel);
1004
1005       // Define the current CFA to use the EBP/RBP register.
1006       MachineLocation FPDst(FramePtr);
1007       MachineLocation FPSrc(MachineLocation::VirtualFP);
1008       Moves.push_back(MachineMove(FrameLabel, FPDst, FPSrc));
1009     }
1010
1011     // Mark the FramePtr as live-in in every block except the entry.
1012     for (MachineFunction::iterator I = llvm::next(MF.begin()), E = MF.end();
1013          I != E; ++I)
1014       I->addLiveIn(FramePtr);
1015
1016     // Realign stack
1017     if (needsStackRealignment(MF)) {
1018       MachineInstr *MI =
1019         BuildMI(MBB, MBBI, DL,
1020                 TII.get(Is64Bit ? X86::AND64ri32 : X86::AND32ri),
1021                 StackPtr).addReg(StackPtr).addImm(-MaxAlign);
1022
1023       // The EFLAGS implicit def is dead.
1024       MI->getOperand(3).setIsDead();
1025     }
1026   } else {
1027     NumBytes = StackSize - X86FI->getCalleeSavedFrameSize();
1028   }
1029
1030   // Skip the callee-saved push instructions.
1031   bool PushedRegs = false;
1032   int StackOffset = 2 * stackGrowth;
1033
1034   while (MBBI != MBB.end() &&
1035          (MBBI->getOpcode() == X86::PUSH32r ||
1036           MBBI->getOpcode() == X86::PUSH64r)) {
1037     PushedRegs = true;
1038     ++MBBI;
1039
1040     if (!HasFP && needsFrameMoves) {
1041       // Mark callee-saved push instruction.
1042       MCSymbol *Label = MMI.getContext().CreateTempSymbol();
1043       BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addSym(Label);
1044
1045       // Define the current CFA rule to use the provided offset.
1046       unsigned Ptr = StackSize ?
1047         MachineLocation::VirtualFP : StackPtr;
1048       MachineLocation SPDst(Ptr);
1049       MachineLocation SPSrc(Ptr, StackOffset);
1050       Moves.push_back(MachineMove(Label, SPDst, SPSrc));
1051       StackOffset += stackGrowth;
1052     }
1053   }
1054
1055   DL = MBB.findDebugLoc(MBBI);
1056
1057   // Adjust stack pointer: ESP -= numbytes.
1058   if (NumBytes >= 4096 && Subtarget->isTargetCygMing()) {
1059     // Check, whether EAX is livein for this function.
1060     bool isEAXAlive = false;
1061     for (MachineRegisterInfo::livein_iterator
1062            II = MF.getRegInfo().livein_begin(),
1063            EE = MF.getRegInfo().livein_end(); (II != EE) && !isEAXAlive; ++II) {
1064       unsigned Reg = II->first;
1065       isEAXAlive = (Reg == X86::EAX || Reg == X86::AX ||
1066                     Reg == X86::AH || Reg == X86::AL);
1067     }
1068
1069     // Function prologue calls _alloca to probe the stack when allocating more
1070     // than 4k bytes in one go. Touching the stack at 4K increments is necessary
1071     // to ensure that the guard pages used by the OS virtual memory manager are
1072     // allocated in correct sequence.
1073     if (!isEAXAlive) {
1074       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1075         .addImm(NumBytes);
1076       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1077         .addExternalSymbol("_alloca")
1078         .addReg(StackPtr, RegState::Define | RegState::Implicit);
1079     } else {
1080       // Save EAX
1081       BuildMI(MBB, MBBI, DL, TII.get(X86::PUSH32r))
1082         .addReg(X86::EAX, RegState::Kill);
1083
1084       // Allocate NumBytes-4 bytes on stack. We'll also use 4 already
1085       // allocated bytes for EAX.
1086       BuildMI(MBB, MBBI, DL, TII.get(X86::MOV32ri), X86::EAX)
1087         .addImm(NumBytes - 4);
1088       BuildMI(MBB, MBBI, DL, TII.get(X86::CALLpcrel32))
1089         .addExternalSymbol("_alloca")
1090         .addReg(StackPtr, RegState::Define | RegState::Implicit);
1091
1092       // Restore EAX
1093       MachineInstr *MI = addRegOffset(BuildMI(MF, DL, TII.get(X86::MOV32rm),
1094                                               X86::EAX),
1095                                       StackPtr, false, NumBytes - 4);
1096       MBB.insert(MBBI, MI);
1097     }
1098   } else if (NumBytes) {
1099     // If there is an SUB32ri of ESP immediately before this instruction, merge
1100     // the two. This can be the case when tail call elimination is enabled and
1101     // the callee has more arguments then the caller.
1102     NumBytes -= mergeSPUpdates(MBB, MBBI, StackPtr, true);
1103
1104     // If there is an ADD32ri or SUB32ri of ESP immediately after this
1105     // instruction, merge the two instructions.
1106     mergeSPUpdatesDown(MBB, MBBI, StackPtr, &NumBytes);
1107
1108     if (NumBytes)
1109       emitSPUpdate(MBB, MBBI, StackPtr, -(int64_t)NumBytes, Is64Bit, TII);
1110   }
1111
1112   if ((NumBytes || PushedRegs) && needsFrameMoves) {
1113     // Mark end of stack pointer adjustment.
1114     MCSymbol *Label = MMI.getContext().CreateTempSymbol();
1115     BuildMI(MBB, MBBI, DL, TII.get(X86::DBG_LABEL)).addSym(Label);
1116
1117     if (!HasFP && NumBytes) {
1118       // Define the current CFA rule to use the provided offset.
1119       if (StackSize) {
1120         MachineLocation SPDst(MachineLocation::VirtualFP);
1121         MachineLocation SPSrc(MachineLocation::VirtualFP,
1122                               -StackSize + stackGrowth);
1123         Moves.push_back(MachineMove(Label, SPDst, SPSrc));
1124       } else {
1125         // FIXME: Verify & implement for FP
1126         MachineLocation SPDst(StackPtr);
1127         MachineLocation SPSrc(StackPtr, stackGrowth);
1128         Moves.push_back(MachineMove(Label, SPDst, SPSrc));
1129       }
1130     }
1131
1132     // Emit DWARF info specifying the offsets of the callee-saved registers.
1133     if (PushedRegs)
1134       emitCalleeSavedFrameMoves(MF, Label, HasFP ? FramePtr : StackPtr);
1135   }
1136 }
1137
1138 void X86RegisterInfo::emitEpilogue(MachineFunction &MF,
1139                                    MachineBasicBlock &MBB) const {
1140   const MachineFrameInfo *MFI = MF.getFrameInfo();
1141   X86MachineFunctionInfo *X86FI = MF.getInfo<X86MachineFunctionInfo>();
1142   MachineBasicBlock::iterator MBBI = prior(MBB.end());
1143   unsigned RetOpcode = MBBI->getOpcode();
1144   DebugLoc DL = MBBI->getDebugLoc();
1145
1146   switch (RetOpcode) {
1147   default:
1148     llvm_unreachable("Can only insert epilog into returning blocks");
1149   case X86::RET:
1150   case X86::RETI:
1151   case X86::TCRETURNdi:
1152   case X86::TCRETURNri:
1153   case X86::TCRETURNmi:
1154   case X86::TCRETURNdi64:
1155   case X86::TCRETURNri64:
1156   case X86::TCRETURNmi64:
1157   case X86::EH_RETURN:
1158   case X86::EH_RETURN64:
1159     break;  // These are ok
1160   }
1161
1162   // Get the number of bytes to allocate from the FrameInfo.
1163   uint64_t StackSize = MFI->getStackSize();
1164   uint64_t MaxAlign  = MFI->getMaxAlignment();
1165   unsigned CSSize = X86FI->getCalleeSavedFrameSize();
1166   uint64_t NumBytes = 0;
1167
1168   if (hasFP(MF)) {
1169     // Calculate required stack adjustment.
1170     uint64_t FrameSize = StackSize - SlotSize;
1171     if (needsStackRealignment(MF))
1172       FrameSize = (FrameSize + MaxAlign - 1)/MaxAlign*MaxAlign;
1173
1174     NumBytes = FrameSize - CSSize;
1175
1176     // Pop EBP.
1177     BuildMI(MBB, MBBI, DL,
1178             TII.get(Is64Bit ? X86::POP64r : X86::POP32r), FramePtr);
1179   } else {
1180     NumBytes = StackSize - CSSize;
1181   }
1182
1183   // Skip the callee-saved pop instructions.
1184   MachineBasicBlock::iterator LastCSPop = MBBI;
1185   while (MBBI != MBB.begin()) {
1186     MachineBasicBlock::iterator PI = prior(MBBI);
1187     unsigned Opc = PI->getOpcode();
1188
1189     if (Opc != X86::POP32r && Opc != X86::POP64r &&
1190         !PI->getDesc().isTerminator())
1191       break;
1192
1193     --MBBI;
1194   }
1195
1196   DL = MBBI->getDebugLoc();
1197
1198   // If there is an ADD32ri or SUB32ri of ESP immediately before this
1199   // instruction, merge the two instructions.
1200   if (NumBytes || MFI->hasVarSizedObjects())
1201     mergeSPUpdatesUp(MBB, MBBI, StackPtr, &NumBytes);
1202
1203   // If dynamic alloca is used, then reset esp to point to the last callee-saved
1204   // slot before popping them off! Same applies for the case, when stack was
1205   // realigned.
1206   if (needsStackRealignment(MF)) {
1207     // We cannot use LEA here, because stack pointer was realigned. We need to
1208     // deallocate local frame back.
1209     if (CSSize) {
1210       emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1211       MBBI = prior(LastCSPop);
1212     }
1213
1214     BuildMI(MBB, MBBI, DL,
1215             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1216             StackPtr).addReg(FramePtr);
1217   } else if (MFI->hasVarSizedObjects()) {
1218     if (CSSize) {
1219       unsigned Opc = Is64Bit ? X86::LEA64r : X86::LEA32r;
1220       MachineInstr *MI =
1221         addLeaRegOffset(BuildMI(MF, DL, TII.get(Opc), StackPtr),
1222                         FramePtr, false, -CSSize);
1223       MBB.insert(MBBI, MI);
1224     } else {
1225       BuildMI(MBB, MBBI, DL,
1226               TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr), StackPtr)
1227         .addReg(FramePtr);
1228     }
1229   } else if (NumBytes) {
1230     // Adjust stack pointer back: ESP += numbytes.
1231     emitSPUpdate(MBB, MBBI, StackPtr, NumBytes, Is64Bit, TII);
1232   }
1233
1234   // We're returning from function via eh_return.
1235   if (RetOpcode == X86::EH_RETURN || RetOpcode == X86::EH_RETURN64) {
1236     MBBI = prior(MBB.end());
1237     MachineOperand &DestAddr  = MBBI->getOperand(0);
1238     assert(DestAddr.isReg() && "Offset should be in register!");
1239     BuildMI(MBB, MBBI, DL,
1240             TII.get(Is64Bit ? X86::MOV64rr : X86::MOV32rr),
1241             StackPtr).addReg(DestAddr.getReg());
1242   } else if (RetOpcode == X86::TCRETURNri || RetOpcode == X86::TCRETURNdi ||
1243              RetOpcode == X86::TCRETURNmi ||
1244              RetOpcode == X86::TCRETURNri64 || RetOpcode == X86::TCRETURNdi64 ||
1245              RetOpcode == X86::TCRETURNmi64) {
1246     bool isMem = RetOpcode == X86::TCRETURNmi || RetOpcode == X86::TCRETURNmi64;
1247     // Tail call return: adjust the stack pointer and jump to callee.
1248     MBBI = prior(MBB.end());
1249     MachineOperand &JumpTarget = MBBI->getOperand(0);
1250     MachineOperand &StackAdjust = MBBI->getOperand(isMem ? 5 : 1);
1251     assert(StackAdjust.isImm() && "Expecting immediate value.");
1252
1253     // Adjust stack pointer.
1254     int StackAdj = StackAdjust.getImm();
1255     int MaxTCDelta = X86FI->getTCReturnAddrDelta();
1256     int Offset = 0;
1257     assert(MaxTCDelta <= 0 && "MaxTCDelta should never be positive");
1258
1259     // Incoporate the retaddr area.
1260     Offset = StackAdj-MaxTCDelta;
1261     assert(Offset >= 0 && "Offset should never be negative");
1262
1263     if (Offset) {
1264       // Check for possible merge with preceeding ADD instruction.
1265       Offset += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1266       emitSPUpdate(MBB, MBBI, StackPtr, Offset, Is64Bit, TII);
1267     }
1268
1269     // Jump to label or value in register.
1270     if (RetOpcode == X86::TCRETURNdi || RetOpcode == X86::TCRETURNdi64) {
1271       BuildMI(MBB, MBBI, DL, TII.get((RetOpcode == X86::TCRETURNdi)
1272                                      ? X86::TAILJMPd : X86::TAILJMPd64)).
1273         addGlobalAddress(JumpTarget.getGlobal(), JumpTarget.getOffset(),
1274                          JumpTarget.getTargetFlags());
1275     } else if (RetOpcode == X86::TCRETURNmi || RetOpcode == X86::TCRETURNmi64) {
1276       MachineInstrBuilder MIB =
1277         BuildMI(MBB, MBBI, DL, TII.get((RetOpcode == X86::TCRETURNmi)
1278                                        ? X86::TAILJMPm : X86::TAILJMPm64));
1279       for (unsigned i = 0; i != 5; ++i)
1280         MIB.addOperand(MBBI->getOperand(i));
1281     } else if (RetOpcode == X86::TCRETURNri64) {
1282       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr64), JumpTarget.getReg());
1283     } else {
1284       BuildMI(MBB, MBBI, DL, TII.get(X86::TAILJMPr), JumpTarget.getReg());
1285     }
1286
1287     MachineInstr *NewMI = prior(MBBI);
1288     for (unsigned i = 2, e = MBBI->getNumOperands(); i != e; ++i)
1289       NewMI->addOperand(MBBI->getOperand(i));
1290
1291     // Delete the pseudo instruction TCRETURN.
1292     MBB.erase(MBBI);
1293   } else if ((RetOpcode == X86::RET || RetOpcode == X86::RETI) &&
1294              (X86FI->getTCReturnAddrDelta() < 0)) {
1295     // Add the return addr area delta back since we are not tail calling.
1296     int delta = -1*X86FI->getTCReturnAddrDelta();
1297     MBBI = prior(MBB.end());
1298
1299     // Check for possible merge with preceeding ADD instruction.
1300     delta += mergeSPUpdates(MBB, MBBI, StackPtr, true);
1301     emitSPUpdate(MBB, MBBI, StackPtr, delta, Is64Bit, TII);
1302   }
1303 }
1304
1305 unsigned X86RegisterInfo::getRARegister() const {
1306   return Is64Bit ? X86::RIP     // Should have dwarf #16.
1307                  : X86::EIP;    // Should have dwarf #8.
1308 }
1309
1310 unsigned X86RegisterInfo::getFrameRegister(const MachineFunction &MF) const {
1311   return hasFP(MF) ? FramePtr : StackPtr;
1312 }
1313
1314 void
1315 X86RegisterInfo::getInitialFrameState(std::vector<MachineMove> &Moves) const {
1316   // Calculate amount of bytes used for return address storing
1317   int stackGrowth = (Is64Bit ? -8 : -4);
1318
1319   // Initial state of the frame pointer is esp+stackGrowth.
1320   MachineLocation Dst(MachineLocation::VirtualFP);
1321   MachineLocation Src(StackPtr, stackGrowth);
1322   Moves.push_back(MachineMove(0, Dst, Src));
1323
1324   // Add return address to move list
1325   MachineLocation CSDst(StackPtr, stackGrowth);
1326   MachineLocation CSSrc(getRARegister());
1327   Moves.push_back(MachineMove(0, CSDst, CSSrc));
1328 }
1329
1330 unsigned X86RegisterInfo::getEHExceptionRegister() const {
1331   llvm_unreachable("What is the exception register");
1332   return 0;
1333 }
1334
1335 unsigned X86RegisterInfo::getEHHandlerRegister() const {
1336   llvm_unreachable("What is the exception handler register");
1337   return 0;
1338 }
1339
1340 namespace llvm {
1341 unsigned getX86SubSuperRegister(unsigned Reg, EVT VT, bool High) {
1342   switch (VT.getSimpleVT().SimpleTy) {
1343   default: return Reg;
1344   case MVT::i8:
1345     if (High) {
1346       switch (Reg) {
1347       default: return 0;
1348       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1349         return X86::AH;
1350       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1351         return X86::DH;
1352       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1353         return X86::CH;
1354       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1355         return X86::BH;
1356       }
1357     } else {
1358       switch (Reg) {
1359       default: return 0;
1360       case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1361         return X86::AL;
1362       case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1363         return X86::DL;
1364       case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1365         return X86::CL;
1366       case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1367         return X86::BL;
1368       case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1369         return X86::SIL;
1370       case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1371         return X86::DIL;
1372       case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1373         return X86::BPL;
1374       case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1375         return X86::SPL;
1376       case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1377         return X86::R8B;
1378       case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1379         return X86::R9B;
1380       case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1381         return X86::R10B;
1382       case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1383         return X86::R11B;
1384       case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1385         return X86::R12B;
1386       case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1387         return X86::R13B;
1388       case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1389         return X86::R14B;
1390       case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1391         return X86::R15B;
1392       }
1393     }
1394   case MVT::i16:
1395     switch (Reg) {
1396     default: return Reg;
1397     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1398       return X86::AX;
1399     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1400       return X86::DX;
1401     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1402       return X86::CX;
1403     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1404       return X86::BX;
1405     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1406       return X86::SI;
1407     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1408       return X86::DI;
1409     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1410       return X86::BP;
1411     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1412       return X86::SP;
1413     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1414       return X86::R8W;
1415     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1416       return X86::R9W;
1417     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1418       return X86::R10W;
1419     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1420       return X86::R11W;
1421     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1422       return X86::R12W;
1423     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1424       return X86::R13W;
1425     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1426       return X86::R14W;
1427     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1428       return X86::R15W;
1429     }
1430   case MVT::i32:
1431     switch (Reg) {
1432     default: return Reg;
1433     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1434       return X86::EAX;
1435     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1436       return X86::EDX;
1437     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1438       return X86::ECX;
1439     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1440       return X86::EBX;
1441     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1442       return X86::ESI;
1443     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1444       return X86::EDI;
1445     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1446       return X86::EBP;
1447     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1448       return X86::ESP;
1449     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1450       return X86::R8D;
1451     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1452       return X86::R9D;
1453     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1454       return X86::R10D;
1455     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1456       return X86::R11D;
1457     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1458       return X86::R12D;
1459     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1460       return X86::R13D;
1461     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1462       return X86::R14D;
1463     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1464       return X86::R15D;
1465     }
1466   case MVT::i64:
1467     switch (Reg) {
1468     default: return Reg;
1469     case X86::AH: case X86::AL: case X86::AX: case X86::EAX: case X86::RAX:
1470       return X86::RAX;
1471     case X86::DH: case X86::DL: case X86::DX: case X86::EDX: case X86::RDX:
1472       return X86::RDX;
1473     case X86::CH: case X86::CL: case X86::CX: case X86::ECX: case X86::RCX:
1474       return X86::RCX;
1475     case X86::BH: case X86::BL: case X86::BX: case X86::EBX: case X86::RBX:
1476       return X86::RBX;
1477     case X86::SIL: case X86::SI: case X86::ESI: case X86::RSI:
1478       return X86::RSI;
1479     case X86::DIL: case X86::DI: case X86::EDI: case X86::RDI:
1480       return X86::RDI;
1481     case X86::BPL: case X86::BP: case X86::EBP: case X86::RBP:
1482       return X86::RBP;
1483     case X86::SPL: case X86::SP: case X86::ESP: case X86::RSP:
1484       return X86::RSP;
1485     case X86::R8B: case X86::R8W: case X86::R8D: case X86::R8:
1486       return X86::R8;
1487     case X86::R9B: case X86::R9W: case X86::R9D: case X86::R9:
1488       return X86::R9;
1489     case X86::R10B: case X86::R10W: case X86::R10D: case X86::R10:
1490       return X86::R10;
1491     case X86::R11B: case X86::R11W: case X86::R11D: case X86::R11:
1492       return X86::R11;
1493     case X86::R12B: case X86::R12W: case X86::R12D: case X86::R12:
1494       return X86::R12;
1495     case X86::R13B: case X86::R13W: case X86::R13D: case X86::R13:
1496       return X86::R13;
1497     case X86::R14B: case X86::R14W: case X86::R14D: case X86::R14:
1498       return X86::R14;
1499     case X86::R15B: case X86::R15W: case X86::R15D: case X86::R15:
1500       return X86::R15;
1501     }
1502   }
1503
1504   return Reg;
1505 }
1506 }
1507
1508 #include "X86GenRegisterInfo.inc"
1509
1510 namespace {
1511   struct MSAH : public MachineFunctionPass {
1512     static char ID;
1513     MSAH() : MachineFunctionPass(&ID) {}
1514
1515     virtual bool runOnMachineFunction(MachineFunction &MF) {
1516       const X86TargetMachine *TM =
1517         static_cast<const X86TargetMachine *>(&MF.getTarget());
1518       const X86RegisterInfo *X86RI = TM->getRegisterInfo();
1519       MachineRegisterInfo &RI = MF.getRegInfo();
1520       X86MachineFunctionInfo *FuncInfo = MF.getInfo<X86MachineFunctionInfo>();
1521       unsigned StackAlignment = X86RI->getStackAlignment();
1522
1523       // Be over-conservative: scan over all vreg defs and find whether vector
1524       // registers are used. If yes, there is a possibility that vector register
1525       // will be spilled and thus require dynamic stack realignment.
1526       for (unsigned RegNum = TargetRegisterInfo::FirstVirtualRegister;
1527            RegNum < RI.getLastVirtReg(); ++RegNum)
1528         if (RI.getRegClass(RegNum)->getAlignment() > StackAlignment) {
1529           FuncInfo->setReserveFP(true);
1530           return true;
1531         }
1532
1533       // Nothing to do
1534       return false;
1535     }
1536
1537     virtual const char *getPassName() const {
1538       return "X86 Maximal Stack Alignment Check";
1539     }
1540
1541     virtual void getAnalysisUsage(AnalysisUsage &AU) const {
1542       AU.setPreservesCFG();
1543       MachineFunctionPass::getAnalysisUsage(AU);
1544     }
1545   };
1546
1547   char MSAH::ID = 0;
1548 }
1549
1550 FunctionPass*
1551 llvm::createX86MaxStackAlignmentHeuristicPass() { return new MSAH(); }