src/i965_drv_video.h

   1 /*
   2  * Copyright ?2009 Intel Corporation
   3  *
   4  * Permission is hereby granted, free of charge, to any person obtaining a
   5  * copy of this software and associated documentation files (the
   6  * "Software"), to deal in the Software without restriction, including
   7  * without limitation the rights to use, copy, modify, merge, publish,
   8  * distribute, sub license, and/or sell copies of the Software, and to
   9  * permit persons to whom the Software is furnished to do so, subject to
  10  * the following conditions:
  11  *
  12  * The above copyright notice and this permission notice (including the
  13  * next paragraph) shall be included in all copies or substantial portions
  14  * of the Software.
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS
  17  * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  18  * MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT.
  19  * IN NO EVENT SHALL PRECISION INSIGHT AND/OR ITS SUPPLIERS BE LIABLE FOR
  20  * ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT,
  21  * TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE
  22  * SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * Authors:
  25  *    Xiang Haihao <haihao.xiang@intel.com>
  26  *    Zou Nan hai <nanhai.zou@intel.com>
  27  *
  28  */
  29
  30 #ifndef _I965_DRV_VIDEO_H_
  31 #define _I965_DRV_VIDEO_H_
  32
  33 #include <va/va.h>
  34 #include <va/va_enc_h264.h>
  35 #include <va/va_enc_mpeg2.h>
  36 #include <va/va_enc_hevc.h>
  37 #include <va/va_enc_jpeg.h>
  38 #include <va/va_enc_vp8.h>
  39 #include <va/va_vpp.h>
  40 #include <va/va_backend.h>
  41 #include <va/va_backend_vpp.h>
  42
  43 #include "i965_mutext.h"
  44 #include "object_heap.h"
  45 #include "intel_driver.h"
  46 #include "i965_fourcc.h"
  47
  48 #define I965_MAX_PROFILES                       20
  49 #define I965_MAX_ENTRYPOINTS                    5
  50 #define I965_MAX_CONFIG_ATTRIBUTES              32
  51 #define I965_MAX_IMAGE_FORMATS                  10
  52 #define I965_MAX_SUBPIC_FORMATS                 6
  53 #define I965_MAX_SUBPIC_SUM                     4
  54 #define I965_MAX_SURFACE_ATTRIBUTES             16
  55
  56 #define INTEL_STR_DRIVER_VENDOR                 "Intel"
  57 #define INTEL_STR_DRIVER_NAME                   "i965"
  58
  59 #define I965_SURFACE_TYPE_IMAGE                 0
  60 #define I965_SURFACE_TYPE_SURFACE               1
  61
  62 #define I965_SURFACE_FLAG_FRAME                 0x00000000
  63 #define I965_SURFACE_FLAG_TOP_FIELD_FIRST       0x00000001
  64 #define I965_SURFACE_FLAG_BOTTOME_FIELD_FIRST   0x00000002
  65
  66 #define DEFAULT_BRIGHTNESS      0
  67 #define DEFAULT_CONTRAST        50
  68 #define DEFAULT_HUE             0
  69 #define DEFAULT_SATURATION      50
  70
  71 #define ENCODER_QUALITY_RANGE     2
  72 #define ENCODER_DEFAULT_QUALITY   1
  73 #define ENCODER_HIGH_QUALITY      ENCODER_DEFAULT_QUALITY
  74 #define ENCODER_LOW_QUALITY       2
  75
  76 #define I965_MAX_NUM_ROI_REGIONS                     8
  77
  78 #define ENCODER_LP_QUALITY_RANGE  8
  79
  80 #define HAS_MPEG2_DECODING(ctx)  ((ctx)->codec_info->has_mpeg2_decoding && \
  81                                   (ctx)->intel.has_bsd)
  82
  83 #define HAS_MPEG2_ENCODING(ctx)  ((ctx)->codec_info->has_mpeg2_encoding && \
  84                                   (ctx)->intel.has_bsd)
  85
  86 #define HAS_H264_DECODING(ctx)  ((ctx)->codec_info->has_h264_decoding && \
  87                                  (ctx)->intel.has_bsd)
  88
  89 #define HAS_H264_ENCODING(ctx)  ((ctx)->codec_info->has_h264_encoding && \
  90                                  (ctx)->intel.has_bsd)
  91
  92 #define HAS_LP_H264_ENCODING(ctx)  ((ctx)->codec_info->has_lp_h264_encoding && \
  93                                     (ctx)->intel.has_bsd)
  94
  95 #define HAS_VC1_DECODING(ctx)   ((ctx)->codec_info->has_vc1_decoding && \
  96                                  (ctx)->intel.has_bsd)
  97
  98 #define HAS_JPEG_DECODING(ctx)  ((ctx)->codec_info->has_jpeg_decoding && \
  99                                  (ctx)->intel.has_bsd)
 100
 101 #define HAS_JPEG_ENCODING(ctx)  ((ctx)->codec_info->has_jpeg_encoding && \
 102                                  (ctx)->intel.has_bsd)
 103
 104 #define HAS_VPP(ctx)    ((ctx)->codec_info->has_vpp)
 105
 106 #define HAS_ACCELERATED_GETIMAGE(ctx)   ((ctx)->codec_info->has_accelerated_getimage)
 107
 108 #define HAS_ACCELERATED_PUTIMAGE(ctx)   ((ctx)->codec_info->has_accelerated_putimage)
 109
 110 #define HAS_TILED_SURFACE(ctx) ((ctx)->codec_info->has_tiled_surface)
 111
 112 #define HAS_VP8_DECODING(ctx)   ((ctx)->codec_info->has_vp8_decoding && \
 113                                  (ctx)->intel.has_bsd)
 114
 115 #define HAS_VP8_ENCODING(ctx)   ((ctx)->codec_info->has_vp8_encoding && \
 116                                  (ctx)->intel.has_bsd)
 117
 118 #define HAS_H264_MVC_DECODING(ctx) \
 119     (HAS_H264_DECODING(ctx) && (ctx)->codec_info->h264_mvc_dec_profiles)
 120
 121 #define HAS_H264_MVC_DECODING_PROFILE(ctx, profile)                     \
 122     (HAS_H264_MVC_DECODING(ctx) &&                                      \
 123      ((ctx)->codec_info->h264_mvc_dec_profiles & (1U << profile)))
 124
 125 #define HAS_H264_MVC_ENCODING(ctx)  ((ctx)->codec_info->has_h264_mvc_encoding && \
 126                                      (ctx)->intel.has_bsd)
 127
 128 #define HAS_HEVC_DECODING(ctx)          ((ctx)->codec_info->has_hevc_decoding && \
 129                                          (ctx)->intel.has_bsd)
 130
 131 #define HAS_HEVC_ENCODING(ctx)          ((ctx)->codec_info->has_hevc_encoding && \
 132                                          (ctx)->intel.has_bsd)
 133
 134 #define HAS_VP9_DECODING(ctx)          ((ctx)->codec_info->has_vp9_decoding && \
 135                                          (ctx)->intel.has_bsd)
 136
 137 #define HAS_VP9_DECODING_PROFILE(ctx, profile)                     \
 138     (HAS_VP9_DECODING(ctx) &&                                      \
 139      ((ctx)->codec_info->vp9_dec_profiles & (1U << (profile - VAProfileVP9Profile0))))
 140
 141 #define HAS_HEVC10_DECODING(ctx)        ((ctx)->codec_info->has_hevc10_decoding && \
 142                                          (ctx)->intel.has_bsd)
 143 #define HAS_HEVC10_ENCODING(ctx)        ((ctx)->codec_info->has_hevc10_encoding && \
 144                                          (ctx)->intel.has_bsd)
 145
 146 #define HAS_VPP_P010(ctx)        ((ctx)->codec_info->has_vpp_p010 && \
 147                                          (ctx)->intel.has_bsd)
 148
 149 #define HAS_VP9_ENCODING(ctx)          ((ctx)->codec_info->has_vp9_encoding && \
 150                                          (ctx)->intel.has_bsd)
 151
 152 struct i965_surface
 153 {
 154     struct object_base *base;
 155     int type;
 156     int flags;
 157 };
 158
 159 struct i965_kernel
 160 {
 161     char *name;
 162     int interface;
 163     const uint32_t (*bin)[4];
 164     int size;
 165     dri_bo *bo;
 166     unsigned int kernel_offset;
 167 };
 168
 169 struct buffer_store
 170 {
 171     unsigned char *buffer;
 172     dri_bo *bo;
 173     int ref_count;
 174     int num_elements;
 175 };
 176
 177 struct object_config
 178 {
 179     struct object_base base;
 180     VAProfile profile;
 181     VAEntrypoint entrypoint;
 182     VAConfigAttrib attrib_list[I965_MAX_CONFIG_ATTRIBUTES];
 183     int num_attribs;
 184
 185     VAGenericID wrapper_config;
 186 };
 187
 188 #define NUM_SLICES     10
 189
 190 struct codec_state_base {
 191     uint32_t chroma_formats;
 192 };
 193
 194 struct decode_state
 195 {
 196     struct codec_state_base base;
 197     struct buffer_store *pic_param;
 198     struct buffer_store **slice_params;
 199     struct buffer_store *iq_matrix;
 200     struct buffer_store *bit_plane;
 201     struct buffer_store *huffman_table;
 202     struct buffer_store **slice_datas;
 203     struct buffer_store *probability_data;
 204     VASurfaceID current_render_target;
 205     int max_slice_params;
 206     int max_slice_datas;
 207     int num_slice_params;
 208     int num_slice_datas;
 209
 210     struct object_surface *render_object;
 211     struct object_surface *reference_objects[16]; /* Up to 2 reference surfaces are valid for MPEG-2,*/
 212 };
 213
 214 #define SLICE_PACKED_DATA_INDEX_TYPE    0x80000000
 215 #define SLICE_PACKED_DATA_INDEX_MASK    0x00FFFFFF
 216
 217 struct encode_state
 218 {
 219     struct codec_state_base base;
 220     struct buffer_store *iq_matrix;
 221     struct buffer_store *q_matrix;
 222     struct buffer_store *huffman_table;
 223
 224     /* for ext */
 225     struct buffer_store *seq_param_ext;
 226     struct buffer_store *pic_param_ext;
 227     struct buffer_store *packed_header_param[5];
 228     struct buffer_store *packed_header_data[5];
 229     struct buffer_store **slice_params_ext;
 230     struct buffer_store *encmb_map;
 231     int max_slice_params_ext;
 232     int num_slice_params_ext;
 233
 234     /* Check the user-configurable packed_header attribute.
 235      * Currently it is mainly used to check whether the packed slice_header data
 236      * is provided by user or the driver.
 237      * TBD: It will check for the packed SPS/PPS/MISC/RAWDATA and so on.
 238      */
 239     unsigned int packed_header_flag;
 240     /* For the packed data that needs to be inserted into video clip */
 241     /* currently it is mainly to track packed raw data and packed slice_header data. */
 242     struct buffer_store **packed_header_params_ext;
 243     int max_packed_header_params_ext;
 244     int num_packed_header_params_ext;
 245     struct buffer_store **packed_header_data_ext;
 246     int max_packed_header_data_ext;
 247     int num_packed_header_data_ext;
 248
 249     /* the index of current vps and sps ,special for HEVC*/
 250     int vps_sps_seq_index;
 251     /* the index of current slice */
 252     int slice_index;
 253     /* the array is determined by max_slice_params_ext */
 254     int max_slice_num;
 255     /* This is to store the first index of packed data for one slice */
 256     int *slice_rawdata_index;
 257     /* This is to store the number of packed data for one slice.
 258      * Both packed rawdata and slice_header data are tracked by this
 259      * this variable. That is to say: When one packed slice_header is parsed,
 260      * this variable will also be increased.
 261      */
 262     int *slice_rawdata_count;
 263
 264     /* This is to store the index of packed slice header for one slice */
 265     int *slice_header_index;
 266
 267     int last_packed_header_type;
 268
 269     struct buffer_store *misc_param[16][8];
 270
 271     VASurfaceID current_render_target;
 272     struct object_surface *input_yuv_object;
 273     struct object_surface *reconstructed_object;
 274     struct object_buffer *coded_buf_object;
 275     struct object_surface *reference_objects[16]; /* Up to 2 reference surfaces are valid for MPEG-2,*/
 276 };
 277
 278 struct proc_state
 279 {
 280     struct codec_state_base base;
 281     struct buffer_store *pipeline_param;
 282
 283     VASurfaceID current_render_target;
 284 };
 285
 286 #define CODEC_DEC       0
 287 #define CODEC_ENC       1
 288 #define CODEC_PROC      2
 289
 290 union codec_state
 291 {
 292     struct codec_state_base base;
 293     struct decode_state decode;
 294     struct encode_state encode;
 295     struct proc_state proc;
 296 };
 297
 298 struct hw_context
 299 {
 300     VAStatus (*run)(VADriverContextP ctx,
 301                     VAProfile profile,
 302                     union codec_state *codec_state,
 303                     struct hw_context *hw_context);
 304     void (*destroy)(void *);
 305     VAStatus (*get_status)(VADriverContextP ctx,
 306                            struct hw_context *hw_context,
 307                            void *buffer);
 308     struct intel_batchbuffer *batch;
 309 };
 310
 311 struct object_context
 312 {
 313     struct object_base base;
 314     VAContextID context_id;
 315     struct object_config *obj_config;
 316     VASurfaceID *render_targets;                //input->encode, output->decode
 317     int num_render_targets;
 318     int picture_width;
 319     int picture_height;
 320     int flags;
 321     int codec_type;
 322     union codec_state codec_state;
 323     struct hw_context *hw_context;
 324
 325     VAGenericID       wrapper_context;
 326 };
 327
 328 #define SURFACE_REFERENCED      (1 << 0)
 329 #define SURFACE_DERIVED         (1 << 2)
 330 #define SURFACE_ALL_MASK        ((SURFACE_REFERENCED) | \
 331                                  (SURFACE_DERIVED))
 332
 333 struct object_surface
 334 {
 335     struct object_base base;
 336     VASurfaceStatus status;
 337     VASubpictureID subpic[I965_MAX_SUBPIC_SUM];
 338     struct object_subpic *obj_subpic[I965_MAX_SUBPIC_SUM];
 339     unsigned int subpic_render_idx;
 340
 341     int width;          /* the pitch of plane 0 in bytes in horizontal direction */
 342     int height;         /* the pitch of plane 0 in bytes in vertical direction */
 343     int size;
 344     int orig_width;     /* the width of plane 0 in pixels */
 345     int orig_height;    /* the height of plane 0 in pixels */
 346     int flags;
 347     unsigned int fourcc;
 348     dri_bo *bo;
 349     unsigned int expected_format;
 350     VAImageID locked_image_id;
 351     VAImageID derived_image_id;
 352     void (*free_private_data)(void **data);
 353     void *private_data;
 354     unsigned int subsampling;
 355     int x_cb_offset;
 356     int y_cb_offset;
 357     int x_cr_offset;
 358     int y_cr_offset;
 359     int cb_cr_width;
 360     int cb_cr_height;
 361     int cb_cr_pitch;
 362     /* user specified attributes see: VASurfaceAttribExternalBuffers/VA_SURFACE_ATTRIB_MEM_TYPE_VA */
 363     uint32_t user_disable_tiling : 1;
 364     uint32_t user_h_stride_set   : 1;
 365     uint32_t user_v_stride_set   : 1;
 366     /* we need clear right and bottom border for NV12.
 367      * to avoid encode run to run issue*/
 368     uint32_t border_cleared      : 1;
 369
 370     VAGenericID wrapper_surface;
 371
 372     int exported_primefd;
 373 };
 374
 375 struct object_buffer
 376 {
 377     struct object_base base;
 378     struct buffer_store *buffer_store;
 379     int max_num_elements;
 380     int num_elements;
 381     int size_element;
 382     VABufferType type;
 383
 384     /* Export state */
 385     unsigned int export_refcount;
 386     VABufferInfo export_state;
 387
 388     VAGenericID wrapper_buffer;
 389     VAContextID context_id;
 390 };
 391
 392 struct object_image
 393 {
 394     struct object_base base;
 395     VAImage image;
 396     dri_bo *bo;
 397     unsigned int *palette;
 398     VASurfaceID derived_surface;
 399 };
 400
 401 struct object_subpic
 402 {
 403     struct object_base base;
 404     VAImageID image;
 405     struct object_image *obj_image;
 406     VARectangle src_rect;
 407     VARectangle dst_rect;
 408     unsigned int format;
 409     int width;
 410     int height;
 411     int pitch;
 412     float global_alpha;
 413     dri_bo *bo;
 414     unsigned int flags;
 415 };
 416
 417 #define I965_RING_NULL  0
 418 #define I965_RING_BSD   1
 419 #define I965_RING_BLT   2
 420 #define I965_RING_VEBOX 3
 421
 422 struct i965_filter
 423 {
 424     VAProcFilterType type;
 425     int ring;
 426 };
 427
 428 struct i965_driver_data;
 429
 430 struct hw_codec_info
 431 {
 432     struct hw_context *(*dec_hw_context_init)(VADriverContextP, struct object_config *);
 433     struct hw_context *(*enc_hw_context_init)(VADriverContextP, struct object_config *);
 434     struct hw_context *(*proc_hw_context_init)(VADriverContextP, struct object_config *);
 435     bool (*render_init)(VADriverContextP);
 436     void (*post_processing_context_init)(VADriverContextP, void *, struct intel_batchbuffer *);
 437     void (*preinit_hw_codec)(VADriverContextP, struct hw_codec_info *);
 438
 439     /**
 440      * Allows HW info to support per-codec max resolution.  If this functor is
 441      * not initialized, then @max_width and @max_height will be used as the
 442      * default maximum resolution for all codecs on this HW info.
 443      */
 444     void (*max_resolution)(struct i965_driver_data *, struct object_config *, int *, int *);
 445
 446     int max_width;
 447     int max_height;
 448     int min_linear_wpitch;
 449     int min_linear_hpitch;
 450
 451     unsigned int h264_mvc_dec_profiles;
 452     unsigned int vp9_dec_profiles;
 453
 454     unsigned int h264_dec_chroma_formats;
 455     unsigned int jpeg_dec_chroma_formats;
 456     unsigned int jpeg_enc_chroma_formats;
 457     unsigned int hevc_dec_chroma_formats;
 458     unsigned int vp9_dec_chroma_formats;
 459
 460     unsigned int has_mpeg2_decoding:1;
 461     unsigned int has_mpeg2_encoding:1;
 462     unsigned int has_h264_decoding:1;
 463     unsigned int has_h264_encoding:1;
 464     unsigned int has_vc1_decoding:1;
 465     unsigned int has_vc1_encoding:1;
 466     unsigned int has_jpeg_decoding:1;
 467     unsigned int has_jpeg_encoding:1;
 468     unsigned int has_vpp:1;
 469     unsigned int has_accelerated_getimage:1;
 470     unsigned int has_accelerated_putimage:1;
 471     unsigned int has_tiled_surface:1;
 472     unsigned int has_di_motion_adptive:1;
 473     unsigned int has_di_motion_compensated:1;
 474     unsigned int has_vp8_decoding:1;
 475     unsigned int has_vp8_encoding:1;
 476     unsigned int has_h264_mvc_encoding:1;
 477     unsigned int has_hevc_decoding:1;
 478     unsigned int has_hevc_encoding:1;
 479     unsigned int has_hevc10_encoding:1;
 480     unsigned int has_hevc10_decoding:1;
 481     unsigned int has_vp9_decoding:1;
 482     unsigned int has_vpp_p010:1;
 483     unsigned int has_lp_h264_encoding:1;
 484     unsigned int has_vp9_encoding:1;
 485
 486     unsigned int lp_h264_brc_mode;
 487
 488     unsigned int num_filters;
 489     struct i965_filter filters[VAProcFilterCount];
 490 };
 491
 492
 493 #include "i965_render.h"
 494
 495 struct i965_driver_data
 496 {
 497     struct intel_driver_data intel;
 498     struct object_heap config_heap;
 499     struct object_heap context_heap;
 500     struct object_heap surface_heap;
 501     struct object_heap buffer_heap;
 502     struct object_heap image_heap;
 503     struct object_heap subpic_heap;
 504     struct hw_codec_info *codec_info;
 505
 506     _I965Mutex render_mutex;
 507     _I965Mutex pp_mutex;
 508     struct intel_batchbuffer *batch;
 509     struct intel_batchbuffer *pp_batch;
 510     struct i965_render_state render_state;
 511     void *pp_context;
 512     char va_vendor[256];
 513
 514     VADisplayAttribute *display_attributes;
 515     unsigned int num_display_attributes;
 516     VADisplayAttribute *rotation_attrib;
 517     VADisplayAttribute *brightness_attrib;
 518     VADisplayAttribute *contrast_attrib;
 519     VADisplayAttribute *hue_attrib;
 520     VADisplayAttribute *saturation_attrib;
 521     VAContextID current_context_id;
 522
 523     /* VA/DRI (X11) specific data */
 524     struct va_dri_output *dri_output;
 525
 526     /* VA/Wayland specific data */
 527     struct va_wl_output *wl_output;
 528
 529     VADriverContextP wrapper_pdrvctx;
 530 };
 531
 532 #define NEW_CONFIG_ID() object_heap_allocate(&i965->config_heap);
 533 #define NEW_CONTEXT_ID() object_heap_allocate(&i965->context_heap);
 534 #define NEW_SURFACE_ID() object_heap_allocate(&i965->surface_heap);
 535 #define NEW_BUFFER_ID() object_heap_allocate(&i965->buffer_heap);
 536 #define NEW_IMAGE_ID() object_heap_allocate(&i965->image_heap);
 537 #define NEW_SUBPIC_ID() object_heap_allocate(&i965->subpic_heap);
 538
 539 #define CONFIG(id) ((struct object_config *)object_heap_lookup(&i965->config_heap, id))
 540 #define CONTEXT(id) ((struct object_context *)object_heap_lookup(&i965->context_heap, id))
 541 #define SURFACE(id) ((struct object_surface *)object_heap_lookup(&i965->surface_heap, id))
 542 #define BUFFER(id) ((struct object_buffer *)object_heap_lookup(&i965->buffer_heap, id))
 543 #define IMAGE(id) ((struct object_image *)object_heap_lookup(&i965->image_heap, id))
 544 #define SUBPIC(id) ((struct object_subpic *)object_heap_lookup(&i965->subpic_heap, id))
 545
 546 #define FOURCC_IA44 0x34344149
 547 #define FOURCC_AI44 0x34344941
 548
 549 #define STRIDE(w)               (((w) + 0xf) & ~0xf)
 550 #define SIZE_YUV420(w, h)       (h * (STRIDE(w) + STRIDE(w >> 1)))
 551
 552 static INLINE struct i965_driver_data *
 553 i965_driver_data(VADriverContextP ctx)
 554 {
 555     return (struct i965_driver_data *)(ctx->pDriverData);
 556 }
 557
 558 VAStatus
 559 i965_check_alloc_surface_bo(VADriverContextP ctx,
 560                             struct object_surface *obj_surface,
 561                             int tiled,
 562                             unsigned int fourcc,
 563                             unsigned int subsampling);
 564
 565 int
 566 va_enc_packed_type_to_idx(int packed_type);
 567
 568 /* reserve 2 byte for internal using */
 569 #define CODEC_H264      0
 570 #define CODEC_MPEG2     1
 571 #define CODEC_H264_MVC  2
 572 #define CODEC_JPEG      3
 573 #define CODEC_VP8       4
 574 #define CODEC_HEVC      5
 575 #define CODEC_VP9       6
 576
 577 #define H264_DELIMITER0 0x00
 578 #define H264_DELIMITER1 0x00
 579 #define H264_DELIMITER2 0x00
 580 #define H264_DELIMITER3 0x00
 581 #define H264_DELIMITER4 0x00
 582
 583 #define MPEG2_DELIMITER0        0x00
 584 #define MPEG2_DELIMITER1        0x00
 585 #define MPEG2_DELIMITER2        0x00
 586 #define MPEG2_DELIMITER3        0x00
 587 #define MPEG2_DELIMITER4        0xb0
 588
 589 #define HEVC_DELIMITER0 0x00
 590 #define HEVC_DELIMITER1 0x00
 591 #define HEVC_DELIMITER2 0x00
 592 #define HEVC_DELIMITER3 0x00
 593 #define HEVC_DELIMITER4 0x00
 594
 595 struct i965_coded_buffer_segment
 596 {
 597     union {
 598         VACodedBufferSegment base;
 599         unsigned char pad0[64];                 /* change the size if sizeof(VACodedBufferSegment) > 64 */
 600     };
 601
 602     unsigned int mapped;
 603     unsigned int codec;
 604     unsigned int status_support;
 605     unsigned int pad1;
 606
 607     unsigned int codec_private_data[512];       /* Store codec private data, must be 16-bytes aligned */
 608 };
 609
 610 #define I965_CODEDBUFFER_HEADER_SIZE   ALIGN(sizeof(struct i965_coded_buffer_segment), 0x1000)
 611
 612 extern VAStatus i965_MapBuffer(VADriverContextP ctx,
 613                 VABufferID buf_id,       /* in */
 614                 void **pbuf);            /* out */
 615
 616 extern VAStatus i965_UnmapBuffer(VADriverContextP ctx, VABufferID buf_id);
 617
 618 extern VAStatus i965_DestroySurfaces(VADriverContextP ctx,
 619                      VASurfaceID *surface_list,
 620                      int num_surfaces);
 621
 622 extern VAStatus i965_CreateSurfaces(VADriverContextP ctx,
 623                     int width,
 624                     int height,
 625                     int format,
 626                     int num_surfaces,
 627                     VASurfaceID *surfaces);
 628 extern VAStatus i965_SyncSurface(VADriverContextP ctx,
 629                     VASurfaceID render_target);
 630
 631 #define I965_SURFACE_MEM_NATIVE             0
 632 #define I965_SURFACE_MEM_GEM_FLINK          1
 633 #define I965_SURFACE_MEM_DRM_PRIME          2
 634
 635 void
 636 i965_destroy_surface_storage(struct object_surface *obj_surface);
 637
 638 #endif /* _I965_DRV_VIDEO_H_ */