target/m68k/cpu.h

   1 /*
   2  * m68k virtual CPU header
   3  *
   4  *  Copyright (c) 2005-2007 CodeSourcery
   5  *  Written by Paul Brook
   6  *
   7  * This library is free software; you can redistribute it and/or
   8  * modify it under the terms of the GNU Lesser General Public
   9  * License as published by the Free Software Foundation; either
  10  * version 2 of the License, or (at your option) any later version.
  11  *
  12  * This library is distributed in the hope that it will be useful,
  13  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  14  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the GNU
  15  * General Public License for more details.
  16  *
  17  * You should have received a copy of the GNU Lesser General Public
  18  * License along with this library; if not, see <http://www.gnu.org/licenses/>.
  19  */
  20
  21 #ifndef M68K_CPU_H
  22 #define M68K_CPU_H
  23
  24 #define TARGET_LONG_BITS 32
  25
  26 #define CPUArchState struct CPUM68KState
  27
  28 #include "qemu-common.h"
  29 #include "exec/cpu-defs.h"
  30 #include "cpu-qom.h"
  31 #include "fpu/softfloat.h"
  32
  33 #define OS_BYTE     0
  34 #define OS_WORD     1
  35 #define OS_LONG     2
  36 #define OS_SINGLE   3
  37 #define OS_DOUBLE   4
  38 #define OS_EXTENDED 5
  39 #define OS_PACKED   6
  40
  41 #define MAX_QREGS 32
  42
  43 #define EXCP_ACCESS         2   /* Access (MMU) error.  */
  44 #define EXCP_ADDRESS        3   /* Address error.  */
  45 #define EXCP_ILLEGAL        4   /* Illegal instruction.  */
  46 #define EXCP_DIV0           5   /* Divide by zero */
  47 #define EXCP_PRIVILEGE      8   /* Privilege violation.  */
  48 #define EXCP_TRACE          9
  49 #define EXCP_LINEA          10  /* Unimplemented line-A (MAC) opcode.  */
  50 #define EXCP_LINEF          11  /* Unimplemented line-F (FPU) opcode.  */
  51 #define EXCP_DEBUGNBP       12  /* Non-breakpoint debug interrupt.  */
  52 #define EXCP_DEBEGBP        13  /* Breakpoint debug interrupt.  */
  53 #define EXCP_FORMAT         14  /* RTE format error.  */
  54 #define EXCP_UNINITIALIZED  15
  55 #define EXCP_TRAP0          32   /* User trap #0.  */
  56 #define EXCP_TRAP15         47   /* User trap #15.  */
  57 #define EXCP_UNSUPPORTED    61
  58 #define EXCP_ICE            13
  59
  60 #define EXCP_RTE            0x100
  61 #define EXCP_HALT_INSN      0x101
  62
  63 #define NB_MMU_MODES 2
  64 #define TARGET_INSN_START_EXTRA_WORDS 1
  65
  66 typedef struct CPUM68KState {
  67     uint32_t dregs[8];
  68     uint32_t aregs[8];
  69     uint32_t pc;
  70     uint32_t sr;
  71
  72     /* SSP and USP.  The current_sp is stored in aregs[7], the other here.  */
  73     int current_sp;
  74     uint32_t sp[2];
  75
  76     /* Condition flags.  */
  77     uint32_t cc_op;
  78     uint32_t cc_x; /* always 0/1 */
  79     uint32_t cc_n; /* in bit 31 (i.e. negative) */
  80     uint32_t cc_v; /* in bit 31, unused, or computed from cc_n and cc_v */
  81     uint32_t cc_c; /* either 0/1, unused, or computed from cc_n and cc_v */
  82     uint32_t cc_z; /* == 0 or unused */
  83
  84     float64 fregs[8];
  85     float64 fp_result;
  86     uint32_t fpcr;
  87     uint32_t fpsr;
  88     float_status fp_status;
  89
  90     uint64_t mactmp;
  91     /* EMAC Hardware deals with 48-bit values composed of one 32-bit and
  92        two 8-bit parts.  We store a single 64-bit value and
  93        rearrange/extend this when changing modes.  */
  94     uint64_t macc[4];
  95     uint32_t macsr;
  96     uint32_t mac_mask;
  97
  98     /* MMU status.  */
  99     struct {
 100         uint32_t ar;
 101     } mmu;
 102
 103     /* Control registers.  */
 104     uint32_t vbr;
 105     uint32_t mbar;
 106     uint32_t rambar0;
 107     uint32_t cacr;
 108
 109     int pending_vector;
 110     int pending_level;
 111
 112     uint32_t qregs[MAX_QREGS];
 113
 114     /* Fields up to this point are cleared by a CPU reset */
 115     struct {} end_reset_fields;
 116
 117     CPU_COMMON
 118
 119     /* Fields from here on are preserved across CPU reset. */
 120     uint32_t features;
 121 } CPUM68KState;
 122
 123 /**
 124  * M68kCPU:
 125  * @env: #CPUM68KState
 126  *
 127  * A Motorola 68k CPU.
 128  */
 129 struct M68kCPU {
 130     /*< private >*/
 131     CPUState parent_obj;
 132     /*< public >*/
 133
 134     CPUM68KState env;
 135 };
 136
 137 static inline M68kCPU *m68k_env_get_cpu(CPUM68KState *env)
 138 {
 139     return container_of(env, M68kCPU, env);
 140 }
 141
 142 #define ENV_GET_CPU(e) CPU(m68k_env_get_cpu(e))
 143
 144 #define ENV_OFFSET offsetof(M68kCPU, env)
 145
 146 void m68k_cpu_do_interrupt(CPUState *cpu);
 147 bool m68k_cpu_exec_interrupt(CPUState *cpu, int int_req);
 148 void m68k_cpu_dump_state(CPUState *cpu, FILE *f, fprintf_function cpu_fprintf,
 149                          int flags);
 150 hwaddr m68k_cpu_get_phys_page_debug(CPUState *cpu, vaddr addr);
 151 int m68k_cpu_gdb_read_register(CPUState *cpu, uint8_t *buf, int reg);
 152 int m68k_cpu_gdb_write_register(CPUState *cpu, uint8_t *buf, int reg);
 153
 154 void m68k_tcg_init(void);
 155 void m68k_cpu_init_gdb(M68kCPU *cpu);
 156 M68kCPU *cpu_m68k_init(const char *cpu_model);
 157 /* you can call this signal handler from your SIGBUS and SIGSEGV
 158    signal handlers to inform the virtual CPU of exceptions. non zero
 159    is returned if the signal was handled by the virtual CPU.  */
 160 int cpu_m68k_signal_handler(int host_signum, void *pinfo,
 161                            void *puc);
 162 uint32_t cpu_m68k_get_ccr(CPUM68KState *env);
 163 void cpu_m68k_set_ccr(CPUM68KState *env, uint32_t);
 164
 165
 166 /* Instead of computing the condition codes after each m68k instruction,
 167  * QEMU just stores one operand (called CC_SRC), the result
 168  * (called CC_DEST) and the type of operation (called CC_OP). When the
 169  * condition codes are needed, the condition codes can be calculated
 170  * using this information. Condition codes are not generated if they
 171  * are only needed for conditional branches.
 172  */
 173 typedef enum {
 174     /* Translator only -- use env->cc_op.  */
 175     CC_OP_DYNAMIC = -1,
 176
 177     /* Each flag bit computed into cc_[xcnvz].  */
 178     CC_OP_FLAGS,
 179
 180     /* X in cc_x, C = X, N in cc_n, Z in cc_n, V via cc_n/cc_v.  */
 181     CC_OP_ADDB, CC_OP_ADDW, CC_OP_ADDL,
 182     CC_OP_SUBB, CC_OP_SUBW, CC_OP_SUBL,
 183
 184     /* X in cc_x, {N,Z,C,V} via cc_n/cc_v.  */
 185     CC_OP_CMPB, CC_OP_CMPW, CC_OP_CMPL,
 186
 187     /* X in cc_x, C = 0, V = 0, N in cc_n, Z in cc_n.  */
 188     CC_OP_LOGIC,
 189
 190     CC_OP_NB
 191 } CCOp;
 192
 193 #define CCF_C 0x01
 194 #define CCF_V 0x02
 195 #define CCF_Z 0x04
 196 #define CCF_N 0x08
 197 #define CCF_X 0x10
 198
 199 #define SR_I_SHIFT 8
 200 #define SR_I  0x0700
 201 #define SR_M  0x1000
 202 #define SR_S  0x2000
 203 #define SR_T  0x8000
 204
 205 #define M68K_SSP    0
 206 #define M68K_USP    1
 207
 208 /* CACR fields are implementation defined, but some bits are common.  */
 209 #define M68K_CACR_EUSP  0x10
 210
 211 #define MACSR_PAV0  0x100
 212 #define MACSR_OMC   0x080
 213 #define MACSR_SU    0x040
 214 #define MACSR_FI    0x020
 215 #define MACSR_RT    0x010
 216 #define MACSR_N     0x008
 217 #define MACSR_Z     0x004
 218 #define MACSR_V     0x002
 219 #define MACSR_EV    0x001
 220
 221 void m68k_set_irq_level(M68kCPU *cpu, int level, uint8_t vector);
 222 void m68k_switch_sp(CPUM68KState *env);
 223
 224 #define M68K_FPCR_PREC (1 << 6)
 225
 226 void do_m68k_semihosting(CPUM68KState *env, int nr);
 227
 228 /* There are 4 ColdFire core ISA revisions: A, A+, B and C.
 229    Each feature covers the subset of instructions common to the
 230    ISA revisions mentioned.  */
 231
 232 enum m68k_features {
 233     M68K_FEATURE_M68000,
 234     M68K_FEATURE_CF_ISA_A,
 235     M68K_FEATURE_CF_ISA_B, /* (ISA B or C).  */
 236     M68K_FEATURE_CF_ISA_APLUSC, /* BIT/BITREV, FF1, STRLDSR (ISA A+ or C).  */
 237     M68K_FEATURE_BRAL, /* Long unconditional branch.  (ISA A+ or B).  */
 238     M68K_FEATURE_CF_FPU,
 239     M68K_FEATURE_CF_MAC,
 240     M68K_FEATURE_CF_EMAC,
 241     M68K_FEATURE_CF_EMAC_B, /* Revision B EMAC (dual accumulate).  */
 242     M68K_FEATURE_USP, /* User Stack Pointer.  (ISA A+, B or C).  */
 243     M68K_FEATURE_EXT_FULL, /* 68020+ full extension word.  */
 244     M68K_FEATURE_WORD_INDEX, /* word sized address index registers.  */
 245     M68K_FEATURE_SCALED_INDEX, /* scaled address index registers.  */
 246     M68K_FEATURE_LONG_MULDIV, /* 32 bit multiply/divide. */
 247     M68K_FEATURE_QUAD_MULDIV, /* 64 bit multiply/divide. */
 248     M68K_FEATURE_BCCL, /* Long conditional branches.  */
 249     M68K_FEATURE_BITFIELD, /* Bit field insns.  */
 250     M68K_FEATURE_FPU,
 251     M68K_FEATURE_CAS,
 252     M68K_FEATURE_BKPT,
 253 };
 254
 255 static inline int m68k_feature(CPUM68KState *env, int feature)
 256 {
 257     return (env->features & (1u << feature)) != 0;
 258 }
 259
 260 void m68k_cpu_list(FILE *f, fprintf_function cpu_fprintf);
 261
 262 void register_m68k_insns (CPUM68KState *env);
 263
 264 #ifdef CONFIG_USER_ONLY
 265 /* Coldfire Linux uses 8k pages
 266  * and m68k linux uses 4k pages
 267  * use the smaller one
 268  */
 269 #define TARGET_PAGE_BITS 12
 270 #else
 271 /* Smallest TLB entry size is 1k.  */
 272 #define TARGET_PAGE_BITS 10
 273 #endif
 274
 275 #define TARGET_PHYS_ADDR_SPACE_BITS 32
 276 #define TARGET_VIRT_ADDR_SPACE_BITS 32
 277
 278 #define cpu_init(cpu_model) CPU(cpu_m68k_init(cpu_model))
 279
 280 #define cpu_signal_handler cpu_m68k_signal_handler
 281 #define cpu_list m68k_cpu_list
 282
 283 /* MMU modes definitions */
 284 #define MMU_MODE0_SUFFIX _kernel
 285 #define MMU_MODE1_SUFFIX _user
 286 #define MMU_USER_IDX 1
 287 static inline int cpu_mmu_index (CPUM68KState *env, bool ifetch)
 288 {
 289     return (env->sr & SR_S) == 0 ? 1 : 0;
 290 }
 291
 292 int m68k_cpu_handle_mmu_fault(CPUState *cpu, vaddr address, int rw,
 293                               int mmu_idx);
 294
 295 #include "exec/cpu-all.h"
 296
 297 static inline void cpu_get_tb_cpu_state(CPUM68KState *env, target_ulong *pc,
 298                                         target_ulong *cs_base, uint32_t *flags)
 299 {
 300     *pc = env->pc;
 301     *cs_base = 0;
 302     *flags = (env->fpcr & M68K_FPCR_PREC)       /* Bit  6 */
 303             | (env->sr & SR_S)                  /* Bit  13 */
 304             | ((env->macsr >> 4) & 0xf);        /* Bits 0-3 */
 305 }
 306
 307 #endif