virt/kvm/arm/vgic/vgic-mmio.c

   1 /*
   2  * VGIC MMIO handling functions
   3  *
   4  * This program is free software; you can redistribute it and/or modify
   5  * it under the terms of the GNU General Public License version 2 as
   6  * published by the Free Software Foundation.
   7  *
   8  * This program is distributed in the hope that it will be useful,
   9  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  10  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  11  * GNU General Public License for more details.
  12  */
  13
  14 #include <linux/bitops.h>
  15 #include <linux/bsearch.h>
  16 #include <linux/kvm.h>
  17 #include <linux/kvm_host.h>
  18 #include <kvm/iodev.h>
  19 #include <kvm/arm_arch_timer.h>
  20 #include <kvm/arm_vgic.h>
  21
  22 #include "vgic.h"
  23 #include "vgic-mmio.h"
  24
  25 unsigned long vgic_mmio_read_raz(struct kvm_vcpu *vcpu,
  26                                  gpa_t addr, unsigned int len)
  27 {
  28         return 0;
  29 }
  30
  31 unsigned long vgic_mmio_read_rao(struct kvm_vcpu *vcpu,
  32                                  gpa_t addr, unsigned int len)
  33 {
  34         return -1UL;
  35 }
  36
  37 void vgic_mmio_write_wi(struct kvm_vcpu *vcpu, gpa_t addr,
  38                         unsigned int len, unsigned long val)
  39 {
  40         /* Ignore */
  41 }
  42
  43 int vgic_mmio_uaccess_write_wi(struct kvm_vcpu *vcpu, gpa_t addr,
  44                                unsigned int len, unsigned long val)
  45 {
  46         /* Ignore */
  47         return 0;
  48 }
  49
  50 unsigned long vgic_mmio_read_group(struct kvm_vcpu *vcpu,
  51                                    gpa_t addr, unsigned int len)
  52 {
  53         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
  54         u32 value = 0;
  55         int i;
  56
  57         /* Loop over all IRQs affected by this read */
  58         for (i = 0; i < len * 8; i++) {
  59                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
  60
  61                 if (irq->group)
  62                         value |= BIT(i);
  63
  64                 vgic_put_irq(vcpu->kvm, irq);
  65         }
  66
  67         return value;
  68 }
  69
  70 void vgic_mmio_write_group(struct kvm_vcpu *vcpu, gpa_t addr,
  71                            unsigned int len, unsigned long val)
  72 {
  73         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
  74         int i;
  75         unsigned long flags;
  76
  77         for (i = 0; i < len * 8; i++) {
  78                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
  79
  80                 spin_lock_irqsave(&irq->irq_lock, flags);
  81                 irq->group = !!(val & BIT(i));
  82                 vgic_queue_irq_unlock(vcpu->kvm, irq, flags);
  83
  84                 vgic_put_irq(vcpu->kvm, irq);
  85         }
  86 }
  87
  88 /*
  89  * Read accesses to both GICD_ICENABLER and GICD_ISENABLER return the value
  90  * of the enabled bit, so there is only one function for both here.
  91  */
  92 unsigned long vgic_mmio_read_enable(struct kvm_vcpu *vcpu,
  93                                     gpa_t addr, unsigned int len)
  94 {
  95         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
  96         u32 value = 0;
  97         int i;
  98
  99         /* Loop over all IRQs affected by this read */
 100         for (i = 0; i < len * 8; i++) {
 101                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 102
 103                 if (irq->enabled)
 104                         value |= (1U << i);
 105
 106                 vgic_put_irq(vcpu->kvm, irq);
 107         }
 108
 109         return value;
 110 }
 111
 112 void vgic_mmio_write_senable(struct kvm_vcpu *vcpu,
 113                              gpa_t addr, unsigned int len,
 114                              unsigned long val)
 115 {
 116         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 117         int i;
 118         unsigned long flags;
 119
 120         for_each_set_bit(i, &val, len * 8) {
 121                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 122
 123                 spin_lock_irqsave(&irq->irq_lock, flags);
 124                 irq->enabled = true;
 125                 vgic_queue_irq_unlock(vcpu->kvm, irq, flags);
 126
 127                 vgic_put_irq(vcpu->kvm, irq);
 128         }
 129 }
 130
 131 void vgic_mmio_write_cenable(struct kvm_vcpu *vcpu,
 132                              gpa_t addr, unsigned int len,
 133                              unsigned long val)
 134 {
 135         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 136         int i;
 137         unsigned long flags;
 138
 139         for_each_set_bit(i, &val, len * 8) {
 140                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 141
 142                 spin_lock_irqsave(&irq->irq_lock, flags);
 143
 144                 irq->enabled = false;
 145
 146                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 147                 vgic_put_irq(vcpu->kvm, irq);
 148         }
 149 }
 150
 151 unsigned long vgic_mmio_read_pending(struct kvm_vcpu *vcpu,
 152                                      gpa_t addr, unsigned int len)
 153 {
 154         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 155         u32 value = 0;
 156         int i;
 157
 158         /* Loop over all IRQs affected by this read */
 159         for (i = 0; i < len * 8; i++) {
 160                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 161                 unsigned long flags;
 162
 163                 spin_lock_irqsave(&irq->irq_lock, flags);
 164                 if (irq_is_pending(irq))
 165                         value |= (1U << i);
 166                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 167
 168                 vgic_put_irq(vcpu->kvm, irq);
 169         }
 170
 171         return value;
 172 }
 173
 174 /*
 175  * This function will return the VCPU that performed the MMIO access and
 176  * trapped from within the VM, and will return NULL if this is a userspace
 177  * access.
 178  *
 179  * We can disable preemption locally around accessing the per-CPU variable,
 180  * and use the resolved vcpu pointer after enabling preemption again, because
 181  * even if the current thread is migrated to another CPU, reading the per-CPU
 182  * value later will give us the same value as we update the per-CPU variable
 183  * in the preempt notifier handlers.
 184  */
 185 static struct kvm_vcpu *vgic_get_mmio_requester_vcpu(void)
 186 {
 187         struct kvm_vcpu *vcpu;
 188
 189         preempt_disable();
 190         vcpu = kvm_arm_get_running_vcpu();
 191         preempt_enable();
 192         return vcpu;
 193 }
 194
 195 /* Must be called with irq->irq_lock held */
 196 static void vgic_hw_irq_spending(struct kvm_vcpu *vcpu, struct vgic_irq *irq,
 197                                  bool is_uaccess)
 198 {
 199         if (is_uaccess)
 200                 return;
 201
 202         irq->pending_latch = true;
 203         vgic_irq_set_phys_active(irq, true);
 204 }
 205
 206 void vgic_mmio_write_spending(struct kvm_vcpu *vcpu,
 207                               gpa_t addr, unsigned int len,
 208                               unsigned long val)
 209 {
 210         bool is_uaccess = !vgic_get_mmio_requester_vcpu();
 211         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 212         int i;
 213         unsigned long flags;
 214
 215         for_each_set_bit(i, &val, len * 8) {
 216                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 217
 218                 spin_lock_irqsave(&irq->irq_lock, flags);
 219                 if (irq->hw)
 220                         vgic_hw_irq_spending(vcpu, irq, is_uaccess);
 221                 else
 222                         irq->pending_latch = true;
 223                 vgic_queue_irq_unlock(vcpu->kvm, irq, flags);
 224                 vgic_put_irq(vcpu->kvm, irq);
 225         }
 226 }
 227
 228 /* Must be called with irq->irq_lock held */
 229 static void vgic_hw_irq_cpending(struct kvm_vcpu *vcpu, struct vgic_irq *irq,
 230                                  bool is_uaccess)
 231 {
 232         if (is_uaccess)
 233                 return;
 234
 235         irq->pending_latch = false;
 236
 237         /*
 238          * We don't want the guest to effectively mask the physical
 239          * interrupt by doing a write to SPENDR followed by a write to
 240          * CPENDR for HW interrupts, so we clear the active state on
 241          * the physical side if the virtual interrupt is not active.
 242          * This may lead to taking an additional interrupt on the
 243          * host, but that should not be a problem as the worst that
 244          * can happen is an additional vgic injection.  We also clear
 245          * the pending state to maintain proper semantics for edge HW
 246          * interrupts.
 247          */
 248         vgic_irq_set_phys_pending(irq, false);
 249         if (!irq->active)
 250                 vgic_irq_set_phys_active(irq, false);
 251 }
 252
 253 void vgic_mmio_write_cpending(struct kvm_vcpu *vcpu,
 254                               gpa_t addr, unsigned int len,
 255                               unsigned long val)
 256 {
 257         bool is_uaccess = !vgic_get_mmio_requester_vcpu();
 258         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 259         int i;
 260         unsigned long flags;
 261
 262         for_each_set_bit(i, &val, len * 8) {
 263                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 264
 265                 spin_lock_irqsave(&irq->irq_lock, flags);
 266
 267                 if (irq->hw)
 268                         vgic_hw_irq_cpending(vcpu, irq, is_uaccess);
 269                 else
 270                         irq->pending_latch = false;
 271
 272                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 273                 vgic_put_irq(vcpu->kvm, irq);
 274         }
 275 }
 276
 277 unsigned long vgic_mmio_read_active(struct kvm_vcpu *vcpu,
 278                                     gpa_t addr, unsigned int len)
 279 {
 280         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 281         u32 value = 0;
 282         int i;
 283
 284         /* Loop over all IRQs affected by this read */
 285         for (i = 0; i < len * 8; i++) {
 286                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 287
 288                 if (irq->active)
 289                         value |= (1U << i);
 290
 291                 vgic_put_irq(vcpu->kvm, irq);
 292         }
 293
 294         return value;
 295 }
 296
 297 /* Must be called with irq->irq_lock held */
 298 static void vgic_hw_irq_change_active(struct kvm_vcpu *vcpu, struct vgic_irq *irq,
 299                                       bool active, bool is_uaccess)
 300 {
 301         if (is_uaccess)
 302                 return;
 303
 304         irq->active = active;
 305         vgic_irq_set_phys_active(irq, active);
 306 }
 307
 308 static void vgic_mmio_change_active(struct kvm_vcpu *vcpu, struct vgic_irq *irq,
 309                                     bool active)
 310 {
 311         unsigned long flags;
 312         struct kvm_vcpu *requester_vcpu = vgic_get_mmio_requester_vcpu();
 313
 314         spin_lock_irqsave(&irq->irq_lock, flags);
 315
 316         /*
 317          * If this virtual IRQ was written into a list register, we
 318          * have to make sure the CPU that runs the VCPU thread has
 319          * synced back the LR state to the struct vgic_irq.
 320          *
 321          * As long as the conditions below are true, we know the VCPU thread
 322          * may be on its way back from the guest (we kicked the VCPU thread in
 323          * vgic_change_active_prepare)  and still has to sync back this IRQ,
 324          * so we release and re-acquire the spin_lock to let the other thread
 325          * sync back the IRQ.
 326          *
 327          * When accessing VGIC state from user space, requester_vcpu is
 328          * NULL, which is fine, because we guarantee that no VCPUs are running
 329          * when accessing VGIC state from user space so irq->vcpu->cpu is
 330          * always -1.
 331          */
 332         while (irq->vcpu && /* IRQ may have state in an LR somewhere */
 333                irq->vcpu != requester_vcpu && /* Current thread is not the VCPU thread */
 334                irq->vcpu->cpu != -1) /* VCPU thread is running */
 335                 cond_resched_lock(&irq->irq_lock);
 336
 337         if (irq->hw) {
 338                 vgic_hw_irq_change_active(vcpu, irq, active, !requester_vcpu);
 339         } else {
 340                 u32 model = vcpu->kvm->arch.vgic.vgic_model;
 341                 u8 active_source;
 342
 343                 irq->active = active;
 344
 345                 /*
 346                  * The GICv2 architecture indicates that the source CPUID for
 347                  * an SGI should be provided during an EOI which implies that
 348                  * the active state is stored somewhere, but at the same time
 349                  * this state is not architecturally exposed anywhere and we
 350                  * have no way of knowing the right source.
 351                  *
 352                  * This may lead to a VCPU not being able to receive
 353                  * additional instances of a particular SGI after migration
 354                  * for a GICv2 VM on some GIC implementations.  Oh well.
 355                  */
 356                 active_source = (requester_vcpu) ? requester_vcpu->vcpu_id : 0;
 357
 358                 if (model == KVM_DEV_TYPE_ARM_VGIC_V2 &&
 359                     active && vgic_irq_is_sgi(irq->intid))
 360                         irq->active_source = active_source;
 361         }
 362
 363         if (irq->active)
 364                 vgic_queue_irq_unlock(vcpu->kvm, irq, flags);
 365         else
 366                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 367 }
 368
 369 /*
 370  * If we are fiddling with an IRQ's active state, we have to make sure the IRQ
 371  * is not queued on some running VCPU's LRs, because then the change to the
 372  * active state can be overwritten when the VCPU's state is synced coming back
 373  * from the guest.
 374  *
 375  * For shared interrupts, we have to stop all the VCPUs because interrupts can
 376  * be migrated while we don't hold the IRQ locks and we don't want to be
 377  * chasing moving targets.
 378  *
 379  * For private interrupts we don't have to do anything because userspace
 380  * accesses to the VGIC state already require all VCPUs to be stopped, and
 381  * only the VCPU itself can modify its private interrupts active state, which
 382  * guarantees that the VCPU is not running.
 383  */
 384 static void vgic_change_active_prepare(struct kvm_vcpu *vcpu, u32 intid)
 385 {
 386         if (intid > VGIC_NR_PRIVATE_IRQS)
 387                 kvm_arm_halt_guest(vcpu->kvm);
 388 }
 389
 390 /* See vgic_change_active_prepare */
 391 static void vgic_change_active_finish(struct kvm_vcpu *vcpu, u32 intid)
 392 {
 393         if (intid > VGIC_NR_PRIVATE_IRQS)
 394                 kvm_arm_resume_guest(vcpu->kvm);
 395 }
 396
 397 static void __vgic_mmio_write_cactive(struct kvm_vcpu *vcpu,
 398                                       gpa_t addr, unsigned int len,
 399                                       unsigned long val)
 400 {
 401         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 402         int i;
 403
 404         for_each_set_bit(i, &val, len * 8) {
 405                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 406                 vgic_mmio_change_active(vcpu, irq, false);
 407                 vgic_put_irq(vcpu->kvm, irq);
 408         }
 409 }
 410
 411 void vgic_mmio_write_cactive(struct kvm_vcpu *vcpu,
 412                              gpa_t addr, unsigned int len,
 413                              unsigned long val)
 414 {
 415         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 416
 417         mutex_lock(&vcpu->kvm->lock);
 418         vgic_change_active_prepare(vcpu, intid);
 419
 420         __vgic_mmio_write_cactive(vcpu, addr, len, val);
 421
 422         vgic_change_active_finish(vcpu, intid);
 423         mutex_unlock(&vcpu->kvm->lock);
 424 }
 425
 426 int vgic_mmio_uaccess_write_cactive(struct kvm_vcpu *vcpu,
 427                                      gpa_t addr, unsigned int len,
 428                                      unsigned long val)
 429 {
 430         __vgic_mmio_write_cactive(vcpu, addr, len, val);
 431         return 0;
 432 }
 433
 434 static void __vgic_mmio_write_sactive(struct kvm_vcpu *vcpu,
 435                                       gpa_t addr, unsigned int len,
 436                                       unsigned long val)
 437 {
 438         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 439         int i;
 440
 441         for_each_set_bit(i, &val, len * 8) {
 442                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 443                 vgic_mmio_change_active(vcpu, irq, true);
 444                 vgic_put_irq(vcpu->kvm, irq);
 445         }
 446 }
 447
 448 void vgic_mmio_write_sactive(struct kvm_vcpu *vcpu,
 449                              gpa_t addr, unsigned int len,
 450                              unsigned long val)
 451 {
 452         u32 intid = VGIC_ADDR_TO_INTID(addr, 1);
 453
 454         mutex_lock(&vcpu->kvm->lock);
 455         vgic_change_active_prepare(vcpu, intid);
 456
 457         __vgic_mmio_write_sactive(vcpu, addr, len, val);
 458
 459         vgic_change_active_finish(vcpu, intid);
 460         mutex_unlock(&vcpu->kvm->lock);
 461 }
 462
 463 int vgic_mmio_uaccess_write_sactive(struct kvm_vcpu *vcpu,
 464                                      gpa_t addr, unsigned int len,
 465                                      unsigned long val)
 466 {
 467         __vgic_mmio_write_sactive(vcpu, addr, len, val);
 468         return 0;
 469 }
 470
 471 unsigned long vgic_mmio_read_priority(struct kvm_vcpu *vcpu,
 472                                       gpa_t addr, unsigned int len)
 473 {
 474         u32 intid = VGIC_ADDR_TO_INTID(addr, 8);
 475         int i;
 476         u64 val = 0;
 477
 478         for (i = 0; i < len; i++) {
 479                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 480
 481                 val |= (u64)irq->priority << (i * 8);
 482
 483                 vgic_put_irq(vcpu->kvm, irq);
 484         }
 485
 486         return val;
 487 }
 488
 489 /*
 490  * We currently don't handle changing the priority of an interrupt that
 491  * is already pending on a VCPU. If there is a need for this, we would
 492  * need to make this VCPU exit and re-evaluate the priorities, potentially
 493  * leading to this interrupt getting presented now to the guest (if it has
 494  * been masked by the priority mask before).
 495  */
 496 void vgic_mmio_write_priority(struct kvm_vcpu *vcpu,
 497                               gpa_t addr, unsigned int len,
 498                               unsigned long val)
 499 {
 500         u32 intid = VGIC_ADDR_TO_INTID(addr, 8);
 501         int i;
 502         unsigned long flags;
 503
 504         for (i = 0; i < len; i++) {
 505                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 506
 507                 spin_lock_irqsave(&irq->irq_lock, flags);
 508                 /* Narrow the priority range to what we actually support */
 509                 irq->priority = (val >> (i * 8)) & GENMASK(7, 8 - VGIC_PRI_BITS);
 510                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 511
 512                 vgic_put_irq(vcpu->kvm, irq);
 513         }
 514 }
 515
 516 unsigned long vgic_mmio_read_config(struct kvm_vcpu *vcpu,
 517                                     gpa_t addr, unsigned int len)
 518 {
 519         u32 intid = VGIC_ADDR_TO_INTID(addr, 2);
 520         u32 value = 0;
 521         int i;
 522
 523         for (i = 0; i < len * 4; i++) {
 524                 struct vgic_irq *irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 525
 526                 if (irq->config == VGIC_CONFIG_EDGE)
 527                         value |= (2U << (i * 2));
 528
 529                 vgic_put_irq(vcpu->kvm, irq);
 530         }
 531
 532         return value;
 533 }
 534
 535 void vgic_mmio_write_config(struct kvm_vcpu *vcpu,
 536                             gpa_t addr, unsigned int len,
 537                             unsigned long val)
 538 {
 539         u32 intid = VGIC_ADDR_TO_INTID(addr, 2);
 540         int i;
 541         unsigned long flags;
 542
 543         for (i = 0; i < len * 4; i++) {
 544                 struct vgic_irq *irq;
 545
 546                 /*
 547                  * The configuration cannot be changed for SGIs in general,
 548                  * for PPIs this is IMPLEMENTATION DEFINED. The arch timer
 549                  * code relies on PPIs being level triggered, so we also
 550                  * make them read-only here.
 551                  */
 552                 if (intid + i < VGIC_NR_PRIVATE_IRQS)
 553                         continue;
 554
 555                 irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 556                 spin_lock_irqsave(&irq->irq_lock, flags);
 557
 558                 if (test_bit(i * 2 + 1, &val))
 559                         irq->config = VGIC_CONFIG_EDGE;
 560                 else
 561                         irq->config = VGIC_CONFIG_LEVEL;
 562
 563                 spin_unlock_irqrestore(&irq->irq_lock, flags);
 564                 vgic_put_irq(vcpu->kvm, irq);
 565         }
 566 }
 567
 568 u64 vgic_read_irq_line_level_info(struct kvm_vcpu *vcpu, u32 intid)
 569 {
 570         int i;
 571         u64 val = 0;
 572         int nr_irqs = vcpu->kvm->arch.vgic.nr_spis + VGIC_NR_PRIVATE_IRQS;
 573
 574         for (i = 0; i < 32; i++) {
 575                 struct vgic_irq *irq;
 576
 577                 if ((intid + i) < VGIC_NR_SGIS || (intid + i) >= nr_irqs)
 578                         continue;
 579
 580                 irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 581                 if (irq->config == VGIC_CONFIG_LEVEL && irq->line_level)
 582                         val |= (1U << i);
 583
 584                 vgic_put_irq(vcpu->kvm, irq);
 585         }
 586
 587         return val;
 588 }
 589
 590 void vgic_write_irq_line_level_info(struct kvm_vcpu *vcpu, u32 intid,
 591                                     const u64 val)
 592 {
 593         int i;
 594         int nr_irqs = vcpu->kvm->arch.vgic.nr_spis + VGIC_NR_PRIVATE_IRQS;
 595         unsigned long flags;
 596
 597         for (i = 0; i < 32; i++) {
 598                 struct vgic_irq *irq;
 599                 bool new_level;
 600
 601                 if ((intid + i) < VGIC_NR_SGIS || (intid + i) >= nr_irqs)
 602                         continue;
 603
 604                 irq = vgic_get_irq(vcpu->kvm, vcpu, intid + i);
 605
 606                 /*
 607                  * Line level is set irrespective of irq type
 608                  * (level or edge) to avoid dependency that VM should
 609                  * restore irq config before line level.
 610                  */
 611                 new_level = !!(val & (1U << i));
 612                 spin_lock_irqsave(&irq->irq_lock, flags);
 613                 irq->line_level = new_level;
 614                 if (new_level)
 615                         vgic_queue_irq_unlock(vcpu->kvm, irq, flags);
 616                 else
 617                         spin_unlock_irqrestore(&irq->irq_lock, flags);
 618
 619                 vgic_put_irq(vcpu->kvm, irq);
 620         }
 621 }
 622
 623 static int match_region(const void *key, const void *elt)
 624 {
 625         const unsigned int offset = (unsigned long)key;
 626         const struct vgic_register_region *region = elt;
 627
 628         if (offset < region->reg_offset)
 629                 return -1;
 630
 631         if (offset >= region->reg_offset + region->len)
 632                 return 1;
 633
 634         return 0;
 635 }
 636
 637 const struct vgic_register_region *
 638 vgic_find_mmio_region(const struct vgic_register_region *regions,
 639                       int nr_regions, unsigned int offset)
 640 {
 641         return bsearch((void *)(uintptr_t)offset, regions, nr_regions,
 642                        sizeof(regions[0]), match_region);
 643 }
 644
 645 void vgic_set_vmcr(struct kvm_vcpu *vcpu, struct vgic_vmcr *vmcr)
 646 {
 647         if (kvm_vgic_global_state.type == VGIC_V2)
 648                 vgic_v2_set_vmcr(vcpu, vmcr);
 649         else
 650                 vgic_v3_set_vmcr(vcpu, vmcr);
 651 }
 652
 653 void vgic_get_vmcr(struct kvm_vcpu *vcpu, struct vgic_vmcr *vmcr)
 654 {
 655         if (kvm_vgic_global_state.type == VGIC_V2)
 656                 vgic_v2_get_vmcr(vcpu, vmcr);
 657         else
 658                 vgic_v3_get_vmcr(vcpu, vmcr);
 659 }
 660
 661 /*
 662  * kvm_mmio_read_buf() returns a value in a format where it can be converted
 663  * to a byte array and be directly observed as the guest wanted it to appear
 664  * in memory if it had done the store itself, which is LE for the GIC, as the
 665  * guest knows the GIC is always LE.
 666  *
 667  * We convert this value to the CPUs native format to deal with it as a data
 668  * value.
 669  */
 670 unsigned long vgic_data_mmio_bus_to_host(const void *val, unsigned int len)
 671 {
 672         unsigned long data = kvm_mmio_read_buf(val, len);
 673
 674         switch (len) {
 675         case 1:
 676                 return data;
 677         case 2:
 678                 return le16_to_cpu(data);
 679         case 4:
 680                 return le32_to_cpu(data);
 681         default:
 682                 return le64_to_cpu(data);
 683         }
 684 }
 685
 686 /*
 687  * kvm_mmio_write_buf() expects a value in a format such that if converted to
 688  * a byte array it is observed as the guest would see it if it could perform
 689  * the load directly.  Since the GIC is LE, and the guest knows this, the
 690  * guest expects a value in little endian format.
 691  *
 692  * We convert the data value from the CPUs native format to LE so that the
 693  * value is returned in the proper format.
 694  */
 695 void vgic_data_host_to_mmio_bus(void *buf, unsigned int len,
 696                                 unsigned long data)
 697 {
 698         switch (len) {
 699         case 1:
 700                 break;
 701         case 2:
 702                 data = cpu_to_le16(data);
 703                 break;
 704         case 4:
 705                 data = cpu_to_le32(data);
 706                 break;
 707         default:
 708                 data = cpu_to_le64(data);
 709         }
 710
 711         kvm_mmio_write_buf(buf, len, data);
 712 }
 713
 714 static
 715 struct vgic_io_device *kvm_to_vgic_iodev(const struct kvm_io_device *dev)
 716 {
 717         return container_of(dev, struct vgic_io_device, dev);
 718 }
 719
 720 static bool check_region(const struct kvm *kvm,
 721                          const struct vgic_register_region *region,
 722                          gpa_t addr, int len)
 723 {
 724         int flags, nr_irqs = kvm->arch.vgic.nr_spis + VGIC_NR_PRIVATE_IRQS;
 725
 726         switch (len) {
 727         case sizeof(u8):
 728                 flags = VGIC_ACCESS_8bit;
 729                 break;
 730         case sizeof(u32):
 731                 flags = VGIC_ACCESS_32bit;
 732                 break;
 733         case sizeof(u64):
 734                 flags = VGIC_ACCESS_64bit;
 735                 break;
 736         default:
 737                 return false;
 738         }
 739
 740         if ((region->access_flags & flags) && IS_ALIGNED(addr, len)) {
 741                 if (!region->bits_per_irq)
 742                         return true;
 743
 744                 /* Do we access a non-allocated IRQ? */
 745                 return VGIC_ADDR_TO_INTID(addr, region->bits_per_irq) < nr_irqs;
 746         }
 747
 748         return false;
 749 }
 750
 751 const struct vgic_register_region *
 752 vgic_get_mmio_region(struct kvm_vcpu *vcpu, struct vgic_io_device *iodev,
 753                      gpa_t addr, int len)
 754 {
 755         const struct vgic_register_region *region;
 756
 757         region = vgic_find_mmio_region(iodev->regions, iodev->nr_regions,
 758                                        addr - iodev->base_addr);
 759         if (!region || !check_region(vcpu->kvm, region, addr, len))
 760                 return NULL;
 761
 762         return region;
 763 }
 764
 765 static int vgic_uaccess_read(struct kvm_vcpu *vcpu, struct kvm_io_device *dev,
 766                              gpa_t addr, u32 *val)
 767 {
 768         struct vgic_io_device *iodev = kvm_to_vgic_iodev(dev);
 769         const struct vgic_register_region *region;
 770         struct kvm_vcpu *r_vcpu;
 771
 772         region = vgic_get_mmio_region(vcpu, iodev, addr, sizeof(u32));
 773         if (!region) {
 774                 *val = 0;
 775                 return 0;
 776         }
 777
 778         r_vcpu = iodev->redist_vcpu ? iodev->redist_vcpu : vcpu;
 779         if (region->uaccess_read)
 780                 *val = region->uaccess_read(r_vcpu, addr, sizeof(u32));
 781         else
 782                 *val = region->read(r_vcpu, addr, sizeof(u32));
 783
 784         return 0;
 785 }
 786
 787 static int vgic_uaccess_write(struct kvm_vcpu *vcpu, struct kvm_io_device *dev,
 788                               gpa_t addr, const u32 *val)
 789 {
 790         struct vgic_io_device *iodev = kvm_to_vgic_iodev(dev);
 791         const struct vgic_register_region *region;
 792         struct kvm_vcpu *r_vcpu;
 793
 794         region = vgic_get_mmio_region(vcpu, iodev, addr, sizeof(u32));
 795         if (!region)
 796                 return 0;
 797
 798         r_vcpu = iodev->redist_vcpu ? iodev->redist_vcpu : vcpu;
 799         if (region->uaccess_write)
 800                 return region->uaccess_write(r_vcpu, addr, sizeof(u32), *val);
 801
 802         region->write(r_vcpu, addr, sizeof(u32), *val);
 803         return 0;
 804 }
 805
 806 /*
 807  * Userland access to VGIC registers.
 808  */
 809 int vgic_uaccess(struct kvm_vcpu *vcpu, struct vgic_io_device *dev,
 810                  bool is_write, int offset, u32 *val)
 811 {
 812         if (is_write)
 813                 return vgic_uaccess_write(vcpu, &dev->dev, offset, val);
 814         else
 815                 return vgic_uaccess_read(vcpu, &dev->dev, offset, val);
 816 }
 817
 818 static int dispatch_mmio_read(struct kvm_vcpu *vcpu, struct kvm_io_device *dev,
 819                               gpa_t addr, int len, void *val)
 820 {
 821         struct vgic_io_device *iodev = kvm_to_vgic_iodev(dev);
 822         const struct vgic_register_region *region;
 823         unsigned long data = 0;
 824
 825         region = vgic_get_mmio_region(vcpu, iodev, addr, len);
 826         if (!region) {
 827                 memset(val, 0, len);
 828                 return 0;
 829         }
 830
 831         switch (iodev->iodev_type) {
 832         case IODEV_CPUIF:
 833                 data = region->read(vcpu, addr, len);
 834                 break;
 835         case IODEV_DIST:
 836                 data = region->read(vcpu, addr, len);
 837                 break;
 838         case IODEV_REDIST:
 839                 data = region->read(iodev->redist_vcpu, addr, len);
 840                 break;
 841         case IODEV_ITS:
 842                 data = region->its_read(vcpu->kvm, iodev->its, addr, len);
 843                 break;
 844         }
 845
 846         vgic_data_host_to_mmio_bus(val, len, data);
 847         return 0;
 848 }
 849
 850 static int dispatch_mmio_write(struct kvm_vcpu *vcpu, struct kvm_io_device *dev,
 851                                gpa_t addr, int len, const void *val)
 852 {
 853         struct vgic_io_device *iodev = kvm_to_vgic_iodev(dev);
 854         const struct vgic_register_region *region;
 855         unsigned long data = vgic_data_mmio_bus_to_host(val, len);
 856
 857         region = vgic_get_mmio_region(vcpu, iodev, addr, len);
 858         if (!region)
 859                 return 0;
 860
 861         switch (iodev->iodev_type) {
 862         case IODEV_CPUIF:
 863                 region->write(vcpu, addr, len, data);
 864                 break;
 865         case IODEV_DIST:
 866                 region->write(vcpu, addr, len, data);
 867                 break;
 868         case IODEV_REDIST:
 869                 region->write(iodev->redist_vcpu, addr, len, data);
 870                 break;
 871         case IODEV_ITS:
 872                 region->its_write(vcpu->kvm, iodev->its, addr, len, data);
 873                 break;
 874         }
 875
 876         return 0;
 877 }
 878
 879 struct kvm_io_device_ops kvm_io_gic_ops = {
 880         .read = dispatch_mmio_read,
 881         .write = dispatch_mmio_write,
 882 };
 883
 884 int vgic_register_dist_iodev(struct kvm *kvm, gpa_t dist_base_address,
 885                              enum vgic_type type)
 886 {
 887         struct vgic_io_device *io_device = &kvm->arch.vgic.dist_iodev;
 888         int ret = 0;
 889         unsigned int len;
 890
 891         switch (type) {
 892         case VGIC_V2:
 893                 len = vgic_v2_init_dist_iodev(io_device);
 894                 break;
 895         case VGIC_V3:
 896                 len = vgic_v3_init_dist_iodev(io_device);
 897                 break;
 898         default:
 899                 BUG_ON(1);
 900         }
 901
 902         io_device->base_addr = dist_base_address;
 903         io_device->iodev_type = IODEV_DIST;
 904         io_device->redist_vcpu = NULL;
 905
 906         mutex_lock(&kvm->slots_lock);
 907         ret = kvm_io_bus_register_dev(kvm, KVM_MMIO_BUS, dist_base_address,
 908                                       len, &io_device->dev);
 909         mutex_unlock(&kvm->slots_lock);
 910
 911         return ret;
 912 }