OSDN Git Service

HEVC10bit ENC: work around gpu hang when p010->nv12
[android-x86/hardware-intel-common-vaapi.git] / src / i965_drv_video.h
index ec34a3f..77e32d8 100644 (file)
@@ -1,5 +1,5 @@
 /*
- * Copyright © 2009 Intel Corporation
+ * Copyright ?2009 Intel Corporation
  *
  * Permission is hereby granted, free of charge, to any person obtaining a
  * copy of this software and associated documentation files (the
@@ -33,6 +33,7 @@
 #include <va/va.h>
 #include <va/va_enc_h264.h>
 #include <va/va_enc_mpeg2.h>
+#include <va/va_enc_hevc.h>
 #include <va/va_enc_jpeg.h>
 #include <va/va_enc_vp8.h>
 #include <va/va_vpp.h>
@@ -46,7 +47,7 @@
 
 #define I965_MAX_PROFILES                       20
 #define I965_MAX_ENTRYPOINTS                    5
-#define I965_MAX_CONFIG_ATTRIBUTES              10
+#define I965_MAX_CONFIG_ATTRIBUTES              32
 #define I965_MAX_IMAGE_FORMATS                  10
 #define I965_MAX_SUBPIC_FORMATS                 6
 #define I965_MAX_SUBPIC_SUM                     4
 #define ENCODER_HIGH_QUALITY      ENCODER_DEFAULT_QUALITY
 #define ENCODER_LOW_QUALITY       2
 
+#define I965_MAX_NUM_ROI_REGIONS                     8
+
+#define ENCODER_LP_QUALITY_RANGE  8
+
 struct i965_surface
 {
     struct object_base *base;
@@ -104,6 +109,8 @@ struct object_config
     VAEntrypoint entrypoint;
     VAConfigAttrib attrib_list[I965_MAX_CONFIG_ATTRIBUTES];
     int num_attribs;
+
+    VAGenericID wrapper_config;
 };
 
 #define NUM_SLICES     10
@@ -138,22 +145,17 @@ struct decode_state
 struct encode_state
 {
     struct codec_state_base base;
-    struct buffer_store *seq_param;
-    struct buffer_store *pic_param;
-    struct buffer_store *pic_control;
     struct buffer_store *iq_matrix;
     struct buffer_store *q_matrix;
-    struct buffer_store **slice_params;
     struct buffer_store *huffman_table;
-    int max_slice_params;
-    int num_slice_params;
 
     /* for ext */
     struct buffer_store *seq_param_ext;
     struct buffer_store *pic_param_ext;
-    struct buffer_store *packed_header_param[4];
-    struct buffer_store *packed_header_data[4];
+    struct buffer_store *packed_header_param[5];
+    struct buffer_store *packed_header_data[5];
     struct buffer_store **slice_params_ext;
+    struct buffer_store *encmb_map;
     int max_slice_params_ext;
     int num_slice_params_ext;
 
@@ -172,6 +174,8 @@ struct encode_state
     int max_packed_header_data_ext;
     int num_packed_header_data_ext;
 
+    /* the index of current vps and sps ,special for HEVC*/
+    int vps_sps_seq_index;
     /* the index of current slice */
     int slice_index;
     /* the array is determined by max_slice_params_ext */
@@ -226,6 +230,9 @@ struct hw_context
                     union codec_state *codec_state,
                     struct hw_context *hw_context);
     void (*destroy)(void *);
+    VAStatus (*get_status)(VADriverContextP ctx,
+                           struct hw_context *hw_context,
+                           void *buffer);
     struct intel_batchbuffer *batch;
 };
 
@@ -242,6 +249,8 @@ struct object_context
     int codec_type;
     union codec_state codec_state;
     struct hw_context *hw_context;
+
+    VAGenericID       wrapper_context;
 };
 
 #define SURFACE_REFERENCED      (1 << 0)
@@ -265,6 +274,7 @@ struct object_surface
     int flags;
     unsigned int fourcc;    
     dri_bo *bo;
+    unsigned int expected_format;
     VAImageID locked_image_id;
     VAImageID derived_image_id;
     void (*free_private_data)(void **data);
@@ -281,6 +291,13 @@ struct object_surface
     uint32_t user_disable_tiling : 1;
     uint32_t user_h_stride_set   : 1;
     uint32_t user_v_stride_set   : 1;
+    /* we need clear right and bottom border for NV12.
+     * to avoid encode run to run issue*/
+    uint32_t border_cleared      : 1;
+
+    VAGenericID wrapper_surface;
+
+    int exported_primefd;
 };
 
 struct object_buffer 
@@ -295,6 +312,9 @@ struct object_buffer
     /* Export state */
     unsigned int export_refcount;
     VABufferInfo export_state;
+
+    VAGenericID wrapper_buffer;
+    VAContextID context_id;
 };
 
 struct object_image 
@@ -333,6 +353,8 @@ struct i965_filter
     int ring;
 };
 
+struct i965_driver_data;
+
 struct hw_codec_info
 {
     struct hw_context *(*dec_hw_context_init)(VADriverContextP, struct object_config *);
@@ -342,15 +364,26 @@ struct hw_codec_info
     void (*post_processing_context_init)(VADriverContextP, void *, struct intel_batchbuffer *);
     void (*preinit_hw_codec)(VADriverContextP, struct hw_codec_info *);
 
+    /**
+     * Allows HW info to support per-codec max resolution.  If this functor is
+     * not initialized, then @max_width and @max_height will be used as the
+     * default maximum resolution for all codecs on this HW info.
+     */
+    void (*max_resolution)(struct i965_driver_data *, struct object_config *, int *, int *);
+
     int max_width;
     int max_height;
     int min_linear_wpitch;
     int min_linear_hpitch;
 
     unsigned int h264_mvc_dec_profiles;
+    unsigned int vp9_dec_profiles;
+
     unsigned int h264_dec_chroma_formats;
     unsigned int jpeg_dec_chroma_formats;
     unsigned int jpeg_enc_chroma_formats;
+    unsigned int hevc_dec_chroma_formats;
+    unsigned int vp9_dec_chroma_formats;
 
     unsigned int has_mpeg2_decoding:1;
     unsigned int has_mpeg2_encoding:1;
@@ -370,6 +403,15 @@ struct hw_codec_info
     unsigned int has_vp8_encoding:1;
     unsigned int has_h264_mvc_encoding:1;
     unsigned int has_hevc_decoding:1;
+    unsigned int has_hevc_encoding:1;
+    unsigned int has_hevc10_encoding:1;
+    unsigned int has_hevc10_decoding:1;
+    unsigned int has_vp9_decoding:1;
+    unsigned int has_vpp_p010:1;
+    unsigned int has_lp_h264_encoding:1;
+    unsigned int has_vp9_encoding:1;
+
+    unsigned int lp_h264_brc_mode;
 
     unsigned int num_filters;
     struct i965_filter filters[VAProcFilterCount];
@@ -411,6 +453,8 @@ struct i965_driver_data
 
     /* VA/Wayland specific data */
     struct va_wl_output *wl_output;
+
+    VADriverContextP wrapper_pdrvctx;
 };
 
 #define NEW_CONFIG_ID() object_heap_allocate(&i965->config_heap);
@@ -455,6 +499,8 @@ va_enc_packed_type_to_idx(int packed_type);
 #define CODEC_H264_MVC  2
 #define CODEC_JPEG      3
 #define CODEC_VP8       4
+#define CODEC_HEVC      5
+#define CODEC_VP9       6
 
 #define H264_DELIMITER0 0x00
 #define H264_DELIMITER1 0x00
@@ -468,11 +514,25 @@ va_enc_packed_type_to_idx(int packed_type);
 #define MPEG2_DELIMITER3        0x00
 #define MPEG2_DELIMITER4        0xb0
 
+#define HEVC_DELIMITER0 0x00
+#define HEVC_DELIMITER1 0x00
+#define HEVC_DELIMITER2 0x00
+#define HEVC_DELIMITER3 0x00
+#define HEVC_DELIMITER4 0x00
+
 struct i965_coded_buffer_segment
 {
-    VACodedBufferSegment base;
-    unsigned char mapped;
-    unsigned char codec;
+    union {
+        VACodedBufferSegment base;
+        unsigned char pad0[64];                 /* change the size if sizeof(VACodedBufferSegment) > 64 */
+    };
+
+    unsigned int mapped;
+    unsigned int codec;
+    unsigned int status_support;
+    unsigned int pad1;
+
+    unsigned int codec_private_data[512];       /* Store codec private data, must be 16-bytes aligned */
 };
 
 #define I965_CODEDBUFFER_HEADER_SIZE   ALIGN(sizeof(struct i965_coded_buffer_segment), 0x1000)
@@ -493,6 +553,8 @@ extern VAStatus i965_CreateSurfaces(VADriverContextP ctx,
                     int format,
                     int num_surfaces,
                     VASurfaceID *surfaces);
+extern VAStatus i965_SyncSurface(VADriverContextP ctx,
+                    VASurfaceID render_target);
 
 #define I965_SURFACE_MEM_NATIVE             0
 #define I965_SURFACE_MEM_GEM_FLINK          1