OSDN Git Service

radeon: Fix 1D tiling layout on SI.
authorMichel Dänzer <michel.daenzer@amd.com>
Thu, 17 Jan 2013 18:03:42 +0000 (19:03 +0100)
committerMichel Dänzer <michel@daenzer.net>
Fri, 18 Jan 2013 19:24:35 +0000 (20:24 +0100)
commit303ca37e722e68900cb7eb43ddbef8069b0c711b
tree0f892f7f7fbfc4d4b467b36c3edc0f9ea5079ba1
parent08cb5c1d0245f6bfc1dd4d041eb418bc160c7b05
radeon: Fix 1D tiling layout on SI.

Very similar to Evergreen, but slightly different rules for tile / slice
alignment. Fortunately, these map quite naturally onto the previous fixes for
linear aligned layout on SI.

2D tiling still needs more work here and possibly in the kernel.

Signed-off-by: Michel Dänzer <michel.daenzer@amd.com>
radeon/radeon_surface.c