OSDN Git Service

* gdb.arch/altivec-regs.exp (decimal_vector): Adjust for output
authorUlrich Weigand <uweigand@de.ibm.com>
Sun, 21 Oct 2007 12:24:34 +0000 (12:24 +0000)
committerUlrich Weigand <uweigand@de.ibm.com>
Sun, 21 Oct 2007 12:24:34 +0000 (12:24 +0000)
format changes.

gdb/testsuite/ChangeLog
gdb/testsuite/gdb.arch/altivec-regs.exp

index e869baf..7f1a5e9 100644 (file)
@@ -1,3 +1,8 @@
+2007-10-21  Ulrich Weigand  <Ulrich.Weigand@de.ibm.com>
+
+       * gdb.arch/altivec-regs.exp (decimal_vector): Adjust for output
+       format changes.
+
 2007-10-18  Michael Snyder  <msnyder@specifix.com>
 
        * gdb.base/dbx.exp: Add missing "-re " operator.
index 8b6e8c6..2e723e2 100644 (file)
@@ -124,9 +124,9 @@ gdb_test "info reg vscr" "vscr.*0x1\t1" "info reg vscr"
 # the way gdb works.
 
 if {$endianness == "big"} {
-     set decimal_vector ".uint128 = 0x00000001000000010000000100000001, v4_float = .1.*e-45, 1.*e-45, 1.*e-45, 1.*e-45., v4_int32 = .1, 1, 1, 1., v8_int16 = .0, 1, 0, 1, 0, 1, 0, 1., v16_int8 = .0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001'.."
+     set decimal_vector ".uint128 = 0x00000001000000010000000100000001, v4_float = .1.*e-45, 1.*e-45, 1.*e-45, 1.*e-45., v4_int32 = .1, 1, 1, 1., v8_int16 = .0, 1, 0, 1, 0, 1, 0, 1., v16_int8 = .0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1.."
 } else {
-     set decimal_vector ".uint128 = 0x00000001000000010000000100000001, v4_float = .1.*e-45, 1.*e-45, 1.*e-45, 1.*e-45., v4_int32 = .1, 1, 1, 1., v8_int16 = .1, 0, 1, 0, 1, 0, 1, 0., v16_int8 = .1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0', 0 '.0', 1 '.001', 0 '.0', 0 '.0'.."
+     set decimal_vector ".uint128 = 0x00000001000000010000000100000001, v4_float = .1.*e-45, 1.*e-45, 1.*e-45, 1.*e-45., v4_int32 = .1, 1, 1, 1., v8_int16 = .1, 0, 1, 0, 1, 0, 1, 0., v16_int8 = .1, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0, 0, 1, 0, 0.."
 }
 
 for {set i 0} {$i < 32} {incr i 1} {