am 223f2f5b: Merge "Incorrect transformation of (sub,neg) to (sub) for fp"

* commit '223f2f5b2a20ca8246da1523494900a2424d5956':
  Incorrect transformation of (sub,neg) to (sub) for fp

Merge "Incorrect transformation of (sub,neg) to (sub) for fp"

am b4314b3a: Merge "Move GetAndroidToolsDir to common location."

* commit 'b4314b3aa80f0e6d3a55da7865e80658a150f1e8':
  Move GetAndroidToolsDir to common location.

am 1c285915: Merge "fix optimizing gtests"

* commit '1c28591571c035dfdd76f28d17151b3a6eba4aac':
  fix optimizing gtests

Merge "Move GetAndroidToolsDir to common location."

Merge "fix optimizing gtests"

fix optimizing gtests

Change-Id: I207398d8a65482650fba87db12a3b51e8b114694

am af1ff6a9: Merge "Run DCE again after all the other optimizations have run."

* commit 'af1ff6a96cdff3ea7e49ebc904e7329b3c3c525b':
  Run DCE again after all the other optimizations have run.

Merge "Run DCE again after all the other optimizations have run."

Run DCE again after all the other optimizations have run.

On docs this doubles the amount of instructions removed.

Change-Id: I1712a92c0c0b3b32b111d194b64d8ea81d652822

am dac1a694: Merge "Use --dump-stats to dump optimizing compiler stats."

* commit 'dac1a694e4fd79fd5d5ba95319197a1e42f9f054':
  Use --dump-stats to dump optimizing compiler stats.

Merge "Use --dump-stats to dump optimizing compiler stats."

Use --dump-stats to dump optimizing compiler stats.

VLOG(compiler) produces too much output and it takes a long time if you
only need to see how an analysis performs.

Change-Id: Ic17c2b2b5fec431d356cecd37289fb96985d4d7f

am 2b25ba3c: Merge "[optimzing] Fix codegen bug and improve type propagation"

* commit '2b25ba3ca9452415cdce88478726272aeec3f77c':
  [optimzing] Fix codegen bug and improve type propagation

Merge "[optimzing] Fix codegen bug and improve type propagation"

[optimzing] Fix codegen bug and improve type propagation

- don't bound the type if there are no relevant uses
- insert the bound type in the bounded block (this allows for condition
materialization without changing the logic there).
- add more comments
- add tests for BoundType generation
- fix GenerateTestAndBranch

Change-Id: I5c1fdda104da4a46775d207270220d410234a472

Move GetAndroidToolsDir to common location.

Move the code which looks for the prebuilts directory
to CommonRuntimeTest and add test for it.

Change-Id: Id804de31c466656957fdd4b6a470f80a00477aed

am c2ea8069: Merge "Opt compiler: Minor object store optimizations for ARM64."

* commit 'c2ea806908e205a808182b2255b6ef5433695375':
  Opt compiler: Minor object store optimizations for ARM64.

Merge "Opt compiler: Minor object store optimizations for ARM64."

am 769f2d32: Merge "Linear scan: Use FirstUse instead of FirstRegisterUse."

* commit '769f2d32e4b04758e4dd6ce967f779cbfa74dbcb':
  Linear scan: Use FirstUse instead of FirstRegisterUse.

Merge "Linear scan: Use FirstUse instead of FirstRegisterUse."

Linear scan: Use FirstUse instead of FirstRegisterUse.

This is in preparation for introducing synthesized used at back edges.

Change-Id: Ie28d6725d2dde982cf2137f2110daabcbab9f789

am 3d052ba4: Merge "Fix another mistyped location."

* commit '3d052ba48f84901e89b5ea94c133093dc80bad06':
  Fix another mistyped location.

Merge "Fix another mistyped location."

Fix another mistyped location.

Change-Id: I52d5a8d34ddc882595da2b53bca0f7eb78d4b3a1

am 2fb1639a: Merge "ART: Change image_classes and compiled_classes to unordered set"

* commit '2fb1639a4bd836f6426cc0d4b8d21c59d2648527':
  ART: Change image_classes and compiled_classes to unordered set

Merge "ART: Change image_classes and compiled_classes to unordered set"

ART: Change image_classes and compiled_classes to unordered set

These lists can be large, and the soon-to-follow compiled_methods
will be potentially even larger. Use a hash set instead of a tree
set.

Change-Id: I7d25c075540f47771354c6f49928b4fd0c76eb2e

am 4474073e: Merge "ART: Fix wrong parameter in JIT"

* commit '4474073ee836d463af29329c86d49354559a41c5':
  ART: Fix wrong parameter in JIT

Merge "ART: Fix wrong parameter in JIT"

ART: Fix wrong parameter in JIT

Do not use an empty set for compiled-classes.

Change-Id: I5062a7886c1a4f5dc8dc9630ce490c71bc607b72

Incorrect transformation of (sub,neg) to (sub) for fp

A pair (sub,neg) should not be transformed to (sub) for
floating point operations, otherwise we can lose the sign of
zero for instructions like this:
  - (A - B) != B - A if B == A

Change-Id: I4d612612d4dc0a067fac5721ad206f74168bcd36
Signed-off-by: Serguei Katkov <serguei.i.katkov@intel.com>

am b9791aa6: Merge "Add sanity check for large object allocation"

* commit 'b9791aa606834160b085dec7c5b32ccbeaf9a186':
  Add sanity check for large object allocation

am 349eded3: Merge "ART: Simplify more bool operations"

* commit '349eded3bc542c9e6ffb10b6222c6ce372bda9b7':
  ART: Simplify more bool operations

am 6149f962: Merge "RecordPcInfo() in GenerateStaticOrDirectCall() is misplaced on x86."

* commit '6149f962cd0815c61c134a7554036ca88d0abef1':
  RecordPcInfo() in GenerateStaticOrDirectCall() is misplaced on x86.

Merge "Add sanity check for large object allocation"

Merge "ART: Simplify more bool operations"

ART: Simplify more bool operations

Now that we have the HBooleanNot instruction, the instruction
simplifier can optimize out more conditions comparing a boolean
against a constant, as well as sequences of Boolean negations.

Change-Id: I7f634f6428a3984dd97b27b3d6362491346f1ff6

Merge "RecordPcInfo() in GenerateStaticOrDirectCall() is misplaced on x86."

am 9fab1eea: Merge "Disable tests for volantis."

* commit '9fab1eea3b9dc7a284dd74487ac603d9ffbb79fb':
  Disable tests for volantis.

Merge "Disable tests for volantis."

Disable tests for volantis.

They're triggering a segfault.

Change-Id: If99bd9b2faba5422320764ca52808720d533745a

Opt compiler: Minor object store optimizations for ARM64.

This is an adaptation of af07bc121121d7bd7e8329c55dfe24782207b561 for
ARM64.

Change-Id: I5f4984ac86ede89cdf7c915f4bbf8d091059a0eb

am 27eac12a: Merge "Opt compiler: Implement parallel move resolver without using swap."

* commit '27eac12a66a73eb38b5ccb45b62350cf341299d0':
  Opt compiler: Implement parallel move resolver without using swap.

am e40d82ff: Merge changes Ib9648605,I34a3bd17

* commit 'e40d82ffe388458c2674ec051f1dd897362692eb':
  Opt compiler: ARM64: Block VIXLpools when recording the pc.
  Opt compiler: ARM64: Follow other archs for a few codegen stubs.

Merge "Opt compiler: Implement parallel move resolver without using swap."

Merge changes Ib9648605,I34a3bd17

* changes:
  Opt compiler: ARM64: Block VIXLpools when recording the pc.
  Opt compiler: ARM64: Follow other archs for a few codegen stubs.

am 90078eec: Merge "optimizing: fix gtests"

* commit '90078eec8b676d363a8116f487df3596c9f23ea8':
  optimizing: fix gtests

Merge "optimizing: fix gtests"

optimizing: fix gtests

by taking into account that the compilation unit is null during tests.

Change-Id: I01a28ce8f03c927ff679b84bcdf2464fa97e0924

Opt compiler: ARM64: Block VIXLpools when recording the pc.

VIXL automatically handles and generate literal and veneer pools when
using the MacroAssembler. In general, the pools can be emitted
anywhere. Helpers are provided to forbid VIXL from emitting pools
locally.

So when writing the pseudo-code

    __ Fmov(d0, 1.2345);
    __ Ldr(dst, MemOperand(src, offset));
    FunctionRecordingCurrentPC();
    __ Add(x0, x1, x2);

VIXL might generate code looking like

    0x00: ldr s0, [pc, 0xc]
    0x04: ldr dst, [src, offset]
    0x08: b #0x10
    0x0c: <literal 1.2345>
    0x10: add x0, x1, x2

and the program counter recorded by the helper will point after the
literal pool.
So we explicitly stop VIXL from emitting pools when dealing with code
where we care about the program counter.

Change-Id: Ib964860539bdb10f5704c290bdf74e5db149e462

Opt compiler: ARM64: Follow other archs for a few codegen stubs.

Code generation for HInstanceFieldGet, HInstanceFieldSet,
HStaticFieldGet, and HStaticFieldSet are refactored to follow the
structure used for other backends.

Change-Id: I34a3bd17effa042238c6bf199848cbc2ec26ac5d

am 36aafd94: Merge "[optimizing] Add memory barriers in constructors when needed"

* commit '36aafd94af64d6f1ba603392f66959998f2a93a2':
  [optimizing] Add memory barriers in constructors when needed

am aff3f0a0: Merge "ART: Extend list of instructions accepted as boolean inputs"

* commit 'aff3f0a0a2a080e313ae80c9b0216aa26a668623':
  ART: Extend list of instructions accepted as boolean inputs

Merge "[optimizing] Add memory barriers in constructors when needed"

[optimizing] Add memory barriers in constructors when needed

If a class has final fields we must add a memory barrier before
returning from constructor. This makes sure the fields are visible to
other threads.

Bug: 19851497
Change-Id: If8c485092fc512efb9636cd568cb0543fb27688e

Merge "ART: Extend list of instructions accepted as boolean inputs"

ART: Extend list of instructions accepted as boolean inputs

Previous change allowed integer Phis as inputs of instructions
expecting a boolean type. This list, however, was not exhaustive as
binary operations And, Or and Xor are also valid inputs. This patch
extends the list in SSAChecker.

Change-Id: I5b5c9e7a17992cc4987e3a078ee23ea80028ecfc

am 2e0f89b1: Merge "Fix lint error."

* commit '2e0f89b1b61685f7c322a4c6ec3e3b4839e76d64':
  Fix lint error.

Merge "Fix lint error."

Fix lint error.

Change-Id: Id956c0e8c864a14c05d291f6b890df4877652306

am ae267a22: Merge "Opt compiler: Correctly require register or FPU register."

* commit 'ae267a22e14f3485ecb2191bd5cf50fcc1e4540d':
  Opt compiler: Correctly require register or FPU register.

Merge "Opt compiler: Correctly require register or FPU register."

Opt compiler: Correctly require register or FPU register.

Also add a check that location summary are correctly typed
with the HInstruction.

Change-Id: I699762ff4e8f4e321c7db01ea005236ea1934af9

am 0ca64e92: Merge "Fix codegen_test for long multiplication."

* commit '0ca64e926f9e55cd369e1afb520d7e05452a6aa6':
  Fix codegen_test for long multiplication.

am d7265941: Merge "Run jdwp tests now that localhost issues have been solved."

* commit 'd72659412d309b2a99b8f12713774c36fc90348b':
  Run jdwp tests now that localhost issues have been solved.

Merge "Fix codegen_test for long multiplication."

Fix codegen_test for long multiplication.

It seems like clang (that we use on the host) was *very* forgiving
with this broken test: the code generated for for MulLong used ebx
but this is a callee-save register in C but not ART. Also, the test
was not properly written for handling longs, so it was taking
unitialized stack entries.

GCC on target is not as forgiving.

Change-Id: I5d7a962f8a72b3ce407dce50ca50b4ffc690c99e

Merge "Run jdwp tests now that localhost issues have been solved."

Run jdwp tests now that localhost issues have been solved.

Change-Id: I5ae67c2caf73695316ea9530274e97272114af1b
See: https://android-review.googlesource.com/#/c/147244/.

Add sanity check for large object allocation

If there is a large object which ends up being covered by a space
bitmap, it will not be marked correctly by the GC.

Change-Id: Icdd0aaa207f476dd08effcee6cfbbb5de7ca1d17

am f5091eee: Merge "ART: Re-add dlopen"

* commit 'f5091eee4abe73c64959e53bda684bd689569643':
  ART: Re-add dlopen

Merge "ART: Re-add dlopen"

ART: Re-add dlopen

Re-add an oat-file path that uses dlopen to load oat files. This
code-path will be necessary to support libunwind unwinding through
properly CFI-annotated oat files, as libunwind consults the linker
about loaded ELF files.

We avoid the original dlopen issue, namely that the semantics of
dlopen disallow loading the same soname twice, by using an extension
of bionic that supersedes the specified behavior.

Change-Id: I4a7e3cb00d1ea156dad84f76826def2a5967c9ca

RecordPcInfo() in GenerateStaticOrDirectCall() is misplaced on x86.

GenerateStaticOrDirectCall() is invoked in intrinsics_x86.cc and
RecordPcInfo() is already taken care of there. It should be moved
to VisitInvokeStaticOrDirect() as done in other archs.

Change-Id: Id08d84c9046e55dea9d8a8452c979294c4183150

am 33259fdf: Merge "Fix access past end of args array."

* commit '33259fdfcd350793d10f67f2ea7dfc6051a8afa2':
  Fix access past end of args array.

Merge "Fix access past end of args array."

Fix access past end of args array.

Bug: 20340831
Change-Id: Ibc0995e28e74c65d81f001e5b4d1e4780ff19686

am b73f887f: Merge "Fix undefined behavior in hash calculation."

* commit 'b73f887f7e9a6794159d8ae646e9b1d18797125c':
  Fix undefined behavior in hash calculation.

am adf87b0c: Merge "ART: Fix a failing gtest"

* commit 'adf87b0c8cd68ed365e01aec620d016493357cec':
  ART: Fix a failing gtest

Merge "Fix undefined behavior in hash calculation."

Fix undefined behavior in hash calculation.

dex_register might be >= the width of the map hash. Shifting by that
value would be undefined behavior. Constrain the value to within the
valid range.

Change-Id: I9037c5c7ec554850ba3385585aca96fde1d50387

Merge "ART: Fix a failing gtest"

ART: Fix a failing gtest

Stricter assumptions about the state of linear scan caused a reg alloc
gtest to fail.

Change-Id: I0c568bf996ce6adefe4f000524b38acd3967421e

am 41de2239: Merge "ART: Improve range search caching in LiveInterval"

* commit '41de22394e0108f6216a56193b579a199fc37649':
  ART: Improve range search caching in LiveInterval

Merge "ART: Improve range search caching in LiveInterval"

ART: Improve range search caching in LiveInterval

Register allocator spends too long in LiveInterval queries. This patch
builds on previously introduced caching of range search results to
further speed up LiveInterval's Covers and FindIntersectionWith.
Only calls which are guaranteed to query the current->GetStart()
position are cached. Other calls are replaced with CoversSlow which
searches through the entire list of ranges.

Change-Id: I84d92b526e174caa70d6477497a06afd85016c4a

am 81b13f6b: Merge "ART: Fix incorrect last range when adding high interval"

* commit '81b13f6b5244b664000d4bcad16920aadf3b7e29':
  ART: Fix incorrect last range when adding high interval

Merge "ART: Fix incorrect last range when adding high interval"

ART: Fix incorrect last range when adding high interval

Adding a high interval clones live ranges but assigns last_range from
the low interval. This should not cause any problems as last_range
is only used for constant-time GetEnd which will return the same
value for both low/high intervals.

Change-Id: Iaf242183436c8ac2f78c0aeea22cd07cd4beacc0

Opt compiler: Implement parallel move resolver without using swap.

The algorithm of ParallelMoveResolverNoSwap() is almost the same with
ParallelMoveResolverWithSwap(), except the way we resolve the circular
dependency. NoSwap() uses additional scratch register to resolve the
circular dependency. For example, (0->1) (1->2) (2->0) will be performed
as (2->scratch) (1->2) (0->1) (scratch->0).

On architectures without swap register support, NoSwap() can reduce the
number of moves from 3x(N-1) to (N+1) when there is circular dependency
with N moves.

And also, NoSwap() algorithm does not depend on architecture register
layout information, which means it can support register pairs on arm32
and X/W, D/S registers on arm64 without additional modification.

Change-Id: Idf56bd5469bb78c0e339e43ab16387428a082318

am dd2cf0c7: Merge "Cleanup unnecessary test conditions in ssa builder."

* commit 'dd2cf0c7a5dc7f2c89b8ac217f16b7529461e509':
  Cleanup unnecessary test conditions in ssa builder.

Merge "Cleanup unnecessary test conditions in ssa builder."

Cleanup unnecessary test conditions in ssa builder.

Change-Id: Ic36e535aec3f977ebe36bfe20bc54a1033de62c6

am f8bdd9f3: Merge "Fix value used for shift in quick_cfi_test."

* commit 'f8bdd9f3a002970e4b8fdcf6fe6730116f1626c3':
  Fix value used for shift in quick_cfi_test.

Merge "Fix value used for shift in quick_cfi_test."

am 11c9cd45: Merge "Fix build"

* commit '11c9cd45f2aadad5622fef4b3e81b9e2181ebae3':
  Fix build

Merge "Fix build"

Fix build

art/runtime/mirror/art_method-inl.h:142: error: undefined
reference to 'art::ClassLinker::ResolveType(unsigned short,
art::mirror::ArtMethod*)'

Change-Id: I3c5d26eed13e3f8d0a4d96756c09364707b6358e

Fix value used for shift in quick_cfi_test.

The spill mask bit should be shifted by the register number, not the
whole register mask.

Previously this test was shifting by values well over the width of the
type, which is undefined behavior.

Change-Id: Idf750be6d95b4487f8f4570b8c7ff9dba38be9f2