Merge "ASoC: wcd9335: Update TX gain correctly after decimator enable"

Merge "ARM: dts: msm: configure the WLED sink correctly for msmcobalt platforms"

Merge "clk: qcom: Remove non-op BRANCH_HALT_NO_CHECK_ON_DISABLE flag"

Merge "lpm-levels: Change _WARN_printf to pr_err when residency < 0"

Merge "clk: Check for failure at clk_change_rate"

Merge "ARM: dts: msm: update VDD_GFX CPR RO scaling factors for msmcobalt v2"

Merge "msm: vidc: Update log level for power collpase"

Merge "msm: vidc: Check ion_handle for errors"

Merge "iommu/arm-smmu: on domain destroy invlidate domain cfg"

Merge "msm: camera: sensor: Update CSI PHY setting for msmcobalt"

Merge "msm: camera: Restructure data handling to be more robust"

Merge "msm: camera: AV timer support for HAL3"

Merge "msm: sensor: Adding mutex for actuator power down operations"

Merge "msm_serial_hs: Add defensive checks due to sudden port close"

Merge "coresight: tmc: skip tmc read if mem allocaiton failed"

Merge "sched: Set curr/prev_window_cpu pointers to NULL in sched_exit()"

Merge "soc: qcom: use interruptible wait_for_completion API"

Merge "ARM: dts: msm: enable VDD_GFX CPR aging adjustments for msmcobalt v2"

Merge "ASoC: msmcobalt: Add independent clock support on codec"

Merge "ASoC: wcd934x: Update CPR register defaults"

Merge "drivers: soc: Initialize return var to default value"

Merge "soc: qcom: Use a deferrable timer base for the msm watchdog"

Merge "qpnp-fg-gen3: Fix storing nominal capacity to actual capacity"

Merge "USB: pd: Fix compilation issues for 32 bit support"

Merge "ASoC: wcd9335: Fix register sequence for CPE configuration"

Merge "ASoC: msmcobalt: Add CPE ECPP DAI instance for ECPP path"

Merge "ARM: msm: dts: add second CPE session for msmcobalt"

sched: Set curr/prev_window_cpu pointers to NULL in sched_exit()

trace_sched_update_task_ravg relies on NULL pointers to ensure that
it doesn't access them. Make sure that when a task exits, these
pointers are set to NULL. Otherwise any call to update_task_ravg()
between sched_exit() and releasing the task structure will access
bogus pointers. In some cases those memory locations are unmapped
and cause a kernel panic.

Change-Id: I9eebb4fb35aca2c8424bfb29ae9d833650dc5ad4
Signed-off-by: Syed Rameez Mustafa <rameezmustafa@codeaurora.org>

soc: qcom: use interruptible wait_for_completion API

Device suspend fails because of un-interruptible blocking read
function. Use wait_for_completion_interruptible API instead of
wait_for_completion to allow device suspend.

Change-Id: Ia537e776d0b322d56cd6003f95cdded5e695ceeb
Signed-off-by: Vidyakumar Athota <vathota@codeaurora.org>

ARM: dts: msm: enable VDD_GFX CPR aging adjustments for msmcobalt v2

Enable VDD_GFX CPR aging adjustments for MSMCOBALTv2 parts with
CPR fusing revision greater than or equal to 2.  At most 15 mV
can be added onto the open-loop and closed-loop voltage as a
result of an aging measurement at runtime.  This maximum 15 mV
adjustment was previously accounted for in the fixed open-loop
and closed-loop voltage adjustments.  Therefore, remove 15 mV
from both the open-loop and closed-loop voltage adjustments for
all corners.

Change-Id: I44487bfcb4e21d76948cd836ad2dae18bc3d22f4
CRs-Fixed: 1081084
Signed-off-by: David Collins <collinsd@codeaurora.org>

ASoC: msmcobalt: Add independent clock support on codec

WCD9335 codec has single master clock supply widget for both
playback and recording paths. Adding separate clock supply
for playback and recording paths will help handle low power
audio recording usecases without affecting playback usecases.
Change is to enable separate clock supply widgets for playback
and recording paths.

CRs-Fixed: 1022917
Change-Id: Ia02a1ffed911498dd6eb5df246e6da68a7802a92
Signed-off-by: Sudheer Papothi <spapothi@codeaurora.org>

ASoC: wcd934x: Update CPR register defaults

Update wcd934x codec register defaults to enable
CPR hardware block for reducing the power consumption
in rock bottom sleep mode.

CRs-Fixed: 1081673
Change-Id: Ib75655d52e5d85d649ebfcb971caf3f5b0b6dc80
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

drivers: mfd: Mark CPR bank registers as volatile

Mark CPR bank registers as volatile so that
writes to these registers get updated correctly
in hardware.

CRs-Fixed: 1081673
Change-Id: I92d0511b4e9912dfa346378784d811f6606df205
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

qpnp-fg-gen3: Fix storing nominal capacity to actual capacity

Currently, nominal capacity is stored back to the actual capacity
only when the actual capacity is non-zero. However, that can be
true when the battery is inserted for the first time. This makes
the actual capacity to be stored only when a capacity learning
cycle completes. Other algorithms like to use actual capacity
before that. Fix it.

Change-Id: I346085ec722f491f96181ef1beb383710b441f4b
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

soc: qcom: Use a deferrable timer base for the msm watchdog

It is possible that normal CFS latencies in the presence of
very heavy task load causes timer migration to be delayed
in hotplug paths. This may in turn prevent the watchdog kthread
from waking up, resulting in a bark.

Technically the watchdog is supposed to be a last-resort
failure recovery; even in this stressful hotplug scenario
the device is *usable*, just incredibly slow. It is arguable
that the watchdog should not have fired in this case, and
the petting mechanism should handle this scenario.

Move the timer to a deferrable timer base. We are really not
using the "deferrable" aspect of the timer, but the fact that
we (msm) also changed deferrable timers to run on any CPU.
This underlying change will allow the watchdog timer to be
handled on any CPU.

This completely depends on the fact that we don't have to
pet the watchdog when *all* CPUs go idle, which would
make sense from a power perspective anyway.

Change-Id: Ie389e28ff890a805854f921e4cd491a296a32925
Signed-off-by: Vikram Mulukutla <markivx@codeaurora.org>

coresight: tmc: skip tmc read if mem allocaiton failed

Add NULL pointer check to ensure that we do copy to user only
when we were able to allocate memory for ETR.

Change-Id: I09b4bc37617811fd4acd86a7e4f5ef91630675df
Signed-off-by: Satyajit Desai <sadesai@codeaurora.org>

smb-lib: update displaying battery overvoltage in health property

Currently, smb2 charger is configured to not end the charging
cycle when battery overvoltage occurs. However, when the battery
overvoltage status is read, it will be displayed through health
property. Improve this by reading the battery voltage and check
whether it is within 40mV headroom above float voltage. If it is
above that threshold then continue with displaying overvoltage
status.

CRs-Fixed: 1079363
Change-Id: I45847f446c91c80a5110d80b59a0ae4b8e2c40e5
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

USB: pd: Fix compilation issues for 32 bit support

Compilation errors are seen from qpnp-pdphy.c and policy_engine.c
drivers, when try to compile for 32 bit support. Hence fix those
errors for 32 bit support getting compiled successfully.

Change-Id: I0c496a73feb83c640f9a135f98ec393d1096b205
Signed-off-by: Vijayavardhan Vennapusa <vvreddy@codeaurora.org>

msm: vidc: Update log level for power collpase

Update Power collapse log messages to VIDC_PROF to be in
sync with other clock related logs. Today these logs are
at VIDC_DBG and VIDC_INFO which also has lot of other logs.

Change-Id: Id69802df24c4eaf4d8e9bc0c438d250090f9a38f
Signed-off-by: Praneeth Paladugu <ppaladug@codeaurora.org>

lpm-levels: Change _WARN_printf to pr_err when residency < 0

Change _WARN_printf to pr_err as former prints stack and
register dump in logs which is not necessary.

Change-Id: Ib0323014017818668a4a634e463f751fd5e9d24a
Signed-off-by: Raju P.L.S.S.S.N <rplsssn@codeaurora.org>

Merge "icnss: Unregister the driver operations when probe fails"

Merge "smb1351-charger: Fix possible Null pointer dereference"

Merge "ARM: dts: msm: Update VDD_APC CPR RO scaling factors for msmcobalt v2"

Merge "qpnp-fg-gen3: Backup the learned capacity during capacity learning"

Merge "soc: qcom: glink_spi_xprt: Add support for WDSP SSR"

Merge "input: touchscreen: Add force fw_update support via sysfs entry"

Merge "input: touchscreen: Add debugfs entries for GTP controller"

Merge "msm: kgsl: Remove use of uninitialized variable"

Merge "iommu: arm-smmu: Fix a possible null pointer dereference"

Merge "qpnp-fg-gen3: update the FCC unit while notifying charger"

qpnp-fg-gen3: fix the error in showing battery temperature

Battery temperature can take negative values. FG driver reads it
as an unsigned value and hence the negative reading is treated as
a huge integer value. Fix it.

CRs-Fixed: 1081146
Change-Id: I63e8863efb91af891dbcbfc070dfdcd833ea3ad4
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

Merge "ARM: dts: msm: Change pinctrl settings for BLSP1 UART3 for msmcobalt"

Merge "msm: gsi: add command stats"

Merge "defconfig: Enable generic cpu cooling device for msmcobalt"

Merge "driver: thermal: msm_lmh_dcvs: Match the hardware frequency to OPP"

Merge "driver: thermal: msm_lmh_dcvs: Register LMH DCVS cooling device"

ARM: dts: msm: configure the WLED sink correctly for msmcobalt platforms

WLED module supports 4 sinks but the display panel used in
msmcobalt CDP, MTP and QRD platforms needs only 2 sinks.
Configure it correctly to reduce the power consumption and
to ensure proper operation.

CRs-Fixed: 1031663
Change-Id: I75507a6f7ef409b5135afa1a913f2bee501b7b12
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

ARM: dts: msm: update VDD_GFX CPR RO scaling factors for msmcobalt v2

Update the VDD_GFX CPR regulator device RO scaling factor values
in order to match the latest hardware guidelines determined via
characterization.

Change-Id: I01f3b0d99e711a26358f9cc0bc1692a60cc74f64
CRs-Fixed: 1080409
Signed-off-by: David Collins <collinsd@codeaurora.org>

ASoC: wcd9335: Fix register sequence for CPE configuration

Currently during disabling the EC PP path (Echo cancellation Ping
Pong), the driver is also disabling other data routing controls in
the register. This is causing existing voice activation use-case
using CPE (Codec Processing Engine) to fail as there is no valid
data that is sent to the processing engine. Fix the register sequence
to avoid this issue.

CRs-fixed: 1034169
Change-Id: I2e2b50aeb770ca523cf70e2c0768e38ee56e39eb
Signed-off-by: Bhalchandra Gajare <gajare@codeaurora.org>

ASoC: msmcobalt: Add CPE ECPP DAI instance for ECPP path

Add support for CPE(Codec Processing Engine) second voice
wakeup session using ECPP(Echo cancellation Ping-Pong) hardware
path. This allows to enable two concurrent CPE sessions, one
on MAD(Mic Always-on Detection) and the other on ECPP.

Change-Id: I280057b17188757f586562f45f32ecf28595e045
Signed-off-by: Shiv Maliyappanahalli <smaliyap@codeaurora.org>

ARM: msm: dts: add second CPE session for msmcobalt

Add additional platform dai for CPE (Codec Processing Engine)
to handle two CPE sessions simultaneously. Change adds another
instance of platform driver.

Change-Id: Id5eee88e87e1e5d68ce34f43b4c85c6b48886b82
Signed-off-by: Shiv Maliyappanahalli <smaliyap@codeaurora.org>

ARM: dts: msm: Change pinctrl settings for BLSP1 UART3 for msmcobalt

Modify the sleep state settings for BLSP1 UART3 pins to optimize power
when the usecase isn't in play.

Change-Id: I1405a8561b1ecb2e3da87ed8b26fb087433a1c11
Signed-off-by: Girish Mahadevan <girishm@codeaurora.org>

msm: gsi: add command stats

Add debug statistics for GSI commands in order to
improve debug capabilities

Change-Id: Iee80fd2bf4b549665a12791009f0cf5ecc7653b9
CRs-Fixed: 1079245
Acked-by: Ady Abraham <adya@qti.qualcomm.com>
Signed-off-by: Skylar Chang <chiaweic@codeaurora.org>

defconfig: Enable generic cpu cooling device for msmcobalt

Enable generic cpu cooling device for msmcobalt.

Change-Id: If042fdae3102390dca6d5b1e257b38504b14320f
Signed-off-by: Ram Chandrasekar <rkumbako@codeaurora.org>

driver: thermal: msm_lmh_dcvs: Match the hardware frequency to OPP

The hardware frequency that LMH DCVSh hardware has requested may not
match an actual frequency of CPU. The OSM hardware will aggregate and
match this request to a nearest frequency mentioned in the clock plan.
The current lmh dcvs driver exposes this request without matching to
a frequency value in the OPP table.

In order to reflect the final mitigated frequency, match the mitigation
frequency request from LMH DCVSh to a nearest CPU frequency floor
in OPP table.

Change-Id: Iffc380898eac33f6c30c3808eb38d7bb499f5769
Signed-off-by: Ram Chandrasekar <rkumbako@codeaurora.org>

driver: thermal: msm_lmh_dcvs: Register LMH DCVS cooling device

The LMH DCVS hardware along with different monitoring algorithms, also
provides support for HLOS to vote for a CPU mitigation request. The
hardware will aggregate this request and will place the aggregated
mitigation request to OSM. The generic CPU cooling device doesn't take
advantage of this platform CPU mitigation feature.

Register the LMH DCVSh device as a platform cpu cooling device. When
registered, thermal CPU cooling device will place the mitigation request
with the LMH DCVSh hardware bypassing the cpufreq software. This will
allow faster mitigation action.

Also, thermal core framework exposes standard sysfs interfaces for
querying the cooling device state. Using this sysfs interface, users
can query the instantaneous CPU frequency mitigation request from
LMH DCVSh hardware.

Change-Id: I23762895d04dd6f1da8bb496f2a4cf22c1b34216
Signed-off-by: Ram Chandrasekar <rkumbako@codeaurora.org>

drivers: thermal: cpu_cooling: allow platform freq mitigation

cpu device can be controlled by a hardware platform device and in those
cases the cpu cooling device interface should communicate with the
platform device instead of the cpufreq module.

Allow platform drivers to register with CPU cooling with their frequency
mitigation functions. This allows the cpu cooling interface to
communicate the frequency mitigations to the platform driver directly.

Change-Id: I47960b002bf1bce1cd588de2892de46793a95562
Signed-off-by: Ram Chandrasekar <rkumbako@codeaurora.org>

clk: qcom: Remove non-op BRANCH_HALT_NO_CHECK_ON_DISABLE flag

BRANCH_HALT_NO_CHECK_ON_DISABLE flag is no longer required
for the clocks with no branch halt status check status during
clock disable so removing the usage of the flag.

Change-Id: Id58f1bf1f5b1b68acc8fe3d4d79450730f466f0b
Signed-off-by: Amit Nischal <anischal@codeaurora.org>

clk: qcom: Remove BRANCH_HALT_NO_CHECK_ON_DISABLE flag

Remove BRANCH_HALT_NO_CHECK_ON_DISABLE flag for the clocks
with no branch halt status check during clock disable as
same functionality can be obtained with BRANCH_VOTED flag
so replacing the existing flag with BRANCH_VOTED flag.

Change-Id: I17935e4aa6144e3825e6922d95f671f9cecc0fe3
Signed-off-by: Amit Nischal <anischal@codeaurora.org>

Merge "input: misc: pat9125: add sysfs for suspend-resume test"

clk: Check for failure at clk_change_rate

The clock rate set could fail, thus check for failure and abort clock rate
change in case the clk_set_rate fails.

Change-Id: I3a3a03f8c0c261b1f89c33e1247e3dbf889a8d26
Signed-off-by: Taniya Das <tdas@codeaurora.org>

Merge "fg-util: fix a possible buffer overflow"

Merge "sched/core_ctl: Move header file to global location"

smb1351-charger: Fix possible Null pointer dereference

The adc notification callback assumes that it will end up selecting
the correct state. However, if the parameters are outside the
expected values, the code could end up dereferencing a null pointer.

Fix this by returning before that pointer is dereferenced.

Change-Id: I42642b475a1032c3a7395336381f3bd6c1396dde
Signed-off-by: Abhijeet Dharmapurikar <adharmap@codeaurora.org>

icnss: Unregister the driver operations when probe fails

When WLAN driver initialization fails unregister the driver operations.

CRs-Fixed: 1077763
Change-Id: I7c7c3f98f9685711268e221fc83f2c831b02a294
Signed-off-by: Sameer Thalappil <sameert@codeaurora.org>

iommu/arm-smmu: on domain destroy invlidate domain cfg

Invalidate the domain cfg when destroying the domain
otherwise this can cause issues on subsequent attaches.
For example if the cfb cbndx is not cleared then a new
context won't get assigned to the domain.

Change-Id: If576c6c8a7da90c4ce3f1061df4b3ba0dce495e1
Signed-off-by: Liam Mark <lmark@codeaurora.org>

iommu: arm-smmu: Fix a possible null pointer dereference

Reported by static analysis tools. generic_device_group() may return
NULL on an error case.

Change-Id: I33e8e859e99d4f7c4616aeee1da8214497e30625
Signed-off-by: Patrick Daly <pdaly@codeaurora.org>

ARM: dts: msm: Update VDD_APC CPR RO scaling factors for msmcobalt v2

Update the VDD_APC0 and VDD_APC1 CPR RO scaling factors
for msmcobalt v2 to match the latest hardware characterization
guidelines.

CRs-Fixed: 1080409
Change-Id: I8250304e918f55d233e9b3f01c57f297f73e74ba
Signed-off-by: Osvaldo Banuelos <osvaldob@codeaurora.org>

Merge "defconfig: msm: avoid compilation of MDSS DP driver for 32-bit msmfalcon"

Merge "msm: kgsl: Add sysfs control for pwrscale"

Merge "ASoC: wcd934x: fix click and pop in Tx path"

Merge "sched: don't bias towards waker cluster when sched_boost is set"

qpnp-fg-gen3: update the FCC unit while notifying charger

Charger driver expects the constant_charge_current_max property
in microunits. Update it.

Change-Id: I1b9117edb6c2206c09deb083529479a3ccc4618d
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

soc: qcom: glink_spi_xprt: Add support for WDSP SSR

Handle WDSP_EVENT_PRE_SHUTDOWN event to indicate link down event to G-Link
core and the clients of G-Link. Handle WDSP_EVENT_POST_BOOTUP event to
indicate link up event.

CRs-Fixed: 1080354
Change-Id: I12c04ceb7af51cc5d2f0c79b524ef783dc5f749e
Signed-off-by: Karthikeyan Ramasubramanian <kramasub@codeaurora.org>

ASoC: wcd9335: Update TX gain correctly after decimator enable

Gain for TX decimator block needs to be set after the
corresponding decimator is enabled. Otherwise, gain will
not take affect. Apply the gain by reading from regmap cache
to the codec decimator hardware after decimator is enabled.

CRs-fixed: 982473
Change-Id: Ib2d189b56e58b038a343fc974e6e3b8ef29f982d
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

input: touchscreen: Add force fw_update support via sysfs entry

Add sysfs entry for force fw_update support in Goodix
driver.
Change the usage of kstrtoul to sscanf in driver to avoid
portability issues.

Change-Id: I147a3e465170dda7af415ade29c04257d9b11a6b
Signed-off-by: Shantanu Jain <shjain@codeaurora.org>

input: touchscreen: Add firmware upgrade via sysfs entry

Add sysfs entry for firmware upgrade support in Goodix
driver.

Change-Id: If71d4020223547e0db425c9fd37819c6166efcab
Signed-off-by: Shantanu Jain <shjain@codeaurora.org>

input: touchscreen: Add debugfs entries for GTP controller

Add debugfs entries for address and data to read the registers
of Goodix controller.

Change-Id: I6543d523e39771615d0e1b684780141e108a2aa4
Signed-off-by: Shantanu Jain <shjain@codeaurora.org>

Merge "ARM: dts: msm: Add sound card entry for msmcobalt QVR"

Merge "ARM: dts: msm: Add support for Venus PIL on msmtriton"

Merge "clk: qcom: Update the GPU PLL configuration to 800MHz"

Merge "qpnp-fg-gen3: notify charger with float voltage and FCC"

Merge "qpnp-smb2: support setting FCC and float voltage in battery power supply"

Merge "ARM: 8618/1: decompressor: reset ttbcr fields to use TTBR0 on ARMv7"

defconfig: msm: avoid compilation of MDSS DP driver for 32-bit msmfalcon

The MDSS DP driver has compilation issues on msmfalcon 32-bit builds.
Remove config for the driver to skip compilation till the relevant
issues are resolved.

Change-Id: I8b4d464c793fd943abca2b9041f5751abc9ed22b
Signed-off-by: Padmanabhan Komanduru <pkomandu@codeaurora.org>

ARM: dts: msm: Add sound card entry for msmcobalt QVR

msmcobalt QVR has different hardware design with MTP.
Add sound card entry for msmcobalt QVR to enable wsa,
earpiece and microphones.

CRs-Fixed: 1078551
Change-Id: Ic55c44de74e537463a218619861f28c1e6eb66c1
Signed-off-by: Meng Wang <mwang@codeaurora.org>

ARM: 8618/1: decompressor: reset ttbcr fields to use TTBR0 on ARMv7

If the bootloader uses the long descriptor format and jumps to
kernel decompressor code, TTBCR may not be in a right state.
Before enabling the MMU, it is required to clear the TTBCR.PD0
field to use TTBR0 for translation table walks.

The commit dbece45894d3a ("ARM: 7501/1: decompressor:
reset ttbcr for VMSA ARMv7 cores") does the reset of TTBCR.N, but
doesn't consider all the bits for the size of TTBCR.N.

Clear TTBCR.PD0 field and reset all the three bits of TTBCR.N to
indicate the use of TTBR0 and the correct base address width.

Change-Id: Ib497ef7ecdee6c517205ec76724283d4cbd89bdc
Fixes: dbece45894d3 ("ARM: 7501/1: decompressor: reset ttbcr for VMSA ARMv7 cores")
Acked-by: Robin Murphy <robin.murphy@arm.com>
Signed-off-by: Srinivas Ramana <sramana@codeaurora.org>
Signed-off-by: Russell King <rmk+kernel@arm.linux.org.uk>
Git-commit: 117e5e9c4cfcb7628f08de074fbfefec1bb678b7
Git-repo: git://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git

clk: qcom: Update the GPU PLL configuration to 800MHz

The GPU PLL initial configuration is modified to 800MHz and also update the
RCG to be able to support force enable/disable for gfx3d_clk_src.

Change-Id: I8e6d7dba762b678070d66e291347af2cdf804ae5
Signed-off-by: Taniya Das <tdas@codeaurora.org>

ARM: dts: msm: Add support for Venus PIL on msmtriton

Add support for Venus PIL which facilitates the loading of venus
firmware, authentication and bringing it out of reset.

Change-Id: I3cdef3870dfd88562f3435d678698e3a906ae673
Signed-off-by: Gaurav Kohli <gkohli@codeaurora.org>

Merge "power_supply: Add PE_START property"