[AArch64] Refactor stand alone methods (NFC)

Make stand alone methods in AArch64InstrInfo static.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324745 91177308-0d34-0410-b5e6-96231b3b80d8

Pre-emptively fix test case for windows path separators

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324740 91177308-0d34-0410-b5e6-96231b3b80d8

Remove some unnecessary REQUIRES: shell from a couple of llvm-symbolizer tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324738 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Express calling conventions via .td file instead of hand-coding

Additionally, simplify the rest of the argument/parameter lowering code.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324737 91177308-0d34-0410-b5e6-96231b3b80d8

[DebugInfo] Don't insert DEBUG_VALUE after terminators

r314974 introduced insertion of DEBUG_VALUEs after
each redefinition of debug value register in the slot index range.

In case the instruction redefining the debug value register
was a terminator, machine verifier would complain since it
enforces the rule of no non-terminator instructions
following the first terminator.

Differential Revision: https://reviews.llvm.org/D42801

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324734 91177308-0d34-0410-b5e6-96231b3b80d8

[SelectionDAG] Provide adequate register class for RegisterSDNode

When adding operands to machine instructions in case of
RegisterSDNodes, generate a COPY node in case the register class
does not match the one in the instruction definition.

Differental Revision: https://reviews.llvm.org/D35561

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324733 91177308-0d34-0410-b5e6-96231b3b80d8

[ELF] Print the .type assembly directive correctly for STT_NOTYPE

The llvm assembly parser and gas both accept "@notype" in the .type
assembly directive, but we were printing it as "@no_type", which isn't
accepted by either assembler.

Differential revision: https://reviews.llvm.org/D43116

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324731 91177308-0d34-0410-b5e6-96231b3b80d8

[mips] UnXFAIL gprestore.ll test.

Repurpose this previously XFAIL'd test to check that jalr uses $25
as per ABI requirements for PIC code.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324729 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Add constant vector support for X udiv C, where C >= signbit

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324728 91177308-0d34-0410-b5e6-96231b3b80d8

[TargetSchedule] Fix r324582.

Increment was using the wrong NumUnits (the one from the ProcResGroup
and not the subunit).

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324727 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Optimize AccelTable

Summary:
The class contained arrays of two structures (DataArray and HashData).
These structures were in 1:1 correspondence, and one of them contained
pointers to the other (and *both* contained a "Name" field). By merging
these two structures into one, we can save a bit of space without
negatively impacting much of anything.

Reviewers: JDevlieghere, aprantl

Subscribers: llvm-commits

Differential Revision: https://reviews.llvm.org/D43073

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324724 91177308-0d34-0410-b5e6-96231b3b80d8

[AArch64]  Return true in enableMultipleCopyHints().

Enable multiple COPY hints to eliminate more COPYs during register allocation.

Note that this is something all targets should do, see
https://reviews.llvm.org/D38128.

Review: Martin Storsjö

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324720 91177308-0d34-0410-b5e6-96231b3b80d8

Rename and move utility function getLatchPredicateForGuard. NFC.

Rename getLatchPredicateForGuard to more common name
getFlippedStrictnessPredicate and move it to ICmpInst class.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324717 91177308-0d34-0410-b5e6-96231b3b80d8

[bugpoint] Report non-existent opt binary

Bugpoint will keep going even if the opt binary it's given doesn't
exist. It should at least alert the user, so it's clear why reductions
are failing.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324713 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] More descriptive names in the memory legalizer

NFC.

Differential Revision: https://reviews.llvm.org/D43054

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324712 91177308-0d34-0410-b5e6-96231b3b80d8

LTO: Include live bit in ThinLTO cache key.

As of r323633, this bit started controlling whether symbol definitions
appear in object files, and it also became sensitive to the prevailing
bit, so it needs to be included in the key.

Differential Revision: https://reviews.llvm.org/D43109

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324711 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Simplify some code in lowerV4X128VectorShuffle and lowerV2X128VectorShuffle

Previously we extracted two subvectors and concatenate. But the concatenate will be lowered to two insert subvectors. Then DAG combine will merge once of the inserts and one of the extracts back into the original vector. We might as well just directly use one extract and one insert.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324710 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Teach shuffle lowering to recognize 128/256 bit insertions into a zero vector.

This regresses a couple cases in the shuffle combining test. But those cases use intrinsics that InstCombine knows how to turn into a generic shuffle earlier. This should give opportunities to fold this earlier in InstCombine or DAG combine.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324709 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add 512-bit shuffle test cases for concatenating 128/256-bits with zeros in the upper portion.

We should recognize this and just use a mov that will zero the upper bits.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324708 91177308-0d34-0410-b5e6-96231b3b80d8

[lit] Pass CLANG env var to testing configuration

Allow CLANG environment variable be copied into the testing configuration
and proper support testing with a custom path to the clang executable.

Signed-off-by: Vladimir Vereschaka <vvereschaka@accesssoftek.com>
git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324706 91177308-0d34-0410-b5e6-96231b3b80d8

[bugpoint] Simplify reducers which can fail verification, NFC

More unique_ptr-ification, ranged for loops, etc.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324705 91177308-0d34-0410-b5e6-96231b3b80d8

[bugpoint] Delete a dead cl::opt (-child-output)

This option isn't used anywhere, as far as I can tell.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324704 91177308-0d34-0410-b5e6-96231b3b80d8

[bugpoint] Avoid noisy errors by passing a valid opt to tests

If the tests don't use the in-tree opt, we're liable to see some silly
error messages due to the version mismatch (missing flags, etc).

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324703 91177308-0d34-0410-b5e6-96231b3b80d8

DebugInfo/llvm-symbolizer: Test symbolizing Split DWARF without addresses in the skeleton CU

Identified in an llvm-dev discussion around
DWARFUnit::collectAddressRanges

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324702 91177308-0d34-0410-b5e6-96231b3b80d8

[ORC] Remove Layer handles from the layer concept.

Handles were returned by addModule and used as keys for removeModule,
findSymbolIn, and emitAndFinalize. Their job is now subsumed by VModuleKeys,
which simplify resource management by providing a consistent handle across all
layers.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324700 91177308-0d34-0410-b5e6-96231b3b80d8

Make test changes added in r324584 more robust by using a regex instead of hard coded MCInst numbers.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324699 91177308-0d34-0410-b5e6-96231b3b80d8

[GISel]: Verify COPIES involving generic registers.

Add verification for copies involving generic registers if they are
compatible - ie if it is a generic copy, then the types are the
same, and if a COPY b/w generic and target virtual register, then
the sizes should be the same. Only checks if there are no sub registers
involved for now.

https://reviews.llvm.org/D37775

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324696 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Unify the syntax of MBB liveins in MIR and -debug output

Instead of:

Live Ins: %r0 %r1

print:

liveins: %r0, %r1

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324694 91177308-0d34-0410-b5e6-96231b3b80d8

[x86] Add test cases to demonstrate some dumb mask->gpr->mask transition sequences.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324693 91177308-0d34-0410-b5e6-96231b3b80d8

[hwasan] Fix kernel instrumentation of stack.

Summary:
Kernel addresses have 0xFF in the most significant byte.
A tag can not be pushed there with OR (tag << 56);
use AND ((tag << 56) | 0x00FF..FF) instead.

Reviewers: kcc, andreyknvl

Subscribers: srhines, llvm-commits, hiraditya

Differential Revision: https://reviews.llvm.org/D42941

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324691 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Don't compute BranchProbability for MBB::print

Avoid re-computing BP only to print successor probabilities in -debug
printing.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324690 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Only print successors when the list is not empty

Follow-up of r324685.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324686 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Unify the syntax of MBB successors in MIR and -debug output

Instead of:

Successors according to CFG: %bb.6(0x12492492 / 0x80000000 = 14.29%)

print:

successors: %bb.6(0x12492492); %bb.6(14.29%)

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324685 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen] Move printing '\n' from MachineInstr::print to MachineBasicBlock::print

MBB.print wasn't printing it, but the MIRPrinter is printing it. The
goal is to unify that as much as possible.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324681 91177308-0d34-0410-b5e6-96231b3b80d8

[Lanai] Code model dictates section selection.

Always use the small section when the small code model is specified.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324679 91177308-0d34-0410-b5e6-96231b3b80d8

[x86] consolidate and add tests for undef binop folds; NFC

As was already shown in the div/rem tests and noted in PR36305,
the behavior is inconsistent, but it's not limited to div/rem only.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324678 91177308-0d34-0410-b5e6-96231b3b80d8

Use a stable topological sort in DwarfCompileUnit::createScopeChildrenDIE()

This addresses review feedback for D42940. The topological sort is
slightly more expensive but it can now also detect cycles in the
dependencies and actually works correctly.

rdar://problem/37217988

Differential Review: https://reviews.llvm.org/D43036

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324677 91177308-0d34-0410-b5e6-96231b3b80d8

Minor tweak to test case.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324670 91177308-0d34-0410-b5e6-96231b3b80d8

[DWARFv5] Fix dumper to show the file table starts at index 0.

Emitting the correct (root of compilation) file at index 0 will be
posted for review later; I wanted to get this minor change out of the
way first.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324669 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Process SDWA block at a time

Right now this loops over the entire function every time there
is a change, which is not very efficient. There's no practical
reason to track this so globally, since the code motion optimization
passes should be sinking instructions with single uses and
the pass currently will not fold with multiple uses.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324667 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Minor cleanups

Column limit, typo, unnecessary reference

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324666 91177308-0d34-0410-b5e6-96231b3b80d8

[GlobalISel][X86] Fixing failures after https://reviews.llvm.org/D37775

The patch essentially makes sure that X86CallLowering adds proper
G_COPY/G_TRUNC and G_ANYEXT/G_COPY when we are doing lowering of
arguments/returns for floating point values passed on registers.

Tests are updated accordingly

Reviewed By: qcolombet

Differential Revision: https://reviews.llvm.org/D42287

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324665 91177308-0d34-0410-b5e6-96231b3b80d8

[GlobalIsel][X86] Making {G_IMPLICIT_DEF, s128} legal

The patch is a split from D42287 and is related to
fixing failures after https://reviews.llvm.org/D37775

Reviewed By: qcolombet

Differential Revision: https://reviews.llvm.org/D42287

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324664 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Improve combineCastedMaskArithmetic to fold (bitcast (vXi1 (and/or/xor X, C)))->(vXi1 (and/or/xor (bitcast X), (bitcast C)) where C is a constant build_vector.

Most vxi1 constant build vectors have to be implemented in the scalar domain anyway so we'll probably end up with a cast there later. But by then its too late to do the combine to get rid of it.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324662 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add DAG combine to constant fold a bitcast of a vXi1 constant build_vector into a scalar integer.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324661 91177308-0d34-0410-b5e6-96231b3b80d8

CMake: Explicitly #undef LLVM_REVISION rather than using a blank file

Including a blank file is confusing and makes it look like something
went wrong. Rather than requiring people know why this is blank, let's
just make it explicitly #undef the macro that it would define if it
weren't empty.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324659 91177308-0d34-0410-b5e6-96231b3b80d8

[ThinLTO] Skip BlockAddresses while replacing uses in function import.

Differential Revision: https://reviews.llvm.org/D43027

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324658 91177308-0d34-0410-b5e6-96231b3b80d8

Parameterize a test.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324657 91177308-0d34-0410-b5e6-96231b3b80d8

[DSan] Update uses of memory intrinsic get/setAlignment to new API (NFC)

Summary:
This change is part of step five in the series of changes to remove alignment argument from
memcpy/memmove/memset in favour of alignment attributes. In particular, this changes the
DataFlowSanitizer pass to cease using the old get/setAlignment() API of MemoryIntrinsic
in favour of getting source & dest specific alignments through the new API.

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402, rL324626, rL324642, rL324653 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324654 91177308-0d34-0410-b5e6-96231b3b80d8

[ASan] Update uses of IRBuilder::CreateMemCpy to new API (NFC)

Summary:
This change is part of step five in the series of changes to remove alignment argument from
memcpy/memmove/memset in favour of alignment attributes. In particular, this changes the
AddressSanitizer pass to cease using The old IRBuilder CreateMemCpy single-alignment API
in favour of the new API that allows setting source and destination alignments independently.

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402, rL324626, rL324642 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324653 91177308-0d34-0410-b5e6-96231b3b80d8

Revert "WIP: [DAGCombiner] Assert that debug info is preserved"

This reverts commit r324648. It was committed accidentally.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324650 91177308-0d34-0410-b5e6-96231b3b80d8

[bugpoint] Simplify the global initializer reducer, NFC

Fix the comments, use early exits, use unique_ptr, and use ranged for
loops.

This is in preparation for a global *variable* reducer, which, with any
luck will help us clean up test cases.

Differential Revision: https://reviews.llvm.org/D43084

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324649 91177308-0d34-0410-b5e6-96231b3b80d8

WIP: [DAGCombiner] Assert that debug info is preserved

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324648 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Remove kortest intrinsics and replace with native IR.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324646 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Support 'V' register operand modifier

This allows the register name to be printed without the leading '%'.
This can be used for emitting calls to the retpoline thunks from inline
asm.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324645 91177308-0d34-0410-b5e6-96231b3b80d8

Fix missing field initializer warning in TableGen SubtargetEmitter

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324643 91177308-0d34-0410-b5e6-96231b3b80d8

[MSan] Update uses of IRBuilder::CreateMemCpy to new API (NFC)

Summary:
This change is part of step five in the series of changes to remove alignment argument from
memcpy/memmove/memset in favour of alignment attributes. In particular, this changes the
MemorySanitizer pass to cease using the old IRBuilder CreateMemCpy single-alignment APIs
in favour of the new API that allows setting source and destination alignments independently.

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402, rL324626 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324642 91177308-0d34-0410-b5e6-96231b3b80d8

Regenerate test

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324639 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add common CHECK prefix to shift combine tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324638 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add shift undef, %X tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324637 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] visitSRem - use m_Negative(APInt) helper. NFCI.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324636 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Add vector udiv tests

Tests for X udiv C, where C >= signbit

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324635 91177308-0d34-0410-b5e6-96231b3b80d8

[SelectionDAG] Add a helper function for creating a boolean constant based on the target's boolean content

Many in SimplifySetCC and FoldSetCC try to create true or false constants. Some of them query getBooleanContents to figure out whether to use all ones or just 1 for true. But many places do not check and just use 1 without ensuring the VT has an i1 scalar type. Note sure if those places only trigger before type legalization so they only see an i1
type?

To cleanup the inconsistency and reduce some duplicated code, this patch adds a getBoolConstant method to SelectionDAG that takes are of querying getBooleanContents and doing the right thing.

Differential Revision: https://reviews.llvm.org/D43037

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324634 91177308-0d34-0410-b5e6-96231b3b80d8

Simplify function prototypes in bugpoint, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324633 91177308-0d34-0410-b5e6-96231b3b80d8

Change "UNSUPPORTED: windows" to be "UNSUPPORTED: system-windows" so that test is actually skipped on Windows.

Reviewed by Paul Robinson

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324632 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Add m_Negative pattern matching

Allows us to add non-uniform constant vector support for "X urem C -> X < C ? X : X - C, where C >= signbit."

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324631 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add a few new test cases for shrunkblend combine

One of them shows a missed opportunity to use SimplifyDemandedBits on the condition when its used by multiple vselects.

The other is a case we shouldn't optimize because the condition has a non-vselect use.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324630 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Add vector urem tests.

Improve coverage of InstCombiner::visitURem for vector types

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324629 91177308-0d34-0410-b5e6-96231b3b80d8

Use ranged for loops in TypeFinder.cpp, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324628 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Regenerate vector mul tests.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324627 91177308-0d34-0410-b5e6-96231b3b80d8

[LoopIdiom] Be more aggressive when setting alignment in memcpy

Summary:
This change is part of step five in the series of changes to remove alignment argument from
memcpy/memmove/memset in favour of alignment attributes. In particular, this changes the
LoopIdiom pass to cease using the old IRBuilder CreateMemCpy single-alignment APIs in
favour of the new API that allows setting source and destination alignments independently.
This allows us to be slightly more aggressive in setting the alignment of memcpy calls that
loop idiom creates.

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324626 91177308-0d34-0410-b5e6-96231b3b80d8

Fix signed/unsigned compare warning I introduced

'size' of a vector is unsigned, and I accidentially compared
it to an int through GTEST.  I switched it to unsigned, which
is the template parameter type anyway.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324625 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Add 'fillValidCPUArchList' to ARM targets

This is a support change for a CFE change (https://reviews.llvm.org/D42978)
that allows march and -target-cpu to list the valid targets in a note. The changes
are limited to the ARM/AArch64, since this is the only target that gets the CPU
list from LLVM.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324623 91177308-0d34-0410-b5e6-96231b3b80d8

[dsymutil] Use llvm::sys::path to join bundle path.

When processing a dSYM bundle, use llvm::sys::path to join the different
path components instead of using a string with hard coded forward
slashes as separators.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324622 91177308-0d34-0410-b5e6-96231b3b80d8

[dwarfdump] Normalize input path.

Before this patch, llvm-dwarfdump would reject `bundel.dSYM/` as input,
while `bundel.dSYM` was accepted. The reason is that `path::extension()`
returns an empty string for the former, leading to the argument not
being recognized as a dSYM bundle.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324621 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] Updae documentation about address space

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324617 91177308-0d34-0410-b5e6-96231b3b80d8

[SLPVectorizer] auto-generate complete checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324616 91177308-0d34-0410-b5e6-96231b3b80d8

[SLPVectorizer] auto-generate complete checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324615 91177308-0d34-0410-b5e6-96231b3b80d8

[SLPVectorizer] move RUN line to top-of-file; NFC

I was confused what we were checking because the RUN line was
in the middle of the file.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324614 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Fix issue with X udiv (POW2_C1 << N) for non-splat constant vectors

foldUDivShl was assuming that the input was a scalar or a splat constant

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324613 91177308-0d34-0410-b5e6-96231b3b80d8

[SLPVectorizer] auto-generate complete checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324612 91177308-0d34-0410-b5e6-96231b3b80d8

[LoopVectorize] auto-generate complete checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324611 91177308-0d34-0410-b5e6-96231b3b80d8

[ValueTracking] don't crash when assumptions conflict (PR36270)

The last assume in the test says that %B12 is 0.
The first assume says that %and1 is less than %B12.
Therefore, %and1 is unsigned less than 0...does not compute.

That means this line:
Known.Zero.setHighBits(RHSKnown.countMinLeadingZeros() + 1);
...tries to set more bits than exist.

Differential Revision: https://reviews.llvm.org/D43052

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324610 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Fix issue with X udiv 2^C -> X >> C for non-splat constant vectors

foldUDivPow2Cst was assuming that the input was a scalar or a splat constant

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324608 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Re-commit r324600 with fixed LLVMBuild.txt

ARMDisassembler now depends on the banked register tables in ARMUtils, so the
LLVMBuild.txt needed updating to reflect this.

Original commit mesage:

[ARM] Fix disassembly of invalid banked register moves

When disassembling banked register move instructions, we don't have an
assembly syntax for the unallocated register numbers, so we have to
return Fail rather than SoftFail. Previously we were returning SoftFail,
then crashing in the InstPrinter as we have no way to represent these
encodings in an assembly string.

This also switches the decoder to use the table-generated list of banked
registers, removing the duplicated list of encodings.

Differential revision: https://reviews.llvm.org/D43066

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324606 91177308-0d34-0410-b5e6-96231b3b80d8

Fix unused variable warning.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324605 91177308-0d34-0410-b5e6-96231b3b80d8

Revert r324600 as it breaks a buildbot

The broken bot (clang-ppc64le-linux-multistage) is doign a shared-object build,
so I guess using lookupBankedRegByEncoding in the disassembler is a layering
violation?

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324604 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] Improve mul(x, pow2) -> shl combine for vector constants

Refactor getLogBase2Vector into getLogBase2 to accept all scalars/vectors. Generalize from ConstantDataVector to support all constant vectors.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324603 91177308-0d34-0410-b5e6-96231b3b80d8

[x86] Add test/CodeGen/X86/vmaskmov-offset.ll. NFC.

Needed for checking current code generation.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324601 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Fix disassembly of invalid banked register moves

When disassembling banked register move instructions, we don't have an
assembly syntax for the unallocated register numbers, so we have to
return Fail rather than SoftFail. Previously we were returning SoftFail,
then crashing in the InstPrinter as we have no way to represent these
encodings in an assembly string.

This also switches the decoder to use the table-generated list of banked
registers, removing the duplicated list of encodings.

Differential revision: https://reviews.llvm.org/D43066

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324600 91177308-0d34-0410-b5e6-96231b3b80d8

[test][dsymutil] Fix tests for Windows bots.

The UNSUPPORTED directive was not honored by the bot, presumably because
of the FIXME above it. This moves the comment down and removes the
remaining update check from basic-linking-x86.test.

This should un-break: llvm-clang-x86_64-expensive-checks-win/builds/7798/

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324598 91177308-0d34-0410-b5e6-96231b3b80d8

Add missed PostDominatorTree analysis dependency to GVN hoist pass.

Summary:
GVN hoist pass is using PostDominatorTree analysis, therefore the analysis
should be listed in the pass initialization as a dependency.

Reviewed By: sebpop

Differential Revision: https://reviews.llvm.org/D43007

Author: ashlykov <arkady.shlykov@intel.com>

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324597 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][MC]: Adding test coverage of MC encoding for several small extensions.<NFC>

NFC.
 Adding MC regressions tests to cover several small x86 extensions as follows:
 CLWB, CLZERO, F16C, INVPCID, PKU, POPCNT, RTM, SGX, SHA, SVM, VMFUNC, VTX

This patch is part of a larger task to cover MC encoding of all X86 isa sets started in revision: https://reviews.llvm.org/D39952

Reviewers: RKSimon, craig.topper, zvi, AndreiGrischenko
Differential Revision: https://reviews.llvm.org/D41388

Change-Id: I254508cd17faca00b780be0fc2abf6c71b61faab

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324595 91177308-0d34-0410-b5e6-96231b3b80d8

Re-land [dsymutil] Upstream update feature

This commit attempts to re-land the r324480 which was reverted in
r324493 because it broke the Windows bots. For now I disabled the two
update tests on Windows until I'm able to debug this.

Differential revision: https://reviews.llvm.org/D42880

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324592 91177308-0d34-0410-b5e6-96231b3b80d8

[Loop Predication] Teach LP about reverse loops with uge and sge latch conditions

Add support of uge and sge latch condition to Loop Prediction for
reverse loops.

Reviewers: apilipenko, mkazantsev, sanjoy, anna
Reviewed By: anna
Subscribers: llvm-commits
Differential Revision: https://reviews.llvm.org/D42837

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324589 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Fix compilation of r324580.

@ctopper Can you check that the fix is correct ?

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324586 91177308-0d34-0410-b5e6-96231b3b80d8

Revert accidental changes that snuck in r324584

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324585 91177308-0d34-0410-b5e6-96231b3b80d8

[mips] Define certain instructions in microMIPS32r3

Instructions affected:
mthc1, mfhc1, add.d, sub.d, mul.d, div.d,
mov.d, neg.d, cvt.w.d, cvt.d.s, cvt.d.w, cvt.s.d

These instructions are now defined for
microMIPS32r3 + microMIPS32r6 in MicroMipsInstrFPU.td
since they shared their encoding with those already defined
in microMIPS32r6InstrInfo.td and have been therefore
removed from the latter file.

Some instructions present in MicroMipsInstrFPU.td which
did not have both AFGR64 and FGR64 variants defined have
been altered to do so.

Differential revision: https://reviews.llvm.org/D42738

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324584 91177308-0d34-0410-b5e6-96231b3b80d8

[AVR] Fix the testsuite after '%' changed to '$' in MIR

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324583 91177308-0d34-0410-b5e6-96231b3b80d8

[TargetSchedule] Expose sub-units of a ProcResGroup in MCProcResourceDesc.

Summary:
Right now using a ProcResource automatically counts as usage of all
super ProcResGroups. All this is done during codegen, so there is no
way for schedulers to get this information at runtime.

This adds the information of which individual ProcRes units are
contained in a ProcResGroup in MCProcResourceDesc.

Reviewers: gchatelet

Subscribers: llvm-commits

Differential Revision: https://reviews.llvm.org/D43023

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@324582 91177308-0d34-0410-b5e6-96231b3b80d8