Add 'thinlto_src_module' md with asserts or -enable-import-metadata

Summary:
This way the metadata will be only generated when asserts enabled,
or when -enable-import-metadata specified

FIXED missing colon on requires.

Reviewers: tejohnson, eraman, mehdi_amini

Subscribers: mehdi_amini, llvm-commits

Differential Revision: http://reviews.llvm.org/D22167

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274947 91177308-0d34-0410-b5e6-96231b3b80d8

Revert "Add 'thinlto_src_module' md with asserts or -enable-import-metadata"

Reverting because of 17463
http://lab.llvm.org:8011/builders/clang-x86_64-linux-selfhost-modules/builds/17463

This reverts commit d20cb431bba2ba43b4c65a8556cff445bfefbb7c.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274946 91177308-0d34-0410-b5e6-96231b3b80d8

[lanai] Update test to use peephole-opt and not peephole-opts

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274945 91177308-0d34-0410-b5e6-96231b3b80d8

Revert "InstCombine rule to fold truncs whose value is available"

This reverts commit r274853.
Caused failure in ppcBE build

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274943 91177308-0d34-0410-b5e6-96231b3b80d8

Lanai: Avoid implicit iterator conversions, NFC

Avoid implicit conversions from MachineInstrBundleIterator to
MachineInstr* in the Lanai backend.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274942 91177308-0d34-0410-b5e6-96231b3b80d8

[MC, COFF] Permit a variable to be redefined

Our assertions in WinCOFFStreamer had unexpected side effects resulting
in symbols getting unexpectedly marked as used.

This fixes PR28462.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274941 91177308-0d34-0410-b5e6-96231b3b80d8

[TTI] Expose TTI::getGEPCost and use it in SLSR and NaryReassociate.

NFC.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274940 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Remove unused control flow intrinsic

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274939 91177308-0d34-0410-b5e6-96231b3b80d8

Add 'thinlto_src_module' md with asserts or -enable-import-metadata

Summary:
This way the metadata will be only generated when asserts enabled,
or when -enable-import-metadata specified

Reviewers: tejohnson, eraman, mehdi_amini

Subscribers: mehdi_amini, llvm-commits

Differential Revision: http://reviews.llvm.org/D22167

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274938 91177308-0d34-0410-b5e6-96231b3b80d8

Reapply r274829 with fix for FP vectors

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274937 91177308-0d34-0410-b5e6-96231b3b80d8

[BFI] Minor cleanup. NFC

Use typedef Result in BlockFrequencyAnalysis::run.  Fix typo in comment.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274936 91177308-0d34-0410-b5e6-96231b3b80d8

[LAA] Port test to the new PM

This is a follow-on to r274452.

The LAA with the new PM is a loop pass so we go from inner to outer loops.

Also using a CHECK-NOT didn't make much sense because we print something
in either case; whether an invariant is 'found' or 'not found'.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274935 91177308-0d34-0410-b5e6-96231b3b80d8

[PM] name the new PM LAA class LoopAccessAnalysis (LAA) /NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274934 91177308-0d34-0410-b5e6-96231b3b80d8

MSP430: Avoid implicit iterator conversions, NFC

Avoid implicit conversions from MachineInstrBundleIIterator to
MachineInstr* in the MSP430 backend by preferring MachineInstr& over
MachineInstr* when a pointer isn't nullable.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274933 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] don't form select from bitcasted logic ops if bitcasts have >1 use

This isn't a sure thing (are 2 extra bitcasts less expensive than a logic op?),
but we'll try to err on the conservative side by going with the case that has
less IR instructions.

Note: This question came up in http://reviews.llvm.org/D22114 , but this part is
independent of that patch proposal, so I'm making this small change ahead of that
one.

See also:
http://reviews.llvm.org/rL274926

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274932 91177308-0d34-0410-b5e6-96231b3b80d8

NVPTX: Avoid implicit iterator conversions, NFC

Avoid implicit conversions from MachineInstrBundleIterator to
MachineInstr* in the NVPTX backend, mainly by preferring MachineInstr&
over MachineInstr* when a pointer isn't nullable and using range-based
for loops.

There was one piece of questionable code in
NVPTXInstrInfo::AnalyzeBranch, where a condition checked a pointer
converted from an iterator for nullptr.  Since this case is impossible
(moreover, the code above guarantees that the iterator is valid), I
removed the check when I changed the pointer to a reference.

Despite that case, there should be no functionality change here.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274931 91177308-0d34-0410-b5e6-96231b3b80d8

add another multi-use test for logic->select transform

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274929 91177308-0d34-0410-b5e6-96231b3b80d8

Allow dead insts to be kept in DeadRemat only when they are rematerializable.

Because isReallyTriviallyReMaterializableGeneric puts many limits on
rematerializable instructions, this fix can prevent instructions with
tied virtual operands and instructions with virtual register uses from
being kept in DeadRemat, so as to workaround the live interval consistency
problem for the dummy instructions kept in DeadRemat.

But we still need to fix the live interval consistency problem. This patch
is just a short time relieve. PR28464 has been filed as a reminder.

Differential Revision: http://reviews.llvm.org/D19486

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274928 91177308-0d34-0410-b5e6-96231b3b80d8

Rename LoopAccessAnalysis to LoopAccessLegacyAnalysis /NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274927 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] don't form select from logic ops if it's unlikely that we'll eliminate any ops

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274926 91177308-0d34-0410-b5e6-96231b3b80d8

adjust test so it won't completely optimize away

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274925 91177308-0d34-0410-b5e6-96231b3b80d8

AArch64: Avoid implicit iterator conversions, NFC

Avoid implicit conversions from MachineInstrBundleInstr to MachineInstr*
in the AArch64 backend, mainly by preferring MachineInstr& over
MachineInstr* when a pointer isn't nullable.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274924 91177308-0d34-0410-b5e6-96231b3b80d8

add tests for multi-use folding to select

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274922 91177308-0d34-0410-b5e6-96231b3b80d8

Remove duplicate inclusion /NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274921 91177308-0d34-0410-b5e6-96231b3b80d8

ARM: Remove implicit iterator conversions, NFC

Remove remaining implicit conversions from MachineInstrBundleIterator to
MachineInstr* from the ARM backend.  In most cases, I made them less attractive
by preferring MachineInstr& or using a ranged-based for loop.

Once all the backends are fixed I'll make the operator explicit so that this
doesn't bitrot back.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274920 91177308-0d34-0410-b5e6-96231b3b80d8

TableGen: Update style in CodeGenIntrinsics. NFC

Ran clang-format to remove the namespace indentation, and stopped
repeating names in doc comments since I was updating every line
anyway.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274919 91177308-0d34-0410-b5e6-96231b3b80d8

Remove inline hints computation from SampleProfile.cpp

Summary: As we will move to use uniformed hotness check in inliner, we do not need inline hints in SampleProfile pass any more.

Reviewers: dnovillo, davidxl

Subscribers: eraman, llvm-commits

Differential Revision: http://reviews.llvm.org/D19287

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274918 91177308-0d34-0410-b5e6-96231b3b80d8

Revert r274829, it caused PR28472.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274916 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Regenerated bitreverse tests to demonstrate what is going on.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274915 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Added bitreverse tests for non-legal types

Requested on D21578

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274914 91177308-0d34-0410-b5e6-96231b3b80d8

Sparc: Avoid implicit iterator conversions, NFC

Remove the only implicit conversions from MachineInstrBundleIterator to
MachineInstr* in the Sparc backend.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274913 91177308-0d34-0410-b5e6-96231b3b80d8

WebAssembly: Avoid implicit iterator conversions, NFC

Avoid implicit conversions from MachineInstrBundleIterator to
MachineInstr* in the WebAssembly backend by preferring MachineInstr&
over MachineInstr*.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274912 91177308-0d34-0410-b5e6-96231b3b80d8

AsmPrinter: Avoid implicit iterator conversions in DbgValueHistoryCalculator, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274911 91177308-0d34-0410-b5e6-96231b3b80d8

[CrossDSOCFI] Change the pass so that it doesn't require doInitialization()

Differential Revision:  http://reviews.llvm.org/D21357

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274910 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][AVX2] Add support for target shuffle combining to VPERMPD/VPERMQ

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274908 91177308-0d34-0410-b5e6-96231b3b80d8

SelectionDAG: Avoid implicit iterator conversions in SelectionDAGBuilder, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274907 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Remove implicit iterator conversions, NFC

Remove remaining implicit conversions from MachineInstrBundleIterator to
MachineInstr* from the AMDGPU backend.  In most cases, I made them less
attractive by preferring MachineInstr& or using a ranged-based for loop.

Once all the backends are fixed I'll make the operator explicit so that
this doesn't bitrot back.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274906 91177308-0d34-0410-b5e6-96231b3b80d8

[SCCP] Fold constants as we build them whne visiting cast instructions.

This should be slightly more efficient and could avoid spurious overdefined
markings, as Eli pointed out.

Differential Revision:  http://reviews.llvm.org/D22122

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274905 91177308-0d34-0410-b5e6-96231b3b80d8

SelectionDAG: Avoid implicit iterator conversions in SelectionDAGISel, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274904 91177308-0d34-0410-b5e6-96231b3b80d8

SelectionDAG: Avoid implicit iterator conversions in ScheduleDAGSDNodes, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274903 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Make infinite loop clear, NFC

Change a while loop that was checking for nullptr on an
iterator-to-pointer conversion to an infinite for loop.  Now it's clear
that the condition doesn't terminate.

The only change in behaviour is if an invalid iterator (holding nullptr)
was passed into AMDGPUCFGStructurizer::reversePredicateSetter.  There
are only two callers, and they both dereference the iterator before
sending it in, so rather than adding an early return to avoid the loop
I've just asserted (using a static_cast, to avoid an implicit conversion
to pointer).

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274902 91177308-0d34-0410-b5e6-96231b3b80d8

SelectionDAG: Avoid implicit iterator conversions in FastISel, NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274899 91177308-0d34-0410-b5e6-96231b3b80d8

Target: Avoid getFirstTerminator() => pointer, NFC

Stop using an implicit conversion from the return of
MachineBasicBlock::getFirstTerminator to MachineInstr*.  In two cases,
directly dereference to a MachineInstr& since later code assumes it's
valid.  In a third case, change to an iterator since later code checks
against MachineBasicBlock::end.

Although the fix for the third case avoids undefined behaviour, I expect
this doesn't cause a functionality change in practice (since the basic
block already has a terminator).

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274898 91177308-0d34-0410-b5e6-96231b3b80d8

CodeGen: Avoid iterator conversions in TwoAddressInstructionPass, NFC

Mostly through preferring MachineInstr&, avoid implicit conversions from
iterator to pointer.

Although this may bitrot (since there are other uses blocking me from
removing the implicit operator), this removes the last of the implicit
conversions from MachineInstrBundleIterator to MachineInstr* in the
LLVMCodeGen build target.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274893 91177308-0d34-0410-b5e6-96231b3b80d8

CodeGen: Use MachineInstr& in StackSlotColoring, NFC

Avoid implicit iterator to pointer conversions.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274892 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] check for one-use before turning simple logic op into a select

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274891 91177308-0d34-0410-b5e6-96231b3b80d8

IR: Set a TargetPrefix for nvvm intrinsics

Since these are named nvvm_* rather than nvptx_*, we also need to
update getArchTypePrefix. It's a bit unusual for getArchTypePrefix not
to match the backend name, but I think this fits the intent of the
function in this case.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274890 91177308-0d34-0410-b5e6-96231b3b80d8

[SLPVectorizer][X86] Added fma vectorization tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274889 91177308-0d34-0410-b5e6-96231b3b80d8

CodeGen: Use MachineInstr& in RegisterScavenging, NFC

Prefer MachineInstr& in order to avoid implicit conversions from
MachineInstrBundleIterator to MachineInstr*.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274888 91177308-0d34-0410-b5e6-96231b3b80d8

add test to show multi-use output

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274887 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Minor adjustment to r274817

The commit message is inaccurate, modifiesRegister
will check for partial defs of exec.

We currently don't ever emit partial defs of exec,
so it doesn't really matter.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274886 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][AVX] Added combine test that should simplify to insertps

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274884 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] allow or(sext(A), B) --> A ? -1 : B transform for vectors

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274883 91177308-0d34-0410-b5e6-96231b3b80d8

Try to fix compilation error in DebugInfoPDBTests.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274881 91177308-0d34-0410-b5e6-96231b3b80d8

[SystemZ] Add support for the .word directive.

Summary: Branch off the work to add support for the .word directive,
using addAliasForDirective.

Reviewers: koriakin

Subscribers: llvm-commits

Differential Revision: http://reviews.llvm.org/D22142

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274878 91177308-0d34-0410-b5e6-96231b3b80d8

[DSE] Minor refactor based on D21007. NFC.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274877 91177308-0d34-0410-b5e6-96231b3b80d8

add vector tests to show missing transform

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274876 91177308-0d34-0410-b5e6-96231b3b80d8

[CodeGen, TargetPassConfig] Remove a race from createRegAllocPass

The createRegAllocPass reads and writes to a global variable 'Registry'
via calls to getDefault and setDefault.  Run this under a call_once to
avoid races.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274875 91177308-0d34-0410-b5e6-96231b3b80d8

PeepholeOptimizer: Make pass name match DEBUG_TYPE

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274874 91177308-0d34-0410-b5e6-96231b3b80d8

[SystemZ] Add support for missing instructions

Summary:
Add support to allow clang integrated assembler to recognize some
missing instructions, for openssl.

Instructions are:
LM, LMH, LMY, STM, STMH, STMY, ICM, ICMH, ICMY, SLA, SLAK, TML, TMH, EX, EXRL.

Reviewers: uweigand

Subscribers: koriakin, llvm-commits

Differential Revision: http://reviews.llvm.org/D22050

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274869 91177308-0d34-0410-b5e6-96231b3b80d8

minimize tests

The cmp and load aren't required.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274864 91177308-0d34-0410-b5e6-96231b3b80d8

Move setName after accessing Name

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274862 91177308-0d34-0410-b5e6-96231b3b80d8

Make a std::string copy of StringRef Name so that it remains valid when the original Name is overridden.

Summary: lib/IR/AutoUpgrade.cpp:348 and lib/IR/AutoUpgrade.cpp:350 upset sanitizer.

Reviewers: bkramer

Subscribers: llvm-commits

Differential Revision: http://reviews.llvm.org/D22140

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274861 91177308-0d34-0410-b5e6-96231b3b80d8

regenerate checks

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274860 91177308-0d34-0410-b5e6-96231b3b80d8

[Sparc] Leon errata fix passes.

Errata fixes for various errata in different versions of the Leon variants of the Sparc 32 bit processor.

The nature of the errata are listed in the comments preceding the errata fix passes. Relevant unit tests are implemented for each of these.

Note: Running clang-format has changed a few other lines too, unrelated to the implemented errata fixes. These have been left in as this keeps the code formatting consistent.

Differential Revision: http://reviews.llvm.org/D21960

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274856 91177308-0d34-0410-b5e6-96231b3b80d8

Do not expand SDIV when compiling for minimum code size

Differential Revision: http://reviews.llvm.org/D22139

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274855 91177308-0d34-0410-b5e6-96231b3b80d8

InstCombine rule to fold truncs whose value is available

We can fold truncs whose operand feeds from a load, if the trunc value
is available through a prior load/store.

This change is from: http://reviews.llvm.org/D21246, which folded the
trunc but missed the bitcast or ptrtoint/inttoptr required in the RAUW
call, when the load type didnt match the prior load/store type.

Differential Revision: http://reviews.llvm.org/D21791

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274853 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] fix ds_swizzle_b32 opcode for VI (bz 28371)

Differential Revision: http://reviews.llvm.org/D22049

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274852 91177308-0d34-0410-b5e6-96231b3b80d8

Addressing post-commit comments regarding not expanding UDIV;
we don't expand only when compiling for minimum code size.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274847 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SSE] Improve constant folding tests for CVTSD/CVTSS/CVTTSD/CVTTSS

As discussed on D22106, improve the testing for constant folding sse scalar conversion intrinsics to ensure we are correctly handling special/out of range cases

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274846 91177308-0d34-0410-b5e6-96231b3b80d8

Code size optimisation: don't expand a div to a mul and and a shift sequence.
As a result, the urem instruction will not be expanded to a sequence of umull,
lsrs, muls and sub instructions, but just a call to __aeabi_uidivmod.

Differential Revision: http://reviews.llvm.org/D22131

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274843 91177308-0d34-0410-b5e6-96231b3b80d8

[modules] Add missing includes.

Patch by Cristina Cristescu!

Reviewed by Adrian Prantl (D21985)

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274838 91177308-0d34-0410-b5e6-96231b3b80d8

[AArch64] Macro fusion of simple ALU ops with branches for Broadcom's Vulcan

Support for the macro fusion of simple ALU ops with branches for the Vulcan sub-target.

Patch by Meador Inge <meadori@gmail.com>

Differential Revision: http://reviews.llvm.org/D22042

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274837 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SSE] Accept any shuffle mask that is all zeroes

Until we have a better way to extract constants through bitcasted build vectors (and how to handle undefs of partial lanes etc.) at least accept build vectors that are all zeroes.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274833 91177308-0d34-0410-b5e6-96231b3b80d8

Bug 28444: Fix assertion when extract_vector_elt has mismatched type

For some reason extract_vector_elt is sometimes allowed to have
a different result type than the vector element type.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274829 91177308-0d34-0410-b5e6-96231b3b80d8

[AVX512] Remove and autoupgrade a duplicate set of 512-bit masked shift intrinsics.

I'm not sure if clang ever used these builtin names or not.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274827 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Remove intrinsics that already have autoupgrade support.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274826 91177308-0d34-0410-b5e6-96231b3b80d8

[PM] Port UnreachableBlockElim to the new Pass Manager

Differential Revision: http://reviews.llvm.org/D22124

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274824 91177308-0d34-0410-b5e6-96231b3b80d8

Add an assertion for the value enumerator (bitcode writer) NFC

I have an LTO snapshot (for which I don't have sources) that can't
be read back by LLVM. It seems the writer emitted broken bitcode
and this assertions aims at catching such cases.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274819 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Move si_mask_branch register operand to be a use

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274818 91177308-0d34-0410-b5e6-96231b3b80d8

AMDGPU: Cleanup. Use definesRegister instead of manual loop

Also this will be more precise since it will check
exec_lo/exec_hi writes.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274817 91177308-0d34-0410-b5e6-96231b3b80d8

ARM: support high registers in __builtin_longjmp on WoA

Windows on ARM uses a pure thumb-2 environment.  This means that it can select a
high register when doing a __builtin_longjmp.  We would use a tLDRi which would
truncate the register to a low register.  Use a t2LDRi12 to get the full
register file access.  Tweak the code to just load into PC, as that is an
interworking branch on all supported cores anyways.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274815 91177308-0d34-0410-b5e6-96231b3b80d8

Temporarily remove a test case to unblock PPC bots.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274813 91177308-0d34-0410-b5e6-96231b3b80d8

Temporarily remove one test run line to unblock PPC bots.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274812 91177308-0d34-0410-b5e6-96231b3b80d8

Fix LTO document

Summary: fixed very old document

Reviewers: tejohnson, pcc

Subscribers: mehdi_amini, eraman, llvm-commits

Differential Revision: http://reviews.llvm.org/D22121

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274811 91177308-0d34-0410-b5e6-96231b3b80d8

[lanai] Use peephole optimizer to generate more conditional ALU operations.

Summary:
* Similiar to the ARM backend yse the peephole optimizer to generate more conditional ALU operations;
* Add predicated type with default always true to RR instructions in LanaiInstrInfo.td;
* Move LanaiSetflagAluCombiner into optimizeCompare;
* The ASM parser can currently only handle explicitly specified CC, so specify ".t" (true) where needed in the ASM test;
* Remove unused MachineOperand flags;

Reviewers: eliben

Subscribers: aemerson

Differential Revision: http://reviews.llvm.org/D22072

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274807 91177308-0d34-0410-b5e6-96231b3b80d8

Recommit r274692 - [X86] Transform setcc + movzbl into xorl + setcc

xorl + setcc is generally the preferred sequence due to the partial register
stall setcc + movzbl suffers from. As a bonus, it also encodes one byte smaller.
This fixes PR28146.

The original commit tried inserting an 8bit-subreg into a GR32 (not GR32_ABCD)
which was not appreciated by fast regalloc on 32-bit.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274802 91177308-0d34-0410-b5e6-96231b3b80d8

[tsan] Try harder to not instrument gcov counters

GCOVProfiler::emitProfileArcs() can create many variables with names
starting with "__llvm_gcov_ctr", so llvm appends a numeric suffix to
most of them. Teach tsan about this.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274801 91177308-0d34-0410-b5e6-96231b3b80d8

Add checks to the MachOObjectFile() constructor to make sure load commands sizes
are the correct multiple.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274798 91177308-0d34-0410-b5e6-96231b3b80d8

[PM] Port InstSimplify to the new pass manager.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274796 91177308-0d34-0410-b5e6-96231b3b80d8

[DSE] Remove dead stores in end blocks containing fence

We can remove dead stores in the presence of fence instructions. Fence
does not change an otherwise thread local store to visible.

reviewers: reames, dexonsmith, jfb
Differential Revision: http://reviews.llvm.org/D22001

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274795 91177308-0d34-0410-b5e6-96231b3b80d8

Add a missing semicolon.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274794 91177308-0d34-0410-b5e6-96231b3b80d8

Add a reference for Elf_Chdr type.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274793 91177308-0d34-0410-b5e6-96231b3b80d8

Clang-format LoadStoreVectorizer

Reviewers: llvm-commits, jlebar, arsenm

Subscribers: mzolotukhin

Differential Revision: http://reviews.llvm.org/D22107

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274792 91177308-0d34-0410-b5e6-96231b3b80d8

[AArch64] Change the preferred alignment for char and short to word alignment.

The commit reinstates r273279, which was informally approved.

Original Review: http://reviews.llvm.org/D21414

This reverts commit ca632c91aaa7cafc50942f890c49f727a046ace1.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274790 91177308-0d34-0410-b5e6-96231b3b80d8

GlobalISel: remove redundant property setting. NFC.

AsmString is empty by default.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274789 91177308-0d34-0410-b5e6-96231b3b80d8

Include SelectionDAGISel in the opt-bisect process

Differential Revision: http://reviews.llvm.org/D21143

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274786 91177308-0d34-0410-b5e6-96231b3b80d8

ThinLTO: Do not take into account whether a definition has multiple copies when promoting.

We currently do not touch a symbol's linkage in the case where a definition
has a single copy. However, this code is effectively unnecessary: either
the definition is not exported, in which case the internalize phase sets
its linkage to internal, or it is exported, in which case we need to promote
linkage to weak. Those two cases are already handled by existing code.

I believe that the only real functional change here is in the case where we
have a single definition which does not prevail (e.g. because the definition
in a native object file prevails). In that case we now lower linkage to
available_externally following the existing code path for that case.

As a result we can remove the isExported function parameter from the
thinLTOResolveWeakForLinkerInIndex function.

Differential Revision: http://reviews.llvm.org/D21883

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274784 91177308-0d34-0410-b5e6-96231b3b80d8

[NVVM] Rename __nvvm_bar0 builtin back to __syncthreads.

__syncthreads was renamed to __nvvm_bar0 in r274664.  But __syncthreads
is part of our user-facing API, so we need to keep the name.

This will momentarily break clang; we need a matching patch there.

Patch by Justin Bogner.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274779 91177308-0d34-0410-b5e6-96231b3b80d8

[LibFuzzer] Unbreak the build on macOS which was broken by r272858.

``afl_driver.cpp`` currently relies on weak symbols which doesn't
work properly under macOS. For now fix the build by providing a
dummy implementation of ``LLVMFuzzerInitialize(...)``. This is just
a temporary measure until we fix ``afl_driver.cpp`` for macOS.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@274778 91177308-0d34-0410-b5e6-96231b3b80d8