[SchedModel] Use std::move to replace a vector instead of vector::swap

We don't really care about the old vector value so we don't care to swap it.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328440 91177308-0d34-0410-b5e6-96231b3b80d8

Fix module.modulemap after r328395

This patch removes the MachineValueType module since the
header was removed in r328395.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328439 91177308-0d34-0410-b5e6-96231b3b80d8

[SchedModel] Remove std::vectors that were created with 1 element and then passed to an ArrayRef parameter.

ArrayRef can capture a single element. We don't need a vector for that.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328438 91177308-0d34-0410-b5e6-96231b3b80d8

[SchedModel] Record::getName() returns StringRef - avoid std::string creation. NFCI.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328437 91177308-0d34-0410-b5e6-96231b3b80d8

[SchedModel] Avoid std::string creation for instregex patterns that don't contain regex metas. NFCI.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328436 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SkylakeClient] Merge xmm/ymm instructions instregex entries to reduce regex matches to reduce compile time

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328435 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Broadwell] Merge xmm/ymm instructions instregex entries to reduce regex matches to reduce compile time

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328434 91177308-0d34-0410-b5e6-96231b3b80d8

[RISCV] Use init_array instead of ctors for RISCV target, by default

Summary:
LLVM defaults to the newer .init_array/.fini_array scheme for static
constructors rather than the less desirable .ctors/.dtors (the UseCtors
flag defaults to false). This wasn't being respected in the RISC-V
backend because it fails to call TargetLoweringObjectFileELF::InitializeELF with the the appropriate
flag for UseInitArray.
This patch fixes this by implementing RISCVELFTargetObjectFile and overriding its Initialize method to call
InitializeELF(TM.Options.UseInitArray).

Reviewers: asb, apazos

Reviewed By: asb

Subscribers: mgorny, rbar, johnrusso, simoncook, jordy.potman.lists, sabuasal, niosHD, kito-cheng, shiva0217, llvm-commits

Differential Revision: https://reviews.llvm.org/D44750

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328433 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Haswell] Merge xmm/ymm instructions instregex entries to reduce regex matches to reduce compile time

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328432 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SandyBridge] Merge xmm/ymm instructions instregex entries to reduce regex matches to reduce compile time

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328431 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Change std::sort to llvm::sort in response to r327219

Summary:
r327219 added wrappers to std::sort which randomly shuffle the container before sorting.
This will help in uncovering non-determinism caused due to undefined sorting
order of objects having the same key.

To make use of that infrastructure we need to invoke llvm::sort instead of std::sort.

Note: This patch is one of a series of patches to replace *all* std::sort to llvm::sort. Refer the comments section in D44363 for a list of all the required patches.

Reviewers: kparzysz

Reviewed By: kparzysz

Subscribers: llvm-commits

Differential Revision: https://reviews.llvm.org/D44857

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328430 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] Change std::sort to llvm::sort in response to r327219

Summary:
r327219 added wrappers to std::sort which randomly shuffle the container before sorting.
This will help in uncovering non-determinism caused due to undefined sorting
order of objects having the same key.

To make use of that infrastructure we need to invoke llvm::sort instead of std::sort.

Reviewers: tstellar, RKSimon, arsenm

Reviewed By: arsenm

Subscribers: arsenm, kzhuravl, wdng, nhaehnle, yaxunl, dstuttard, tpr, llvm-commits, t-tye

Differential Revision: https://reviews.llvm.org/D44856

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328429 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] run clang-format on all files.

This also addresses Simon's review comment in D44839.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328428 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] Remove unused field in InstrBuilder. NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328427 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] peek through FP casts for sign-bit compares (PR36682)

This pattern came up in PR36682:
https://bugs.llvm.org/show_bug.cgi?id=36682
https://godbolt.org/g/LhuD9A

Equality checks are planned as a follow-up enhancement.

Differential Revision: https://reviews.llvm.org/D44367

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328426 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] fix formatting; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328425 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][AES] Ensure we're testing both non-VEX/VEX variants of AES instructions on AVX targets

Add skylake server tests as well

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328424 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SSE] Ensure we're testing both non-VEX/VEX variants of SSE instructions on AVX targets

And ensure we don't use later instruction sets in SSE schedule tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328423 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] add multi-use/vector tests for intrinsic shrinking; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328422 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][AVX1] Ensure we don't use later instruction sets in AVX1 schedule tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328421 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][AVX2] Ensure we don't use later instruction sets in AVX2 schedule tests

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328420 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add a new disassembler opcode map for 3DNow. Stop treating 3DNow as an attribute.

This reduces the size of llvm-mc by at least 150k since we no longer have to multiply the attribute across 7 tables.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328416 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Use unique_ptr to simplify memory management. NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328413 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Use X86_INSTR_MRM_MAPPING macro instead of listing all MRM_C0-MRM_FF format encodings. NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328412 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Remove an unnecessary switch around two other switches. NFC

The outer switch only had one valid block so didn't provide any value.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328411 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Merge the Has3DNow0F0FOpcode TSFlag into the OpMap encoding. NFC

The 3DNow instructions are encoded a little weird, but we can still represent it as an opcode map.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328410 91177308-0d34-0410-b5e6-96231b3b80d8

Add REQUIRES lines for the targets being checked in this test.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328408 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add a DAG combine to simplify PMULDQ/PMULUDQ nodes

These nodes only use the lower 32 bits of their inputs so we can use SimplifyDemandedBits to simplify them.

Differential Revision: https://reviews.llvm.org/D44375

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328405 91177308-0d34-0410-b5e6-96231b3b80d8

Allow FDE references outside the +/-2GB range supported by PC relative
offsets for code models other than small/medium. For JIT application,
memory layout is less controlled and can result in truncations
otherwise.

Patch based on one by Olexa Bilaniuk!

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328400 91177308-0d34-0410-b5e6-96231b3b80d8

Remove unused header from EntryExitInstrumenter

Fixes layering, since Transforms/Utils doesn't depend on CodeGen, so
shouldn't include headers from it.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328399 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Correct the value AdSizeX in X86II enum. NFC

Should be NFC since nothing used the enum value. The instruction descriptions are generated from tablegen which had the correct value.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328398 91177308-0d34-0410-b5e6-96231b3b80d8

Fix layering by moving ValueTypes.h from CodeGen to IR

ValueTypes.h is implemented in IR already.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328397 91177308-0d34-0410-b5e6-96231b3b80d8

Fix layering of CodeGen/TargetOpcodes.def by moving it to Support

It's also used by utils/TableGen so needs to reside somewhere common to
TableGen and CodeGen.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328396 91177308-0d34-0410-b5e6-96231b3b80d8

Fix layering of MachineValueType.h by moving it from CodeGen to Support

This is used by llvm tblgen as well as by LLVM Targets, so the only
common place is Support for now. (maybe we need another target for these
sorts of things - but for now I'm at least making them correct & we can
make them better if/when people have strong feelings)

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328395 91177308-0d34-0410-b5e6-96231b3b80d8

Fix layering by moving Support/CodeGenCWrappers.h to Target

This includes llvm-c/TargetMachine.h which is logically part of
libTarget (since libTarget implements llvm-c/TargetMachine.h's
functions).

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328394 91177308-0d34-0410-b5e6-96231b3b80d8

Fix layering by moving X86DisassemblerDecoderCommon to Support

This is used from llvm tblgen and the X86Disassembler - the only common
library (apart from TableGen, which probably doesn't make sense to have
as a dependency from a release tool (rather than a use-while-building-llvm
tool) of LLVM)

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328393 91177308-0d34-0410-b5e6-96231b3b80d8

Move TargetLoweringObjectFile from CodeGen to Target to fix layering

It's implemented in Target & include from other Target headers, so the
header should be in Target.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328392 91177308-0d34-0410-b5e6-96231b3b80d8

[GuardWidening] Group code by class [NFC]

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328387 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Fix Windows `i1 zeroext` conventions to use i8 instead of i32

Both GCC and MSVC only look at the low byte of a boolean when it is
passed.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328386 91177308-0d34-0410-b5e6-96231b3b80d8

Fix Layering, move instrumentation transform headers into Instrumentation subdirectory

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328379 91177308-0d34-0410-b5e6-96231b3b80d8

[PM][FunctionAttrs] add NoUnwind attribute inference to PostOrderFunctionAttrs pass

Summary:
This was motivated by absence of PrunEH functionality in new PM.
It was decided that a proper way to do PruneEH is to add NoUnwind inference
into PostOrderFunctionAttrs and then perform normal SimplifyCFG on top.

This change generalizes attribute handling implemented for (a removal of)
Convergent attribute, by introducing a generic builder-like class
   AttributeInferer

It registers all the attribute inference requests, storing per-attribute
predicates into a vector, and then goes through an SCC Node, scanning all
the instructions for not breaking attribute assumptions.

The main idea is that as soon all the instructions from all the functions
of SCC Node conform to attribute assumptions then we are free to infer
the attribute as set for all the functions of SCC Node.

It handles two distinct cases of attributes:
   - those that might break due to derefinement of the function code

     for these attributes we are allowed to apply inference only if all the
     functions are "exact definitions". Example - NoUnwind.

   - those that do not care about derefinement

     for these attributes we are allowed to apply inference as soon as we see
     any function definition. Example - removal of Convergent attribute.

Also in this commit:
* Converted all the FunctionAttrs tests to use FileCheck and added new-PM
  invocations to them

* FunctionAttrs/convergent.ll test demonstrates a difference in behavior between
   new and old PM implementations. Marked with FIXME.

* PruneEH tests were converted to new-PM as well, using function-attrs+simplify-cfg
  combo as intended

* some of "other" tests were updated since function-attrs now infers 'nounwind'
  even for old PM pipeline

* -disable-nounwind-inference hidden option added as a possible workaround for a supposedly
  rare case when nounwind being inferred by default presents a problem

Reviewers: chandlerc, jlebar

Reviewed By: jlebar

Subscribers: eraman, llvm-commits

Differential Revision: https://reviews.llvm.org/D44415

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328377 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] simplify code for FP intrinsic shrinking; NFCI

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328372 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] increase test coverage for intrinsic shrinking; NFC

There were no tests with vector types before this.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328371 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Make findLoopInstr member of HexagonInstrInfo

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328367 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Correct update of instruction offet in HW loop fixup

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328366 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Boost profit for word-mask immediates, reduce for others

This avoids unnecessary splitting due to uninteresting immediates.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328364 91177308-0d34-0410-b5e6-96231b3b80d8

[PDB] Resubmit "Support embedding natvis files in PDBs."

This was reverted several times due to what ultimately turned out
to be incompatibilities in our serialized hash table format.

Several changes went in prior to this to fix those issues since
they were more fundamental and independent of supporting injected
sources, so now that those are fixed this change should hopefully
pass.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328363 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Assume all extendable branches to be of size 8 in relaxation

The branch relaxation pass collects sizes of all instructions at the
beginning, before any changes have been made. It then performs one pass
over all branches to see which ones need to be extended. It does not
account for the case when a previously valid branch becomes out-of-range
due to relaxing other branches.
This approach fixes this problem by assuming from the beginning that
all extendable branches have been extended. This may cause unneeded
relaxation in some cases, but avoids iteration and recomputing instruction
sizes.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328360 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] Split the InstructionInfoView from the SummaryView.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328358 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Incorrectly removing dead flag and adding kill flag

The HexagonExpandCondsets pass is incorrectly removing the dead
flag on a definition that is really dead, and adding a kill flag
to a use that is tied to a definition. This causes an assert later
during the machine scheduler when querying the live interval
information.

Patch by Brendon Cahoon.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328357 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Silence unused variable warning in Release builds

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328356 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Fold offset in base+immediate loads/stores

Optimize Ry = add(Rx,#n); memw(Ry+#0) = Rz  =>  memw(Rx,#n) = Rz.

Patch by Jyotsna Verma.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328355 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add itinerary to RCPSS*_Int and similar instructions.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328353 91177308-0d34-0410-b5e6-96231b3b80d8

[X86] Add itineraries to ADD.*_DB instructions to match their normal counterparts.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328352 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] Update OpenCL to use 48 bytes of implicit arguments for AMDGPU

Add two additional implicit arguments for OpenCL for the AMDGPU target using the AMDHSA runtime to support device enqueue.

Differential Revision: https://reviews.llvm.org/D44697

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328351 91177308-0d34-0410-b5e6-96231b3b80d8

[AMDGPU] Remove use of OpenCL triple environment and replace with function attribute for AMDGPU

- Remove use of the opencl and amdopencl environment member of the target triple for the AMDGPU target.
- Use function attribute to communicate to the AMDGPU backend to add implicit arguments for OpenCL kernels for the AMDHSA OS.

Differential Revision: https://reviews.llvm.org/D43736

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328349 91177308-0d34-0410-b5e6-96231b3b80d8

[PDB] Make our PDBs look more like MS PDBs.

When investigating bugs in PDB generation, the first step is
often to do the same link with link.exe and then compare PDBs.

But comparing PDBs is hard because two completely different byte
sequences can both be correct, so it hampers the investigation when
you also have to spend time figuring out not just which bytes are
different, but also if the difference is meaningful.

This patch fixes a couple of cases related to string table emission,
hash table emission, and the order in which we emit strings that
makes more of our bytes the same as the bytes generated by MS PDBs.

Differential Revision: https://reviews.llvm.org/D44810

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328348 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Always generate mux out of predicated transfers if possible

HexagonGenMux would collapse pairs of predicated transfers if it assumed
that the predicated .new forms cannot be created. Turns out that generating
mux is preferable in almost all cases.
Introduce an option -hexagon-gen-mux-threshold that controls the minimum
distance between the instruction defining the predicate and the later of
the two transfers. If the distance is closer than the threshold, mux will
not be generated. Set the threshold to 0 by default.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328346 91177308-0d34-0410-b5e6-96231b3b80d8

Delete the copy constructor for llvm::yaml::Node

The nodes keep a reference back to the original document, but the
document is streamed, not read all into memory at once, and the
position is part of the state. If nodes are ever copied, the document
position can end up being advanced more than once.

This did not reveal any problems in LLVM or Clang but caught a handful
over in Swift!

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328345 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Avoid early if-conversion for one sided branches

Patch by Anand Kodnani.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328344 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Cleanup TEST instructions to use JFPA (+JFPX on ymms) function unit

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328343 91177308-0d34-0410-b5e6-96231b3b80d8

[HWASan] Port HWASan to Linux x86-64 (LLVM)

Summary:
Porting HWASan to Linux x86-64, first of the three patches, LLVM part.

The approach is similar to ARM case, trap signal is used to communicate
memory tag check failure. int3 instruction is used to generate a signal,
access parameters are stored in nop [eax + offset] instruction immediately
following the int3 one.

One notable difference is that x86-64 has to untag the pointer before use
due to the lack of feature comparable to ARM's TBI (Top Byte Ignore).

Reviewers: eugenis

Subscribers: kristof.beyls, llvm-commits

Differential Revision: https://reviews.llvm.org/D44699

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328342 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Fix "Constant pool entry out of range!" in Thumb1 mode

This patch fixes PR36658, "Constant pool entry out of range!" in Thumb1 mode.

In ARMConstantIslands::optimizeThumb2JumpTables() in Thumb1 mode,
adjustBBOffsetsAfter() is not calculating postOffset correctly by
properly accounting for the padding that is required for the constant pool
that immediately follows the jump table branch  instruction.

Reviewers: t.p.northover, eli.friedman

Reviewed By: t.p.northover

Subscribers: chrib, tstellar, javed.absar, kristof.beyls, llvm-commits

Differential Revision: https://reviews.llvm.org/D44709

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328341 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] update the ResourcePressureView after r328335. NFC.

This should have been part of r328335. I forgot to svn add these files.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328340 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Two fixes in early if-conversion

- Fix checking for vector predicate registers.
- Avoid speculating llvm.lifetime.end intrinsic.

Patch by Harsha Jagasia and Brendon Cahoon.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328339 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Cleanup MOVMSK instructions to use JFPA function unit

Add missing non-VEX and (V)PMOVMSKB instructions to the pattern

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328338 91177308-0d34-0410-b5e6-96231b3b80d8

Fix a block copying problem in LICM

Differential Revision: https://reviews.llvm.org/D44817

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328336 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] Make the resource cost a double.

This is done in preparation for the fix for PR36874.
The number of cycles consumed for each pipe is now a double quantity. This
allows reuse of the resource pressure view to print out instruction tables.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328335 91177308-0d34-0410-b5e6-96231b3b80d8

[ADT] Simplify getMemory. NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328334 91177308-0d34-0410-b5e6-96231b3b80d8

[Hexagon] Copy subregisters in HexagonStoreWiden

When converting an instruction to the wider version, copy any
subregisters if the original operand has a subregister.

Patch by Brendon Cahoon.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328333 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Vector permutes use a JFPU01 scheduler pipe and JFPX/JVALU function unit

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328331 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] auto-generate checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328329 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Vector store instructions use a JFPU1 scheduler pipe and JSAGU/JSTC function units

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328328 91177308-0d34-0410-b5e6-96231b3b80d8

[InstSimplify] regenerate checks, move tests; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328327 91177308-0d34-0410-b5e6-96231b3b80d8

Re-commit: [MachineLICM] Add functions to MachineLICM to hoist invariant stores

This patch adds functions to allow MachineLICM to hoist invariant stores.
Currently, MachineLICM does not hoist any store instructions, however
when storing the same value to a constant spot on the stack, the store
instruction should be considered invariant and be hoisted. The function
isInvariantStore iterates each operand of the store instruction and checks
that each register operand satisfies isCallerPreservedPhysReg. The store
may be fed by a copy, which is hoisted by isCopyFeedingInvariantStore.
This patch also adds the PowerPC changes needed to consider the stack
register as caller preserved.

Differential Revision: https://reviews.llvm.org/D40196

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328326 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] regenerate test checks; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328325 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Cleanup DPPS/DPPD instructions to use JFPA/JFPM function units

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328324 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] reduce code duplication; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328323 91177308-0d34-0410-b5e6-96231b3b80d8

[InstCombine] improve variable name; NFC

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328322 91177308-0d34-0410-b5e6-96231b3b80d8

[AArch64] Don't reduce the width of loads if it prevents combining a shift

Loads and stores can only shift the offset register by the size of the value
being loaded, but currently the DAGCombiner will reduce the width of the load
if it's followed by a trunc making it impossible to later combine the shift.

Solve this by implementing shouldReduceLoadWidth for the AArch64 backend and
make it prevent the width reduction if this is what would happen, though do
allow it if reducing the load width will let us eliminate a later sign or zero
extend.

Differential Revision: https://reviews.llvm.org/D44794

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328321 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Fix MicroOps counts for DPPS/YMM memory folded instructions

This was due to a misunderstanding over what llvm calls a micro-op (retirement unit) is actually called a macro-op on the AMD/Jaguar target. Folded loads don't affect num macro ops.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328320 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Cleanup SSE42 PCMPISTR/PCMPESTR string instructions to correctly use JFPU1 scheduler pipe followed by JLAGU/JSAGU/JFPA/JVALU function units

Fixes throughput to match Agner/Fam16h-SoG as well.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328318 91177308-0d34-0410-b5e6-96231b3b80d8

Remove the deprecated single-alignment IRBuilder API for memcpy/memmove (NFC)

Summary:
This change is part of step six in the series of changes to remove the alignment
argument from memcpy/memmove/memset in favour of alignment attributes. At this
point all users of the IRBuilder APIs for creating a memcpy/memmove call given
a single value for alignment have been updated. We want to discourage usage of
these old APIs in favour of the newer ones that allow for separate source and
destination alignments, so this patch deletes the old API.

Specifically, we remove from IRBuilder:
CallInst *CreateMemCpy(Value *Dst, Value *Src, uint64_t Size, unsigned Align,
                       bool isVolatile = false, MDNode *TBAATag = nullptr,
                       MDNode *TBAAStructTag = nullptr,
                       MDNode *ScopeTag = nullptr,
                       MDNode *NoAliasTag = nullptr)
CallInst *CreateMemCpy(Value *Dst, Value *Src, Value *Size, unsigned Align,
                       bool isVolatile = false, MDNode *TBAATag = nullptr,
                       MDNode *TBAAStructTag = nullptr,
                       MDNode *ScopeTag = nullptr,
                       MDNode *NoAliasTag = nullptr)
CallInst *CreateMemMove(Value *Dst, Value *Src, uint64_t Size, unsigned Align,
                        bool isVolatile = false, MDNode *TBAATag = nullptr,
                        MDNode *ScopeTag = nullptr,
                        MDNode *NoAliasTag = nullptr)
CallInst *CreateMemMove(Value *Dst, Value *Src, Value *Size, unsigned Align,
                        bool isVolatile = false, MDNode *TBAATag = nullptr,
                        MDNode *ScopeTag = nullptr,
                        MDNode *NoAliasTag = nullptr)

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402, rL324626, rL324642, rL324653, rL324654, rL324773, rL324774,
rL324781, rL324784, rL324955, rL324960, rL325816, rL327398, rL327421, rL328097 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328317 91177308-0d34-0410-b5e6-96231b3b80d8

[SLP] Stop counting cost of gather sequences with multiple uses

When building the SLP tree, we look for reuse among the vectorized tree
entries. However, each gather sequence is represented by a unique tree entry,
even though the sequence may be identical to another one. This means, for
example, that a gather sequence with two uses will be counted twice when
computing the cost of the tree. We should only count the cost of the definition
of a gather sequence rather than its uses. During code generation, the
redundant gather sequences are emitted, but we optimize them away with CSE. So
it looks like this problem just affects the cost model.

Differential Revision: https://reviews.llvm.org/D44742

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328316 91177308-0d34-0410-b5e6-96231b3b80d8

Remove deprecated MemIntrinsic methods (NFC)

Summary:
This change is part of step six in the series of changes to remove
the alignment argument from memcpy/memmove/memset in favour of
alignment attributes. At this point all uses of
MemIntrinsicInst::[get|set]Alignment() have been updated, so we now
remove these methods entirely to discourage their use.

Steps:
Step 1) Remove alignment parameter and create alignment parameter attributes for
memcpy/memmove/memset. ( rL322965, rC322964, rL322963 )
Step 2) Expand the IRBuilder API to allow creation of memcpy/memmove with differing
source and dest alignments. ( rL323597 )
Step 3) Update Clang to use the new IRBuilder API. ( rC323617 )
Step 4) Update Polly to use the new IRBuilder API. ( rL323618 )
Step 5) Update LLVM passes that create memcpy/memmove calls to use the new IRBuilder API,
and those that use use MemIntrinsicInst::[get|set]Alignment() to use [get|set]DestAlignment()
and [get|set]SourceAlignment() instead. ( rL323886, rL323891, rL324148, rL324273, rL324278,
rL324384, rL324395, rL324402, rL324626, rL324642, rL324653, rL324654, rL324773, rL324774,
rL324781, rL324784, rL324955, rL324960, rL325816, rL327398, rL327421, rL328097 )
Step 6) Remove the single-alignment IRBuilder API for memcpy/memmove, and the
MemIntrinsicInst::[get|set]Alignment() methods.

Reference
   http://lists.llvm.org/pipermail/llvm-dev/2015-August/089384.html
   http://lists.llvm.org/pipermail/llvm-commits/Week-of-Mon-20151109/312083.html

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328315 91177308-0d34-0410-b5e6-96231b3b80d8

[DEBUGINFO] Add flag for DWARF2 to use sections as references.

Summary:
Some targets does not support labels inside debug sections, but support
references in form `section+offset`. Patch adds initial support
for this.

Reviewers: echristo, probinson, jlebar

Subscribers: llvm-commits, JDevlieghere

Differential Revision: https://reviews.llvm.org/D43943

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328314 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Support float literals under XO

When targeting execute-only and fp-armv8, float constants in a compare
resulted in instruction selection failures. This is now fixed by using
vmov.f32 where possible, otherwise the floating point constant is
lowered into a integer constant that is moved into a floating point
register.

This patch also restores using fpcmp with immediate 0 under fp-armv8.

Change-Id: Ie87229706f4ed879a0c0cf66631b6047ed6c6443

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328313 91177308-0d34-0410-b5e6-96231b3b80d8

Revert r328307: [IPSCCP] Use constant range information for comparisons of parameters.

Reverted for now, due to it causing verifier failures.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328312 91177308-0d34-0410-b5e6-96231b3b80d8

[GlobalISel] Fix legalizer combine to not use illegal input G_EXTRACT.

This was being masked because GISel is enabled by default for -O0 and
the abort was disabled. Modified test to explicitly enable abort.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328311 91177308-0d34-0410-b5e6-96231b3b80d8

[test] Allow for optional No-Op Barrier Pass in O0 pipeline

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328310 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Znver1] Fix instregex entries that don't match any instructions (D44687)

Reviewed by @GGanesh and @craig.topper

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328309 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][SandyBridge] Fix missing comma that was causing string concatenation of 2 instregex entries

Found while updating D44687

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328308 91177308-0d34-0410-b5e6-96231b3b80d8

[IPSCCP] Use constant range information for comparisons of parameters.

For comparisons with parameters, we can use the ParamState lattice
elements which also provide constant range information. This improves
the code for PR33253 further and gets us closer to use
ValueLatticeElement for all values.

Also, as we are using the range information in the solver directly, we
do not need tryToReplaceWithConstantRange afterwards anymore.

Reviewers: dberlin, mssimpso, davide, efriedma

Reviewed By: mssimpso

Differential Revision: https://reviews.llvm.org/D43762

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328307 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] Pass the InstrBuilder to the constructor of Backend.

This is done in preparation for the fix for PR36784.
No functional change.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328306 91177308-0d34-0410-b5e6-96231b3b80d8

[llvm-mca] Add flag -resource-pressure to enable/disable printing of the resource pressure view.

By default, the tool always enables the resource pressure view.
This flag lets user specify whether they want to add that view or not.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328305 91177308-0d34-0410-b5e6-96231b3b80d8

[X86][Btver2] Vector move/load/store instructions use a JFPU01 scheduler pipe and JFPX/JVALU function unit as well as the AGUs

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328304 91177308-0d34-0410-b5e6-96231b3b80d8

[AArch64] Clean-up a few over-eager regexps in models.

Patch by Simon Pilgrim <llvm-dev@redking.me.uk>

That is a slightly modified version of the AArch64 changes from
Simon's D44687 .

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328303 91177308-0d34-0410-b5e6-96231b3b80d8

[LoopUnroll] Simplify induction variables after peeling too.

Loop peeling also has an impact on the induction variables, so we should
benefit from induction variable simplification after peeling too.

Reviewers: sanjoy, bogner, mzolotukhin, efriedma

Reviewed By: efriedma

Differential Revision: https://reviews.llvm.org/D43878

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328301 91177308-0d34-0410-b5e6-96231b3b80d8

[ORC] Join materialization thread in unit test

There's are race between this thread and the destructor of the test ORC
components on the main threads. I saw flaky failures there in about 4%
of the runs of this unit test.

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328300 91177308-0d34-0410-b5e6-96231b3b80d8

[ARM] Error out on .arm assembler directives on windows

Windows on arm is thumb only.

Differential Revision: https://reviews.llvm.org/D43005

git-svn-id: https://llvm.org/svn/llvm-project/llvm/trunk@328298 91177308-0d34-0410-b5e6-96231b3b80d8