Merge "Revert "Revert "Combine direct_methods_ and virtual_methods_ fields of mirror::Class"""

Merge "Revert "Revert "ART: Reduce the instructions generated by packed switch."""

Merge "Fix braino in parallel move resolver."

Merge "Revert "Tweak inlining heuristics.""

Revert "Tweak inlining heuristics."

This reverts commit fcb7613d3aaa9a6802800b6e957aaad51cedf6dc.

Change-Id: Idc0df6a2f68e8b5aa740bb1259f19c2953811510

Revert "Revert "ART: Reduce the instructions generated by packed switch.""

This reverts commit b4c137630fd2226ad07dfd178ab15725374220f1.

The underlying issue was fixed by https://android-review.googlesource.com/188271 .

Bug: 26121945
Change-Id: I58b08eb1a9f0a5c861f8cda93522af64bcf63920

Merge "Optimizing/ARM: Fix AddConstant() to adhere to set_cc."

Optimizing/ARM: Fix AddConstant() to adhere to set_cc.

And improve it to use shorter code sequences.

Bug: 26121945

Change-Id: Ia4f1688652c195a7ca19af36d919388a550e2841

Fix braino in parallel move resolver.

Reiterating over the moves needs to set i to -1, not 0.

bug:26241132

Change-Id: Iaae7eac5b421b0ee1b1ce89577c8b951b2d4dae8

Merge "Tweak inlining heuristics."

Tweak inlining heuristics.

go/lem driven:

Performance:
Richards +41%
CaffeineMethod +43%
ReversiBench: +52%
Towers: +73%
Tak: +85%

Memory use: 7% less memory
CompileTime: 14% increase
CodeSize: 8% increase

Last three measures are now more acceptable given we JIT.

Change-Id: Ic4aa6535d2b76cf3545ef00e9b2ae32330f10745

Merge "Change DCHECK into CHECK to diagnose sporadic crash."

Change DCHECK into CHECK to diagnose sporadic crash.

bug:26221227
bug:25942183
Change-Id: I1325af40098dd336b6c85df8d4fcb7fe26aeac97

Merge "Add some dumping when SIGQUIT for the JIT."

Merge "Fix (non-intrinsic) UnsafeCASObject for the read barrier config."

Merge "Ensure that ClassTable has correct alignment in image."

Ensure that ClassTable has correct alignment in image.

Change-Id: I645b44fae1ec129364449af552c745bf32486b1a

Revert "Revert "Combine direct_methods_ and virtual_methods_ fields of mirror::Class""

This reverts commit ae358c1d5cef227b44d6f4971b79e1ab91aa26eb.

Bug: 24618811

Change-Id: I8becf9bae3258450b90cfef5e79589db7c535a4d

Fix (non-intrinsic) UnsafeCASObject for the read barrier config.

Make sure the field contains a to-space reference before attempting the
CAS with a special read barrier to avoid an incorrect CAS failure.

This is only about the non-intrinsic UnsafeCASObject.

This seems to fix some jsr166 test failures.

Also, remove the unused template parameter kMaybeDuringStartup.

Bug: 25883050
Bug: 12687968

Change-Id: Ia6f0d882fa3d90c42f14968672d547babcdf6309

Merge "Revert "X86: Use locked add rather than mfence""

Revert "X86: Use locked add rather than mfence"

This reverts commit 7b3e4f99b25c31048a33a08688557b133ad345ab.

Reason: build error on sdk (linux) in git_mirror-aosp-master-with-vendor , please fix first

art/compiler/optimizing/code_generator_x86_64.cc:4032:7: error: use of
undeclared identifier 'codegen_'
      codegen_->MemoryFence();

Change-Id: I91f8542cfd944b7425d1981c35872dcdcb901e18

Merge "Remove references to dlmalloc specific functions"

Merge "X86: Use locked add rather than mfence"

Merge "Make the 008-exceptions test print everything to stdout"

Merge "Remove spurious references to kEmitCompilerReadBarrier in MIPS."

Remove spurious references to kEmitCompilerReadBarrier in MIPS.

We do not support read barriers on MIPS code generators yet.

Also, wrap some long lines in the MIPS64 code generator.

Change-Id: Ia2755590afa60eb9c8fb547e059146ab6518372b

Merge "MIPS32: Fuse long and FP compare & condition in Optimizing."

Merge "Adjust tests blacklisted for heap poisoning and read barriers."

Merge "Disable LinkedTransferQueueTest tests failing on the CC."

Merge "Revert "Revert "Introduce support for hardware simulators, starting with ARM64"""

Disable LinkedTransferQueueTest tests failing on the CC.

The following libcore tests randomly fail on the
concurrent collector (CC) configuration:
- jsr166.LinkedTransferQueueTest#testTransfer2
- jsr166.LinkedTransferQueueTest#testWaitingConsumer
It seems that it is due to
SR166TestCase.waitForThreadToEnterWaitState timing out.
Disable those tests while we investigate.

Bug: 25883050
Change-Id: I4f310c677869d9e2701738e9734a1f53b5939f18

Make the 008-exceptions test print everything to stdout

Printing to different streams (stderr and stdout) may cause the
messages to be interleaved, making the test fail. Without this patch,
this kind of outcome has been observed:

--- expected.txt 2015-12-09 08:13:50.583294910 +0000
+++ output.txt 2015-12-09 08:55:35.635185771 +0000
@@ -1,15 +1,15 @@
 Got an NPE: second throw
 java.lang.NullPointerException: second throw
- at Main.catchAndRethrow(Main.java:77)
+Static Init
+BadError: This is bad by convention: BadInit
+java.lang.NoClassDefFoundError: BadInit at Main.catchAndRethrow(Main.java:77)
  at Main.exceptions_007(Main.java:59)
  at Main.main(Main.java:67)
 Caused by: java.lang.NullPointerException: first throw
  at Main.throwNullPointerException(Main.java:84)
  at Main.catchAndRethrow(Main.java:74)
  ... 2 more
-Static Init
-BadError: This is bad by convention: BadInit
-java.lang.NoClassDefFoundError: BadInit
+
 BadError: This is bad by convention: BadInit
 Static BadInitNoStringInit
 BadErrorNoStringInit: This is bad by convention

Change-Id: Iaabf5ed593d100abf157adf46c1761338227d2cf

Adjust tests blacklisted for heap poisoning and read barriers.

Bug: 12687968
Change-Id: I7b504661c04d35d10f66a3893a33db8c9db128a1

Merge "Add test case for bad arm code generation."

Merge "Revert "ART: Reduce the instructions generated by packed switch.""

Add test case for bad arm code generation.

Bug: 26121945
Change-Id: Ibaedeca24d4208a0bc6b650e549cb68619fd8f64

Revert "ART: Reduce the instructions generated by packed switch."

This reverts commit 59f054d98f519a3efa992b1c688eb97bdd8bbf55.

bug:26121945

Change-Id: I8a5ad7ef1f1de8d44787c27528fa3f7f5c2e9cd3

Merge "ART: Compile run-tests with Java 7."

ART: Compile run-tests with Java 7.

This fixes run-tests with EXPERIMENTAL_USE_JAVA8=true.

Change-Id: I269664fc65a1d6c244c3f6191e332eb2751b5c0e

Merge "Revert "ART: Set RTI of Arm64IntermediateAddress""

Revert "ART: Set RTI of Arm64IntermediateAddress"

This reverts commit e36ae9435da21542891ceeebb3328f5066c8301e.

Change-Id: If675b02db04bee78cc95da4ed58e545da5085da1

Merge "Revert "ART: Refactor SsaBuilder for more precise typing info""

Revert "ART: Refactor SsaBuilder for more precise typing info"

This reverts commit d9510dfc32349eeb4f2145c801f7ba1d5bccfb12.

Bug: 26208284

Bug: 24252151
Bug: 24252100
Bug: 22538329
Bug: 25786318

Change-Id: I5f491becdf076ff51d437d490405ec4e1586c010

MIPS32: Fuse long and FP compare & condition in Optimizing.

This also does a minor clean-up in the assembler and
its test.

Bug: 25559148
Change-Id: I9bad3c500b592a09013b56745f70752eb284a842

Merge "Revert "Combine direct_methods_ and virtual_methods_ fields of mirror::Class""

Revert "Combine direct_methods_ and virtual_methods_ fields of mirror::Class"

This reverts commit 6286a97bea0f584342803a215550038852b24776.

Change-Id: I5b00f6d1350e9c587acd4b185367dc815ea707de

Merge "Various induction/range analysis improvements."

X86: Use locked add rather than mfence

Java semantics for memory ordering can be satisfied using
  lock addl $0,0(SP)
rather than mfence.  The locked add synchronizes the memory caches, but
doesn't affect device memory.

Timing on a micro benchmark with a mfence or lock add $0,0(sp) in a loop
with 600000000 iterations:
time ./mfence
real    0m5.411s
user    0m5.408s
sys     0m0.000s

time ./locked_add
real    0m3.552s
user    0m3.550s
sys     0m0.000s

Implement this as an instruction-set-feature lock_add.  This is off by
default (uses mfence), and enabled for atom & silvermont variants.
Generation of mfence can be forced by a parameter to MemoryFence.

Change-Id: I5cb4fded61f4cbbd7b7db42a1b6902e43e458911
Signed-off-by: Mark Mendell <mark.p.mendell@intel.com>

Various induction/range analysis improvements.

Rationale: this change list improves analysis of triangular loops
           both by changing loop order for induction analysis
           (enabling range analysis in inner loops) and by
           some symbolic improvements during range analysis;
           also, a mul/div bug has been fixed (with pass/fail
           unit tests); lastly this change list prepares some
           follow up optimizations.

Change-Id: I84a03e848405009541c3fa8e3d3c2f430e100087

Merge "Combine direct_methods_ and virtual_methods_ fields of mirror::Class"

Merge "Remove reference of deleted file."

Remove reference of deleted file.

Change-Id: Ib6d03a8c57a746e738fc849deee800d28da82485

Add some dumping when SIGQUIT for the JIT.

Change-Id: Iad68bdc8a4ab53e810feb3bc8507b7f42e79b1f7

Merge "Remove test given its flakiness."

Remove test given its flakiness.

Change-Id: I7b746bd93cfd3f7eca71f1a7b9dcc799d30dd971

Merge "Refactor DexFile::DecodeDebugInfo."

Refactor DexFile::DecodeDebugInfo.

Split the method into two - one for locals and one for positions.
All uses of the method request only one of the two and it makes the
code slightly cleaner. The position variant requires fewer parameters.

Expose additional line table information which was previously ignored
by the decode method (prologue, epilogue, source file).

Change-Id: Idf8ba98fa58ea0d2103932b5cc0af81365885107

Merge "x86-64 Baker's read barrier fast path implementation."

Merge "x86 Baker's read barrier fast path implementation."

Merge "Lower jitthreshold for jit profile test."

Merge "Fix --inline-max-code-units option."

Fix --inline-max-code-units option.

Change-Id: I73d99904a9eed69eb89efb6fb764db4a5d199f20

Lower jitthreshold for jit profile test.

The test still proves to be flacky on the build bots. Lowering the
threshold will trigger compilation earlier.

Change-Id: Iacabf88d9fbd2a15fd3456f817402c9aaf3ec766

Merge "Revert "Make the JIT the default in ART.""

Revert "Make the JIT the default in ART."

Few tests failing: oat_file_assistant_test and jit run tests.

This reverts commit 0a9b6826bc6e71d799eb3fe8829981597b890dee.

Change-Id: Ibbf73c191d244ebb9517b6ae97971dd9a9d37d7c

x86-64 Baker's read barrier fast path implementation.

Introduce an x86-64 fast path implementation in Optimizing
for Baker's read barriers (for both heap reference loads and
GC root loads).  The marking phase of the read barrier is
performed by a slow path, invoking the runtime entry point
artReadBarrierMark.

Other read barrier algorithms continue to use the original
slow path based implementation, which has been renamed as
GenerateReadBarrierSlow/GenerateReadBarrierForRootSlow.

Bug: 12687968
Change-Id: I9329293ddca7f9bcb512132bde6675aa202b98b2

x86 Baker's read barrier fast path implementation.

Introduce an x86 fast path implementation in Optimizing for
Baker's read barriers (for both heap reference loads and GC
root loads).  The marking phase of the read barrier is
performed by a slow path, invoking a new runtime entry point
(artReadBarrierMark).

Other read barrier algorithms continue to use the original
slow path based implementation, which has been renamed as
GenerateReadBarrierSlow/GenerateReadBarrierForRootSlow.

Bug: 12687968
Change-Id: Ie610c4befc19ff22378a8cba38b422dcacb54320

Merge "Make the JIT the default in ART."

Remove references to dlmalloc specific functions

Remove references to internal libc dlmalloc_* functions
so that we can hide them for lp64

Change-Id: I13977bea63d900e1819052140e3bd6bc1f2fc759

Merge "Get DCHECK back to EncodedStaticFieldValueIterator"

Combine direct_methods_ and virtual_methods_ fields of mirror::Class

This makes several parts of the overall runtime simpler and reduces
the size of a class object by 32-bits.

Bug: 24618811

Change-Id: I36129b52189e26898ea56fa2b7b45652e06af236

Merge "Temporary disable linker-namespaces"

Merge "Increase the sleep time in 554-jit-profile-file"

Increase the sleep time in 554-jit-profile-file

The previous sleep time wasn't enough. Some tests failed because not
all the methods managed to be compiled in time.

Change-Id: I4d63b6c3602c72dfa608f62c55e0f484bbfcf900

Temporary disable linker-namespaces

Bug: http://b/26178910
Bug: http://b/26165097
Change-Id: I858c70dc72ec164ea7a79ad625ddda91367dae06

Merge "Disable 554-jit-profile-file for the READ_BARRIER mode."

Disable 554-jit-profile-file for the READ_BARRIER mode.

Change-Id: I98f5c0aeb0d68b42a587b1f7261d3fe998ca7f8b

Merge "Print more info on why the code_cache test fails in 115-native-bridge."

Merge "Revert "Revert "Enable profiled guided compilation in dex2oat"""

Print more info on why the code_cache test fails in 115-native-bridge.

Change-Id: Ib30893e53a5ed616ae4f6b6bc4d657b0fca846c8

Merge "ART: Set RTI of Arm64IntermediateAddress"

ART: Set RTI of Arm64IntermediateAddress

Fixes the arm64 build after I7a3aee1ff66c82d64b4846611c547af17e91d260.

Change-Id: Ic2c72df59e0ddbdf2edc8519a6954d078a5ef596

Merge "ART: Refactor SsaBuilder for more precise typing info"

ART: Refactor SsaBuilder for more precise typing info

This patch refactors the SsaBuilder to do the following:

1) All phis are constructed live and marked dead if not used or proved
to be conflicting.

2) Primitive type propagation, now not a separate pass, identifies
conflicting types and marks corresponding phis dead.

3) When compiling --debuggable, DeadPhiHandling used to revive phis
which had only environmental uses but did not attempt to resolve
conflicts. This pass was removed as obsolete and is now superseded
by primitive type propagation (identifying conflicting phis) and
SsaDeadPhiEliminiation (keeping phis live if debuggable + env use).

4) Resolving conflicts requires correct primitive type information
on all instructions. This was not the case for ArrayGet instructions
which can have ambiguous types in the bytecode. To this end,
SsaBuilder now runs reference type propagation and types ArrayGets
from the type of the input array.

5) With RTP being run inside the SsaBuilder, it is not necessary to
run it as a separate optimization pass. Optimizations can now assume
that all instructions of type kPrimNot have reference type info after
SsaBuilder (with the exception of NullConstant).

6) Graph now contains a reference type to be assigned to NullConstant.
All reference type instructions therefore have RTI, as now enforced
by the SsaChecker.

Bug: 24252151
Bug: 24252100
Bug: 22538329
Bug: 25786318

Change-Id: I7a3aee1ff66c82d64b4846611c547af17e91d260

Merge "ART: Rename ROR test to a shorter name."

ART: Rename ROR test to a shorter name.

Keeps the file names of test files within limits.
The new name is exactly as long as the next longest name.

Change-Id: I4bbfd4cf2aa402a436ba9a5bc9589aa8710b9c15

Merge "Optimizing: Clean up after HRor."

Get DCHECK back to EncodedStaticFieldValueIterator

This is a follow-up of
https://android-review.googlesource.com/#/c/185000/

Change-Id: Ia7311ab948712324f92814e4d415a0a78d16bb84

Merge "Address some comments in image writer"

Merge "Fix call to LoadNativeLibrary"

Fix call to LoadNativeLibrary

Change-Id: Ie625cdbdf18374b2a8b0adc11758aac47e603625

Merge "Use isolated namespaces for app native libs"

Merge "ART: Weaken dex file verifier abstract check"

ART: Weaken dex file verifier abstract check

We decided to not reject dex files with non-abstract classes containing
abstract methods (even though that's broken code). Just log a warning
instead.

Reported by Nikolay Serdjuk.

Bug: 26143249
Change-Id: Iaf981dba70c7c4b9c844ad9f2806278072e3ed52

Revert "Revert "Enable profiled guided compilation in dex2oat""

This reverts commit 2306ae0d412cc53cbf64877e4a8c37292dd907d8.

Change-Id: I50640009c2fac88ea703812b76549a0e8a6d7584

Merge "Make 'dexdump2 -l xml' include whether each class is an interface."

Optimizing: Clean up after HRor.

Change-Id: I96bd7fa2e8bdccb87a3380d063dad0dd57fed9d7

Merge "Replace rotate patterns and invokes with HRor IR."

Replace rotate patterns and invokes with HRor IR.

Replace constant and register version bitfield rotate patterns, and
rotateRight/Left intrinsic invokes, with new HRor IR.

Where k is constant and r is a register, with the UShr and Shl on
either side of a |, +, or ^, the following patterns are replaced:

  x >>> #k OP x << #(reg_size - k)
  x >>> #k OP x << #-k

  x >>> r OP x << (#reg_size - r)
  x >>> (#reg_size - r) OP x << r

  x >>> r OP x << -r
  x >>> -r OP x << r

Implemented for ARM/ARM64 & X86/X86_64.

Tests changed to not be inlined to prevent optimization from folding
them out. Additional tests added for constant rotate amounts.

Change-Id: I5847d104c0a0348e5792be6c5072ce5090ca2c34

Merge "Revert "Enable profiled guided compilation in dex2oat""