defconfig: msmcortex: enable qcom hw crypto drivers

enable qcom hw crypto drivers for msmcortex

Change-Id: Ic2b623bf871bc3918d3d58f99966ac7f746d7b8a
Signed-off-by: Zhen Kong <zkong@codeaurora.org>

crypto: msm: Update Kconfig to enable hw crypto driver for msmcobalt

Update Kconfig to enable qcom hw crypto driver for msmcobalt

Change-Id: Iab07f3dd933a9faf8a7ada737c9e9389d185d6e3
Signed-off-by: Zhen Kong <zkong@codeaurora.org>

USB: dwc3: debugfs: Add boundary check in dwc3_store_ep_num()

User can pass arguments as part of write to requests and endpoint number
will be calculated based on the arguments. There is a chance that driver
can access ep structue that is not allocated due to invalid arguments
passed by user. Hence fix the issue by having check and return error in
case of invalid arguments.

Change-Id: I060ea878b55ce0f9983b91c50e58718c8a2c2fa1
Signed-off-by: Vijayavardhan Vennapusa <vvreddy@codeaurora.org>

icnss: Remove unused APIs

Remove unused APIs icnss_register_ce_irq &
icnss_unregister_ce_irq. These APIs are divided into multiple APIs
to provide flexibility to WLAN driver.

Change-Id: Icd56b61a372cb18e6600617184d8b185b78ce99d
Signed-off-by: Prashanth Bhatta <bhattap@codeaurora.org>

soc: qcom: watchdog_v2: Support userspace watchdog

Provide a hw guarantee that a userspace watchdog process receives cpu time.
Move ping_other_cpus() prior to waiting for the userspace signal in order
to minimize the effect of a late userspace pet on the safety margin.  The
safety margin is the difference between the workqueue's timer interval and
the bite interval.

Change-Id: I715cf7ad7975c6e020458f623262dc02927795a7
Signed-off-by: Patrick Daly <pdaly@codeaurora.org>

ARM: dts: configure trigout function for gpio 58

GPIO 58 is connected to CTI2's trigout 4. Add node to configure this gpio
when trigout 4 of CTI2 is mapped on msmcobalt.

Change-Id: I064c208557bc7b74bcb342fea76df9c9e10c8405
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

ARM: dts: Add qcedev & qcrypto drivers support for msmcobalt

Add qcedev and qcrypto driver support for msmcobalt.
This enables crypto engine to be used from hlos side.

Change-Id: I5d2861bdb934ac0224fa73b59b350d0d360f5c95
Signed-off-by: Zhen Kong <zkong@codeaurora.org>

ARM: dts: msm: add support for nt35597 DSC panels on msmcobalt

Add necessary GPIO and regulator bindings for nt35597 DSC (command
and video mode) panels on msmcobalt CDP. Add these panels to the
list of supported panels so that they can be selected at runtime
from kernel command line.

CRs-Fixed: 1019289
Change-Id: Ie3a2da3c306bc8a85aaf1495afb365c38cf805aa
Signed-off-by: Aravind Venkateswaran <aravindh@codeaurora.org>

ARM: dts: msm: add nt35597 dual dsi cmd mode panel for msmcobalt

Add gpio, regulator and other required settings for nt35597 dual-dsi
command mode panel for msmcobalt CDP. Add this panel to the list of
supported panels for msmcobalt to allow selecting this panel at runtime
using kernel command line.

CRs-Fixed: 1019289
Change-Id: If5e6a6b0d7753e3fc83ed6df5d866a62eb5cd60b
Signed-off-by: Aravind Venkateswaran <aravindh@codeaurora.org>

ARM: dts: msm: Add extra clocks for ispif node for msmcobalt

Add extra clocks required for ispif node and fix the order of
clocks.

CRs-Fixed: 987962
Change-Id: Id0f46265b10fa06f71a9085aa302536c5f14d295
Signed-off-by: Shubhraprakash Das <sadas@codeaurora.org>

msm: pcie: add support to get PCIe port PHY sequence from DT

PCIe PHY varies between each chipset. Thus, the port PHY init
sequence on each of these chipsets are also different. Therefore,
add the support to read PCIe port PHY init sequence from devicetree.

Change-Id: I92969b7b59a64018b80470566567887248ced2bd
Signed-off-by: Tony Truong <truong@codeaurora.org>

soc: qcom: set default enable for MSM_JTAGV8

Enable MSM_JTAGV8 config if CORESIGHT_SOURCE_ETM4X is selected.
This will make sure that ETM registers are properly saved and restored
across CPU power collapse.

Change-Id: Iafc718d5fe3ee392836035c7d301ad2ed6d5f148
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

usb: gadget: Iterate over all IN EPs for allocation of TX FIFOs

GSI EPs are assigned to the last 2 IN EPs. While allocating
the TX FIFO sizes we need to iterate over all IN EPs to correctly
allocate larger TX FIFOs for GSI accelerated endpoints.
Update the logic from using min_t(int, dwc->num_in_eps,
cdev->config->num_ineps_used + 1) to just use dwc->num_in_eps.
The EPs that are not enabled will be given the default TX FIFO
size while the ones that are enabled are given TX FIFO sizes
based on the burst size configured for that EP.

Change-Id: Ie9a21544966fb54cf9920e9c719309cc66157846
Signed-off-by: Devdutt Patnaik <dpatnaik@codeaurora.org>

extcon: Add support for USB connector speed

This allows extcon to notify the USB controller driver
to enumerate host/peripheral in high or super speed mode.

Change-Id: I425087a02b680a5a1bc0579fd4d1410eb92d8e4c
Signed-off-by: Hemant Kumar <hemantk@codeaurora.org>

soc: qcom: watchdog_v2: Change completion to wait_queue

Prepare for future changes which will require waiting on several
conditions prior to petting the watchdog.

Change-Id: I1a62b6ec73e7cd581a535316029956ea7ce23ba0
Signed-off-by: Patrick Daly <pdaly@codeaurora.org>

msm: mdss: Set dither matrix len to 0 for default configuration

When default dither is configured at boot, the default dither matrix
should be used. In order to use the default dither matrix, the len
parameter should be set to 0.

CRs-Fixed: 1010839
Change-Id: I2ed58d3e61ca4c64cf72569541fc6ee7f6ba651f
Signed-off-by: Benet Clark <benetc@codeaurora.org>

msm: mdss: dsi: add ulps support for DSI PHY v3

Implement the recommended programming sequence for configuring the DSI
lanes to Ultra-Low Power State (ULPS) for the DSI PHY v3.

Change-Id: I5dc7d8ed4407df5baa94e069b00897086bd02ab8
Signed-off-by: Aravind Venkateswaran <aravindh@codeaurora.org>

ASoC: wcd_cpe_core: Connect to input AFE port during LSM start

Currently the AFE input port is connected to LSM while sending operation
mode parameter to CPE. It is possible that in certain cases, the operation
mode does not need to be sent at all. In such case, the input port still
needs to be connected. Fix this by moving the connection to AFE input port
during LSM_START so everytime LSM is started, it is connected to the
correct AFE port.

CRs-fixed: 1012715
Change-Id: I6dbc344d5d7063c7cfd2fb29c2c39fdee1250bbf
Signed-off-by: Bhalchandra Gajare <gajare@codeaurora.org>

input: qpnp-power-on: modify the bit range to store restart reason

Use 7 bits in SOFT_RB_SPARE PON register to store device
restart reasons.

Change-Id: I136c0d3583cef15b3ba22fbf6b8acbe014f9e8ab
CRs-Fixed: 1019225
Signed-off-by: Osvaldo Banuelos <osvaldob@codeaurora.org>

arch: arm64: disable HW breakpoint

HW breakpoint driver interferes with debug registers save and restore
code and causes loss of HW breakpoints across power collapse.

Disabling this driver to enable debug registers save and restore
functionality across power collapse.

Change-Id: Iff5ba04b2e494f7a5de00e4d05606878ee3d8148
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

coresight: add stm logging to support optimization in trace printk

The function trace_printk() performs optimization by determining if
there are no format parameters in argument string and calls appropriate
apis to write to ftrace buffer. Add STM logging to support this
optimization in order to allow CoreSight STM tracing for optimized
trace_printk path.

Change-Id: I1a77291e77410c6ed99474335a6d25742c409e47
Signed-off-by: Aparna Das <adas@codeaurora.org>
Signed-off-by: Pratik Patel <pratikp@codeaurora.org>
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

coresight: enable stm logging for trace events, marker and printk

Dup ftrace event traffic and writes to trace_marker file from
userspace to STM. Also dup trace printk traffic to STM. This
allows Linux tracing and log data to be correlated with other
data transported over STM.

Change-Id: I4fcb42f2e97ab963fdc85853f4f3ea1f208bfc3c
Signed-off-by: Pratik Patel <pratikp@codeaurora.org>
[spjoshi@codeaurora.org: 3.18 code fixup]
Signed-off-by: Sarangdhar Joshi <spjoshi@codeaurora.org>
[mittals@codeaurora.org: 4.4 code fixup]
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

cpuidle: lpm_levels: Remove duplicate cpuidle tracepoints

Since the cpuidle driver considers the mode selected by qcom governor
for trace events now, remove duplicate traces that report the same
information.

CRs-fixed: 991557
Change-Id: I2a470fb906bb9747f0e1b2c08a231edecc184036
Signed-off-by: Archana Sathyakumar <asathyak@codeaurora.org>

clk: msm: mdss: fix DSI PLL programming for msmcobalt

VCO configuration should be based on the requested vco
clock rate and should not factor in the bit clock source
divider. In addition, the bit clock source divider for
the slave controller should always be set to 1. This will
ensure that the PLL is locked at the correct rate.

CRs-Fixed: 1019289
Change-Id: Ie5c171e13dcccc711ba03acb38fcd7876e792cee
Signed-off-by: Aravind Venkateswaran <aravindh@codeaurora.org>

ARM: dts: add remote etm devices for msmcobalt

Add audio, modem and rpm etm devices for msmcobalt. These devices can be
used to configure traces on remote processors.

Change-Id: Idf381b86cd44679ea1f8b6fbfe85b2616232f533
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

jtagv8: add jtagv8 support snapshot

This snapshot is taken as of msm-3.18 commit:
89be600 (Merge "msm: camera: Fix KW issues in sensor code")

Jtagv8 driver can be used to save and restore debug and ETM registers
across power collapse.

Change-Id: I1537c92ac86964fdbe9abb012f972d5f3b36047a
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

ARM: dts: add CSR device for msmcobalt

Add CSR device for msmcobalt target. CSR device can be used to configure
Coresight slave registers.

Change-Id: I4da057a32b57af6431ead37522f877b114188699
Signed-off-by: Shashank Mittal <mittals@codeaurora.org>

pwm: qpnp: Enable glitch removal selectively

Currently, glitch removal is enabled by default when the PWM
channel is configured. However, that adds delay to the PWM
output which is undesirable for longer PWM period. Disable the
glitch removal when PWM is configured and enable it after the
PWM is enabled.

CRs-Fixed: 1009283
Change-Id: Ibf4abb99e5e3e7aa9a9212b57094876f6ec6e9f0
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

pwm: qpnp: configure PWM period during bootup

Currently, PWM period is configured only when the client request
to configure period explicitly. However, there are requirements
to get it configured during bootup based upon the device tree
configuration. Add support for it.

While at it, add some pr_debug statements to the driver so that
it can provide some useful log of PWM specific calculations
runtime.

CRs-Fixed: 984628
Change-Id: I50de4488c32ef78efec1587305c56ab06fb32fed
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

pwm: qpnp: support DTEST configuration for PWM subtype

Currently, DTEST configuration is supported only based on the
DTEST line and output values for LPG subtype. Though this will
help configuring DTEST mode for PWM subtype, input validation
has to be fixed for supporting the latter properly. Add support
for that.

Also, rename the "lpg-dtest-line" device tree property to
"dtest-line" as this will apply for both LPG and PWM subtypes.

CRs-Fixed: 949595
Change-Id: I96bf477a14bb135cf9196532cf4bf39a45c9ff77
Signed-off-by: Subbaraman Narayanamurthy <subbaram@codeaurora.org>

msm: mdss: Fix elements ordering of all YUV interleaved formats

Pack the elements of all YUV interleaved formats in the same order
in which the elements are stored in the memory.

CRs-Fixed: 1019201
Change-Id: I64472af6e9983929e0d3ea08601d17c7a2b7c4ef
Signed-off-by: Ramkumar Radhakrishnan <ramkumar@codeaurora.org>

msm: mdss: Add remaining interleaved YUV format to definition table

One remaining supported format for YUV interleaved forats table. Adding
format in this change.

CRs-Fixed: 978785
Change-Id: I025a59d92aca2585335768c94f7a188c339aa788
Signed-off-by: Benet Clark <benetc@codeaurora.org>

clk: msm: clock-gpu-cobalt: Correct the CRC enable sequence

Correct the sequence to turn on the GPU_GX gdsc as part of
enabling the GFX CRC.

CRs-Fixed: 1018785
Change-Id: I64d0abe7091f81f85e83747f09ece4bc524a4057
Signed-off-by: Deepak Katragadda <dkatraga@codeaurora.org>

ASoC: msm: qdsp6v2: Change audio drivers to use %pK

Change all qdsp6v2 audio driver to use %pK instead
of %p. %pK hides addresses when the users doesn't
have kernel permissions. If address information
is needed echo 0 > /proc/sys/kernel/kptr_restrict.

Change-Id: I7baa9f127266726fecf9238167a1e0128a258847
Signed-off-by: Ben Romberger <bromberg@codeaurora.org>

soc: qcom: socinfo: Add soc ids for MSM8996pro and APQ8096pro

Adding new SOC IDs for MSM8996pro and APQ8096pro variants.

CRs-Fixed: 1019089
Change-Id: If6aaef3b04a9da15c7f8cfaf1308706b8a2fe793
Signed-off-by: Sanrio Alvares <salvares@codeaurora.org>

icnss: Provide test mode through debugfs

Provide a test mode mechanism through debugfs interface for WLAN
firmware CCPM module so that WLAN enable and disable can be
tested without loading WLAN functional driver.

Change-Id: I8d411e067690443eefea645f4ff8130cf786c32f
Signed-off-by: Prashanth Bhatta <bhattap@codeaurora.org>

diag: Fix to proper updation of buffering flag

This patch adresses the proper updation of
buffering flag with the check for streaming buffering
mode against the peripheral's buffering mode.

CRs-Fixed: 1017305
Change-Id: Idc4556e568a42aa2441295c9e3caa3f2c92c4cc6
Signed-off-by: Manoj Prabhu B <bmanoj@codeaurora.org>

diag: Fix for possible dci error notification

This patch provides the protection on dci session by
checking for the session pid and task pid to be same.

CRs-Fixed: 1008138
Change-Id: I7d78a13032365a42097ad71cfd0abab2792a1b98
Signed-off-by: Manoj Prabhu B <bmanoj@codeaurora.org>

msm: ADSPRPC: Map pages with execute permissions

Allow for mappings to have execute permissions in Stage 2 SMMU
as dynamic shared object may get loaded and executed from these
pages on the remote processor.

Change-Id: I3d7fb2829defd8efc362253866587652f35e316b
Signed-off-by: Sathish Ambley <sathishambley@codeaurora.org>

msm: ADSPRPC: Provide process information in context

Provide process information as part of context being passed that
allows for messages to be queued appropriately on remote processor.

Change-Id: I93e3c6faa400121612d90f9be8fd5befe45fb39c
Signed-off-by: Sathish Ambley <sathishambley@codeaurora.org>

msm: ADSPRPC: Provide SMMU information

Expose new IOCTL to provide SMMU information that allows for
userspace to determine the appropriate ION heap to be used.

Change-Id: Iead0966d76acb2d2bbc41fa9cd5d09a252a3429e
Signed-off-by: Sathish Ambley <sathishambley@codeaurora.org>

diag: Fix for possible stale task entries

The task entries were cleared while closing the
md session and hence are stale while notifying the client.
This patch provides the protection on md session and
also checks for the session pid and task pid being same.

CRs-Fixed: 1008137
Change-Id: I999db2865d10464c7f1ab4a5a940d23c725ac033
Signed-off-by: Manoj Prabhu B <bmanoj@codeaurora.org>

diag: Fix for possible dci stale entries

This patch provides the protection to dci client
entries from corruption.

CRs-Fixed: 984942 992683
Change-Id: Ifcd9f14dc03d9e42a31b3e126839489881e98303
Signed-off-by: Manoj Prabhu B <bmanoj@codeaurora.org>

ARM: dts: msm: Enable the GCC clock driver on MSMCOBALT v2

Enable the linux clock driver support for peripheral
clocks on MSMCOBALT v2.

CRs-Fixed: 1015446
Change-Id: Ibf5a8d7b6bc484281f414dd8491845e509d80123
Signed-off-by: Deepak Katragadda <dkatraga@codeaurora.org>

clk: msm: clock: Support peripheral clocks on MSMCOBALT v2

Add support for controlling the peripheral clocks on
MSMCOBALT v2.

CRs-Fixed: 1015446
Change-Id: If69f3752c4295f4cc49cf41854edc03aa90dbbc5
Signed-off-by: Deepak Katragadda <dkatraga@codeaurora.org>

defconfig: msmcortex: enable wil driver

Enable wil driver as module for msmcobalt.
Wil driver is needed for 11ad wireless card.

CRs-Fixed: 1001827
Change-Id: Ib2118f323b5dc1d64eaa5aa1f600e4725187f05b
Signed-off-by: Maya Erez <merez@codeaurora.org>

defconfig: msmcortex: Enable watchdog bite on panic

Enable QCOM_FORCE_WDOG_BITE_ON_PANIC flag.

CRs-Fixed: 1017697
Change-Id: I6597746b87c0b7545401a4d51e07d3c8dbfd5906
Signed-off-by: Runmin Wang <runminw@codeaurora.org>

clk: msm: clock-alpha-pll: Fix incorrect fabia PLL settings

For the fabia PLL to be in STANDBY mode, the RESET_N bit should
be set so that the PLL comes out of reset. Else, the PLL is
at OFF state and changing it's frequencies would not cause the
ACK_LATCH to be set.

CRs-Fixed: 1018752
Change-Id: I30f1ee0f4fdb8d92a9f6e187c1d8b797a0bdc94d
Signed-off-by: Deepak Katragadda <dkatraga@codeaurora.org>

msm: camera: cpp: Support conditional reset of micro

The micro clock needs to be conditionally reset based on
target. This can help to avoid probe failures on targets
where it is not supported.

CRs-Fixed: 1017151
Change-Id: Idd7e7255ebc8a08f418289fa172c37f72a21ced0
Signed-off-by: Rajakumar Govindaram <rajakuma@codeaurora.org>

msm: defconfig: Enable camera

Enable camera in the kernel by enabling the
camera specific CONFIG_* macros in the kernel defconfig.

Change-Id: I4f812f280688984bd21fc68ae4d18355c9b2aac8
Signed-off-by: Seemanta Dutta <seemanta@codeaurora.org>

msm: defconfig: Enable CONFIG_QCOM_KGSL in msmcortex-perf_defconfig

Enable CONFIG_QCOM_KGSL config in msmcortex-perf_defconfig file. This
will enable compiling KGSL for msmcortex target perf builds.

CRs-Fixed: 1018471
Change-Id: I41d6520eea1d4a5ef1ad002797cf2c8433078570
Signed-off-by: Lokesh Batra <lbatra@codeaurora.org>

msm: camera: isp: For testgen disable camif on frame boundary

When testgen is used then we cannot gate the input testgen on a frame
boundary and then stop camif. In this case if camif is stopped
immediately then it causes hardware failures on next camif start.
To avoid these errors from hardware always stop camif on frame
boundary when testgen is used.

Change-Id: I4e8e58626e5e8bd8468f3d216eadb2b326a84f75
CRs-Fixed: 987962
Signed-off-by: Shubhraprakash Das <sadas@codeaurora.org>

msm: camera: isp: Set init rate for mnoc_maxi_clk

The mnoc_maxi_clk requires a rate to be set before voting, set
the initial rate for this clock.

CRs-Fixed: 987962
Change-Id: I6c4f8fd494b6206b0e1fae8ddfe9d7bc708723d2
Signed-off-by: Shubhraprakash Das <sadas@codeaurora.org>

iommu/arm-smmu: Don't enable/disable clocks in inv_range_nosync

TLB invalidation is done during unmap with clocks already enabled, but
we still have calls to enable/disable clocks in
arm_smmu_tlb_inv_range_nosync.  Remove the extra calls.

CRs-Fixed: 997751
Change-Id: Ic5f890fda6b4fc8bb2dcd5e6ff49050d5a934c31
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/io-pgtable-fast: Prove correctness of TLB maintenance

A common software error when it comes to page table code is missing TLB
maintenance.  Add some checks to the io-pgtable-fast code to detect when
an address that might be stale in the TLB is being re-used.  This can be
accomplished by writing a "stale TLB" flag value to the reserved bits of
the PTE during unmap and then removing the flag value when the TLBs are
invalidated (by sweeping the entire page table).  That way, whenever we
map we can know that there might be a stale TLB in the location being
mapped into if it contains the "stale TLB" flag value.

CRs-Fixed: 997751
Change-Id: Icf9c1e41977cb71e8b137190adb3b4a201c339da
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/iommu-debug: Add debugfs file to enable config clocks

It's fairly common while debugging to need to enable the config clocks
for an SMMU so that you can poke around at the registers.  Add a debugfs
file to do this.

CRs-Fixed: 997751
Change-Id: I31b90d64c2facb0a681f9da586e2c90803776819
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/iommu-debug: Add functional test for ARM DMA IOMMU mapper

The vanilla ARM DMA IOMMU mapper is used by many clients in our system,
but we have no functional test coverage of it.  Add some functional
testing for it by leveraging the tests that were recently added for the
Fast DMA mapper.  Since the Fast mapper and the ARM mapper are both DMA
API implementations we can share most of the code.

CRs-Fixed: 997751
Change-Id: I58734a82f4dc3e4658ab7995b6682205097da991
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/iommu-debug: Add functional tests for fast mapper

Functional tests are good.  Add some for the fast DMA mapper.

CRs-Fixed: 997751
Change-Id: Iefb80124c335d65ea5bd8a15406c685125030003
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/iommu-debug: Add file for profiling the fast DMA APIs

The fast DMA API implementation that was recently needs to be profiled.
Add a new debugfs file (similar to the original "profiling" file) to do
this.

CRs-Fixed: 997751
Change-Id: I1236d9b6aaeab9d34b39e7f5d7b285691d1779da
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Add DMA mapper for io-pgtable-fast

io-pgtable-fast does some underhanded tricks to achieve performance.
One of those tricks is that it expects clients to call its map function
directly, rather than going through the IOMMU framework.  Add a DMA API
implementation that goes through io-pgtable-fast.

CRs-Fixed: 997751
Change-Id: Iebcafeb630d9023f666078604898069e9f26dfdd
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/arm-smmu: Implement DOMAIN_ATTR_PGTBL_INFO

The DOMAIN_ATTR_PGTBL_INFO attribute will be useful in implementing DMA
APIs that can leverage the fast page table mapping routines.  Implement
it.

CRs-Fixed: 997751
Change-Id: Id3acec0089b126e7d6ad44d8d322bf473614f716
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Add domain attribute for getting page table info

For certain DMA API implementations, the overhead of going through the
IOMMU framework is too much.  Such an implementation might want to
perform some rudimentary page table management using bits of information
from the underlying page tables.  Add a domain attribute and structure
for querying this type of information.  For now, the only information
supported is the kernel virtual address of the PMDs (assumed to be
virtually contiguous).

CRs-Fixed: 997751
Change-Id: I29d31e9649c24d30a5a7ffaa4b238a0203846594
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/arm-smmu: Implement {enable,disable}_config_clocks

Some of our users need to be able to call
iommu_{enable,disable}_config_clocks on domains for SMMUs that we
control.  Implement them.

CRs-Fixed: 997751
Change-Id: Idc3692679409093faf8f458d53326e669d7f6479
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Add {enable,disable}_config_clocks ops

There are certain use cases where it might be necessary to leave the
IOMMU's configuration clocks on.  This might happen in places where an
IOMMU's clocks might not be known.  A good example of this would be a
test library that needs to be able to do TLB invalidation from atomic
context.  It would need to enable clocks up front (outside of atomic
context) and leave them on for the duration of the test.

Add some ops for enabling and disabling configuration clocks.

CRs-Fixed: 997751
Change-Id: I95056952f60494fe5745f2183f9af8aab3a40315
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/arm-smmu: Implement the .tlbi_domain op

The upcoming "fast" DMA mapper will need to take control of TLB
invalidation.  Doing so allows us to perform fewer TLB invalidation
operations since the DMA mapper layer has more knowledge about when
"stale" TLB entries might actually become a problem, so it can do TLB
invalidation much less frequently.  Implement the tlbi_domain op for
this purpose.

CRs-Fixed: 997751
Change-Id: Iba9f499dba89db91c1150947b9599d85ade65b0e
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Add tlbi_domain op

Some higher-level DMA mappers might be able to squeeze out more
performance if TLB invalidation can be delegated to them, since they
might have more knowledge about when a stale TLB is problem than the
IOMMU driver.  Add a callback for this purpose that can be implemented
by individual IOMMU drivers.

CRs-Fixed: 997751
Change-Id: If817f5514fdd5d24b9c592440760b81b88ec71a8
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/iommu-debug: Add file for profiling fast mapper

We'd like to understand the performance of the fast page table mapper,
which only supports 4K page sizes.  Add a debugfs file to profile the
new mapper.

CRs-Fixed: 997751
Change-Id: I5adc3c3ecd432552386b600b9e66e3db42e73138
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/arm-smmu: Wire up io-pgtable-fast for domains that request it

An io-pgtable implementation for fast 4K mappings was recently added,
and we've now implemented all of the domain attributes necessary to use
it.  Wire it up.

CRs-Fixed: 997751
Change-Id: I9ddd2dd2cad91ac3d3ccce7c0cd0abb37cd57075
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Add DOMAIN_ATTR_FAST for requesting a fast domain

Some IOMMU drivers offer "fast" page table management routines for
special cases.  There is often a trade-off with memory, etc. with these
so make their usage explicit with a domain attribute.

CRs-Fixed: 997751
Change-Id: Ia9f8ad6d924b294b6758970da2e9767f183b5649
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

defconfig: msm: Enable the "fast" IOMMU page table mapper

It's fast for use cases that require super fast IOMMU mappings (in
exchange for memory).  Enable it.

CRs-Fixed: 997751
Change-Id: I016937309ac8e16775d13e63b630bb98469c9fca
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/io-pgtable: Add fast page table mapper for ARMv8L

Certain use cases require performance that can't be achieved with the
general-purpose SMMU page table code.  By limiting ourselves to 4K page
mappings (no block mappings) and pre-populating the first and second
levels of the page tables up front, we can eliminate a lot of the work
needed for page table mapping and unmapping.

Add a performance-tuned io-pgtable implementation for ARMv8L page tables
that only supports 4K page mappings.  Any size can be mapped, but only
4K page mappings will be installed in the page tables.

CRs-Fixed: 997751
Change-Id: I5861270709675016988052360d196e0a16a0d103
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu/arm-smmu: Implement .get_pgsize_bitmap for domain

Currently we restrict the pgsize_bitmap for the entire SMMU every time
we allocate some new page tables.  However, certain io-pgtable
implementations might wish to restrict the formats beyond the
restrictions of the SMMU itself, which forces all domains on that SMMU
to the same pgsize_bitmap, even if the other domains would prefer to use
a more permissive page table format.  Besides that, some SMMUs in the
system might have different supported page sizes at the hardware level,
so applying those to everyone else is wrong.

Fix these issues by implementing the new .get_pgsize_bitmap IOMMU op.

CRs-Fixed: 997751
Change-Id: I9a73a31ee63a054cc44c50a21f7a616efd4af964
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

iommu: Support dynamic pgsize_bitmap

Currently we use a single pgsize_bitmap per IOMMU driver.  However, some
IOMMU drivers might service different IOMMUs with different supported
page sizes.  Some drivers might also want to restrict page sizes for
different use cases.  Support these use cases by adding a
.get_pgsize_bitmap function to the iommu_ops which can optionally be
used by the driver to return a domain-specific pgsize_bitmap.

CRs-Fixed: 997751
Change-Id: I46d70733be647599e148fe52258a4d8f009ac48a
Signed-off-by: Mitchel Humpherys <mitchelh@codeaurora.org>

msm: gsi: fix for clearing IEOB interrupt

Clear IEOB interrupt only for channels that have
IEOB interrupt enabled. This is needed to make sure IEOB interrupt
is not missed after switching from polling to interrupt.

CRs-Fixed: 1014388
Change-Id: Ia6484ed03d9508b827f8c7e4dadb84c14e306bd9
Acked-by: Ady Abraham <adya@qti.qualcomm.com>
Signed-off-by: Skylar Chang <chiaweic@codeaurora.org>

defconfig: arm64: msm: Add defconfigs needed for data calls

Add the DUMMY network interface and the crypto ECHAINIV module
needed for tunneling in advanced data call scenarios.

ECHAINIV is the default algorithm for CBC which is needed for
setting up a tunnel using XFRM state. Dummy network device is used
to route the IPv6 tunneled traffic when there is no IPv6 route
present on a wireless device. The default route in the dummy
interface routing table will route egress packets.

CRs-Fixed: 1017216
Change-Id: I8638814f7e06b0e63638c5acd268663d6a627718
Signed-off-by: Subash Abhinov Kasiviswanathan <subashab@codeaurora.org>

[media] v4l: Add qcom video color formats

Update v4l_fill_fmtdesc() with qcom specific video
color formats to prevent it from throwing up
a warning stacktrace and flooding the logs.

CRs-Fixed: 1018787
Change-Id: Ia140bfb2fcd699937cd845c4489458e5fefb5150
Signed-off-by: Arun Menon <avmenon@codeaurora.org>

clk: msm: clock-osm: register cycle counter callbacks with scheduler

Implement clk_osm_get_cpu_cycle_counter() which returns the
running cycle counter value. Register these two functions with
a scheduler-provided callback to allow the scheduler to estimate
CPU frequency without notification. Lastly, setup the cycle
counter to be increased on every rising edge of the XO clock
for improved accuracy.

Change-Id: Ie0f60ca79efc05901a88da13f7a6476f390518a5
CRs-Fixed: 988356
Signed-off-by: Osvaldo Banuelos <osvaldob@codeaurora.org>

sched: simplify CPU frequency estimation and cycle counter API

Most of CPUs increase cycle counter by one every cycle which makes
frequency = cycles / time_delta is correct.  Therefore it's reasonable
to get rid of current cpu_cycle_max_scale_factor and ask cycle counter
read callback function to return scaled counter value when it's needed
in such a case that cycle counter doesn't increase every cycle.

Thus multiply NSEC_PER_SEC / HZ_PER_KHZ to CPU cycle counter delta
as we calculate frequency in khz and remove cpu_cycle_max_scale_factor.
This allows us to simplify frequency estimation and cycle counter API.

Change-Id: Ie7a628d4bc77c9b6c769f6099ce8d75740262a14
Signed-off-by: Joonwoo Park <joonwoop@codeaurora.org>

defconfig: Enable DDR bus scaling governor

Enable bimc_bwmon device and the associated bw_hwmon governor
to scale DDR frequency as per the bandwidth between CPU and DDR.

Change-Id: I4efa37b8bb84ab62e82086b622896173b7d2fc7d
Signed-off-by: Rohit Gupta <rohgup@codeaurora.org>

PM / devfreq: Change the 'MSM' in devfreq device names to 'QCOM'

Substitute 'MSM' in the devfreq device/config names to 'QCOM' to
comply with the current standards.

Change-Id: I156ba6e2b5f8e06a28540ca5def5b178c3604512
Signed-off-by: Rohit Gupta <rohgup@codeaurora.org>

ARM: dts: Add BIMC bandwidth monitor node for msmcobalt

Add cpu-bwmon device that monitors the traffic between CPU and
DDR and raises an interrupt when the byte count crosses a
threshold.

Change-Id: Ib9b508591d28d22e7d5aa8f33d8d829d3378ccea
Signed-off-by: Rohit Gupta <rohgup@codeaurora.org>

msm: mdss: Add newly supported writeback formats to MDP driver

Writeback display now supports more MDP formats. This change adds
the definitions for those formats.

CRs-Fixed: 978785
Change-Id: I72fc29a8d7b286b0766c0483ba69d6e02d29b661
Signed-off-by: Benet Clark <benetc@codeaurora.org>

msm: sde: Correct resource release upon rotator exit

This patch turns off clock and bus control as well releases other
software resources upon driver exit.  This patch
corrects crash due to resource leakage.

CRs-Fixed: 1018309
Change-Id: Ie0c6639fff9b829a58e12037f88c6508864b60a0
Signed-off-by: Alan Kwong <akwong@codeaurora.org>

msm: sde: Enable rotator r3 driver to support r3 minor versions

Enable rotator driver to use r3 driver for r3 minor versions.

CRs-Fixed: 1018722
Change-Id: Ida9a93db8459d065ab7850de506e5b9124f6fdd4
Signed-off-by: Alan Kwong <akwong@codeaurora.org>

defconfig: msm: enable HBTP input drivers for cobalt

Enable HBTP drivers for cobalt.

Change-Id: Ifddcce1ff9cdbb35dc5645d0ed85963c18dec54e
Signed-off-by: Alex Sarraf <asarraf@codeaurora.org>

swr-wcd-ctrl: Ensure soundwire banks are always in sync

Copy speaker configuration from active to inactive bank
and perform bank switch operation while speaker channels
are getting enabled or disabled. This will make sure that
soundwire banks are always in sync and allow independent
control of speaker channels.

CRs-fixed: 1007465
Change-Id: Ic1653194c22fa5669b1c04fd9630158633fb00a5
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

ASoC: wsa881x: Request device ungroup for speaker disable

Request device ungroup of speaker channels for independent
disable. It is possible that stereo speaker channels can be
disabled one after other, so remove them from group otherwise
speaker can be left in enabled state.

CRs-fixed: 1007465
Change-Id: I358ab4edcb85ec65b064ca28368ad744f2d36870
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

swr-wcd-ctrl: Handle soundwire slave device ungroup

Handle soundwire slave devices ungroup in master controller.
Set the group device id to 0 when soundwire slave devices
request ungroup for independent control.

CRs-fixed: 1007465
Change-Id: I4f1b39dac949aa3f6aa3abb12ff0310fb0e98d1c
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

soundwire: Add API to ungroup soundwire slave devices

Add soundwire API to remove the soundwire slave devices
from group so that the devices can be controlled
independently as required.

CRs-fixed: 1007465
Change-Id: Ibca3e33c0e85629ae5ce121e75526f4786d6408a
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

soundwire: Add support for 48x2 frame structure

Add support for 48x2 frame structure in soundwire
so that when slave device data path is not enabled,
all control messaging will happen with 48x2 frame.
Soundwire slave devices send an explicit request to
enable data path which in turn change the frame
structure to 48x16.

CRs-fixed: 996586
Change-Id: Ia4329ac982eb2a29a2b925897cd87ca9711c30e3
Signed-off-by: Phani Kumar Uppalapati <phaniu@codeaurora.org>

defconfig: msmcortex: enable qpnp flash

Enable QPNP flash v2 driver.

CRs-fixed: 1015501
Change-Id: I30618e6e4b983171d4a616a8a316c76f13ceee2d
Signed-off-by: Mohan Pallaka <mpallaka@codeaurora.org>

ARM: dts: msm: enable flash LED on cobalt

Add in device tree info to enable flash LED.

CRs-fixed: 1015501
Change-Id: I0c6471549dfa7af435a5ce5f21a56caab1c4ea09
Signed-off-by: Mohan Pallaka <mpallaka@codeaurora.org>
Signed-off-by: Chun Zhang <chunz@codeaurora.org>

icnss: Avoid power-off if driver is registered

If driver is registered before FW ready indication then bus error
observed because of powering off the hardware before calling
driver probe. Fix the issue by powering off only when driver is
not registered.
Also add top level reset after FW ready without which bus error
is observed.

CRs-fixed: 1015484
Change-Id: I26609c4011f10c1a9ee62b092050394e064ee2a2
Signed-off-by: Prashanth Bhatta <bhattap@codeaurora.org>

arm64: defconfig: msm: disable CPUSETS for msm chipsets

CONFIG_CPUSET sets affinity to cpu 0 without cgroup setting.
Due to this performance regressed.

CRs-Fixed: 1014436
Change-Id: Icf96a123b8d6e9c007198c2969d60e3707a57098
Signed-off-by: Satya Durga Srinivasu Prabhala <satyap@codeaurora.org>

ARM: dts: msm: add wil6210 node for msmcobalt

Wil driver is needed for 11ad wireless card.

CRs-Fixed: 1001827
Change-Id: I9b6109ccaf2858732a779d781222422c928128a1
Signed-off-by: Maya Erez <merez@codeaurora.org>

defconfig: Enable EA driver for msmcortex targets

Enable energy aware driver for msmcortex targets to support energy aware
scheduler feature.

CRs-fixed: 1018108
Change-Id: I5745dbcbb946ee2f937d1e77a68a4e87bc85e08e
Signed-off-by: Archana Sathyakumar <asathyak@codeaurora.org>

diag: Fix possible kernel addresses leak

This patch addresses kernel addresses leak by changing
the format specifier to adhere to the kptr_restrict system setting.

CRs-Fixed: 987013
Change-Id: I32649a26f54d96c56d80aa2a1bd5f5d9dd0dd9d3
Signed-off-by: Manoj Prabhu B <bmanoj@codeaurora.org>

soc: qcom: pil: timeouts to be disabled from pil-imem

Allow modem mba, modem pbl and err_ready timeouts to be disabled by
writing to starting of pil_imem region.

CRs-Fixed: 1015492
Change-Id: I786d8edcd89e3624ef05ffc9a6953a8f840bbac0
Signed-off-by: Puja Gupta <pujag@codeaurora.org>

ARM: dts: msm: Add DSP memory region for msmcobalt

Add DSP memory region node that allows for buffers
to be created to be shared with DSP.

Change-Id: Iffd95234813a5dcd8ab7ec07a4ff1d2c679bb26f
Signed-off-by: Sathish Ambley <sathishambley@codeaurora.org>

ARM: dts: msm: disable PCIe on msmcobalt RUMI and SIM

PCIe is not used or tested on RUMI or SIM for msmcobalt.
Thus, disable PCIe on these platforms.

Change-Id: I0682801c0893a1b1516033b2ec0b0e2ec2713fdd
Signed-off-by: Tony Truong <truong@codeaurora.org>