am ddb1a160: Merge "Add a linear scan register allocator to the optimizing compiler."

* commit 'ddb1a1604d5070828e857902c8596de27e2fe5f5':
  Add a linear scan register allocator to the optimizing compiler.

Merge "Add a linear scan register allocator to the optimizing compiler."

Add a linear scan register allocator to the optimizing compiler.

This is a "by-the-book" implementation. It currently only deals
with allocating registers, with no hint optimizations.

The changes remaining to make it functional are:
- Allocate spill slots.
- Resolution and placements of Move instructions.
- Connect it to the code generator.

Change-Id: Ie0b2f6ba1b98da85425be721ce4afecd6b4012a4

am 8b5b1e55: Merge "Make DexFile content read only before running DexFileVerifier"

* commit '8b5b1e5593ffa77c393e4172b71a3d5a821d2ed8':
  Make DexFile content read only before running DexFileVerifier

Merge "Make DexFile content read only before running DexFileVerifier"

Make DexFile content read only before running DexFileVerifier

(cherry picked from commit 98725444129efe2b1b51c87740860caadaef2bf7)

Change-Id: I18a932b2f19d44b820232f4d4e9c358df20ab364

am 30395fc8: Merge "Add TARGET_2ND_ARCH support for dump-oat-boot"

* commit '30395fc865599619f22df7c99d7553b18304622c':
  Add TARGET_2ND_ARCH support for dump-oat-boot

Merge "Add TARGET_2ND_ARCH support for dump-oat-boot"

Add TARGET_2ND_ARCH support for dump-oat-boot

Change-Id: I87f1742f401af37893d336074c53dee92993b769

am a79febb8: Merge "Fix ExtractToMemMap to show original zip file name in ashmem"

* commit 'a79febb863a936810445df45e3e51d0eff4e39f8':
  Fix ExtractToMemMap to show original zip file name in ashmem

Merge "Fix ExtractToMemMap to show original zip file name in ashmem"

am cd9b4e28: Merge "x86_64: Rebase on top of "64-bit temp register support""

* commit 'cd9b4e287c20b14655d21e3f349733e80a5aaf23':
  x86_64: Rebase on top of "64-bit temp register support"

Merge "x86_64: Rebase on top of "64-bit temp register support""

am 9fd03459: Merge "Implement all vector instructions for X86"

* commit '9fd034597b03f889c1b5ed29c8943e8ab67fe7f6':
  Implement all vector instructions for X86

Merge "Implement all vector instructions for X86"

Implement all vector instructions for X86

Add X86 code generation for the vector operations.  Added support for
X86 disassembler for the new instructions.

Change-Id: I72b48f5efa3a516a16bb1dd4bdb5c9270a8db53a
Signed-off-by: Mark Mendell <mark.p.mendell@intel.com>

am 8c895b33: Merge "Quick compiler: fix register clobbering."

* commit '8c895b3385ed96a0b040c35222c0338058895d49':
  Quick compiler: fix register clobbering.

Merge "Quick compiler: fix register clobbering."

Quick compiler: fix register clobbering.

Ensure all aliased children of a register set are clobbered
when any member is clobbered.  Additionally, use a clobbering
mask to avoid clobbering non-overlapping siblings.

Change-Id: Ic0d88a30f3e5b7a359396f6541d602739fa3124a

x86_64: Rebase on top of "64-bit temp register support"

Added the 64-bit core/temp register definition, fixed RegisterPool
creation for x86_64 so that 64-bit core/temps are NOT used for now.
The long arithmetic still operates with register pair on x86_64 and
it is a subject for change in a separate patch.

Change-Id: I2be06d5aefaf80141983bc9d8ed8a2ee24c2b21b
Signed-off-by: Dmitry Petrochenko <dmitry.petrochenko@intel.com>

am 132236a8: Merge "Improve invalid large object free dumping."

* commit '132236a802a82cc7d27f82e34e40082ef5c17375':
  Improve invalid large object free dumping.

Merge "Improve invalid large object free dumping."

Improve invalid large object free dumping.

Bug: 14974497
Change-Id: I30f99d693151ee5ae1f7b3d420519a0b1b21b2f4

am a911a4d2: Merge "Add reserve area to allocation stacks."

* commit 'a911a4d2cac3e885298ac38f8ae6a85c9e9bc9b5':
  Add reserve area to allocation stacks.

Merge "Add reserve area to allocation stacks."

am 919ed6b2: Merge "Revert "ART: Better SSA Allocation when recreating SSA""

* commit '919ed6b2e2aa58a6153eb1d74edc29edc50d514a':
  Revert "ART: Better SSA Allocation when recreating SSA"

Merge "Revert "ART: Better SSA Allocation when recreating SSA""

Revert "ART: Better SSA Allocation when recreating SSA"

Temporarily reverting until memory footprint cost of adding a vreg to ssa entrance map on every applicable MIR node can be assessed..

This reverts commit cb73fb35e5f7c575ed491c0c8e2d2b1a0a22ea2e.

Change-Id: Ia9c03bfc5d365ad8d8b949e870f1e3bcda7f9a54

am be7ba652: Merge "ART: Better SSA Allocation when recreating SSA"

* commit 'be7ba65210f0eb9cd86b3b76337020b039191ba6':
  ART: Better SSA Allocation when recreating SSA

Merge "ART: Better SSA Allocation when recreating SSA"

am 18622c81: Merge "ART: BasicBlock API Implementation"

* commit '18622c81fcfd870dc775bb3567511e669591efd8':
  ART: BasicBlock API Implementation

Merge "ART: BasicBlock API Implementation"

ART: BasicBlock API Implementation

- Adding BasicBlock Utility functions.

Signed-off-by: Jean Christophe Beyler <jean.christophe.beyler@intel.com>
Signed-off-by: Razvan A Lupusoru <razvan.a.lupusoru@intel.com>
Signed-off-by: Yixin Shou <yixin.shou@intel.com>
Signed-off-by: Chao-ying Fu <chao-ying.fu@intel.com>
Signed-off-by: Udayan Banerji <udayan.banerji@intel.com>
Change-Id: Ia264b4e68a9a56441ca143f1d98e5a333cf87b29

am a45714f2: Merge "[MIPS] Remove warnings about use of at register"

* commit 'a45714f2c55a3ed9b451c0d1e6ef887732899648':
  [MIPS] Remove warnings about use of at register

Merge "[MIPS] Remove warnings about use of at register"

am 66b68faa: Merge "Revert "Revert "Fix an outstanding compaction bug in interpreter."""

* commit '66b68faa42cd36eb368f96c206b29c940ddda129':
  Revert "Revert "Fix an outstanding compaction bug in interpreter.""

Merge "Revert "Revert "Fix an outstanding compaction bug in interpreter."""

Fix ExtractToMemMap to show original zip file name in ashmem

(cherry picked from commit 1fca8e91f32dc8b13d3129b7ef4a0194839736e6)

Change-Id: Id7d22600496b090ac32150c8c6424da89964b6be

Revert "Revert "Fix an outstanding compaction bug in interpreter.""

Fixed the generic trampoline to not use ToJObject when unnecessary.

Bug: 15167269

This reverts commit 3bdb873122964da7937eb070cbcf2ef638a8e459.

Change-Id: I0525d0e0f3afb753c770e1572070a0fa22b02271

[MIPS] Remove warnings about use of at register

Also, don't restore k0 and k1 as part of long jump as they are reserved for
kernel usage.

Change-Id: I4eec9eb5d21de96ca79f2cef9407a0e19c9c2178

am 52925af1: Merge "ART: refactor x86/x86-64 entrypoints"

* commit '52925af1e3136bcf68bc5754fbfa407950235217':
  ART: refactor x86/x86-64 entrypoints

Merge "ART: refactor x86/x86-64 entrypoints"

am cda4e2e6: Merge "Extra debug output for a failing lock check."

* commit 'cda4e2e6f4645a499a6b391053fdf4c85a1d3a16':
  Extra debug output for a failing lock check.

Merge "Extra debug output for a failing lock check."

Extra debug output for a failing lock check.

Change-Id: If4abae535a875a06f4fa4203e6aabc1169b1f38e

am 82f3c1b7: Merge "ART: API to dex instructions"

* commit '82f3c1b76a19f196a482cad9d5c1aac769d5a397':
  ART: API to dex instructions

am ae19a731: Merge "Make the specification of when we need precise constants more precise."

* commit 'ae19a731ccd62117d8b14e478caee5ac1b6251d2':
  Make the specification of when we need precise constants more precise.

Merge "ART: API to dex instructions"

Add reserve area to allocation stacks.

This fixes an issue with heap verification which was caused when
the allocation stack overflowed. This resulted in heap verification
failures since we were storing the newly allocated object in a
handle scope without having it be live either in the live bitmap
or allocation stack. We now push the object in the reserve area
before we do a GC due to allocation stack overflow.

Change-Id: I83b42c4b3250d7eaab1b49e53066e21c8656a740

Merge "Make the specification of when we need precise constants more precise."

am ec23021c: Merge "ART: Added print indices back to BitVector Dumper"

* commit 'ec23021ceb9f91a424c524fbfbcc9de6fb21f2b1':
  ART: Added print indices back to BitVector Dumper

Merge "ART: Added print indices back to BitVector Dumper"

am ccddc498: Merge "x86_64: Fix 079-Phantom hang with QCG enabled"

* commit 'ccddc49852a69094aecf9eb7c7de67a9c2c5c31a':
  x86_64: Fix 079-Phantom hang with QCG enabled

Merge "x86_64: Fix 079-Phantom hang with QCG enabled"

am b0515fa6: Merge "Fix style issue."

* commit 'b0515fa6e23d8e8a9ae1fe63c558367afb391726':
  Fix style issue.

Merge "Fix style issue."

Fix style issue.

Change-Id: I2044e01c68265c33e7fa6057efa7b6c7ac41ada4

Make the specification of when we need precise constants more precise.

Means that oatdump output showing values for deoptimization actually reflects
what we see at runtime.
Also, doesn't do precise in the case of determining methods and fields for the
quickened case, which may be an occasional performance win.

Change-Id: I62c7fb244f7996ba9d52e7a7ce75c046b663fa17

am e24580a1: Merge "Rewrite BitVector index iterator."

* commit 'e24580a135aa6e85cdc49426ec74d2ae1e326243':
  Rewrite BitVector index iterator.

Merge "Rewrite BitVector index iterator."

ART: Added print indices back to BitVector Dumper

- Added an API to get the indices set instead of 001...0 format

Change-Id: I75841e41ca9b7ef77a0717715669dbe12506d6a1
Signed-Off-By: Jean Christophe Beyler <jean.christophe.beyler@intel.com>

Rewrite BitVector index iterator.

The BitVector::Iterator was not iterating over the bits but
rather over indexes of the set bits. Therefore, we rename it
to IndexIterator and provide a BitVector::Indexes() to get
a container-style interface with begin() and end() for range
based for loops.

Also, simplify InsertPhiNodes where the tmp_blocks isn't
needed since the phi_nodes and input_blocks cannot lose any
blocks in subsequent iterations, so we can do the Union()
directly in those bit vectors and we need to repeat the loop
only if we have new input_blocks, rather than on phi_nodes
change. And move the temporary bit vectors to scoped arena.

Change-Id: I6cb87a2f60724eeef67c6aaa34b36ed5acde6d43

am 766b7586: Merge "Remove obsolete pass_driver.cc ."

* commit '766b75865965185497a7618bddd9fc512ac290dd':
  Remove obsolete pass_driver.cc .

Merge "Remove obsolete pass_driver.cc ."

Remove obsolete pass_driver.cc .

Obsoleted by https://android-review.googlesource.com/93433 .

Change-Id: I01865d17160fdc698f43c61fa4f5642d0f1391d9

am 567e9dbc: Merge "x86_64: Disable optimizations on x86_64"

* commit '567e9dbc65ee183cda2a052dbf224c8c4a8f9423':
  x86_64: Disable optimizations on x86_64

am 7dba21fb: Merge "x86_64: Disable all intrinsics"

* commit '7dba21fb150af519de59455916515e97277bc41f':
  x86_64: Disable all intrinsics

Merge "x86_64: Disable optimizations on x86_64"

Merge "x86_64: Disable all intrinsics"

am 83159364: Merge "Fix InternTable::Lookup()/Remove() for hash code collisions."

* commit '831593646f07a960010c80df98b7afa59b57dfb5':
  Fix InternTable::Lookup()/Remove() for hash code collisions.

ART: refactor x86/x86-64 entrypoints

This patch:

- removes unused stubs in x86/64 runtimes (art_quick_l2d, art_quick_l2f
  and art_quick_idivmod)
- replaces art_quick_fmod, art_quick_fmodf and art_quick_is_assignable
  entrypoints in x86-64 to the direct calls
- removes art_quick_indexof stub in x86-64

Change-Id: I6141c5c73b0b449fa3b866068b101e0be211b93e
Signed-off-by: Alexei Zavjalov <alexei.zavjalov@intel.com>

Merge "Fix InternTable::Lookup()/Remove() for hash code collisions."

am 19cdfa15: Merge "Add virtual destructor to please one of our compilers."

* commit '19cdfa15be3c7ddf9c14ae3d0b7d94f9f37ea503':
  Add virtual destructor to please one of our compilers.

Merge "Add virtual destructor to please one of our compilers."

am b4b38124: Merge "Fix profile-backoff usage message"

* commit 'b4b38124c06cd723cf4faa46e6670ca0b2b9d107':
  Fix profile-backoff usage message

Add virtual destructor to please one of our compilers.

Change-Id: I931d130caa75ab90b677e14f1a2d0c438c43ed4f

Merge "Fix profile-backoff usage message"

x86_64: Fix 079-Phantom hang with QCG enabled

The 079 test creates "sWatcher" thread. In case of unexpected failure
(e.g. Exception thrown) the sWatcher thread remains alive and it
blocks VM shutdown. We mark the sWarcher thread as daemon and
let VM to stop that thread during shutdown cause by unexpected error.

Change-Id: I0cb0b8bbeb15de47b72ddae1a32fcfea3ef8720e
Signed-off-by: Dmitry Petrochenko <dmitry.petrochenko@intel.com>

x86_64: Disable all intrinsics

Intrinsics are subject to rework for x86_64 and disabled for now.

Change-Id: Ice67db083fe43dc4faa9276faf02234a4a24f207
Signed-off-by: Dmitry Petrochenko <dmitry.petrochenko@intel.com>

x86_64: Disable optimizations on x86_64

This patch disables all QCG optimizations as ARM64 does.
Optimizations are subject to step-by-step enabling according
to test results.

Change-Id: Idd6e10f3b67e8c0f1f029bb26a0e9bf40061aeac
Signed-off-by: Dmitry Petrochenko <dmitry.petrochenko@intel.com>

am 74d055cc: Merge "Forgot these files from last commit."

* commit '74d055cc4337ed69d6b57179a449701207097ec4':
  Forgot these files from last commit.

Merge "Forgot these files from last commit."

Forgot these files from last commit.

Change-Id: I9ab7975daa5ed7aae6bff8730bb63fb48a798ea8

am adde7d28: Merge "Import Dart\'s parallel move resolver."

* commit 'adde7d2854dbcd4282e94cebd7c66ee8793aece8':
  Import Dart's parallel move resolver.

Merge "Import Dart's parallel move resolver."

Import Dart's parallel move resolver.

And write a few tests while at it.

A parallel move resolver will be needed for performing multiple moves
that are conceptually parallel, for example moves at a block
exit that branches to a block with phi nodes.

Change-Id: Ib95b247b4fc3f2c2fcab3b8c8d032abbd6104cd7

am 48e50e88: Merge "Add a check for null thread before trying to suspend"

* commit '48e50e8876379d38a561096415ac43ed765f65fc':
  Add a check for null thread before trying to suspend

Merge "Add a check for null thread before trying to suspend"

am 2054b925: Merge "x86: For integer ALU operation handle v+=v case"

* commit '2054b925a635642bedd912c6da37ffa9f1d21c6d':
  x86: For integer ALU operation handle v+=v case

Merge "x86: For integer ALU operation handle v+=v case"

x86: For integer ALU operation handle v+=v case

When destination and operand are the same Virtual Register
we should ensure that destination RegLocation is updated after
operand is loaded with LoadValue in physical register.

Change-Id: I59da106471b0c494203af01c99583f51dbc0f9ee
Signed-off-by: Serguei Katkov <serguei.i.katkov@intel.com>

am 15e1b7e1: Merge "Create two CompilerTemp for a wide compiler temp"

* commit '15e1b7e18bede88986373dcb425389ceb93ee665':
  Create two CompilerTemp for a wide compiler temp

Merge "Create two CompilerTemp for a wide compiler temp"

Create two CompilerTemp for a wide compiler temp

We create a new CompilerTemp for the high part of
a wide compiler temp to fix counting compiler temps.
Otherwise, assertion failures may happen inside
GetNumUsedCompilerTemps(), if there are any wide compiler temps.
Previously, we never ask for a wide compiler temp, such that
we don't hit the issue.

Change-Id: I9e79ad15e4192665b9d8a9dae5a5453496e48a79
Signed-off-by: Chao-ying Fu <chao-ying.fu@intel.com>

am dfd301f1: Merge "Update dump-oat-* and oatdump for new image file layout"

* commit 'dfd301f19800a4f168283cf2d0b15b2c09071955':
  Update dump-oat-* and oatdump for new image file layout

Merge "Update dump-oat-* and oatdump for new image file layout"

am 5ef3d954: Merge "AArch64: Enable LONG_* and INT_* opcodes."

* commit '5ef3d95466ffdea0f4348a64218d08b1b5a29aa7':
  AArch64: Enable LONG_* and INT_* opcodes.

Merge "AArch64: Enable LONG_* and INT_* opcodes."

am 7d5cf703: Merge "Revert "Fix an outstanding compaction bug in interpreter.""

* commit '7d5cf703f3c03769e5b2f7ebc9d216c52ee5c70d':
  Revert "Fix an outstanding compaction bug in interpreter."

am be2cb9b2: Merge "Move SetMonitorEnterObject outside of blocked thread state change."

* commit 'be2cb9b284f3eca3b99571e83b7e0e3109f1ef06':
  Move SetMonitorEnterObject outside of blocked thread state change.