OSDN Git Service

phy: ti: j721e-wiz: Manage typec-gpio-dir
authorRoger Quadros <rogerq@ti.com>
Mon, 6 Jan 2020 13:06:22 +0000 (15:06 +0200)
committerKishon Vijay Abraham I <kishon@ti.com>
Tue, 14 Jan 2020 05:20:19 +0000 (10:50 +0530)
commitc9f9eba06629cd813c21df3327a1013ad092e988
treee9764936cb6a28002bfda36cebefd5ef18a66619
parent6385cbe9c567cb85ba40b6af09ad2f506e71158d
phy: ti: j721e-wiz: Manage typec-gpio-dir

Based on this GPIO state we need to configure LN10
bit to swap lane0 and lane1 if required (flipped connector).

Type-C companions typically need some time after the cable is
plugged before and before they reflect the correct status of
Type-C plug orientation on the DIR line.

Type-C Spec specifies CC attachment debounce time (tCCDebounce)
of 100 ms (min) to 200 ms (max).

Use the DT property to figure out if we need to add delay
or not before sampling the Type-C DIR line.

Signed-off-by: Roger Quadros <rogerq@ti.com>
Signed-off-by: Sekhar Nori <nsekhar@ti.com>
Reviewed-by: Jyri Sarha <jsarha@ti.com>
Signed-off-by: Kishon Vijay Abraham I <kishon@ti.com>
drivers/phy/ti/phy-j721e-wiz.c