intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54
  55 #include "errno.h"
  56 #include "libdrm_lists.h"
  57 #include "intel_bufmgr.h"
  58 #include "intel_bufmgr_priv.h"
  59 #include "intel_chipset.h"
  60 #include "string.h"
  61
  62 #include "i915_drm.h"
  63
  64 #define DBG(...) do {                                   \
  65         if (bufmgr_gem->bufmgr.debug)                   \
  66                 fprintf(stderr, __VA_ARGS__);           \
  67 } while (0)
  68
  69 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  70
  71 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  72
  73 struct drm_intel_gem_bo_bucket {
  74         drmMMListHead head;
  75         unsigned long size;
  76 };
  77
  78 typedef struct _drm_intel_bufmgr_gem {
  79         drm_intel_bufmgr bufmgr;
  80
  81         int fd;
  82
  83         int max_relocs;
  84
  85         pthread_mutex_t lock;
  86
  87         struct drm_i915_gem_exec_object *exec_objects;
  88         struct drm_i915_gem_exec_object2 *exec2_objects;
  89         drm_intel_bo **exec_bos;
  90         int exec_size;
  91         int exec_count;
  92
  93         /** Array of lists of cached gem objects of power-of-two sizes */
  94         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  95         int num_buckets;
  96         time_t time;
  97
  98         drmMMListHead named;
  99
 100         uint64_t gtt_size;
 101         int available_fences;
 102         int pci_device;
 103         int gen;
 104         unsigned int has_bsd : 1;
 105         unsigned int has_blt : 1;
 106         unsigned int has_relaxed_fencing : 1;
 107         unsigned int bo_reuse : 1;
 108         char fenced_relocs;
 109 } drm_intel_bufmgr_gem;
 110
 111 #define DRM_INTEL_RELOC_FENCE (1<<0)
 112
 113 typedef struct _drm_intel_reloc_target_info {
 114         drm_intel_bo *bo;
 115         int flags;
 116 } drm_intel_reloc_target;
 117
 118 struct _drm_intel_bo_gem {
 119         drm_intel_bo bo;
 120
 121         atomic_t refcount;
 122         uint32_t gem_handle;
 123         const char *name;
 124
 125         /**
 126          * Kenel-assigned global name for this object
 127          */
 128         unsigned int global_name;
 129         drmMMListHead name_list;
 130
 131         /**
 132          * Index of the buffer within the validation list while preparing a
 133          * batchbuffer execution.
 134          */
 135         int validate_index;
 136
 137         /**
 138          * Current tiling mode
 139          */
 140         uint32_t tiling_mode;
 141         uint32_t swizzle_mode;
 142         unsigned long stride;
 143
 144         time_t free_time;
 145
 146         /** Array passed to the DRM containing relocation information. */
 147         struct drm_i915_gem_relocation_entry *relocs;
 148         /**
 149          * Array of info structs corresponding to relocs[i].target_handle etc
 150          */
 151         drm_intel_reloc_target *reloc_target_info;
 152         /** Number of entries in relocs */
 153         int reloc_count;
 154         /** Mapped address for the buffer, saved across map/unmap cycles */
 155         void *mem_virtual;
 156         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 157         void *gtt_virtual;
 158
 159         /** BO cache list */
 160         drmMMListHead head;
 161
 162         /**
 163          * Boolean of whether this BO and its children have been included in
 164          * the current drm_intel_bufmgr_check_aperture_space() total.
 165          */
 166         char included_in_check_aperture;
 167
 168         /**
 169          * Boolean of whether this buffer has been used as a relocation
 170          * target and had its size accounted for, and thus can't have any
 171          * further relocations added to it.
 172          */
 173         char used_as_reloc_target;
 174
 175         /**
 176          * Boolean of whether we have encountered an error whilst building the relocation tree.
 177          */
 178         char has_error;
 179
 180         /**
 181          * Boolean of whether this buffer can be re-used
 182          */
 183         char reusable;
 184
 185         /**
 186          * Size in bytes of this buffer and its relocation descendents.
 187          *
 188          * Used to avoid costly tree walking in
 189          * drm_intel_bufmgr_check_aperture in the common case.
 190          */
 191         int reloc_tree_size;
 192
 193         /**
 194          * Number of potential fence registers required by this buffer and its
 195          * relocations.
 196          */
 197         int reloc_tree_fences;
 198 };
 199
 200 static unsigned int
 201 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 202
 203 static unsigned int
 204 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 205
 206 static int
 207 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 208                             uint32_t * swizzle_mode);
 209
 210 static int
 211 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 212                                      uint32_t tiling_mode,
 213                                      uint32_t stride);
 214
 215 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 216                                                       time_t time);
 217
 218 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 219
 220 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 221
 222 static unsigned long
 223 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 224                            uint32_t *tiling_mode)
 225 {
 226         unsigned long min_size, max_size;
 227         unsigned long i;
 228
 229         if (*tiling_mode == I915_TILING_NONE)
 230                 return size;
 231
 232         /* 965+ just need multiples of page size for tiling */
 233         if (bufmgr_gem->gen >= 4)
 234                 return ROUND_UP_TO(size, 4096);
 235
 236         /* Older chips need powers of two, of at least 512k or 1M */
 237         if (bufmgr_gem->gen == 3) {
 238                 min_size = 1024*1024;
 239                 max_size = 128*1024*1024;
 240         } else {
 241                 min_size = 512*1024;
 242                 max_size = 64*1024*1024;
 243         }
 244
 245         if (size > max_size) {
 246                 *tiling_mode = I915_TILING_NONE;
 247                 return size;
 248         }
 249
 250         /* Do we need to allocate every page for the fence? */
 251         if (bufmgr_gem->has_relaxed_fencing)
 252                 return ROUND_UP_TO(size, 4096);
 253
 254         for (i = min_size; i < size; i <<= 1)
 255                 ;
 256
 257         return i;
 258 }
 259
 260 /*
 261  * Round a given pitch up to the minimum required for X tiling on a
 262  * given chip.  We use 512 as the minimum to allow for a later tiling
 263  * change.
 264  */
 265 static unsigned long
 266 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 267                             unsigned long pitch, uint32_t *tiling_mode)
 268 {
 269         unsigned long tile_width;
 270         unsigned long i;
 271
 272         /* If untiled, then just align it so that we can do rendering
 273          * to it with the 3D engine.
 274          */
 275         if (*tiling_mode == I915_TILING_NONE)
 276                 return ALIGN(pitch, 64);
 277
 278         if (*tiling_mode == I915_TILING_X)
 279                 tile_width = 512;
 280         else
 281                 tile_width = 128;
 282
 283         /* 965 is flexible */
 284         if (bufmgr_gem->gen >= 4)
 285                 return ROUND_UP_TO(pitch, tile_width);
 286
 287         /* The older hardware has a maximum pitch of 8192 with tiled
 288          * surfaces, so fallback to untiled if it's too large.
 289          */
 290         if (pitch > 8192) {
 291                 *tiling_mode = I915_TILING_NONE;
 292                 return ALIGN(pitch, 64);
 293         }
 294
 295         /* Pre-965 needs power of two tile width */
 296         for (i = tile_width; i < pitch; i <<= 1)
 297                 ;
 298
 299         return i;
 300 }
 301
 302 static struct drm_intel_gem_bo_bucket *
 303 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 304                                  unsigned long size)
 305 {
 306         int i;
 307
 308         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 309                 struct drm_intel_gem_bo_bucket *bucket =
 310                     &bufmgr_gem->cache_bucket[i];
 311                 if (bucket->size >= size) {
 312                         return bucket;
 313                 }
 314         }
 315
 316         return NULL;
 317 }
 318
 319 static void
 320 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 321 {
 322         int i, j;
 323
 324         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 325                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 326                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 327
 328                 if (bo_gem->relocs == NULL) {
 329                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 330                             bo_gem->name);
 331                         continue;
 332                 }
 333
 334                 for (j = 0; j < bo_gem->reloc_count; j++) {
 335                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 336                         drm_intel_bo_gem *target_gem =
 337                             (drm_intel_bo_gem *) target_bo;
 338
 339                         DBG("%2d: %d (%s)@0x%08llx -> "
 340                             "%d (%s)@0x%08lx + 0x%08x\n",
 341                             i,
 342                             bo_gem->gem_handle, bo_gem->name,
 343                             (unsigned long long)bo_gem->relocs[j].offset,
 344                             target_gem->gem_handle,
 345                             target_gem->name,
 346                             target_bo->offset,
 347                             bo_gem->relocs[j].delta);
 348                 }
 349         }
 350 }
 351
 352 static inline void
 353 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 354 {
 355         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 356
 357         atomic_inc(&bo_gem->refcount);
 358 }
 359
 360 /**
 361  * Adds the given buffer to the list of buffers to be validated (moved into the
 362  * appropriate memory type) with the next batch submission.
 363  *
 364  * If a buffer is validated multiple times in a batch submission, it ends up
 365  * with the intersection of the memory type flags and the union of the
 366  * access flags.
 367  */
 368 static void
 369 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 370 {
 371         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 372         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 373         int index;
 374
 375         if (bo_gem->validate_index != -1)
 376                 return;
 377
 378         /* Extend the array of validation entries as necessary. */
 379         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 380                 int new_size = bufmgr_gem->exec_size * 2;
 381
 382                 if (new_size == 0)
 383                         new_size = 5;
 384
 385                 bufmgr_gem->exec_objects =
 386                     realloc(bufmgr_gem->exec_objects,
 387                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 388                 bufmgr_gem->exec_bos =
 389                     realloc(bufmgr_gem->exec_bos,
 390                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 391                 bufmgr_gem->exec_size = new_size;
 392         }
 393
 394         index = bufmgr_gem->exec_count;
 395         bo_gem->validate_index = index;
 396         /* Fill in array entry */
 397         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 398         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 399         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 400         bufmgr_gem->exec_objects[index].alignment = 0;
 401         bufmgr_gem->exec_objects[index].offset = 0;
 402         bufmgr_gem->exec_bos[index] = bo;
 403         bufmgr_gem->exec_count++;
 404 }
 405
 406 static void
 407 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 408 {
 409         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 410         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 411         int index;
 412
 413         if (bo_gem->validate_index != -1) {
 414                 if (need_fence)
 415                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 416                                 EXEC_OBJECT_NEEDS_FENCE;
 417                 return;
 418         }
 419
 420         /* Extend the array of validation entries as necessary. */
 421         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 422                 int new_size = bufmgr_gem->exec_size * 2;
 423
 424                 if (new_size == 0)
 425                         new_size = 5;
 426
 427                 bufmgr_gem->exec2_objects =
 428                         realloc(bufmgr_gem->exec2_objects,
 429                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 430                 bufmgr_gem->exec_bos =
 431                         realloc(bufmgr_gem->exec_bos,
 432                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 433                 bufmgr_gem->exec_size = new_size;
 434         }
 435
 436         index = bufmgr_gem->exec_count;
 437         bo_gem->validate_index = index;
 438         /* Fill in array entry */
 439         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 440         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 441         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 442         bufmgr_gem->exec2_objects[index].alignment = 0;
 443         bufmgr_gem->exec2_objects[index].offset = 0;
 444         bufmgr_gem->exec_bos[index] = bo;
 445         bufmgr_gem->exec2_objects[index].flags = 0;
 446         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 447         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 448         if (need_fence) {
 449                 bufmgr_gem->exec2_objects[index].flags |=
 450                         EXEC_OBJECT_NEEDS_FENCE;
 451         }
 452         bufmgr_gem->exec_count++;
 453 }
 454
 455 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 456         sizeof(uint32_t))
 457
 458 static void
 459 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 460                                       drm_intel_bo_gem *bo_gem)
 461 {
 462         int size;
 463
 464         assert(!bo_gem->used_as_reloc_target);
 465
 466         /* The older chipsets are far-less flexible in terms of tiling,
 467          * and require tiled buffer to be size aligned in the aperture.
 468          * This means that in the worst possible case we will need a hole
 469          * twice as large as the object in order for it to fit into the
 470          * aperture. Optimal packing is for wimps.
 471          */
 472         size = bo_gem->bo.size;
 473         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 474                 int min_size;
 475
 476                 if (bufmgr_gem->has_relaxed_fencing) {
 477                         if (bufmgr_gem->gen == 3)
 478                                 min_size = 1024*1024;
 479                         else
 480                                 min_size = 512*1024;
 481
 482                         while (min_size < size)
 483                                 min_size *= 2;
 484                 } else
 485                         min_size = size;
 486
 487                 /* Account for worst-case alignment. */
 488                 size = 2 * min_size;
 489         }
 490
 491         bo_gem->reloc_tree_size = size;
 492 }
 493
 494 static int
 495 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 496 {
 497         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 498         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 499         unsigned int max_relocs = bufmgr_gem->max_relocs;
 500
 501         if (bo->size / 4 < max_relocs)
 502                 max_relocs = bo->size / 4;
 503
 504         bo_gem->relocs = malloc(max_relocs *
 505                                 sizeof(struct drm_i915_gem_relocation_entry));
 506         bo_gem->reloc_target_info = malloc(max_relocs *
 507                                            sizeof(drm_intel_reloc_target));
 508         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 509                 bo_gem->has_error = 1;
 510
 511                 free (bo_gem->relocs);
 512                 bo_gem->relocs = NULL;
 513
 514                 free (bo_gem->reloc_target_info);
 515                 bo_gem->reloc_target_info = NULL;
 516
 517                 return 1;
 518         }
 519
 520         return 0;
 521 }
 522
 523 static int
 524 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 525 {
 526         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 527         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 528         struct drm_i915_gem_busy busy;
 529         int ret;
 530
 531         memset(&busy, 0, sizeof(busy));
 532         busy.handle = bo_gem->gem_handle;
 533
 534         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 535
 536         return (ret == 0 && busy.busy);
 537 }
 538
 539 static int
 540 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 541                                   drm_intel_bo_gem *bo_gem, int state)
 542 {
 543         struct drm_i915_gem_madvise madv;
 544
 545         madv.handle = bo_gem->gem_handle;
 546         madv.madv = state;
 547         madv.retained = 1;
 548         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 549
 550         return madv.retained;
 551 }
 552
 553 static int
 554 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 555 {
 556         return drm_intel_gem_bo_madvise_internal
 557                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 558                  (drm_intel_bo_gem *) bo,
 559                  madv);
 560 }
 561
 562 /* drop the oldest entries that have been purged by the kernel */
 563 static void
 564 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 565                                     struct drm_intel_gem_bo_bucket *bucket)
 566 {
 567         while (!DRMLISTEMPTY(&bucket->head)) {
 568                 drm_intel_bo_gem *bo_gem;
 569
 570                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 571                                       bucket->head.next, head);
 572                 if (drm_intel_gem_bo_madvise_internal
 573                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 574                         break;
 575
 576                 DRMLISTDEL(&bo_gem->head);
 577                 drm_intel_gem_bo_free(&bo_gem->bo);
 578         }
 579 }
 580
 581 static drm_intel_bo *
 582 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 583                                 const char *name,
 584                                 unsigned long size,
 585                                 unsigned long flags,
 586                                 uint32_t tiling_mode,
 587                                 unsigned long stride)
 588 {
 589         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 590         drm_intel_bo_gem *bo_gem;
 591         unsigned int page_size = getpagesize();
 592         int ret;
 593         struct drm_intel_gem_bo_bucket *bucket;
 594         int alloc_from_cache;
 595         unsigned long bo_size;
 596         int for_render = 0;
 597
 598         if (flags & BO_ALLOC_FOR_RENDER)
 599                 for_render = 1;
 600
 601         /* Round the allocated size up to a power of two number of pages. */
 602         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 603
 604         /* If we don't have caching at this size, don't actually round the
 605          * allocation up.
 606          */
 607         if (bucket == NULL) {
 608                 bo_size = size;
 609                 if (bo_size < page_size)
 610                         bo_size = page_size;
 611         } else {
 612                 bo_size = bucket->size;
 613         }
 614
 615         pthread_mutex_lock(&bufmgr_gem->lock);
 616         /* Get a buffer out of the cache if available */
 617 retry:
 618         alloc_from_cache = 0;
 619         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 620                 if (for_render) {
 621                         /* Allocate new render-target BOs from the tail (MRU)
 622                          * of the list, as it will likely be hot in the GPU
 623                          * cache and in the aperture for us.
 624                          */
 625                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 626                                               bucket->head.prev, head);
 627                         DRMLISTDEL(&bo_gem->head);
 628                         alloc_from_cache = 1;
 629                 } else {
 630                         /* For non-render-target BOs (where we're probably
 631                          * going to map it first thing in order to fill it
 632                          * with data), check if the last BO in the cache is
 633                          * unbusy, and only reuse in that case. Otherwise,
 634                          * allocating a new buffer is probably faster than
 635                          * waiting for the GPU to finish.
 636                          */
 637                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 638                                               bucket->head.next, head);
 639                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 640                                 alloc_from_cache = 1;
 641                                 DRMLISTDEL(&bo_gem->head);
 642                         }
 643                 }
 644
 645                 if (alloc_from_cache) {
 646                         if (!drm_intel_gem_bo_madvise_internal
 647                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 648                                 drm_intel_gem_bo_free(&bo_gem->bo);
 649                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 650                                                                     bucket);
 651                                 goto retry;
 652                         }
 653
 654                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 655                                                                  tiling_mode,
 656                                                                  stride)) {
 657                                 drm_intel_gem_bo_free(&bo_gem->bo);
 658                                 goto retry;
 659                         }
 660                 }
 661         }
 662         pthread_mutex_unlock(&bufmgr_gem->lock);
 663
 664         if (!alloc_from_cache) {
 665                 struct drm_i915_gem_create create;
 666
 667                 bo_gem = calloc(1, sizeof(*bo_gem));
 668                 if (!bo_gem)
 669                         return NULL;
 670
 671                 bo_gem->bo.size = bo_size;
 672                 memset(&create, 0, sizeof(create));
 673                 create.size = bo_size;
 674
 675                 ret = drmIoctl(bufmgr_gem->fd,
 676                                DRM_IOCTL_I915_GEM_CREATE,
 677                                &create);
 678                 bo_gem->gem_handle = create.handle;
 679                 bo_gem->bo.handle = bo_gem->gem_handle;
 680                 if (ret != 0) {
 681                         free(bo_gem);
 682                         return NULL;
 683                 }
 684                 bo_gem->bo.bufmgr = bufmgr;
 685
 686                 bo_gem->tiling_mode = I915_TILING_NONE;
 687                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 688                 bo_gem->stride = 0;
 689
 690                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 691                                                          tiling_mode,
 692                                                          stride)) {
 693                     drm_intel_gem_bo_free(&bo_gem->bo);
 694                     return NULL;
 695                 }
 696
 697                 DRMINITLISTHEAD(&bo_gem->name_list);
 698         }
 699
 700         bo_gem->name = name;
 701         atomic_set(&bo_gem->refcount, 1);
 702         bo_gem->validate_index = -1;
 703         bo_gem->reloc_tree_fences = 0;
 704         bo_gem->used_as_reloc_target = 0;
 705         bo_gem->has_error = 0;
 706         bo_gem->reusable = 1;
 707
 708         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 709
 710         DBG("bo_create: buf %d (%s) %ldb\n",
 711             bo_gem->gem_handle, bo_gem->name, size);
 712
 713         return &bo_gem->bo;
 714 }
 715
 716 static drm_intel_bo *
 717 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 718                                   const char *name,
 719                                   unsigned long size,
 720                                   unsigned int alignment)
 721 {
 722         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 723                                                BO_ALLOC_FOR_RENDER,
 724                                                I915_TILING_NONE, 0);
 725 }
 726
 727 static drm_intel_bo *
 728 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 729                        const char *name,
 730                        unsigned long size,
 731                        unsigned int alignment)
 732 {
 733         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 734                                                I915_TILING_NONE, 0);
 735 }
 736
 737 static drm_intel_bo *
 738 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 739                              int x, int y, int cpp, uint32_t *tiling_mode,
 740                              unsigned long *pitch, unsigned long flags)
 741 {
 742         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 743         unsigned long size, stride;
 744         uint32_t tiling;
 745
 746         do {
 747                 unsigned long aligned_y, height_alignment;
 748
 749                 tiling = *tiling_mode;
 750
 751                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 752                  * so failure to align our height means that we won't allocate
 753                  * enough pages.
 754                  *
 755                  * If we're untiled, we still have to align to 2 rows high
 756                  * because the data port accesses 2x2 blocks even if the
 757                  * bottom row isn't to be rendered, so failure to align means
 758                  * we could walk off the end of the GTT and fault.  This is
 759                  * documented on 965, and may be the case on older chipsets
 760                  * too so we try to be careful.
 761                  */
 762                 aligned_y = y;
 763                 height_alignment = 2;
 764
 765                 if (IS_GEN2(bufmgr_gem) && tiling != I915_TILING_NONE)
 766                         height_alignment = 16;
 767                 else if (tiling == I915_TILING_X)
 768                         height_alignment = 8;
 769                 else if (tiling == I915_TILING_Y)
 770                         height_alignment = 32;
 771                 aligned_y = ALIGN(y, height_alignment);
 772
 773                 stride = x * cpp;
 774                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 775                 size = stride * aligned_y;
 776                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 777         } while (*tiling_mode != tiling);
 778         *pitch = stride;
 779
 780         if (tiling == I915_TILING_NONE)
 781                 stride = 0;
 782
 783         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 784                                                tiling, stride);
 785 }
 786
 787 /**
 788  * Returns a drm_intel_bo wrapping the given buffer object handle.
 789  *
 790  * This can be used when one application needs to pass a buffer object
 791  * to another.
 792  */
 793 drm_intel_bo *
 794 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 795                                   const char *name,
 796                                   unsigned int handle)
 797 {
 798         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 799         drm_intel_bo_gem *bo_gem;
 800         int ret;
 801         struct drm_gem_open open_arg;
 802         struct drm_i915_gem_get_tiling get_tiling;
 803         drmMMListHead *list;
 804
 805         /* At the moment most applications only have a few named bo.
 806          * For instance, in a DRI client only the render buffers passed
 807          * between X and the client are named. And since X returns the
 808          * alternating names for the front/back buffer a linear search
 809          * provides a sufficiently fast match.
 810          */
 811         for (list = bufmgr_gem->named.next;
 812              list != &bufmgr_gem->named;
 813              list = list->next) {
 814                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 815                 if (bo_gem->global_name == handle) {
 816                         drm_intel_gem_bo_reference(&bo_gem->bo);
 817                         return &bo_gem->bo;
 818                 }
 819         }
 820
 821         bo_gem = calloc(1, sizeof(*bo_gem));
 822         if (!bo_gem)
 823                 return NULL;
 824
 825         memset(&open_arg, 0, sizeof(open_arg));
 826         open_arg.name = handle;
 827         ret = drmIoctl(bufmgr_gem->fd,
 828                        DRM_IOCTL_GEM_OPEN,
 829                        &open_arg);
 830         if (ret != 0) {
 831                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 832                     name, handle, strerror(errno));
 833                 free(bo_gem);
 834                 return NULL;
 835         }
 836         bo_gem->bo.size = open_arg.size;
 837         bo_gem->bo.offset = 0;
 838         bo_gem->bo.virtual = NULL;
 839         bo_gem->bo.bufmgr = bufmgr;
 840         bo_gem->name = name;
 841         atomic_set(&bo_gem->refcount, 1);
 842         bo_gem->validate_index = -1;
 843         bo_gem->gem_handle = open_arg.handle;
 844         bo_gem->bo.handle = open_arg.handle;
 845         bo_gem->global_name = handle;
 846         bo_gem->reusable = 0;
 847
 848         memset(&get_tiling, 0, sizeof(get_tiling));
 849         get_tiling.handle = bo_gem->gem_handle;
 850         ret = drmIoctl(bufmgr_gem->fd,
 851                        DRM_IOCTL_I915_GEM_GET_TILING,
 852                        &get_tiling);
 853         if (ret != 0) {
 854                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 855                 return NULL;
 856         }
 857         bo_gem->tiling_mode = get_tiling.tiling_mode;
 858         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 859         /* XXX stride is unknown */
 860         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 861
 862         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
 863         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 864
 865         return &bo_gem->bo;
 866 }
 867
 868 static void
 869 drm_intel_gem_bo_free(drm_intel_bo *bo)
 870 {
 871         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 872         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 873         struct drm_gem_close close;
 874         int ret;
 875
 876         if (bo_gem->mem_virtual)
 877                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 878         if (bo_gem->gtt_virtual)
 879                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 880
 881         /* Close this object */
 882         memset(&close, 0, sizeof(close));
 883         close.handle = bo_gem->gem_handle;
 884         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 885         if (ret != 0) {
 886                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 887                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 888         }
 889         free(bo);
 890 }
 891
 892 /** Frees all cached buffers significantly older than @time. */
 893 static void
 894 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 895 {
 896         int i;
 897
 898         if (bufmgr_gem->time == time)
 899                 return;
 900
 901         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 902                 struct drm_intel_gem_bo_bucket *bucket =
 903                     &bufmgr_gem->cache_bucket[i];
 904
 905                 while (!DRMLISTEMPTY(&bucket->head)) {
 906                         drm_intel_bo_gem *bo_gem;
 907
 908                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 909                                               bucket->head.next, head);
 910                         if (time - bo_gem->free_time <= 1)
 911                                 break;
 912
 913                         DRMLISTDEL(&bo_gem->head);
 914
 915                         drm_intel_gem_bo_free(&bo_gem->bo);
 916                 }
 917         }
 918
 919         bufmgr_gem->time = time;
 920 }
 921
 922 static void
 923 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 924 {
 925         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 926         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 927         struct drm_intel_gem_bo_bucket *bucket;
 928         int i;
 929
 930         /* Unreference all the target buffers */
 931         for (i = 0; i < bo_gem->reloc_count; i++) {
 932                 if (bo_gem->reloc_target_info[i].bo != bo) {
 933                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 934                                                                   reloc_target_info[i].bo,
 935                                                                   time);
 936                 }
 937         }
 938         bo_gem->reloc_count = 0;
 939         bo_gem->used_as_reloc_target = 0;
 940
 941         DBG("bo_unreference final: %d (%s)\n",
 942             bo_gem->gem_handle, bo_gem->name);
 943
 944         /* release memory associated with this object */
 945         if (bo_gem->reloc_target_info) {
 946                 free(bo_gem->reloc_target_info);
 947                 bo_gem->reloc_target_info = NULL;
 948         }
 949         if (bo_gem->relocs) {
 950                 free(bo_gem->relocs);
 951                 bo_gem->relocs = NULL;
 952         }
 953
 954         DRMLISTDEL(&bo_gem->name_list);
 955
 956         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 957         /* Put the buffer into our internal cache for reuse if we can. */
 958         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 959             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 960                                               I915_MADV_DONTNEED)) {
 961                 bo_gem->free_time = time;
 962
 963                 bo_gem->name = NULL;
 964                 bo_gem->validate_index = -1;
 965
 966                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 967         } else {
 968                 drm_intel_gem_bo_free(bo);
 969         }
 970 }
 971
 972 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 973                                                       time_t time)
 974 {
 975         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 976
 977         assert(atomic_read(&bo_gem->refcount) > 0);
 978         if (atomic_dec_and_test(&bo_gem->refcount))
 979                 drm_intel_gem_bo_unreference_final(bo, time);
 980 }
 981
 982 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 983 {
 984         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 985
 986         assert(atomic_read(&bo_gem->refcount) > 0);
 987         if (atomic_dec_and_test(&bo_gem->refcount)) {
 988                 drm_intel_bufmgr_gem *bufmgr_gem =
 989                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 990                 struct timespec time;
 991
 992                 clock_gettime(CLOCK_MONOTONIC, &time);
 993
 994                 pthread_mutex_lock(&bufmgr_gem->lock);
 995                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 996                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 997                 pthread_mutex_unlock(&bufmgr_gem->lock);
 998         }
 999 }
1000
1001 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1002 {
1003         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1004         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1005         struct drm_i915_gem_set_domain set_domain;
1006         int ret;
1007
1008         pthread_mutex_lock(&bufmgr_gem->lock);
1009
1010         /* Allow recursive mapping. Mesa may recursively map buffers with
1011          * nested display loops.
1012          */
1013         if (!bo_gem->mem_virtual) {
1014                 struct drm_i915_gem_mmap mmap_arg;
1015
1016                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
1017
1018                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1019                 mmap_arg.handle = bo_gem->gem_handle;
1020                 mmap_arg.offset = 0;
1021                 mmap_arg.size = bo->size;
1022                 ret = drmIoctl(bufmgr_gem->fd,
1023                                DRM_IOCTL_I915_GEM_MMAP,
1024                                &mmap_arg);
1025                 if (ret != 0) {
1026                         ret = -errno;
1027                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1028                             __FILE__, __LINE__, bo_gem->gem_handle,
1029                             bo_gem->name, strerror(errno));
1030                         pthread_mutex_unlock(&bufmgr_gem->lock);
1031                         return ret;
1032                 }
1033                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1034         }
1035         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1036             bo_gem->mem_virtual);
1037         bo->virtual = bo_gem->mem_virtual;
1038
1039         set_domain.handle = bo_gem->gem_handle;
1040         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1041         if (write_enable)
1042                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1043         else
1044                 set_domain.write_domain = 0;
1045         ret = drmIoctl(bufmgr_gem->fd,
1046                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1047                        &set_domain);
1048         if (ret != 0) {
1049                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1050                     __FILE__, __LINE__, bo_gem->gem_handle,
1051                     strerror(errno));
1052         }
1053
1054         pthread_mutex_unlock(&bufmgr_gem->lock);
1055
1056         return 0;
1057 }
1058
1059 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1060 {
1061         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1062         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1063         struct drm_i915_gem_set_domain set_domain;
1064         int ret;
1065
1066         pthread_mutex_lock(&bufmgr_gem->lock);
1067
1068         /* Get a mapping of the buffer if we haven't before. */
1069         if (bo_gem->gtt_virtual == NULL) {
1070                 struct drm_i915_gem_mmap_gtt mmap_arg;
1071
1072                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1073                     bo_gem->name);
1074
1075                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1076                 mmap_arg.handle = bo_gem->gem_handle;
1077
1078                 /* Get the fake offset back... */
1079                 ret = drmIoctl(bufmgr_gem->fd,
1080                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1081                                &mmap_arg);
1082                 if (ret != 0) {
1083                         ret = -errno;
1084                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1085                             __FILE__, __LINE__,
1086                             bo_gem->gem_handle, bo_gem->name,
1087                             strerror(errno));
1088                         pthread_mutex_unlock(&bufmgr_gem->lock);
1089                         return ret;
1090                 }
1091
1092                 /* and mmap it */
1093                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1094                                            MAP_SHARED, bufmgr_gem->fd,
1095                                            mmap_arg.offset);
1096                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1097                         bo_gem->gtt_virtual = NULL;
1098                         ret = -errno;
1099                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1100                             __FILE__, __LINE__,
1101                             bo_gem->gem_handle, bo_gem->name,
1102                             strerror(errno));
1103                         pthread_mutex_unlock(&bufmgr_gem->lock);
1104                         return ret;
1105                 }
1106         }
1107
1108         bo->virtual = bo_gem->gtt_virtual;
1109
1110         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1111             bo_gem->gtt_virtual);
1112
1113         /* Now move it to the GTT domain so that the CPU caches are flushed */
1114         set_domain.handle = bo_gem->gem_handle;
1115         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1116         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1117         ret = drmIoctl(bufmgr_gem->fd,
1118                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1119                        &set_domain);
1120         if (ret != 0) {
1121                 DBG("%s:%d: Error setting domain %d: %s\n",
1122                     __FILE__, __LINE__, bo_gem->gem_handle,
1123                     strerror(errno));
1124         }
1125
1126         pthread_mutex_unlock(&bufmgr_gem->lock);
1127
1128         return 0;
1129 }
1130
1131 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1132 {
1133         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1134         int ret = 0;
1135
1136         if (bo == NULL)
1137                 return 0;
1138
1139         pthread_mutex_lock(&bufmgr_gem->lock);
1140         bo->virtual = NULL;
1141         pthread_mutex_unlock(&bufmgr_gem->lock);
1142
1143         return ret;
1144 }
1145
1146 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1147 {
1148         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1149         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1150         struct drm_i915_gem_sw_finish sw_finish;
1151         int ret;
1152
1153         if (bo == NULL)
1154                 return 0;
1155
1156         pthread_mutex_lock(&bufmgr_gem->lock);
1157
1158         /* Cause a flush to happen if the buffer's pinned for scanout, so the
1159          * results show up in a timely manner.
1160          */
1161         sw_finish.handle = bo_gem->gem_handle;
1162         ret = drmIoctl(bufmgr_gem->fd,
1163                        DRM_IOCTL_I915_GEM_SW_FINISH,
1164                        &sw_finish);
1165         ret = ret == -1 ? -errno : 0;
1166
1167         bo->virtual = NULL;
1168         pthread_mutex_unlock(&bufmgr_gem->lock);
1169
1170         return ret;
1171 }
1172
1173 static int
1174 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1175                          unsigned long size, const void *data)
1176 {
1177         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1178         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1179         struct drm_i915_gem_pwrite pwrite;
1180         int ret;
1181
1182         memset(&pwrite, 0, sizeof(pwrite));
1183         pwrite.handle = bo_gem->gem_handle;
1184         pwrite.offset = offset;
1185         pwrite.size = size;
1186         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1187         ret = drmIoctl(bufmgr_gem->fd,
1188                        DRM_IOCTL_I915_GEM_PWRITE,
1189                        &pwrite);
1190         if (ret != 0) {
1191                 ret = -errno;
1192                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1193                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1194                     (int)size, strerror(errno));
1195         }
1196
1197         return ret;
1198 }
1199
1200 static int
1201 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1202 {
1203         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1204         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1205         int ret;
1206
1207         get_pipe_from_crtc_id.crtc_id = crtc_id;
1208         ret = drmIoctl(bufmgr_gem->fd,
1209                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1210                        &get_pipe_from_crtc_id);
1211         if (ret != 0) {
1212                 /* We return -1 here to signal that we don't
1213                  * know which pipe is associated with this crtc.
1214                  * This lets the caller know that this information
1215                  * isn't available; using the wrong pipe for
1216                  * vblank waiting can cause the chipset to lock up
1217                  */
1218                 return -1;
1219         }
1220
1221         return get_pipe_from_crtc_id.pipe;
1222 }
1223
1224 static int
1225 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1226                              unsigned long size, void *data)
1227 {
1228         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1229         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1230         struct drm_i915_gem_pread pread;
1231         int ret;
1232
1233         memset(&pread, 0, sizeof(pread));
1234         pread.handle = bo_gem->gem_handle;
1235         pread.offset = offset;
1236         pread.size = size;
1237         pread.data_ptr = (uint64_t) (uintptr_t) data;
1238         ret = drmIoctl(bufmgr_gem->fd,
1239                        DRM_IOCTL_I915_GEM_PREAD,
1240                        &pread);
1241         if (ret != 0) {
1242                 ret = -errno;
1243                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1244                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1245                     (int)size, strerror(errno));
1246         }
1247
1248         return ret;
1249 }
1250
1251 /** Waits for all GPU rendering with the object to have completed. */
1252 static void
1253 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1254 {
1255         drm_intel_gem_bo_start_gtt_access(bo, 1);
1256 }
1257
1258 /**
1259  * Sets the object to the GTT read and possibly write domain, used by the X
1260  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1261  *
1262  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1263  * can do tiled pixmaps this way.
1264  */
1265 void
1266 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1267 {
1268         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1269         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1270         struct drm_i915_gem_set_domain set_domain;
1271         int ret;
1272
1273         set_domain.handle = bo_gem->gem_handle;
1274         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1275         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1276         ret = drmIoctl(bufmgr_gem->fd,
1277                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1278                        &set_domain);
1279         if (ret != 0) {
1280                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1281                     __FILE__, __LINE__, bo_gem->gem_handle,
1282                     set_domain.read_domains, set_domain.write_domain,
1283                     strerror(errno));
1284         }
1285 }
1286
1287 static void
1288 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1289 {
1290         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1291         int i;
1292
1293         free(bufmgr_gem->exec2_objects);
1294         free(bufmgr_gem->exec_objects);
1295         free(bufmgr_gem->exec_bos);
1296
1297         pthread_mutex_destroy(&bufmgr_gem->lock);
1298
1299         /* Free any cached buffer objects we were going to reuse */
1300         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1301                 struct drm_intel_gem_bo_bucket *bucket =
1302                     &bufmgr_gem->cache_bucket[i];
1303                 drm_intel_bo_gem *bo_gem;
1304
1305                 while (!DRMLISTEMPTY(&bucket->head)) {
1306                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1307                                               bucket->head.next, head);
1308                         DRMLISTDEL(&bo_gem->head);
1309
1310                         drm_intel_gem_bo_free(&bo_gem->bo);
1311                 }
1312         }
1313
1314         free(bufmgr);
1315 }
1316
1317 /**
1318  * Adds the target buffer to the validation list and adds the relocation
1319  * to the reloc_buffer's relocation list.
1320  *
1321  * The relocation entry at the given offset must already contain the
1322  * precomputed relocation value, because the kernel will optimize out
1323  * the relocation entry write when the buffer hasn't moved from the
1324  * last known offset in target_bo.
1325  */
1326 static int
1327 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1328                  drm_intel_bo *target_bo, uint32_t target_offset,
1329                  uint32_t read_domains, uint32_t write_domain,
1330                  int need_fence)
1331 {
1332         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1333         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1334         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1335         int fenced_command;
1336
1337         if (bo_gem->has_error)
1338                 return -ENOMEM;
1339
1340         if (target_bo_gem->has_error) {
1341                 bo_gem->has_error = 1;
1342                 return -ENOMEM;
1343         }
1344
1345         /* We never use HW fences for rendering on 965+ */
1346         if (bufmgr_gem->gen >= 4)
1347                 need_fence = 0;
1348
1349         fenced_command = need_fence;
1350         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1351                 need_fence = 0;
1352
1353         /* Create a new relocation list if needed */
1354         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1355                 return -ENOMEM;
1356
1357         /* Check overflow */
1358         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1359
1360         /* Check args */
1361         assert(offset <= bo->size - 4);
1362         assert((write_domain & (write_domain - 1)) == 0);
1363
1364         /* Make sure that we're not adding a reloc to something whose size has
1365          * already been accounted for.
1366          */
1367         assert(!bo_gem->used_as_reloc_target);
1368         if (target_bo_gem != bo_gem) {
1369                 target_bo_gem->used_as_reloc_target = 1;
1370                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1371         }
1372         /* An object needing a fence is a tiled buffer, so it won't have
1373          * relocs to other buffers.
1374          */
1375         if (need_fence)
1376                 target_bo_gem->reloc_tree_fences = 1;
1377         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1378
1379         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1380         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1381         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1382             target_bo_gem->gem_handle;
1383         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1384         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1385         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1386
1387         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1388         if (target_bo != bo)
1389                 drm_intel_gem_bo_reference(target_bo);
1390         if (fenced_command)
1391                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1392                         DRM_INTEL_RELOC_FENCE;
1393         else
1394                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1395
1396         bo_gem->reloc_count++;
1397
1398         return 0;
1399 }
1400
1401 static int
1402 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1403                             drm_intel_bo *target_bo, uint32_t target_offset,
1404                             uint32_t read_domains, uint32_t write_domain)
1405 {
1406         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1407
1408         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1409                                 read_domains, write_domain,
1410                                 !bufmgr_gem->fenced_relocs);
1411 }
1412
1413 static int
1414 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1415                                   drm_intel_bo *target_bo,
1416                                   uint32_t target_offset,
1417                                   uint32_t read_domains, uint32_t write_domain)
1418 {
1419         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1420                                 read_domains, write_domain, 1);
1421 }
1422
1423 /**
1424  * Walk the tree of relocations rooted at BO and accumulate the list of
1425  * validations to be performed and update the relocation buffers with
1426  * index values into the validation list.
1427  */
1428 static void
1429 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1430 {
1431         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1432         int i;
1433
1434         if (bo_gem->relocs == NULL)
1435                 return;
1436
1437         for (i = 0; i < bo_gem->reloc_count; i++) {
1438                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1439
1440                 if (target_bo == bo)
1441                         continue;
1442
1443                 /* Continue walking the tree depth-first. */
1444                 drm_intel_gem_bo_process_reloc(target_bo);
1445
1446                 /* Add the target to the validate list */
1447                 drm_intel_add_validate_buffer(target_bo);
1448         }
1449 }
1450
1451 static void
1452 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1453 {
1454         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1455         int i;
1456
1457         if (bo_gem->relocs == NULL)
1458                 return;
1459
1460         for (i = 0; i < bo_gem->reloc_count; i++) {
1461                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1462                 int need_fence;
1463
1464                 if (target_bo == bo)
1465                         continue;
1466
1467                 /* Continue walking the tree depth-first. */
1468                 drm_intel_gem_bo_process_reloc2(target_bo);
1469
1470                 need_fence = (bo_gem->reloc_target_info[i].flags &
1471                               DRM_INTEL_RELOC_FENCE);
1472
1473                 /* Add the target to the validate list */
1474                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1475         }
1476 }
1477
1478
1479 static void
1480 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1481 {
1482         int i;
1483
1484         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1485                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1486                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1487
1488                 /* Update the buffer offset */
1489                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1490                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1491                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1492                             (unsigned long long)bufmgr_gem->exec_objects[i].
1493                             offset);
1494                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1495                 }
1496         }
1497 }
1498
1499 static void
1500 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1501 {
1502         int i;
1503
1504         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1505                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1506                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1507
1508                 /* Update the buffer offset */
1509                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1510                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1511                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1512                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1513                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1514                 }
1515         }
1516 }
1517
1518 static int
1519 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1520                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1521 {
1522         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1523         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1524         struct drm_i915_gem_execbuffer execbuf;
1525         int ret, i;
1526
1527         if (bo_gem->has_error)
1528                 return -ENOMEM;
1529
1530         pthread_mutex_lock(&bufmgr_gem->lock);
1531         /* Update indices and set up the validate list. */
1532         drm_intel_gem_bo_process_reloc(bo);
1533
1534         /* Add the batch buffer to the validation list.  There are no
1535          * relocations pointing to it.
1536          */
1537         drm_intel_add_validate_buffer(bo);
1538
1539         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1540         execbuf.buffer_count = bufmgr_gem->exec_count;
1541         execbuf.batch_start_offset = 0;
1542         execbuf.batch_len = used;
1543         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1544         execbuf.num_cliprects = num_cliprects;
1545         execbuf.DR1 = 0;
1546         execbuf.DR4 = DR4;
1547
1548         ret = drmIoctl(bufmgr_gem->fd,
1549                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1550                        &execbuf);
1551         if (ret != 0) {
1552                 ret = -errno;
1553                 if (errno == ENOSPC) {
1554                         DBG("Execbuffer fails to pin. "
1555                             "Estimate: %u. Actual: %u. Available: %u\n",
1556                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1557                                                                bufmgr_gem->
1558                                                                exec_count),
1559                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1560                                                               bufmgr_gem->
1561                                                               exec_count),
1562                             (unsigned int)bufmgr_gem->gtt_size);
1563                 }
1564         }
1565         drm_intel_update_buffer_offsets(bufmgr_gem);
1566
1567         if (bufmgr_gem->bufmgr.debug)
1568                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1569
1570         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1571                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1572                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1573
1574                 /* Disconnect the buffer from the validate list */
1575                 bo_gem->validate_index = -1;
1576                 bufmgr_gem->exec_bos[i] = NULL;
1577         }
1578         bufmgr_gem->exec_count = 0;
1579         pthread_mutex_unlock(&bufmgr_gem->lock);
1580
1581         return ret;
1582 }
1583
1584 static int
1585 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1586                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1587                         unsigned int flags)
1588 {
1589         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1590         struct drm_i915_gem_execbuffer2 execbuf;
1591         int ret, i;
1592
1593         switch (flags & 0x7) {
1594         default:
1595                 return -EINVAL;
1596         case I915_EXEC_BLT:
1597                 if (!bufmgr_gem->has_blt)
1598                         return -EINVAL;
1599                 break;
1600         case I915_EXEC_BSD:
1601                 if (!bufmgr_gem->has_bsd)
1602                         return -EINVAL;
1603                 break;
1604         case I915_EXEC_RENDER:
1605         case I915_EXEC_DEFAULT:
1606                 break;
1607         }
1608
1609         pthread_mutex_lock(&bufmgr_gem->lock);
1610         /* Update indices and set up the validate list. */
1611         drm_intel_gem_bo_process_reloc2(bo);
1612
1613         /* Add the batch buffer to the validation list.  There are no relocations
1614          * pointing to it.
1615          */
1616         drm_intel_add_validate_buffer2(bo, 0);
1617
1618         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1619         execbuf.buffer_count = bufmgr_gem->exec_count;
1620         execbuf.batch_start_offset = 0;
1621         execbuf.batch_len = used;
1622         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1623         execbuf.num_cliprects = num_cliprects;
1624         execbuf.DR1 = 0;
1625         execbuf.DR4 = DR4;
1626         execbuf.flags = flags;
1627         execbuf.rsvd1 = 0;
1628         execbuf.rsvd2 = 0;
1629
1630         ret = drmIoctl(bufmgr_gem->fd,
1631                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1632                        &execbuf);
1633         if (ret != 0) {
1634                 ret = -errno;
1635                 if (ret == -ENOSPC) {
1636                         DBG("Execbuffer fails to pin. "
1637                             "Estimate: %u. Actual: %u. Available: %u\n",
1638                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1639                                                                bufmgr_gem->exec_count),
1640                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1641                                                               bufmgr_gem->exec_count),
1642                             (unsigned int) bufmgr_gem->gtt_size);
1643                 }
1644         }
1645         drm_intel_update_buffer_offsets2(bufmgr_gem);
1646
1647         if (bufmgr_gem->bufmgr.debug)
1648                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1649
1650         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1651                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1652                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1653
1654                 /* Disconnect the buffer from the validate list */
1655                 bo_gem->validate_index = -1;
1656                 bufmgr_gem->exec_bos[i] = NULL;
1657         }
1658         bufmgr_gem->exec_count = 0;
1659         pthread_mutex_unlock(&bufmgr_gem->lock);
1660
1661         return ret;
1662 }
1663
1664 static int
1665 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1666                        drm_clip_rect_t *cliprects, int num_cliprects,
1667                        int DR4)
1668 {
1669         return drm_intel_gem_bo_mrb_exec2(bo, used,
1670                                         cliprects, num_cliprects, DR4,
1671                                         I915_EXEC_RENDER);
1672 }
1673
1674 static int
1675 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1676 {
1677         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1678         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1679         struct drm_i915_gem_pin pin;
1680         int ret;
1681
1682         memset(&pin, 0, sizeof(pin));
1683         pin.handle = bo_gem->gem_handle;
1684         pin.alignment = alignment;
1685
1686         ret = drmIoctl(bufmgr_gem->fd,
1687                        DRM_IOCTL_I915_GEM_PIN,
1688                        &pin);
1689         if (ret != 0)
1690                 return -errno;
1691
1692         bo->offset = pin.offset;
1693         return 0;
1694 }
1695
1696 static int
1697 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1698 {
1699         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1700         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1701         struct drm_i915_gem_unpin unpin;
1702         int ret;
1703
1704         memset(&unpin, 0, sizeof(unpin));
1705         unpin.handle = bo_gem->gem_handle;
1706
1707         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1708         if (ret != 0)
1709                 return -errno;
1710
1711         return 0;
1712 }
1713
1714 static int
1715 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1716                                      uint32_t tiling_mode,
1717                                      uint32_t stride)
1718 {
1719         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1720         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1721         struct drm_i915_gem_set_tiling set_tiling;
1722         int ret;
1723
1724         if (bo_gem->global_name == 0 &&
1725             tiling_mode == bo_gem->tiling_mode &&
1726             stride == bo_gem->stride)
1727                 return 0;
1728
1729         memset(&set_tiling, 0, sizeof(set_tiling));
1730         do {
1731                 /* set_tiling is slightly broken and overwrites the
1732                  * input on the error path, so we have to open code
1733                  * rmIoctl.
1734                  */
1735                 set_tiling.handle = bo_gem->gem_handle;
1736                 set_tiling.tiling_mode = tiling_mode;
1737                 set_tiling.stride = stride;
1738
1739                 ret = ioctl(bufmgr_gem->fd,
1740                             DRM_IOCTL_I915_GEM_SET_TILING,
1741                             &set_tiling);
1742         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1743         if (ret == -1)
1744                 return -errno;
1745
1746         bo_gem->tiling_mode = set_tiling.tiling_mode;
1747         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1748         bo_gem->stride = set_tiling.stride;
1749         return 0;
1750 }
1751
1752 static int
1753 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1754                             uint32_t stride)
1755 {
1756         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1757         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1758         int ret;
1759
1760         /* Linear buffers have no stride. By ensuring that we only ever use
1761          * stride 0 with linear buffers, we simplify our code.
1762          */
1763         if (*tiling_mode == I915_TILING_NONE)
1764                 stride = 0;
1765
1766         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1767         if (ret == 0)
1768                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1769
1770         *tiling_mode = bo_gem->tiling_mode;
1771         return ret;
1772 }
1773
1774 static int
1775 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1776                             uint32_t * swizzle_mode)
1777 {
1778         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1779
1780         *tiling_mode = bo_gem->tiling_mode;
1781         *swizzle_mode = bo_gem->swizzle_mode;
1782         return 0;
1783 }
1784
1785 static int
1786 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1787 {
1788         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1789         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1790         struct drm_gem_flink flink;
1791         int ret;
1792
1793         if (!bo_gem->global_name) {
1794                 memset(&flink, 0, sizeof(flink));
1795                 flink.handle = bo_gem->gem_handle;
1796
1797                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1798                 if (ret != 0)
1799                         return -errno;
1800                 bo_gem->global_name = flink.name;
1801                 bo_gem->reusable = 0;
1802
1803                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1804         }
1805
1806         *name = bo_gem->global_name;
1807         return 0;
1808 }
1809
1810 /**
1811  * Enables unlimited caching of buffer objects for reuse.
1812  *
1813  * This is potentially very memory expensive, as the cache at each bucket
1814  * size is only bounded by how many buffers of that size we've managed to have
1815  * in flight at once.
1816  */
1817 void
1818 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1819 {
1820         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1821
1822         bufmgr_gem->bo_reuse = 1;
1823 }
1824
1825 /**
1826  * Enable use of fenced reloc type.
1827  *
1828  * New code should enable this to avoid unnecessary fence register
1829  * allocation.  If this option is not enabled, all relocs will have fence
1830  * register allocated.
1831  */
1832 void
1833 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1834 {
1835         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1836
1837         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1838                 bufmgr_gem->fenced_relocs = 1;
1839 }
1840
1841 /**
1842  * Return the additional aperture space required by the tree of buffer objects
1843  * rooted at bo.
1844  */
1845 static int
1846 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1847 {
1848         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1849         int i;
1850         int total = 0;
1851
1852         if (bo == NULL || bo_gem->included_in_check_aperture)
1853                 return 0;
1854
1855         total += bo->size;
1856         bo_gem->included_in_check_aperture = 1;
1857
1858         for (i = 0; i < bo_gem->reloc_count; i++)
1859                 total +=
1860                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1861                                                         reloc_target_info[i].bo);
1862
1863         return total;
1864 }
1865
1866 /**
1867  * Count the number of buffers in this list that need a fence reg
1868  *
1869  * If the count is greater than the number of available regs, we'll have
1870  * to ask the caller to resubmit a batch with fewer tiled buffers.
1871  *
1872  * This function over-counts if the same buffer is used multiple times.
1873  */
1874 static unsigned int
1875 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1876 {
1877         int i;
1878         unsigned int total = 0;
1879
1880         for (i = 0; i < count; i++) {
1881                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1882
1883                 if (bo_gem == NULL)
1884                         continue;
1885
1886                 total += bo_gem->reloc_tree_fences;
1887         }
1888         return total;
1889 }
1890
1891 /**
1892  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1893  * for the next drm_intel_bufmgr_check_aperture_space() call.
1894  */
1895 static void
1896 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1897 {
1898         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1899         int i;
1900
1901         if (bo == NULL || !bo_gem->included_in_check_aperture)
1902                 return;
1903
1904         bo_gem->included_in_check_aperture = 0;
1905
1906         for (i = 0; i < bo_gem->reloc_count; i++)
1907                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1908                                                            reloc_target_info[i].bo);
1909 }
1910
1911 /**
1912  * Return a conservative estimate for the amount of aperture required
1913  * for a collection of buffers. This may double-count some buffers.
1914  */
1915 static unsigned int
1916 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1917 {
1918         int i;
1919         unsigned int total = 0;
1920
1921         for (i = 0; i < count; i++) {
1922                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1923                 if (bo_gem != NULL)
1924                         total += bo_gem->reloc_tree_size;
1925         }
1926         return total;
1927 }
1928
1929 /**
1930  * Return the amount of aperture needed for a collection of buffers.
1931  * This avoids double counting any buffers, at the cost of looking
1932  * at every buffer in the set.
1933  */
1934 static unsigned int
1935 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1936 {
1937         int i;
1938         unsigned int total = 0;
1939
1940         for (i = 0; i < count; i++) {
1941                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
1942                 /* For the first buffer object in the array, we get an
1943                  * accurate count back for its reloc_tree size (since nothing
1944                  * had been flagged as being counted yet).  We can save that
1945                  * value out as a more conservative reloc_tree_size that
1946                  * avoids double-counting target buffers.  Since the first
1947                  * buffer happens to usually be the batch buffer in our
1948                  * callers, this can pull us back from doing the tree
1949                  * walk on every new batch emit.
1950                  */
1951                 if (i == 0) {
1952                         drm_intel_bo_gem *bo_gem =
1953                             (drm_intel_bo_gem *) bo_array[i];
1954                         bo_gem->reloc_tree_size = total;
1955                 }
1956         }
1957
1958         for (i = 0; i < count; i++)
1959                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
1960         return total;
1961 }
1962
1963 /**
1964  * Return -1 if the batchbuffer should be flushed before attempting to
1965  * emit rendering referencing the buffers pointed to by bo_array.
1966  *
1967  * This is required because if we try to emit a batchbuffer with relocations
1968  * to a tree of buffers that won't simultaneously fit in the aperture,
1969  * the rendering will return an error at a point where the software is not
1970  * prepared to recover from it.
1971  *
1972  * However, we also want to emit the batchbuffer significantly before we reach
1973  * the limit, as a series of batchbuffers each of which references buffers
1974  * covering almost all of the aperture means that at each emit we end up
1975  * waiting to evict a buffer from the last rendering, and we get synchronous
1976  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
1977  * get better parallelism.
1978  */
1979 static int
1980 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
1981 {
1982         drm_intel_bufmgr_gem *bufmgr_gem =
1983             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
1984         unsigned int total = 0;
1985         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
1986         int total_fences;
1987
1988         /* Check for fence reg constraints if necessary */
1989         if (bufmgr_gem->available_fences) {
1990                 total_fences = drm_intel_gem_total_fences(bo_array, count);
1991                 if (total_fences > bufmgr_gem->available_fences)
1992                         return -ENOSPC;
1993         }
1994
1995         total = drm_intel_gem_estimate_batch_space(bo_array, count);
1996
1997         if (total > threshold)
1998                 total = drm_intel_gem_compute_batch_space(bo_array, count);
1999
2000         if (total > threshold) {
2001                 DBG("check_space: overflowed available aperture, "
2002                     "%dkb vs %dkb\n",
2003                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2004                 return -ENOSPC;
2005         } else {
2006                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2007                     (int)bufmgr_gem->gtt_size / 1024);
2008                 return 0;
2009         }
2010 }
2011
2012 /*
2013  * Disable buffer reuse for objects which are shared with the kernel
2014  * as scanout buffers
2015  */
2016 static int
2017 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2018 {
2019         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2020
2021         bo_gem->reusable = 0;
2022         return 0;
2023 }
2024
2025 static int
2026 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2027 {
2028         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2029
2030         return bo_gem->reusable;
2031 }
2032
2033 static int
2034 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2035 {
2036         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2037         int i;
2038
2039         for (i = 0; i < bo_gem->reloc_count; i++) {
2040                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2041                         return 1;
2042                 if (bo == bo_gem->reloc_target_info[i].bo)
2043                         continue;
2044                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2045                                                 target_bo))
2046                         return 1;
2047         }
2048
2049         return 0;
2050 }
2051
2052 /** Return true if target_bo is referenced by bo's relocation tree. */
2053 static int
2054 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2055 {
2056         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2057
2058         if (bo == NULL || target_bo == NULL)
2059                 return 0;
2060         if (target_bo_gem->used_as_reloc_target)
2061                 return _drm_intel_gem_bo_references(bo, target_bo);
2062         return 0;
2063 }
2064
2065 static void
2066 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2067 {
2068         unsigned int i = bufmgr_gem->num_buckets;
2069
2070         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2071
2072         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2073         bufmgr_gem->cache_bucket[i].size = size;
2074         bufmgr_gem->num_buckets++;
2075 }
2076
2077 static void
2078 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2079 {
2080         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2081
2082         /* OK, so power of two buckets was too wasteful of memory.
2083          * Give 3 other sizes between each power of two, to hopefully
2084          * cover things accurately enough.  (The alternative is
2085          * probably to just go for exact matching of sizes, and assume
2086          * that for things like composited window resize the tiled
2087          * width/height alignment and rounding of sizes to pages will
2088          * get us useful cache hit rates anyway)
2089          */
2090         add_bucket(bufmgr_gem, 4096);
2091         add_bucket(bufmgr_gem, 4096 * 2);
2092         add_bucket(bufmgr_gem, 4096 * 3);
2093
2094         /* Initialize the linked lists for BO reuse cache. */
2095         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2096                 add_bucket(bufmgr_gem, size);
2097
2098                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2099                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2100                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2101         }
2102 }
2103
2104 /**
2105  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2106  * and manage map buffer objections.
2107  *
2108  * \param fd File descriptor of the opened DRM device.
2109  */
2110 drm_intel_bufmgr *
2111 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2112 {
2113         drm_intel_bufmgr_gem *bufmgr_gem;
2114         struct drm_i915_gem_get_aperture aperture;
2115         drm_i915_getparam_t gp;
2116         int ret;
2117         int exec2 = 0;
2118
2119         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2120         if (bufmgr_gem == NULL)
2121                 return NULL;
2122
2123         bufmgr_gem->fd = fd;
2124
2125         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2126                 free(bufmgr_gem);
2127                 return NULL;
2128         }
2129
2130         ret = drmIoctl(bufmgr_gem->fd,
2131                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2132                        &aperture);
2133
2134         if (ret == 0)
2135                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2136         else {
2137                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2138                         strerror(errno));
2139                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2140                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2141                         "May lead to reduced performance or incorrect "
2142                         "rendering.\n",
2143                         (int)bufmgr_gem->gtt_size / 1024);
2144         }
2145
2146         gp.param = I915_PARAM_CHIPSET_ID;
2147         gp.value = &bufmgr_gem->pci_device;
2148         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2149         if (ret) {
2150                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2151                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2152         }
2153
2154         if (IS_GEN2(bufmgr_gem))
2155                 bufmgr_gem->gen = 2;
2156         else if (IS_GEN3(bufmgr_gem))
2157                 bufmgr_gem->gen = 3;
2158         else if (IS_GEN4(bufmgr_gem))
2159                 bufmgr_gem->gen = 4;
2160         else
2161                 bufmgr_gem->gen = 6;
2162
2163         gp.param = I915_PARAM_HAS_EXECBUF2;
2164         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2165         if (!ret)
2166                 exec2 = 1;
2167
2168         gp.param = I915_PARAM_HAS_BSD;
2169         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2170         bufmgr_gem->has_bsd = ret == 0;
2171
2172         gp.param = I915_PARAM_HAS_BLT;
2173         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2174         bufmgr_gem->has_blt = ret == 0;
2175
2176         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2177         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2178         bufmgr_gem->has_relaxed_fencing = ret == 0;
2179
2180         if (bufmgr_gem->gen < 4) {
2181                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2182                 gp.value = &bufmgr_gem->available_fences;
2183                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2184                 if (ret) {
2185                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2186                                 errno);
2187                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2188                                 *gp.value);
2189                         bufmgr_gem->available_fences = 0;
2190                 } else {
2191                         /* XXX The kernel reports the total number of fences,
2192                          * including any that may be pinned.
2193                          *
2194                          * We presume that there will be at least one pinned
2195                          * fence for the scanout buffer, but there may be more
2196                          * than one scanout and the user may be manually
2197                          * pinning buffers. Let's move to execbuffer2 and
2198                          * thereby forget the insanity of using fences...
2199                          */
2200                         bufmgr_gem->available_fences -= 2;
2201                         if (bufmgr_gem->available_fences < 0)
2202                                 bufmgr_gem->available_fences = 0;
2203                 }
2204         }
2205
2206         /* Let's go with one relocation per every 2 dwords (but round down a bit
2207          * since a power of two will mean an extra page allocation for the reloc
2208          * buffer).
2209          *
2210          * Every 4 was too few for the blender benchmark.
2211          */
2212         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2213
2214         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2215         bufmgr_gem->bufmgr.bo_alloc_for_render =
2216             drm_intel_gem_bo_alloc_for_render;
2217         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2218         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2219         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2220         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2221         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2222         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2223         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2224         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2225         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2226         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2227         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2228         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2229         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2230         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2231         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2232         /* Use the new one if available */
2233         if (exec2) {
2234                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2235                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2236         } else
2237                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2238         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2239         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2240         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2241         bufmgr_gem->bufmgr.debug = 0;
2242         bufmgr_gem->bufmgr.check_aperture_space =
2243             drm_intel_gem_check_aperture_space;
2244         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2245         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2246         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2247             drm_intel_gem_get_pipe_from_crtc_id;
2248         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2249
2250         DRMINITLISTHEAD(&bufmgr_gem->named);
2251         init_cache_buckets(bufmgr_gem);
2252
2253         return &bufmgr_gem->bufmgr;
2254 }