intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54 #include <stdbool.h>
  55
  56 #include "errno.h"
  57 #include "libdrm_lists.h"
  58 #include "intel_bufmgr.h"
  59 #include "intel_bufmgr_priv.h"
  60 #include "intel_chipset.h"
  61 #include "string.h"
  62
  63 #include "i915_drm.h"
  64
  65 #define DBG(...) do {                                   \
  66         if (bufmgr_gem->bufmgr.debug)                   \
  67                 fprintf(stderr, __VA_ARGS__);           \
  68 } while (0)
  69
  70 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  71
  72 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  73
  74 struct drm_intel_gem_bo_bucket {
  75         drmMMListHead head;
  76         unsigned long size;
  77 };
  78
  79 typedef struct _drm_intel_bufmgr_gem {
  80         drm_intel_bufmgr bufmgr;
  81
  82         int fd;
  83
  84         int max_relocs;
  85
  86         pthread_mutex_t lock;
  87
  88         struct drm_i915_gem_exec_object *exec_objects;
  89         struct drm_i915_gem_exec_object2 *exec2_objects;
  90         drm_intel_bo **exec_bos;
  91         int exec_size;
  92         int exec_count;
  93
  94         /** Array of lists of cached gem objects of power-of-two sizes */
  95         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  96         int num_buckets;
  97         time_t time;
  98
  99         drmMMListHead named;
 100
 101         uint64_t gtt_size;
 102         int available_fences;
 103         int pci_device;
 104         int gen;
 105         unsigned int has_bsd : 1;
 106         unsigned int has_blt : 1;
 107         unsigned int has_relaxed_fencing : 1;
 108         unsigned int bo_reuse : 1;
 109         bool fenced_relocs;
 110 } drm_intel_bufmgr_gem;
 111
 112 #define DRM_INTEL_RELOC_FENCE (1<<0)
 113
 114 typedef struct _drm_intel_reloc_target_info {
 115         drm_intel_bo *bo;
 116         int flags;
 117 } drm_intel_reloc_target;
 118
 119 struct _drm_intel_bo_gem {
 120         drm_intel_bo bo;
 121
 122         atomic_t refcount;
 123         uint32_t gem_handle;
 124         const char *name;
 125
 126         /**
 127          * Kenel-assigned global name for this object
 128          */
 129         unsigned int global_name;
 130         drmMMListHead name_list;
 131
 132         /**
 133          * Index of the buffer within the validation list while preparing a
 134          * batchbuffer execution.
 135          */
 136         int validate_index;
 137
 138         /**
 139          * Current tiling mode
 140          */
 141         uint32_t tiling_mode;
 142         uint32_t swizzle_mode;
 143         unsigned long stride;
 144
 145         time_t free_time;
 146
 147         /** Array passed to the DRM containing relocation information. */
 148         struct drm_i915_gem_relocation_entry *relocs;
 149         /**
 150          * Array of info structs corresponding to relocs[i].target_handle etc
 151          */
 152         drm_intel_reloc_target *reloc_target_info;
 153         /** Number of entries in relocs */
 154         int reloc_count;
 155         /** Mapped address for the buffer, saved across map/unmap cycles */
 156         void *mem_virtual;
 157         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 158         void *gtt_virtual;
 159         int map_count;
 160
 161         /** BO cache list */
 162         drmMMListHead head;
 163
 164         /**
 165          * Boolean of whether this BO and its children have been included in
 166          * the current drm_intel_bufmgr_check_aperture_space() total.
 167          */
 168         bool included_in_check_aperture;
 169
 170         /**
 171          * Boolean of whether this buffer has been used as a relocation
 172          * target and had its size accounted for, and thus can't have any
 173          * further relocations added to it.
 174          */
 175         bool used_as_reloc_target;
 176
 177         /**
 178          * Boolean of whether we have encountered an error whilst building the relocation tree.
 179          */
 180         bool has_error;
 181
 182         /**
 183          * Boolean of whether this buffer can be re-used
 184          */
 185         bool reusable;
 186
 187         /**
 188          * Size in bytes of this buffer and its relocation descendents.
 189          *
 190          * Used to avoid costly tree walking in
 191          * drm_intel_bufmgr_check_aperture in the common case.
 192          */
 193         int reloc_tree_size;
 194
 195         /**
 196          * Number of potential fence registers required by this buffer and its
 197          * relocations.
 198          */
 199         int reloc_tree_fences;
 200
 201         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 202         bool mapped_cpu_write;
 203 };
 204
 205 static unsigned int
 206 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 207
 208 static unsigned int
 209 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 210
 211 static int
 212 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 213                             uint32_t * swizzle_mode);
 214
 215 static int
 216 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 217                                      uint32_t tiling_mode,
 218                                      uint32_t stride);
 219
 220 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 221                                                       time_t time);
 222
 223 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 224
 225 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 226
 227 static unsigned long
 228 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 229                            uint32_t *tiling_mode)
 230 {
 231         unsigned long min_size, max_size;
 232         unsigned long i;
 233
 234         if (*tiling_mode == I915_TILING_NONE)
 235                 return size;
 236
 237         /* 965+ just need multiples of page size for tiling */
 238         if (bufmgr_gem->gen >= 4)
 239                 return ROUND_UP_TO(size, 4096);
 240
 241         /* Older chips need powers of two, of at least 512k or 1M */
 242         if (bufmgr_gem->gen == 3) {
 243                 min_size = 1024*1024;
 244                 max_size = 128*1024*1024;
 245         } else {
 246                 min_size = 512*1024;
 247                 max_size = 64*1024*1024;
 248         }
 249
 250         if (size > max_size) {
 251                 *tiling_mode = I915_TILING_NONE;
 252                 return size;
 253         }
 254
 255         /* Do we need to allocate every page for the fence? */
 256         if (bufmgr_gem->has_relaxed_fencing)
 257                 return ROUND_UP_TO(size, 4096);
 258
 259         for (i = min_size; i < size; i <<= 1)
 260                 ;
 261
 262         return i;
 263 }
 264
 265 /*
 266  * Round a given pitch up to the minimum required for X tiling on a
 267  * given chip.  We use 512 as the minimum to allow for a later tiling
 268  * change.
 269  */
 270 static unsigned long
 271 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 272                             unsigned long pitch, uint32_t *tiling_mode)
 273 {
 274         unsigned long tile_width;
 275         unsigned long i;
 276
 277         /* If untiled, then just align it so that we can do rendering
 278          * to it with the 3D engine.
 279          */
 280         if (*tiling_mode == I915_TILING_NONE)
 281                 return ALIGN(pitch, 64);
 282
 283         if (*tiling_mode == I915_TILING_X
 284                         || (IS_915(bufmgr_gem) && *tiling_mode == I915_TILING_Y))
 285                 tile_width = 512;
 286         else
 287                 tile_width = 128;
 288
 289         /* 965 is flexible */
 290         if (bufmgr_gem->gen >= 4)
 291                 return ROUND_UP_TO(pitch, tile_width);
 292
 293         /* The older hardware has a maximum pitch of 8192 with tiled
 294          * surfaces, so fallback to untiled if it's too large.
 295          */
 296         if (pitch > 8192) {
 297                 *tiling_mode = I915_TILING_NONE;
 298                 return ALIGN(pitch, 64);
 299         }
 300
 301         /* Pre-965 needs power of two tile width */
 302         for (i = tile_width; i < pitch; i <<= 1)
 303                 ;
 304
 305         return i;
 306 }
 307
 308 static struct drm_intel_gem_bo_bucket *
 309 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 310                                  unsigned long size)
 311 {
 312         int i;
 313
 314         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 315                 struct drm_intel_gem_bo_bucket *bucket =
 316                     &bufmgr_gem->cache_bucket[i];
 317                 if (bucket->size >= size) {
 318                         return bucket;
 319                 }
 320         }
 321
 322         return NULL;
 323 }
 324
 325 static void
 326 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 327 {
 328         int i, j;
 329
 330         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 331                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 332                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 333
 334                 if (bo_gem->relocs == NULL) {
 335                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 336                             bo_gem->name);
 337                         continue;
 338                 }
 339
 340                 for (j = 0; j < bo_gem->reloc_count; j++) {
 341                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 342                         drm_intel_bo_gem *target_gem =
 343                             (drm_intel_bo_gem *) target_bo;
 344
 345                         DBG("%2d: %d (%s)@0x%08llx -> "
 346                             "%d (%s)@0x%08lx + 0x%08x\n",
 347                             i,
 348                             bo_gem->gem_handle, bo_gem->name,
 349                             (unsigned long long)bo_gem->relocs[j].offset,
 350                             target_gem->gem_handle,
 351                             target_gem->name,
 352                             target_bo->offset,
 353                             bo_gem->relocs[j].delta);
 354                 }
 355         }
 356 }
 357
 358 static inline void
 359 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 360 {
 361         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 362
 363         atomic_inc(&bo_gem->refcount);
 364 }
 365
 366 /**
 367  * Adds the given buffer to the list of buffers to be validated (moved into the
 368  * appropriate memory type) with the next batch submission.
 369  *
 370  * If a buffer is validated multiple times in a batch submission, it ends up
 371  * with the intersection of the memory type flags and the union of the
 372  * access flags.
 373  */
 374 static void
 375 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 376 {
 377         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 378         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 379         int index;
 380
 381         if (bo_gem->validate_index != -1)
 382                 return;
 383
 384         /* Extend the array of validation entries as necessary. */
 385         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 386                 int new_size = bufmgr_gem->exec_size * 2;
 387
 388                 if (new_size == 0)
 389                         new_size = 5;
 390
 391                 bufmgr_gem->exec_objects =
 392                     realloc(bufmgr_gem->exec_objects,
 393                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 394                 bufmgr_gem->exec_bos =
 395                     realloc(bufmgr_gem->exec_bos,
 396                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 397                 bufmgr_gem->exec_size = new_size;
 398         }
 399
 400         index = bufmgr_gem->exec_count;
 401         bo_gem->validate_index = index;
 402         /* Fill in array entry */
 403         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 404         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 405         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 406         bufmgr_gem->exec_objects[index].alignment = 0;
 407         bufmgr_gem->exec_objects[index].offset = 0;
 408         bufmgr_gem->exec_bos[index] = bo;
 409         bufmgr_gem->exec_count++;
 410 }
 411
 412 static void
 413 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 414 {
 415         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 416         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 417         int index;
 418
 419         if (bo_gem->validate_index != -1) {
 420                 if (need_fence)
 421                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 422                                 EXEC_OBJECT_NEEDS_FENCE;
 423                 return;
 424         }
 425
 426         /* Extend the array of validation entries as necessary. */
 427         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 428                 int new_size = bufmgr_gem->exec_size * 2;
 429
 430                 if (new_size == 0)
 431                         new_size = 5;
 432
 433                 bufmgr_gem->exec2_objects =
 434                         realloc(bufmgr_gem->exec2_objects,
 435                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 436                 bufmgr_gem->exec_bos =
 437                         realloc(bufmgr_gem->exec_bos,
 438                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 439                 bufmgr_gem->exec_size = new_size;
 440         }
 441
 442         index = bufmgr_gem->exec_count;
 443         bo_gem->validate_index = index;
 444         /* Fill in array entry */
 445         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 446         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 447         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 448         bufmgr_gem->exec2_objects[index].alignment = 0;
 449         bufmgr_gem->exec2_objects[index].offset = 0;
 450         bufmgr_gem->exec_bos[index] = bo;
 451         bufmgr_gem->exec2_objects[index].flags = 0;
 452         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 453         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 454         if (need_fence) {
 455                 bufmgr_gem->exec2_objects[index].flags |=
 456                         EXEC_OBJECT_NEEDS_FENCE;
 457         }
 458         bufmgr_gem->exec_count++;
 459 }
 460
 461 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 462         sizeof(uint32_t))
 463
 464 static void
 465 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 466                                       drm_intel_bo_gem *bo_gem)
 467 {
 468         int size;
 469
 470         assert(!bo_gem->used_as_reloc_target);
 471
 472         /* The older chipsets are far-less flexible in terms of tiling,
 473          * and require tiled buffer to be size aligned in the aperture.
 474          * This means that in the worst possible case we will need a hole
 475          * twice as large as the object in order for it to fit into the
 476          * aperture. Optimal packing is for wimps.
 477          */
 478         size = bo_gem->bo.size;
 479         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 480                 int min_size;
 481
 482                 if (bufmgr_gem->has_relaxed_fencing) {
 483                         if (bufmgr_gem->gen == 3)
 484                                 min_size = 1024*1024;
 485                         else
 486                                 min_size = 512*1024;
 487
 488                         while (min_size < size)
 489                                 min_size *= 2;
 490                 } else
 491                         min_size = size;
 492
 493                 /* Account for worst-case alignment. */
 494                 size = 2 * min_size;
 495         }
 496
 497         bo_gem->reloc_tree_size = size;
 498 }
 499
 500 static int
 501 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 502 {
 503         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 504         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 505         unsigned int max_relocs = bufmgr_gem->max_relocs;
 506
 507         if (bo->size / 4 < max_relocs)
 508                 max_relocs = bo->size / 4;
 509
 510         bo_gem->relocs = malloc(max_relocs *
 511                                 sizeof(struct drm_i915_gem_relocation_entry));
 512         bo_gem->reloc_target_info = malloc(max_relocs *
 513                                            sizeof(drm_intel_reloc_target));
 514         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 515                 bo_gem->has_error = true;
 516
 517                 free (bo_gem->relocs);
 518                 bo_gem->relocs = NULL;
 519
 520                 free (bo_gem->reloc_target_info);
 521                 bo_gem->reloc_target_info = NULL;
 522
 523                 return 1;
 524         }
 525
 526         return 0;
 527 }
 528
 529 static int
 530 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 531 {
 532         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 533         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 534         struct drm_i915_gem_busy busy;
 535         int ret;
 536
 537         memset(&busy, 0, sizeof(busy));
 538         busy.handle = bo_gem->gem_handle;
 539
 540         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 541
 542         return (ret == 0 && busy.busy);
 543 }
 544
 545 static int
 546 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 547                                   drm_intel_bo_gem *bo_gem, int state)
 548 {
 549         struct drm_i915_gem_madvise madv;
 550
 551         madv.handle = bo_gem->gem_handle;
 552         madv.madv = state;
 553         madv.retained = 1;
 554         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 555
 556         return madv.retained;
 557 }
 558
 559 static int
 560 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 561 {
 562         return drm_intel_gem_bo_madvise_internal
 563                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 564                  (drm_intel_bo_gem *) bo,
 565                  madv);
 566 }
 567
 568 /* drop the oldest entries that have been purged by the kernel */
 569 static void
 570 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 571                                     struct drm_intel_gem_bo_bucket *bucket)
 572 {
 573         while (!DRMLISTEMPTY(&bucket->head)) {
 574                 drm_intel_bo_gem *bo_gem;
 575
 576                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 577                                       bucket->head.next, head);
 578                 if (drm_intel_gem_bo_madvise_internal
 579                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 580                         break;
 581
 582                 DRMLISTDEL(&bo_gem->head);
 583                 drm_intel_gem_bo_free(&bo_gem->bo);
 584         }
 585 }
 586
 587 static drm_intel_bo *
 588 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 589                                 const char *name,
 590                                 unsigned long size,
 591                                 unsigned long flags,
 592                                 uint32_t tiling_mode,
 593                                 unsigned long stride)
 594 {
 595         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 596         drm_intel_bo_gem *bo_gem;
 597         unsigned int page_size = getpagesize();
 598         int ret;
 599         struct drm_intel_gem_bo_bucket *bucket;
 600         bool alloc_from_cache;
 601         unsigned long bo_size;
 602         bool for_render = false;
 603
 604         if (flags & BO_ALLOC_FOR_RENDER)
 605                 for_render = true;
 606
 607         /* Round the allocated size up to a power of two number of pages. */
 608         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 609
 610         /* If we don't have caching at this size, don't actually round the
 611          * allocation up.
 612          */
 613         if (bucket == NULL) {
 614                 bo_size = size;
 615                 if (bo_size < page_size)
 616                         bo_size = page_size;
 617         } else {
 618                 bo_size = bucket->size;
 619         }
 620
 621         pthread_mutex_lock(&bufmgr_gem->lock);
 622         /* Get a buffer out of the cache if available */
 623 retry:
 624         alloc_from_cache = false;
 625         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 626                 if (for_render) {
 627                         /* Allocate new render-target BOs from the tail (MRU)
 628                          * of the list, as it will likely be hot in the GPU
 629                          * cache and in the aperture for us.
 630                          */
 631                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 632                                               bucket->head.prev, head);
 633                         DRMLISTDEL(&bo_gem->head);
 634                         alloc_from_cache = true;
 635                 } else {
 636                         /* For non-render-target BOs (where we're probably
 637                          * going to map it first thing in order to fill it
 638                          * with data), check if the last BO in the cache is
 639                          * unbusy, and only reuse in that case. Otherwise,
 640                          * allocating a new buffer is probably faster than
 641                          * waiting for the GPU to finish.
 642                          */
 643                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 644                                               bucket->head.next, head);
 645                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 646                                 alloc_from_cache = true;
 647                                 DRMLISTDEL(&bo_gem->head);
 648                         }
 649                 }
 650
 651                 if (alloc_from_cache) {
 652                         if (!drm_intel_gem_bo_madvise_internal
 653                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 654                                 drm_intel_gem_bo_free(&bo_gem->bo);
 655                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 656                                                                     bucket);
 657                                 goto retry;
 658                         }
 659
 660                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 661                                                                  tiling_mode,
 662                                                                  stride)) {
 663                                 drm_intel_gem_bo_free(&bo_gem->bo);
 664                                 goto retry;
 665                         }
 666                 }
 667         }
 668         pthread_mutex_unlock(&bufmgr_gem->lock);
 669
 670         if (!alloc_from_cache) {
 671                 struct drm_i915_gem_create create;
 672
 673                 bo_gem = calloc(1, sizeof(*bo_gem));
 674                 if (!bo_gem)
 675                         return NULL;
 676
 677                 bo_gem->bo.size = bo_size;
 678                 memset(&create, 0, sizeof(create));
 679                 create.size = bo_size;
 680
 681                 ret = drmIoctl(bufmgr_gem->fd,
 682                                DRM_IOCTL_I915_GEM_CREATE,
 683                                &create);
 684                 bo_gem->gem_handle = create.handle;
 685                 bo_gem->bo.handle = bo_gem->gem_handle;
 686                 if (ret != 0) {
 687                         free(bo_gem);
 688                         return NULL;
 689                 }
 690                 bo_gem->bo.bufmgr = bufmgr;
 691
 692                 bo_gem->tiling_mode = I915_TILING_NONE;
 693                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 694                 bo_gem->stride = 0;
 695
 696                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 697                                                          tiling_mode,
 698                                                          stride)) {
 699                     drm_intel_gem_bo_free(&bo_gem->bo);
 700                     return NULL;
 701                 }
 702
 703                 DRMINITLISTHEAD(&bo_gem->name_list);
 704         }
 705
 706         bo_gem->name = name;
 707         atomic_set(&bo_gem->refcount, 1);
 708         bo_gem->validate_index = -1;
 709         bo_gem->reloc_tree_fences = 0;
 710         bo_gem->used_as_reloc_target = false;
 711         bo_gem->has_error = false;
 712         bo_gem->reusable = true;
 713
 714         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 715
 716         DBG("bo_create: buf %d (%s) %ldb\n",
 717             bo_gem->gem_handle, bo_gem->name, size);
 718
 719         return &bo_gem->bo;
 720 }
 721
 722 static drm_intel_bo *
 723 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 724                                   const char *name,
 725                                   unsigned long size,
 726                                   unsigned int alignment)
 727 {
 728         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 729                                                BO_ALLOC_FOR_RENDER,
 730                                                I915_TILING_NONE, 0);
 731 }
 732
 733 static drm_intel_bo *
 734 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 735                        const char *name,
 736                        unsigned long size,
 737                        unsigned int alignment)
 738 {
 739         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 740                                                I915_TILING_NONE, 0);
 741 }
 742
 743 static drm_intel_bo *
 744 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 745                              int x, int y, int cpp, uint32_t *tiling_mode,
 746                              unsigned long *pitch, unsigned long flags)
 747 {
 748         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 749         unsigned long size, stride;
 750         uint32_t tiling;
 751
 752         do {
 753                 unsigned long aligned_y, height_alignment;
 754
 755                 tiling = *tiling_mode;
 756
 757                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 758                  * so failure to align our height means that we won't allocate
 759                  * enough pages.
 760                  *
 761                  * If we're untiled, we still have to align to 2 rows high
 762                  * because the data port accesses 2x2 blocks even if the
 763                  * bottom row isn't to be rendered, so failure to align means
 764                  * we could walk off the end of the GTT and fault.  This is
 765                  * documented on 965, and may be the case on older chipsets
 766                  * too so we try to be careful.
 767                  */
 768                 aligned_y = y;
 769                 height_alignment = 2;
 770
 771                 if (IS_GEN2(bufmgr_gem) && tiling != I915_TILING_NONE)
 772                         height_alignment = 16;
 773                 else if (tiling == I915_TILING_X
 774                         || (IS_915(bufmgr_gem) && tiling == I915_TILING_Y))
 775                         height_alignment = 8;
 776                 else if (tiling == I915_TILING_Y)
 777                         height_alignment = 32;
 778                 aligned_y = ALIGN(y, height_alignment);
 779
 780                 stride = x * cpp;
 781                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 782                 size = stride * aligned_y;
 783                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 784         } while (*tiling_mode != tiling);
 785         *pitch = stride;
 786
 787         if (tiling == I915_TILING_NONE)
 788                 stride = 0;
 789
 790         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 791                                                tiling, stride);
 792 }
 793
 794 /**
 795  * Returns a drm_intel_bo wrapping the given buffer object handle.
 796  *
 797  * This can be used when one application needs to pass a buffer object
 798  * to another.
 799  */
 800 drm_intel_bo *
 801 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 802                                   const char *name,
 803                                   unsigned int handle)
 804 {
 805         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 806         drm_intel_bo_gem *bo_gem;
 807         int ret;
 808         struct drm_gem_open open_arg;
 809         struct drm_i915_gem_get_tiling get_tiling;
 810         drmMMListHead *list;
 811
 812         /* At the moment most applications only have a few named bo.
 813          * For instance, in a DRI client only the render buffers passed
 814          * between X and the client are named. And since X returns the
 815          * alternating names for the front/back buffer a linear search
 816          * provides a sufficiently fast match.
 817          */
 818         for (list = bufmgr_gem->named.next;
 819              list != &bufmgr_gem->named;
 820              list = list->next) {
 821                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 822                 if (bo_gem->global_name == handle) {
 823                         drm_intel_gem_bo_reference(&bo_gem->bo);
 824                         return &bo_gem->bo;
 825                 }
 826         }
 827
 828         bo_gem = calloc(1, sizeof(*bo_gem));
 829         if (!bo_gem)
 830                 return NULL;
 831
 832         memset(&open_arg, 0, sizeof(open_arg));
 833         open_arg.name = handle;
 834         ret = drmIoctl(bufmgr_gem->fd,
 835                        DRM_IOCTL_GEM_OPEN,
 836                        &open_arg);
 837         if (ret != 0) {
 838                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 839                     name, handle, strerror(errno));
 840                 free(bo_gem);
 841                 return NULL;
 842         }
 843         bo_gem->bo.size = open_arg.size;
 844         bo_gem->bo.offset = 0;
 845         bo_gem->bo.virtual = NULL;
 846         bo_gem->bo.bufmgr = bufmgr;
 847         bo_gem->name = name;
 848         atomic_set(&bo_gem->refcount, 1);
 849         bo_gem->validate_index = -1;
 850         bo_gem->gem_handle = open_arg.handle;
 851         bo_gem->bo.handle = open_arg.handle;
 852         bo_gem->global_name = handle;
 853         bo_gem->reusable = false;
 854
 855         memset(&get_tiling, 0, sizeof(get_tiling));
 856         get_tiling.handle = bo_gem->gem_handle;
 857         ret = drmIoctl(bufmgr_gem->fd,
 858                        DRM_IOCTL_I915_GEM_GET_TILING,
 859                        &get_tiling);
 860         if (ret != 0) {
 861                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 862                 return NULL;
 863         }
 864         bo_gem->tiling_mode = get_tiling.tiling_mode;
 865         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 866         /* XXX stride is unknown */
 867         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 868
 869         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
 870         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 871
 872         return &bo_gem->bo;
 873 }
 874
 875 static void
 876 drm_intel_gem_bo_free(drm_intel_bo *bo)
 877 {
 878         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 879         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 880         struct drm_gem_close close;
 881         int ret;
 882
 883         /* Close this object */
 884         memset(&close, 0, sizeof(close));
 885         close.handle = bo_gem->gem_handle;
 886         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 887         if (ret != 0) {
 888                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 889                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 890         }
 891         free(bo);
 892 }
 893
 894 /** Frees all cached buffers significantly older than @time. */
 895 static void
 896 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 897 {
 898         int i;
 899
 900         if (bufmgr_gem->time == time)
 901                 return;
 902
 903         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 904                 struct drm_intel_gem_bo_bucket *bucket =
 905                     &bufmgr_gem->cache_bucket[i];
 906
 907                 while (!DRMLISTEMPTY(&bucket->head)) {
 908                         drm_intel_bo_gem *bo_gem;
 909
 910                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 911                                               bucket->head.next, head);
 912                         if (time - bo_gem->free_time <= 1)
 913                                 break;
 914
 915                         DRMLISTDEL(&bo_gem->head);
 916
 917                         drm_intel_gem_bo_free(&bo_gem->bo);
 918                 }
 919         }
 920
 921         bufmgr_gem->time = time;
 922 }
 923
 924 static void
 925 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 926 {
 927         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 928         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 929         struct drm_intel_gem_bo_bucket *bucket;
 930         int i;
 931
 932         /* Unreference all the target buffers */
 933         for (i = 0; i < bo_gem->reloc_count; i++) {
 934                 if (bo_gem->reloc_target_info[i].bo != bo) {
 935                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
 936                                                                   reloc_target_info[i].bo,
 937                                                                   time);
 938                 }
 939         }
 940         bo_gem->reloc_count = 0;
 941         bo_gem->used_as_reloc_target = false;
 942
 943         DBG("bo_unreference final: %d (%s)\n",
 944             bo_gem->gem_handle, bo_gem->name);
 945
 946         /* release memory associated with this object */
 947         if (bo_gem->reloc_target_info) {
 948                 free(bo_gem->reloc_target_info);
 949                 bo_gem->reloc_target_info = NULL;
 950         }
 951         if (bo_gem->relocs) {
 952                 free(bo_gem->relocs);
 953                 bo_gem->relocs = NULL;
 954         }
 955
 956         DRMLISTDEL(&bo_gem->name_list);
 957
 958         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
 959         /* Put the buffer into our internal cache for reuse if we can. */
 960         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
 961             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
 962                                               I915_MADV_DONTNEED)) {
 963                 bo_gem->free_time = time;
 964
 965                 bo_gem->name = NULL;
 966                 bo_gem->validate_index = -1;
 967
 968                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
 969         } else {
 970                 drm_intel_gem_bo_free(bo);
 971         }
 972 }
 973
 974 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 975                                                       time_t time)
 976 {
 977         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 978
 979         assert(atomic_read(&bo_gem->refcount) > 0);
 980         if (atomic_dec_and_test(&bo_gem->refcount))
 981                 drm_intel_gem_bo_unreference_final(bo, time);
 982 }
 983
 984 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
 985 {
 986         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 987
 988         assert(atomic_read(&bo_gem->refcount) > 0);
 989         if (atomic_dec_and_test(&bo_gem->refcount)) {
 990                 drm_intel_bufmgr_gem *bufmgr_gem =
 991                     (drm_intel_bufmgr_gem *) bo->bufmgr;
 992                 struct timespec time;
 993
 994                 clock_gettime(CLOCK_MONOTONIC, &time);
 995
 996                 pthread_mutex_lock(&bufmgr_gem->lock);
 997                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
 998                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
 999                 pthread_mutex_unlock(&bufmgr_gem->lock);
1000         }
1001 }
1002
1003 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1004 {
1005         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1006         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1007         struct drm_i915_gem_set_domain set_domain;
1008         int ret;
1009
1010         pthread_mutex_lock(&bufmgr_gem->lock);
1011
1012         if (!bo_gem->mem_virtual) {
1013                 struct drm_i915_gem_mmap mmap_arg;
1014
1015                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
1016                 assert(bo_gem->map_count == 0);
1017
1018                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1019                 mmap_arg.handle = bo_gem->gem_handle;
1020                 mmap_arg.offset = 0;
1021                 mmap_arg.size = bo->size;
1022                 ret = drmIoctl(bufmgr_gem->fd,
1023                                DRM_IOCTL_I915_GEM_MMAP,
1024                                &mmap_arg);
1025                 if (ret != 0) {
1026                         ret = -errno;
1027                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1028                             __FILE__, __LINE__, bo_gem->gem_handle,
1029                             bo_gem->name, strerror(errno));
1030                         pthread_mutex_unlock(&bufmgr_gem->lock);
1031                         return ret;
1032                 }
1033                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1034         }
1035         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1036             bo_gem->mem_virtual);
1037         bo->virtual = bo_gem->mem_virtual;
1038         bo_gem->map_count++;
1039
1040         set_domain.handle = bo_gem->gem_handle;
1041         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1042         if (write_enable)
1043                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1044         else
1045                 set_domain.write_domain = 0;
1046         ret = drmIoctl(bufmgr_gem->fd,
1047                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1048                        &set_domain);
1049         if (ret != 0) {
1050                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1051                     __FILE__, __LINE__, bo_gem->gem_handle,
1052                     strerror(errno));
1053         }
1054
1055         if (write_enable)
1056                 bo_gem->mapped_cpu_write = true;
1057
1058         pthread_mutex_unlock(&bufmgr_gem->lock);
1059
1060         return 0;
1061 }
1062
1063 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1064 {
1065         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1066         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1067         struct drm_i915_gem_set_domain set_domain;
1068         int ret;
1069
1070         pthread_mutex_lock(&bufmgr_gem->lock);
1071
1072         /* Get a mapping of the buffer if we haven't before. */
1073         if (bo_gem->gtt_virtual == NULL) {
1074                 struct drm_i915_gem_mmap_gtt mmap_arg;
1075
1076                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1077                     bo_gem->name);
1078                 assert(bo_gem->map_count == 0);
1079
1080                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1081                 mmap_arg.handle = bo_gem->gem_handle;
1082
1083                 /* Get the fake offset back... */
1084                 ret = drmIoctl(bufmgr_gem->fd,
1085                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1086                                &mmap_arg);
1087                 if (ret != 0) {
1088                         ret = -errno;
1089                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1090                             __FILE__, __LINE__,
1091                             bo_gem->gem_handle, bo_gem->name,
1092                             strerror(errno));
1093                         pthread_mutex_unlock(&bufmgr_gem->lock);
1094                         return ret;
1095                 }
1096
1097                 /* and mmap it */
1098                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1099                                            MAP_SHARED, bufmgr_gem->fd,
1100                                            mmap_arg.offset);
1101                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1102                         bo_gem->gtt_virtual = NULL;
1103                         ret = -errno;
1104                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1105                             __FILE__, __LINE__,
1106                             bo_gem->gem_handle, bo_gem->name,
1107                             strerror(errno));
1108                         pthread_mutex_unlock(&bufmgr_gem->lock);
1109                         return ret;
1110                 }
1111         }
1112
1113         bo->virtual = bo_gem->gtt_virtual;
1114         bo_gem->map_count++;
1115
1116         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1117             bo_gem->gtt_virtual);
1118
1119         /* Now move it to the GTT domain so that the CPU caches are flushed */
1120         set_domain.handle = bo_gem->gem_handle;
1121         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1122         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1123         ret = drmIoctl(bufmgr_gem->fd,
1124                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1125                        &set_domain);
1126         if (ret != 0) {
1127                 DBG("%s:%d: Error setting domain %d: %s\n",
1128                     __FILE__, __LINE__, bo_gem->gem_handle,
1129                     strerror(errno));
1130         }
1131
1132         pthread_mutex_unlock(&bufmgr_gem->lock);
1133
1134         return 0;
1135 }
1136
1137 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1138 {
1139         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1140         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1141         struct drm_i915_gem_sw_finish sw_finish;
1142         int ret = 0;
1143
1144         if (bo == NULL)
1145                 return 0;
1146
1147         pthread_mutex_lock(&bufmgr_gem->lock);
1148
1149         if (bo_gem->mapped_cpu_write) {
1150                 /* Cause a flush to happen if the buffer's pinned for
1151                  * scanout, so the results show up in a timely manner.
1152                  * Unlike GTT set domains, this only does work if the
1153                  * buffer should be scanout-related.
1154                  */
1155                 sw_finish.handle = bo_gem->gem_handle;
1156                 ret = drmIoctl(bufmgr_gem->fd,
1157                                DRM_IOCTL_I915_GEM_SW_FINISH,
1158                                &sw_finish);
1159                 ret = ret == -1 ? -errno : 0;
1160
1161                 bo_gem->mapped_cpu_write = false;
1162         }
1163
1164         /* We need to unmap after every innovation as we cannot track
1165          * an open vma for every bo as that will exhaasut the system
1166          * limits and cause later failures.
1167          */
1168         if (--bo_gem->map_count == 0) {
1169                 if (bo_gem->mem_virtual) {
1170                         munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1171                         bo_gem->mem_virtual = NULL;
1172                 }
1173                 if (bo_gem->gtt_virtual) {
1174                         munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1175                         bo_gem->gtt_virtual = NULL;
1176                 }
1177
1178                 bo->virtual = NULL;
1179         }
1180         pthread_mutex_unlock(&bufmgr_gem->lock);
1181
1182         return ret;
1183 }
1184
1185 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1186 {
1187         return drm_intel_gem_bo_unmap(bo);
1188 }
1189
1190 static int
1191 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1192                          unsigned long size, const void *data)
1193 {
1194         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1195         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1196         struct drm_i915_gem_pwrite pwrite;
1197         int ret;
1198
1199         memset(&pwrite, 0, sizeof(pwrite));
1200         pwrite.handle = bo_gem->gem_handle;
1201         pwrite.offset = offset;
1202         pwrite.size = size;
1203         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1204         ret = drmIoctl(bufmgr_gem->fd,
1205                        DRM_IOCTL_I915_GEM_PWRITE,
1206                        &pwrite);
1207         if (ret != 0) {
1208                 ret = -errno;
1209                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1210                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1211                     (int)size, strerror(errno));
1212         }
1213
1214         return ret;
1215 }
1216
1217 static int
1218 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1219 {
1220         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1221         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1222         int ret;
1223
1224         get_pipe_from_crtc_id.crtc_id = crtc_id;
1225         ret = drmIoctl(bufmgr_gem->fd,
1226                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1227                        &get_pipe_from_crtc_id);
1228         if (ret != 0) {
1229                 /* We return -1 here to signal that we don't
1230                  * know which pipe is associated with this crtc.
1231                  * This lets the caller know that this information
1232                  * isn't available; using the wrong pipe for
1233                  * vblank waiting can cause the chipset to lock up
1234                  */
1235                 return -1;
1236         }
1237
1238         return get_pipe_from_crtc_id.pipe;
1239 }
1240
1241 static int
1242 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1243                              unsigned long size, void *data)
1244 {
1245         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1246         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1247         struct drm_i915_gem_pread pread;
1248         int ret;
1249
1250         memset(&pread, 0, sizeof(pread));
1251         pread.handle = bo_gem->gem_handle;
1252         pread.offset = offset;
1253         pread.size = size;
1254         pread.data_ptr = (uint64_t) (uintptr_t) data;
1255         ret = drmIoctl(bufmgr_gem->fd,
1256                        DRM_IOCTL_I915_GEM_PREAD,
1257                        &pread);
1258         if (ret != 0) {
1259                 ret = -errno;
1260                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1261                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1262                     (int)size, strerror(errno));
1263         }
1264
1265         return ret;
1266 }
1267
1268 /** Waits for all GPU rendering with the object to have completed. */
1269 static void
1270 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1271 {
1272         drm_intel_gem_bo_start_gtt_access(bo, 1);
1273 }
1274
1275 /**
1276  * Sets the object to the GTT read and possibly write domain, used by the X
1277  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1278  *
1279  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1280  * can do tiled pixmaps this way.
1281  */
1282 void
1283 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1284 {
1285         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1286         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1287         struct drm_i915_gem_set_domain set_domain;
1288         int ret;
1289
1290         set_domain.handle = bo_gem->gem_handle;
1291         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1292         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1293         ret = drmIoctl(bufmgr_gem->fd,
1294                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1295                        &set_domain);
1296         if (ret != 0) {
1297                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1298                     __FILE__, __LINE__, bo_gem->gem_handle,
1299                     set_domain.read_domains, set_domain.write_domain,
1300                     strerror(errno));
1301         }
1302 }
1303
1304 static void
1305 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1306 {
1307         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1308         int i;
1309
1310         free(bufmgr_gem->exec2_objects);
1311         free(bufmgr_gem->exec_objects);
1312         free(bufmgr_gem->exec_bos);
1313
1314         pthread_mutex_destroy(&bufmgr_gem->lock);
1315
1316         /* Free any cached buffer objects we were going to reuse */
1317         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1318                 struct drm_intel_gem_bo_bucket *bucket =
1319                     &bufmgr_gem->cache_bucket[i];
1320                 drm_intel_bo_gem *bo_gem;
1321
1322                 while (!DRMLISTEMPTY(&bucket->head)) {
1323                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1324                                               bucket->head.next, head);
1325                         DRMLISTDEL(&bo_gem->head);
1326
1327                         drm_intel_gem_bo_free(&bo_gem->bo);
1328                 }
1329         }
1330
1331         free(bufmgr);
1332 }
1333
1334 /**
1335  * Adds the target buffer to the validation list and adds the relocation
1336  * to the reloc_buffer's relocation list.
1337  *
1338  * The relocation entry at the given offset must already contain the
1339  * precomputed relocation value, because the kernel will optimize out
1340  * the relocation entry write when the buffer hasn't moved from the
1341  * last known offset in target_bo.
1342  */
1343 static int
1344 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1345                  drm_intel_bo *target_bo, uint32_t target_offset,
1346                  uint32_t read_domains, uint32_t write_domain,
1347                  bool need_fence)
1348 {
1349         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1350         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1351         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1352         bool fenced_command;
1353
1354         if (bo_gem->has_error)
1355                 return -ENOMEM;
1356
1357         if (target_bo_gem->has_error) {
1358                 bo_gem->has_error = true;
1359                 return -ENOMEM;
1360         }
1361
1362         /* We never use HW fences for rendering on 965+ */
1363         if (bufmgr_gem->gen >= 4)
1364                 need_fence = false;
1365
1366         fenced_command = need_fence;
1367         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1368                 need_fence = false;
1369
1370         /* Create a new relocation list if needed */
1371         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1372                 return -ENOMEM;
1373
1374         /* Check overflow */
1375         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1376
1377         /* Check args */
1378         assert(offset <= bo->size - 4);
1379         assert((write_domain & (write_domain - 1)) == 0);
1380
1381         /* Make sure that we're not adding a reloc to something whose size has
1382          * already been accounted for.
1383          */
1384         assert(!bo_gem->used_as_reloc_target);
1385         if (target_bo_gem != bo_gem) {
1386                 target_bo_gem->used_as_reloc_target = true;
1387                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1388         }
1389         /* An object needing a fence is a tiled buffer, so it won't have
1390          * relocs to other buffers.
1391          */
1392         if (need_fence)
1393                 target_bo_gem->reloc_tree_fences = 1;
1394         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1395
1396         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1397         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1398         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1399             target_bo_gem->gem_handle;
1400         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1401         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1402         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1403
1404         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1405         if (target_bo != bo)
1406                 drm_intel_gem_bo_reference(target_bo);
1407         if (fenced_command)
1408                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1409                         DRM_INTEL_RELOC_FENCE;
1410         else
1411                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1412
1413         bo_gem->reloc_count++;
1414
1415         return 0;
1416 }
1417
1418 static int
1419 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1420                             drm_intel_bo *target_bo, uint32_t target_offset,
1421                             uint32_t read_domains, uint32_t write_domain)
1422 {
1423         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1424
1425         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1426                                 read_domains, write_domain,
1427                                 !bufmgr_gem->fenced_relocs);
1428 }
1429
1430 static int
1431 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1432                                   drm_intel_bo *target_bo,
1433                                   uint32_t target_offset,
1434                                   uint32_t read_domains, uint32_t write_domain)
1435 {
1436         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1437                                 read_domains, write_domain, true);
1438 }
1439
1440 int
1441 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1442 {
1443         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1444
1445         return bo_gem->reloc_count;
1446 }
1447
1448 /**
1449  * Removes existing relocation entries in the BO after "start".
1450  *
1451  * This allows a user to avoid a two-step process for state setup with
1452  * counting up all the buffer objects and doing a
1453  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1454  * relocations for the state setup.  Instead, save the state of the
1455  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1456  * state, and then check if it still fits in the aperture.
1457  *
1458  * Any further drm_intel_bufmgr_check_aperture_space() queries
1459  * involving this buffer in the tree are undefined after this call.
1460  */
1461 void
1462 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1463 {
1464         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1465         int i;
1466         struct timespec time;
1467
1468         clock_gettime(CLOCK_MONOTONIC, &time);
1469
1470         assert(bo_gem->reloc_count >= start);
1471         /* Unreference the cleared target buffers */
1472         for (i = start; i < bo_gem->reloc_count; i++) {
1473                 if (bo_gem->reloc_target_info[i].bo != bo) {
1474                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1475                                                                   reloc_target_info[i].bo,
1476                                                                   time.tv_sec);
1477                 }
1478         }
1479         bo_gem->reloc_count = start;
1480 }
1481
1482 /**
1483  * Walk the tree of relocations rooted at BO and accumulate the list of
1484  * validations to be performed and update the relocation buffers with
1485  * index values into the validation list.
1486  */
1487 static void
1488 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1489 {
1490         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1491         int i;
1492
1493         if (bo_gem->relocs == NULL)
1494                 return;
1495
1496         for (i = 0; i < bo_gem->reloc_count; i++) {
1497                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1498
1499                 if (target_bo == bo)
1500                         continue;
1501
1502                 /* Continue walking the tree depth-first. */
1503                 drm_intel_gem_bo_process_reloc(target_bo);
1504
1505                 /* Add the target to the validate list */
1506                 drm_intel_add_validate_buffer(target_bo);
1507         }
1508 }
1509
1510 static void
1511 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1512 {
1513         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1514         int i;
1515
1516         if (bo_gem->relocs == NULL)
1517                 return;
1518
1519         for (i = 0; i < bo_gem->reloc_count; i++) {
1520                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1521                 int need_fence;
1522
1523                 if (target_bo == bo)
1524                         continue;
1525
1526                 /* Continue walking the tree depth-first. */
1527                 drm_intel_gem_bo_process_reloc2(target_bo);
1528
1529                 need_fence = (bo_gem->reloc_target_info[i].flags &
1530                               DRM_INTEL_RELOC_FENCE);
1531
1532                 /* Add the target to the validate list */
1533                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1534         }
1535 }
1536
1537
1538 static void
1539 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1540 {
1541         int i;
1542
1543         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1544                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1545                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1546
1547                 /* Update the buffer offset */
1548                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1549                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1550                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1551                             (unsigned long long)bufmgr_gem->exec_objects[i].
1552                             offset);
1553                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1554                 }
1555         }
1556 }
1557
1558 static void
1559 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1560 {
1561         int i;
1562
1563         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1564                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1565                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1566
1567                 /* Update the buffer offset */
1568                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1569                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1570                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1571                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1572                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1573                 }
1574         }
1575 }
1576
1577 static int
1578 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1579                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1580 {
1581         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1582         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1583         struct drm_i915_gem_execbuffer execbuf;
1584         int ret, i;
1585
1586         if (bo_gem->has_error)
1587                 return -ENOMEM;
1588
1589         pthread_mutex_lock(&bufmgr_gem->lock);
1590         /* Update indices and set up the validate list. */
1591         drm_intel_gem_bo_process_reloc(bo);
1592
1593         /* Add the batch buffer to the validation list.  There are no
1594          * relocations pointing to it.
1595          */
1596         drm_intel_add_validate_buffer(bo);
1597
1598         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1599         execbuf.buffer_count = bufmgr_gem->exec_count;
1600         execbuf.batch_start_offset = 0;
1601         execbuf.batch_len = used;
1602         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1603         execbuf.num_cliprects = num_cliprects;
1604         execbuf.DR1 = 0;
1605         execbuf.DR4 = DR4;
1606
1607         ret = drmIoctl(bufmgr_gem->fd,
1608                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1609                        &execbuf);
1610         if (ret != 0) {
1611                 ret = -errno;
1612                 if (errno == ENOSPC) {
1613                         DBG("Execbuffer fails to pin. "
1614                             "Estimate: %u. Actual: %u. Available: %u\n",
1615                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1616                                                                bufmgr_gem->
1617                                                                exec_count),
1618                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1619                                                               bufmgr_gem->
1620                                                               exec_count),
1621                             (unsigned int)bufmgr_gem->gtt_size);
1622                 }
1623         }
1624         drm_intel_update_buffer_offsets(bufmgr_gem);
1625
1626         if (bufmgr_gem->bufmgr.debug)
1627                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1628
1629         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1630                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1631                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1632
1633                 /* Disconnect the buffer from the validate list */
1634                 bo_gem->validate_index = -1;
1635                 bufmgr_gem->exec_bos[i] = NULL;
1636         }
1637         bufmgr_gem->exec_count = 0;
1638         pthread_mutex_unlock(&bufmgr_gem->lock);
1639
1640         return ret;
1641 }
1642
1643 static int
1644 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1645                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1646                         unsigned int flags)
1647 {
1648         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1649         struct drm_i915_gem_execbuffer2 execbuf;
1650         int ret, i;
1651
1652         switch (flags & 0x7) {
1653         default:
1654                 return -EINVAL;
1655         case I915_EXEC_BLT:
1656                 if (!bufmgr_gem->has_blt)
1657                         return -EINVAL;
1658                 break;
1659         case I915_EXEC_BSD:
1660                 if (!bufmgr_gem->has_bsd)
1661                         return -EINVAL;
1662                 break;
1663         case I915_EXEC_RENDER:
1664         case I915_EXEC_DEFAULT:
1665                 break;
1666         }
1667
1668         pthread_mutex_lock(&bufmgr_gem->lock);
1669         /* Update indices and set up the validate list. */
1670         drm_intel_gem_bo_process_reloc2(bo);
1671
1672         /* Add the batch buffer to the validation list.  There are no relocations
1673          * pointing to it.
1674          */
1675         drm_intel_add_validate_buffer2(bo, 0);
1676
1677         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1678         execbuf.buffer_count = bufmgr_gem->exec_count;
1679         execbuf.batch_start_offset = 0;
1680         execbuf.batch_len = used;
1681         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1682         execbuf.num_cliprects = num_cliprects;
1683         execbuf.DR1 = 0;
1684         execbuf.DR4 = DR4;
1685         execbuf.flags = flags;
1686         execbuf.rsvd1 = 0;
1687         execbuf.rsvd2 = 0;
1688
1689         ret = drmIoctl(bufmgr_gem->fd,
1690                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1691                        &execbuf);
1692         if (ret != 0) {
1693                 ret = -errno;
1694                 if (ret == -ENOSPC) {
1695                         DBG("Execbuffer fails to pin. "
1696                             "Estimate: %u. Actual: %u. Available: %u\n",
1697                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1698                                                                bufmgr_gem->exec_count),
1699                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1700                                                               bufmgr_gem->exec_count),
1701                             (unsigned int) bufmgr_gem->gtt_size);
1702                 }
1703         }
1704         drm_intel_update_buffer_offsets2(bufmgr_gem);
1705
1706         if (bufmgr_gem->bufmgr.debug)
1707                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1708
1709         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1710                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1711                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1712
1713                 /* Disconnect the buffer from the validate list */
1714                 bo_gem->validate_index = -1;
1715                 bufmgr_gem->exec_bos[i] = NULL;
1716         }
1717         bufmgr_gem->exec_count = 0;
1718         pthread_mutex_unlock(&bufmgr_gem->lock);
1719
1720         return ret;
1721 }
1722
1723 static int
1724 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1725                        drm_clip_rect_t *cliprects, int num_cliprects,
1726                        int DR4)
1727 {
1728         return drm_intel_gem_bo_mrb_exec2(bo, used,
1729                                         cliprects, num_cliprects, DR4,
1730                                         I915_EXEC_RENDER);
1731 }
1732
1733 static int
1734 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1735 {
1736         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1737         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1738         struct drm_i915_gem_pin pin;
1739         int ret;
1740
1741         memset(&pin, 0, sizeof(pin));
1742         pin.handle = bo_gem->gem_handle;
1743         pin.alignment = alignment;
1744
1745         ret = drmIoctl(bufmgr_gem->fd,
1746                        DRM_IOCTL_I915_GEM_PIN,
1747                        &pin);
1748         if (ret != 0)
1749                 return -errno;
1750
1751         bo->offset = pin.offset;
1752         return 0;
1753 }
1754
1755 static int
1756 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1757 {
1758         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1759         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1760         struct drm_i915_gem_unpin unpin;
1761         int ret;
1762
1763         memset(&unpin, 0, sizeof(unpin));
1764         unpin.handle = bo_gem->gem_handle;
1765
1766         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1767         if (ret != 0)
1768                 return -errno;
1769
1770         return 0;
1771 }
1772
1773 static int
1774 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1775                                      uint32_t tiling_mode,
1776                                      uint32_t stride)
1777 {
1778         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1779         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1780         struct drm_i915_gem_set_tiling set_tiling;
1781         int ret;
1782
1783         if (bo_gem->global_name == 0 &&
1784             tiling_mode == bo_gem->tiling_mode &&
1785             stride == bo_gem->stride)
1786                 return 0;
1787
1788         memset(&set_tiling, 0, sizeof(set_tiling));
1789         do {
1790                 /* set_tiling is slightly broken and overwrites the
1791                  * input on the error path, so we have to open code
1792                  * rmIoctl.
1793                  */
1794                 set_tiling.handle = bo_gem->gem_handle;
1795                 set_tiling.tiling_mode = tiling_mode;
1796                 set_tiling.stride = stride;
1797
1798                 ret = ioctl(bufmgr_gem->fd,
1799                             DRM_IOCTL_I915_GEM_SET_TILING,
1800                             &set_tiling);
1801         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1802         if (ret == -1)
1803                 return -errno;
1804
1805         bo_gem->tiling_mode = set_tiling.tiling_mode;
1806         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1807         bo_gem->stride = set_tiling.stride;
1808         return 0;
1809 }
1810
1811 static int
1812 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1813                             uint32_t stride)
1814 {
1815         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1816         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1817         int ret;
1818
1819         /* Linear buffers have no stride. By ensuring that we only ever use
1820          * stride 0 with linear buffers, we simplify our code.
1821          */
1822         if (*tiling_mode == I915_TILING_NONE)
1823                 stride = 0;
1824
1825         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1826         if (ret == 0)
1827                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1828
1829         *tiling_mode = bo_gem->tiling_mode;
1830         return ret;
1831 }
1832
1833 static int
1834 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1835                             uint32_t * swizzle_mode)
1836 {
1837         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1838
1839         *tiling_mode = bo_gem->tiling_mode;
1840         *swizzle_mode = bo_gem->swizzle_mode;
1841         return 0;
1842 }
1843
1844 static int
1845 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1846 {
1847         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1848         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1849         struct drm_gem_flink flink;
1850         int ret;
1851
1852         if (!bo_gem->global_name) {
1853                 memset(&flink, 0, sizeof(flink));
1854                 flink.handle = bo_gem->gem_handle;
1855
1856                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1857                 if (ret != 0)
1858                         return -errno;
1859                 bo_gem->global_name = flink.name;
1860                 bo_gem->reusable = false;
1861
1862                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1863         }
1864
1865         *name = bo_gem->global_name;
1866         return 0;
1867 }
1868
1869 /**
1870  * Enables unlimited caching of buffer objects for reuse.
1871  *
1872  * This is potentially very memory expensive, as the cache at each bucket
1873  * size is only bounded by how many buffers of that size we've managed to have
1874  * in flight at once.
1875  */
1876 void
1877 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1878 {
1879         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1880
1881         bufmgr_gem->bo_reuse = true;
1882 }
1883
1884 /**
1885  * Enable use of fenced reloc type.
1886  *
1887  * New code should enable this to avoid unnecessary fence register
1888  * allocation.  If this option is not enabled, all relocs will have fence
1889  * register allocated.
1890  */
1891 void
1892 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1893 {
1894         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1895
1896         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1897                 bufmgr_gem->fenced_relocs = true;
1898 }
1899
1900 /**
1901  * Return the additional aperture space required by the tree of buffer objects
1902  * rooted at bo.
1903  */
1904 static int
1905 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1906 {
1907         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1908         int i;
1909         int total = 0;
1910
1911         if (bo == NULL || bo_gem->included_in_check_aperture)
1912                 return 0;
1913
1914         total += bo->size;
1915         bo_gem->included_in_check_aperture = true;
1916
1917         for (i = 0; i < bo_gem->reloc_count; i++)
1918                 total +=
1919                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1920                                                         reloc_target_info[i].bo);
1921
1922         return total;
1923 }
1924
1925 /**
1926  * Count the number of buffers in this list that need a fence reg
1927  *
1928  * If the count is greater than the number of available regs, we'll have
1929  * to ask the caller to resubmit a batch with fewer tiled buffers.
1930  *
1931  * This function over-counts if the same buffer is used multiple times.
1932  */
1933 static unsigned int
1934 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
1935 {
1936         int i;
1937         unsigned int total = 0;
1938
1939         for (i = 0; i < count; i++) {
1940                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1941
1942                 if (bo_gem == NULL)
1943                         continue;
1944
1945                 total += bo_gem->reloc_tree_fences;
1946         }
1947         return total;
1948 }
1949
1950 /**
1951  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
1952  * for the next drm_intel_bufmgr_check_aperture_space() call.
1953  */
1954 static void
1955 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
1956 {
1957         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1958         int i;
1959
1960         if (bo == NULL || !bo_gem->included_in_check_aperture)
1961                 return;
1962
1963         bo_gem->included_in_check_aperture = false;
1964
1965         for (i = 0; i < bo_gem->reloc_count; i++)
1966                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
1967                                                            reloc_target_info[i].bo);
1968 }
1969
1970 /**
1971  * Return a conservative estimate for the amount of aperture required
1972  * for a collection of buffers. This may double-count some buffers.
1973  */
1974 static unsigned int
1975 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
1976 {
1977         int i;
1978         unsigned int total = 0;
1979
1980         for (i = 0; i < count; i++) {
1981                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
1982                 if (bo_gem != NULL)
1983                         total += bo_gem->reloc_tree_size;
1984         }
1985         return total;
1986 }
1987
1988 /**
1989  * Return the amount of aperture needed for a collection of buffers.
1990  * This avoids double counting any buffers, at the cost of looking
1991  * at every buffer in the set.
1992  */
1993 static unsigned int
1994 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
1995 {
1996         int i;
1997         unsigned int total = 0;
1998
1999         for (i = 0; i < count; i++) {
2000                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2001                 /* For the first buffer object in the array, we get an
2002                  * accurate count back for its reloc_tree size (since nothing
2003                  * had been flagged as being counted yet).  We can save that
2004                  * value out as a more conservative reloc_tree_size that
2005                  * avoids double-counting target buffers.  Since the first
2006                  * buffer happens to usually be the batch buffer in our
2007                  * callers, this can pull us back from doing the tree
2008                  * walk on every new batch emit.
2009                  */
2010                 if (i == 0) {
2011                         drm_intel_bo_gem *bo_gem =
2012                             (drm_intel_bo_gem *) bo_array[i];
2013                         bo_gem->reloc_tree_size = total;
2014                 }
2015         }
2016
2017         for (i = 0; i < count; i++)
2018                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2019         return total;
2020 }
2021
2022 /**
2023  * Return -1 if the batchbuffer should be flushed before attempting to
2024  * emit rendering referencing the buffers pointed to by bo_array.
2025  *
2026  * This is required because if we try to emit a batchbuffer with relocations
2027  * to a tree of buffers that won't simultaneously fit in the aperture,
2028  * the rendering will return an error at a point where the software is not
2029  * prepared to recover from it.
2030  *
2031  * However, we also want to emit the batchbuffer significantly before we reach
2032  * the limit, as a series of batchbuffers each of which references buffers
2033  * covering almost all of the aperture means that at each emit we end up
2034  * waiting to evict a buffer from the last rendering, and we get synchronous
2035  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2036  * get better parallelism.
2037  */
2038 static int
2039 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2040 {
2041         drm_intel_bufmgr_gem *bufmgr_gem =
2042             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2043         unsigned int total = 0;
2044         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2045         int total_fences;
2046
2047         /* Check for fence reg constraints if necessary */
2048         if (bufmgr_gem->available_fences) {
2049                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2050                 if (total_fences > bufmgr_gem->available_fences)
2051                         return -ENOSPC;
2052         }
2053
2054         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2055
2056         if (total > threshold)
2057                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2058
2059         if (total > threshold) {
2060                 DBG("check_space: overflowed available aperture, "
2061                     "%dkb vs %dkb\n",
2062                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2063                 return -ENOSPC;
2064         } else {
2065                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2066                     (int)bufmgr_gem->gtt_size / 1024);
2067                 return 0;
2068         }
2069 }
2070
2071 /*
2072  * Disable buffer reuse for objects which are shared with the kernel
2073  * as scanout buffers
2074  */
2075 static int
2076 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2077 {
2078         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2079
2080         bo_gem->reusable = false;
2081         return 0;
2082 }
2083
2084 static int
2085 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2086 {
2087         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2088
2089         return bo_gem->reusable;
2090 }
2091
2092 static int
2093 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2094 {
2095         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2096         int i;
2097
2098         for (i = 0; i < bo_gem->reloc_count; i++) {
2099                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2100                         return 1;
2101                 if (bo == bo_gem->reloc_target_info[i].bo)
2102                         continue;
2103                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2104                                                 target_bo))
2105                         return 1;
2106         }
2107
2108         return 0;
2109 }
2110
2111 /** Return true if target_bo is referenced by bo's relocation tree. */
2112 static int
2113 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2114 {
2115         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2116
2117         if (bo == NULL || target_bo == NULL)
2118                 return 0;
2119         if (target_bo_gem->used_as_reloc_target)
2120                 return _drm_intel_gem_bo_references(bo, target_bo);
2121         return 0;
2122 }
2123
2124 static void
2125 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2126 {
2127         unsigned int i = bufmgr_gem->num_buckets;
2128
2129         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2130
2131         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2132         bufmgr_gem->cache_bucket[i].size = size;
2133         bufmgr_gem->num_buckets++;
2134 }
2135
2136 static void
2137 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2138 {
2139         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2140
2141         /* OK, so power of two buckets was too wasteful of memory.
2142          * Give 3 other sizes between each power of two, to hopefully
2143          * cover things accurately enough.  (The alternative is
2144          * probably to just go for exact matching of sizes, and assume
2145          * that for things like composited window resize the tiled
2146          * width/height alignment and rounding of sizes to pages will
2147          * get us useful cache hit rates anyway)
2148          */
2149         add_bucket(bufmgr_gem, 4096);
2150         add_bucket(bufmgr_gem, 4096 * 2);
2151         add_bucket(bufmgr_gem, 4096 * 3);
2152
2153         /* Initialize the linked lists for BO reuse cache. */
2154         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2155                 add_bucket(bufmgr_gem, size);
2156
2157                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2158                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2159                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2160         }
2161 }
2162
2163 /**
2164  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2165  * and manage map buffer objections.
2166  *
2167  * \param fd File descriptor of the opened DRM device.
2168  */
2169 drm_intel_bufmgr *
2170 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2171 {
2172         drm_intel_bufmgr_gem *bufmgr_gem;
2173         struct drm_i915_gem_get_aperture aperture;
2174         drm_i915_getparam_t gp;
2175         int ret, tmp;
2176         bool exec2 = false;
2177
2178         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2179         if (bufmgr_gem == NULL)
2180                 return NULL;
2181
2182         bufmgr_gem->fd = fd;
2183
2184         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2185                 free(bufmgr_gem);
2186                 return NULL;
2187         }
2188
2189         ret = drmIoctl(bufmgr_gem->fd,
2190                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2191                        &aperture);
2192
2193         if (ret == 0)
2194                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2195         else {
2196                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2197                         strerror(errno));
2198                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2199                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2200                         "May lead to reduced performance or incorrect "
2201                         "rendering.\n",
2202                         (int)bufmgr_gem->gtt_size / 1024);
2203         }
2204
2205         gp.param = I915_PARAM_CHIPSET_ID;
2206         gp.value = &bufmgr_gem->pci_device;
2207         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2208         if (ret) {
2209                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2210                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2211         }
2212
2213         if (IS_GEN2(bufmgr_gem))
2214                 bufmgr_gem->gen = 2;
2215         else if (IS_GEN3(bufmgr_gem))
2216                 bufmgr_gem->gen = 3;
2217         else if (IS_GEN4(bufmgr_gem))
2218                 bufmgr_gem->gen = 4;
2219         else
2220                 bufmgr_gem->gen = 6;
2221
2222         if (IS_GEN3(bufmgr_gem) && bufmgr_gem->gtt_size > 256*1024*1024) {
2223                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
2224                  * be used for tiled blits. To simplify the accounting, just
2225                  * substract the unmappable part (fixed to 256MB on all known
2226                  * gen3 devices) if the kernel advertises it. */
2227                 bufmgr_gem->gtt_size -= 256*1024*1024;
2228         }
2229
2230         gp.value = &tmp;
2231
2232         gp.param = I915_PARAM_HAS_EXECBUF2;
2233         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2234         if (!ret)
2235                 exec2 = true;
2236
2237         gp.param = I915_PARAM_HAS_BSD;
2238         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2239         bufmgr_gem->has_bsd = ret == 0;
2240
2241         gp.param = I915_PARAM_HAS_BLT;
2242         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2243         bufmgr_gem->has_blt = ret == 0;
2244
2245         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2246         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2247         bufmgr_gem->has_relaxed_fencing = ret == 0;
2248
2249         if (bufmgr_gem->gen < 4) {
2250                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2251                 gp.value = &bufmgr_gem->available_fences;
2252                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2253                 if (ret) {
2254                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2255                                 errno);
2256                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2257                                 *gp.value);
2258                         bufmgr_gem->available_fences = 0;
2259                 } else {
2260                         /* XXX The kernel reports the total number of fences,
2261                          * including any that may be pinned.
2262                          *
2263                          * We presume that there will be at least one pinned
2264                          * fence for the scanout buffer, but there may be more
2265                          * than one scanout and the user may be manually
2266                          * pinning buffers. Let's move to execbuffer2 and
2267                          * thereby forget the insanity of using fences...
2268                          */
2269                         bufmgr_gem->available_fences -= 2;
2270                         if (bufmgr_gem->available_fences < 0)
2271                                 bufmgr_gem->available_fences = 0;
2272                 }
2273         }
2274
2275         /* Let's go with one relocation per every 2 dwords (but round down a bit
2276          * since a power of two will mean an extra page allocation for the reloc
2277          * buffer).
2278          *
2279          * Every 4 was too few for the blender benchmark.
2280          */
2281         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2282
2283         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2284         bufmgr_gem->bufmgr.bo_alloc_for_render =
2285             drm_intel_gem_bo_alloc_for_render;
2286         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2287         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2288         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2289         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2290         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2291         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2292         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2293         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2294         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2295         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2296         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2297         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2298         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2299         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2300         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2301         /* Use the new one if available */
2302         if (exec2) {
2303                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2304                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2305         } else
2306                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2307         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2308         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2309         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2310         bufmgr_gem->bufmgr.debug = 0;
2311         bufmgr_gem->bufmgr.check_aperture_space =
2312             drm_intel_gem_check_aperture_space;
2313         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2314         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2315         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2316             drm_intel_gem_get_pipe_from_crtc_id;
2317         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2318
2319         DRMINITLISTHEAD(&bufmgr_gem->named);
2320         init_cache_buckets(bufmgr_gem);
2321
2322         return &bufmgr_gem->bufmgr;
2323 }