intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/mman.h>
  52 #include <sys/stat.h>
  53 #include <sys/types.h>
  54 #include <stdbool.h>
  55
  56 #include "errno.h"
  57 #include "libdrm_lists.h"
  58 #include "intel_bufmgr.h"
  59 #include "intel_bufmgr_priv.h"
  60 #include "intel_chipset.h"
  61 #include "string.h"
  62
  63 #include "i915_drm.h"
  64
  65 #define DBG(...) do {                                   \
  66         if (bufmgr_gem->bufmgr.debug)                   \
  67                 fprintf(stderr, __VA_ARGS__);           \
  68 } while (0)
  69
  70 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  71
  72 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  73
  74 struct drm_intel_gem_bo_bucket {
  75         drmMMListHead head;
  76         unsigned long size;
  77 };
  78
  79 typedef struct _drm_intel_bufmgr_gem {
  80         drm_intel_bufmgr bufmgr;
  81
  82         int fd;
  83
  84         int max_relocs;
  85
  86         pthread_mutex_t lock;
  87
  88         struct drm_i915_gem_exec_object *exec_objects;
  89         struct drm_i915_gem_exec_object2 *exec2_objects;
  90         drm_intel_bo **exec_bos;
  91         int exec_size;
  92         int exec_count;
  93
  94         /** Array of lists of cached gem objects of power-of-two sizes */
  95         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
  96         int num_buckets;
  97         time_t time;
  98
  99         drmMMListHead named;
 100         drmMMListHead vma_cache;
 101         int vma_count, vma_max;
 102
 103         uint64_t gtt_size;
 104         int available_fences;
 105         int pci_device;
 106         int gen;
 107         unsigned int has_bsd : 1;
 108         unsigned int has_blt : 1;
 109         unsigned int has_relaxed_fencing : 1;
 110         unsigned int bo_reuse : 1;
 111         bool fenced_relocs;
 112 } drm_intel_bufmgr_gem;
 113
 114 #define DRM_INTEL_RELOC_FENCE (1<<0)
 115
 116 typedef struct _drm_intel_reloc_target_info {
 117         drm_intel_bo *bo;
 118         int flags;
 119 } drm_intel_reloc_target;
 120
 121 struct _drm_intel_bo_gem {
 122         drm_intel_bo bo;
 123
 124         atomic_t refcount;
 125         uint32_t gem_handle;
 126         const char *name;
 127
 128         /**
 129          * Kenel-assigned global name for this object
 130          */
 131         unsigned int global_name;
 132         drmMMListHead name_list;
 133
 134         /**
 135          * Index of the buffer within the validation list while preparing a
 136          * batchbuffer execution.
 137          */
 138         int validate_index;
 139
 140         /**
 141          * Current tiling mode
 142          */
 143         uint32_t tiling_mode;
 144         uint32_t swizzle_mode;
 145         unsigned long stride;
 146
 147         time_t free_time;
 148
 149         /** Array passed to the DRM containing relocation information. */
 150         struct drm_i915_gem_relocation_entry *relocs;
 151         /**
 152          * Array of info structs corresponding to relocs[i].target_handle etc
 153          */
 154         drm_intel_reloc_target *reloc_target_info;
 155         /** Number of entries in relocs */
 156         int reloc_count;
 157         /** Mapped address for the buffer, saved across map/unmap cycles */
 158         void *mem_virtual;
 159         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 160         void *gtt_virtual;
 161         int map_count;
 162         drmMMListHead vma_list;
 163
 164         /** BO cache list */
 165         drmMMListHead head;
 166
 167         /**
 168          * Boolean of whether this BO and its children have been included in
 169          * the current drm_intel_bufmgr_check_aperture_space() total.
 170          */
 171         bool included_in_check_aperture;
 172
 173         /**
 174          * Boolean of whether this buffer has been used as a relocation
 175          * target and had its size accounted for, and thus can't have any
 176          * further relocations added to it.
 177          */
 178         bool used_as_reloc_target;
 179
 180         /**
 181          * Boolean of whether we have encountered an error whilst building the relocation tree.
 182          */
 183         bool has_error;
 184
 185         /**
 186          * Boolean of whether this buffer can be re-used
 187          */
 188         bool reusable;
 189
 190         /**
 191          * Size in bytes of this buffer and its relocation descendents.
 192          *
 193          * Used to avoid costly tree walking in
 194          * drm_intel_bufmgr_check_aperture in the common case.
 195          */
 196         int reloc_tree_size;
 197
 198         /**
 199          * Number of potential fence registers required by this buffer and its
 200          * relocations.
 201          */
 202         int reloc_tree_fences;
 203
 204         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 205         bool mapped_cpu_write;
 206 };
 207
 208 static unsigned int
 209 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 210
 211 static unsigned int
 212 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 213
 214 static int
 215 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 216                             uint32_t * swizzle_mode);
 217
 218 static int
 219 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 220                                      uint32_t tiling_mode,
 221                                      uint32_t stride);
 222
 223 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 224                                                       time_t time);
 225
 226 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 227
 228 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 229
 230 static unsigned long
 231 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 232                            uint32_t *tiling_mode)
 233 {
 234         unsigned long min_size, max_size;
 235         unsigned long i;
 236
 237         if (*tiling_mode == I915_TILING_NONE)
 238                 return size;
 239
 240         /* 965+ just need multiples of page size for tiling */
 241         if (bufmgr_gem->gen >= 4)
 242                 return ROUND_UP_TO(size, 4096);
 243
 244         /* Older chips need powers of two, of at least 512k or 1M */
 245         if (bufmgr_gem->gen == 3) {
 246                 min_size = 1024*1024;
 247                 max_size = 128*1024*1024;
 248         } else {
 249                 min_size = 512*1024;
 250                 max_size = 64*1024*1024;
 251         }
 252
 253         if (size > max_size) {
 254                 *tiling_mode = I915_TILING_NONE;
 255                 return size;
 256         }
 257
 258         /* Do we need to allocate every page for the fence? */
 259         if (bufmgr_gem->has_relaxed_fencing)
 260                 return ROUND_UP_TO(size, 4096);
 261
 262         for (i = min_size; i < size; i <<= 1)
 263                 ;
 264
 265         return i;
 266 }
 267
 268 /*
 269  * Round a given pitch up to the minimum required for X tiling on a
 270  * given chip.  We use 512 as the minimum to allow for a later tiling
 271  * change.
 272  */
 273 static unsigned long
 274 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 275                             unsigned long pitch, uint32_t *tiling_mode)
 276 {
 277         unsigned long tile_width;
 278         unsigned long i;
 279
 280         /* If untiled, then just align it so that we can do rendering
 281          * to it with the 3D engine.
 282          */
 283         if (*tiling_mode == I915_TILING_NONE)
 284                 return ALIGN(pitch, 64);
 285
 286         if (*tiling_mode == I915_TILING_X
 287                         || (IS_915(bufmgr_gem) && *tiling_mode == I915_TILING_Y))
 288                 tile_width = 512;
 289         else
 290                 tile_width = 128;
 291
 292         /* 965 is flexible */
 293         if (bufmgr_gem->gen >= 4)
 294                 return ROUND_UP_TO(pitch, tile_width);
 295
 296         /* The older hardware has a maximum pitch of 8192 with tiled
 297          * surfaces, so fallback to untiled if it's too large.
 298          */
 299         if (pitch > 8192) {
 300                 *tiling_mode = I915_TILING_NONE;
 301                 return ALIGN(pitch, 64);
 302         }
 303
 304         /* Pre-965 needs power of two tile width */
 305         for (i = tile_width; i < pitch; i <<= 1)
 306                 ;
 307
 308         return i;
 309 }
 310
 311 static struct drm_intel_gem_bo_bucket *
 312 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 313                                  unsigned long size)
 314 {
 315         int i;
 316
 317         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 318                 struct drm_intel_gem_bo_bucket *bucket =
 319                     &bufmgr_gem->cache_bucket[i];
 320                 if (bucket->size >= size) {
 321                         return bucket;
 322                 }
 323         }
 324
 325         return NULL;
 326 }
 327
 328 static void
 329 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 330 {
 331         int i, j;
 332
 333         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 334                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 335                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 336
 337                 if (bo_gem->relocs == NULL) {
 338                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 339                             bo_gem->name);
 340                         continue;
 341                 }
 342
 343                 for (j = 0; j < bo_gem->reloc_count; j++) {
 344                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 345                         drm_intel_bo_gem *target_gem =
 346                             (drm_intel_bo_gem *) target_bo;
 347
 348                         DBG("%2d: %d (%s)@0x%08llx -> "
 349                             "%d (%s)@0x%08lx + 0x%08x\n",
 350                             i,
 351                             bo_gem->gem_handle, bo_gem->name,
 352                             (unsigned long long)bo_gem->relocs[j].offset,
 353                             target_gem->gem_handle,
 354                             target_gem->name,
 355                             target_bo->offset,
 356                             bo_gem->relocs[j].delta);
 357                 }
 358         }
 359 }
 360
 361 static inline void
 362 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 363 {
 364         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 365
 366         atomic_inc(&bo_gem->refcount);
 367 }
 368
 369 /**
 370  * Adds the given buffer to the list of buffers to be validated (moved into the
 371  * appropriate memory type) with the next batch submission.
 372  *
 373  * If a buffer is validated multiple times in a batch submission, it ends up
 374  * with the intersection of the memory type flags and the union of the
 375  * access flags.
 376  */
 377 static void
 378 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 379 {
 380         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 381         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 382         int index;
 383
 384         if (bo_gem->validate_index != -1)
 385                 return;
 386
 387         /* Extend the array of validation entries as necessary. */
 388         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 389                 int new_size = bufmgr_gem->exec_size * 2;
 390
 391                 if (new_size == 0)
 392                         new_size = 5;
 393
 394                 bufmgr_gem->exec_objects =
 395                     realloc(bufmgr_gem->exec_objects,
 396                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 397                 bufmgr_gem->exec_bos =
 398                     realloc(bufmgr_gem->exec_bos,
 399                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 400                 bufmgr_gem->exec_size = new_size;
 401         }
 402
 403         index = bufmgr_gem->exec_count;
 404         bo_gem->validate_index = index;
 405         /* Fill in array entry */
 406         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 407         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 408         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 409         bufmgr_gem->exec_objects[index].alignment = 0;
 410         bufmgr_gem->exec_objects[index].offset = 0;
 411         bufmgr_gem->exec_bos[index] = bo;
 412         bufmgr_gem->exec_count++;
 413 }
 414
 415 static void
 416 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 417 {
 418         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 419         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 420         int index;
 421
 422         if (bo_gem->validate_index != -1) {
 423                 if (need_fence)
 424                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 425                                 EXEC_OBJECT_NEEDS_FENCE;
 426                 return;
 427         }
 428
 429         /* Extend the array of validation entries as necessary. */
 430         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 431                 int new_size = bufmgr_gem->exec_size * 2;
 432
 433                 if (new_size == 0)
 434                         new_size = 5;
 435
 436                 bufmgr_gem->exec2_objects =
 437                         realloc(bufmgr_gem->exec2_objects,
 438                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 439                 bufmgr_gem->exec_bos =
 440                         realloc(bufmgr_gem->exec_bos,
 441                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 442                 bufmgr_gem->exec_size = new_size;
 443         }
 444
 445         index = bufmgr_gem->exec_count;
 446         bo_gem->validate_index = index;
 447         /* Fill in array entry */
 448         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 449         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 450         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 451         bufmgr_gem->exec2_objects[index].alignment = 0;
 452         bufmgr_gem->exec2_objects[index].offset = 0;
 453         bufmgr_gem->exec_bos[index] = bo;
 454         bufmgr_gem->exec2_objects[index].flags = 0;
 455         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 456         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 457         if (need_fence) {
 458                 bufmgr_gem->exec2_objects[index].flags |=
 459                         EXEC_OBJECT_NEEDS_FENCE;
 460         }
 461         bufmgr_gem->exec_count++;
 462 }
 463
 464 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 465         sizeof(uint32_t))
 466
 467 static void
 468 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 469                                       drm_intel_bo_gem *bo_gem)
 470 {
 471         int size;
 472
 473         assert(!bo_gem->used_as_reloc_target);
 474
 475         /* The older chipsets are far-less flexible in terms of tiling,
 476          * and require tiled buffer to be size aligned in the aperture.
 477          * This means that in the worst possible case we will need a hole
 478          * twice as large as the object in order for it to fit into the
 479          * aperture. Optimal packing is for wimps.
 480          */
 481         size = bo_gem->bo.size;
 482         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 483                 int min_size;
 484
 485                 if (bufmgr_gem->has_relaxed_fencing) {
 486                         if (bufmgr_gem->gen == 3)
 487                                 min_size = 1024*1024;
 488                         else
 489                                 min_size = 512*1024;
 490
 491                         while (min_size < size)
 492                                 min_size *= 2;
 493                 } else
 494                         min_size = size;
 495
 496                 /* Account for worst-case alignment. */
 497                 size = 2 * min_size;
 498         }
 499
 500         bo_gem->reloc_tree_size = size;
 501 }
 502
 503 static int
 504 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 505 {
 506         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 507         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 508         unsigned int max_relocs = bufmgr_gem->max_relocs;
 509
 510         if (bo->size / 4 < max_relocs)
 511                 max_relocs = bo->size / 4;
 512
 513         bo_gem->relocs = malloc(max_relocs *
 514                                 sizeof(struct drm_i915_gem_relocation_entry));
 515         bo_gem->reloc_target_info = malloc(max_relocs *
 516                                            sizeof(drm_intel_reloc_target));
 517         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 518                 bo_gem->has_error = true;
 519
 520                 free (bo_gem->relocs);
 521                 bo_gem->relocs = NULL;
 522
 523                 free (bo_gem->reloc_target_info);
 524                 bo_gem->reloc_target_info = NULL;
 525
 526                 return 1;
 527         }
 528
 529         return 0;
 530 }
 531
 532 static int
 533 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 534 {
 535         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 536         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 537         struct drm_i915_gem_busy busy;
 538         int ret;
 539
 540         memset(&busy, 0, sizeof(busy));
 541         busy.handle = bo_gem->gem_handle;
 542
 543         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 544
 545         return (ret == 0 && busy.busy);
 546 }
 547
 548 static int
 549 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 550                                   drm_intel_bo_gem *bo_gem, int state)
 551 {
 552         struct drm_i915_gem_madvise madv;
 553
 554         madv.handle = bo_gem->gem_handle;
 555         madv.madv = state;
 556         madv.retained = 1;
 557         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 558
 559         return madv.retained;
 560 }
 561
 562 static int
 563 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 564 {
 565         return drm_intel_gem_bo_madvise_internal
 566                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 567                  (drm_intel_bo_gem *) bo,
 568                  madv);
 569 }
 570
 571 /* drop the oldest entries that have been purged by the kernel */
 572 static void
 573 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 574                                     struct drm_intel_gem_bo_bucket *bucket)
 575 {
 576         while (!DRMLISTEMPTY(&bucket->head)) {
 577                 drm_intel_bo_gem *bo_gem;
 578
 579                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 580                                       bucket->head.next, head);
 581                 if (drm_intel_gem_bo_madvise_internal
 582                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 583                         break;
 584
 585                 DRMLISTDEL(&bo_gem->head);
 586                 drm_intel_gem_bo_free(&bo_gem->bo);
 587         }
 588 }
 589
 590 static drm_intel_bo *
 591 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 592                                 const char *name,
 593                                 unsigned long size,
 594                                 unsigned long flags,
 595                                 uint32_t tiling_mode,
 596                                 unsigned long stride)
 597 {
 598         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 599         drm_intel_bo_gem *bo_gem;
 600         unsigned int page_size = getpagesize();
 601         int ret;
 602         struct drm_intel_gem_bo_bucket *bucket;
 603         bool alloc_from_cache;
 604         unsigned long bo_size;
 605         bool for_render = false;
 606
 607         if (flags & BO_ALLOC_FOR_RENDER)
 608                 for_render = true;
 609
 610         /* Round the allocated size up to a power of two number of pages. */
 611         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 612
 613         /* If we don't have caching at this size, don't actually round the
 614          * allocation up.
 615          */
 616         if (bucket == NULL) {
 617                 bo_size = size;
 618                 if (bo_size < page_size)
 619                         bo_size = page_size;
 620         } else {
 621                 bo_size = bucket->size;
 622         }
 623
 624         pthread_mutex_lock(&bufmgr_gem->lock);
 625         /* Get a buffer out of the cache if available */
 626 retry:
 627         alloc_from_cache = false;
 628         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 629                 if (for_render) {
 630                         /* Allocate new render-target BOs from the tail (MRU)
 631                          * of the list, as it will likely be hot in the GPU
 632                          * cache and in the aperture for us.
 633                          */
 634                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 635                                               bucket->head.prev, head);
 636                         DRMLISTDEL(&bo_gem->head);
 637                         alloc_from_cache = true;
 638                 } else {
 639                         /* For non-render-target BOs (where we're probably
 640                          * going to map it first thing in order to fill it
 641                          * with data), check if the last BO in the cache is
 642                          * unbusy, and only reuse in that case. Otherwise,
 643                          * allocating a new buffer is probably faster than
 644                          * waiting for the GPU to finish.
 645                          */
 646                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 647                                               bucket->head.next, head);
 648                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 649                                 alloc_from_cache = true;
 650                                 DRMLISTDEL(&bo_gem->head);
 651                         }
 652                 }
 653
 654                 if (alloc_from_cache) {
 655                         if (!drm_intel_gem_bo_madvise_internal
 656                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 657                                 drm_intel_gem_bo_free(&bo_gem->bo);
 658                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 659                                                                     bucket);
 660                                 goto retry;
 661                         }
 662
 663                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 664                                                                  tiling_mode,
 665                                                                  stride)) {
 666                                 drm_intel_gem_bo_free(&bo_gem->bo);
 667                                 goto retry;
 668                         }
 669                 }
 670         }
 671         pthread_mutex_unlock(&bufmgr_gem->lock);
 672
 673         if (!alloc_from_cache) {
 674                 struct drm_i915_gem_create create;
 675
 676                 bo_gem = calloc(1, sizeof(*bo_gem));
 677                 if (!bo_gem)
 678                         return NULL;
 679
 680                 bo_gem->bo.size = bo_size;
 681                 memset(&create, 0, sizeof(create));
 682                 create.size = bo_size;
 683
 684                 ret = drmIoctl(bufmgr_gem->fd,
 685                                DRM_IOCTL_I915_GEM_CREATE,
 686                                &create);
 687                 bo_gem->gem_handle = create.handle;
 688                 bo_gem->bo.handle = bo_gem->gem_handle;
 689                 if (ret != 0) {
 690                         free(bo_gem);
 691                         return NULL;
 692                 }
 693                 bo_gem->bo.bufmgr = bufmgr;
 694
 695                 bo_gem->tiling_mode = I915_TILING_NONE;
 696                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 697                 bo_gem->stride = 0;
 698
 699                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 700                                                          tiling_mode,
 701                                                          stride)) {
 702                     drm_intel_gem_bo_free(&bo_gem->bo);
 703                     return NULL;
 704                 }
 705
 706                 DRMINITLISTHEAD(&bo_gem->name_list);
 707                 DRMINITLISTHEAD(&bo_gem->vma_list);
 708         }
 709
 710         bo_gem->name = name;
 711         atomic_set(&bo_gem->refcount, 1);
 712         bo_gem->validate_index = -1;
 713         bo_gem->reloc_tree_fences = 0;
 714         bo_gem->used_as_reloc_target = false;
 715         bo_gem->has_error = false;
 716         bo_gem->reusable = true;
 717
 718         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 719
 720         DBG("bo_create: buf %d (%s) %ldb\n",
 721             bo_gem->gem_handle, bo_gem->name, size);
 722
 723         return &bo_gem->bo;
 724 }
 725
 726 static drm_intel_bo *
 727 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 728                                   const char *name,
 729                                   unsigned long size,
 730                                   unsigned int alignment)
 731 {
 732         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 733                                                BO_ALLOC_FOR_RENDER,
 734                                                I915_TILING_NONE, 0);
 735 }
 736
 737 static drm_intel_bo *
 738 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 739                        const char *name,
 740                        unsigned long size,
 741                        unsigned int alignment)
 742 {
 743         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 744                                                I915_TILING_NONE, 0);
 745 }
 746
 747 static drm_intel_bo *
 748 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 749                              int x, int y, int cpp, uint32_t *tiling_mode,
 750                              unsigned long *pitch, unsigned long flags)
 751 {
 752         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 753         unsigned long size, stride;
 754         uint32_t tiling;
 755
 756         do {
 757                 unsigned long aligned_y, height_alignment;
 758
 759                 tiling = *tiling_mode;
 760
 761                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 762                  * so failure to align our height means that we won't allocate
 763                  * enough pages.
 764                  *
 765                  * If we're untiled, we still have to align to 2 rows high
 766                  * because the data port accesses 2x2 blocks even if the
 767                  * bottom row isn't to be rendered, so failure to align means
 768                  * we could walk off the end of the GTT and fault.  This is
 769                  * documented on 965, and may be the case on older chipsets
 770                  * too so we try to be careful.
 771                  */
 772                 aligned_y = y;
 773                 height_alignment = 2;
 774
 775                 if (IS_GEN2(bufmgr_gem) && tiling != I915_TILING_NONE)
 776                         height_alignment = 16;
 777                 else if (tiling == I915_TILING_X
 778                         || (IS_915(bufmgr_gem) && tiling == I915_TILING_Y))
 779                         height_alignment = 8;
 780                 else if (tiling == I915_TILING_Y)
 781                         height_alignment = 32;
 782                 aligned_y = ALIGN(y, height_alignment);
 783
 784                 stride = x * cpp;
 785                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 786                 size = stride * aligned_y;
 787                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 788         } while (*tiling_mode != tiling);
 789         *pitch = stride;
 790
 791         if (tiling == I915_TILING_NONE)
 792                 stride = 0;
 793
 794         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 795                                                tiling, stride);
 796 }
 797
 798 /**
 799  * Returns a drm_intel_bo wrapping the given buffer object handle.
 800  *
 801  * This can be used when one application needs to pass a buffer object
 802  * to another.
 803  */
 804 drm_intel_bo *
 805 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 806                                   const char *name,
 807                                   unsigned int handle)
 808 {
 809         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 810         drm_intel_bo_gem *bo_gem;
 811         int ret;
 812         struct drm_gem_open open_arg;
 813         struct drm_i915_gem_get_tiling get_tiling;
 814         drmMMListHead *list;
 815
 816         /* At the moment most applications only have a few named bo.
 817          * For instance, in a DRI client only the render buffers passed
 818          * between X and the client are named. And since X returns the
 819          * alternating names for the front/back buffer a linear search
 820          * provides a sufficiently fast match.
 821          */
 822         for (list = bufmgr_gem->named.next;
 823              list != &bufmgr_gem->named;
 824              list = list->next) {
 825                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 826                 if (bo_gem->global_name == handle) {
 827                         drm_intel_gem_bo_reference(&bo_gem->bo);
 828                         return &bo_gem->bo;
 829                 }
 830         }
 831
 832         bo_gem = calloc(1, sizeof(*bo_gem));
 833         if (!bo_gem)
 834                 return NULL;
 835
 836         memset(&open_arg, 0, sizeof(open_arg));
 837         open_arg.name = handle;
 838         ret = drmIoctl(bufmgr_gem->fd,
 839                        DRM_IOCTL_GEM_OPEN,
 840                        &open_arg);
 841         if (ret != 0) {
 842                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 843                     name, handle, strerror(errno));
 844                 free(bo_gem);
 845                 return NULL;
 846         }
 847         bo_gem->bo.size = open_arg.size;
 848         bo_gem->bo.offset = 0;
 849         bo_gem->bo.virtual = NULL;
 850         bo_gem->bo.bufmgr = bufmgr;
 851         bo_gem->name = name;
 852         atomic_set(&bo_gem->refcount, 1);
 853         bo_gem->validate_index = -1;
 854         bo_gem->gem_handle = open_arg.handle;
 855         bo_gem->bo.handle = open_arg.handle;
 856         bo_gem->global_name = handle;
 857         bo_gem->reusable = false;
 858
 859         memset(&get_tiling, 0, sizeof(get_tiling));
 860         get_tiling.handle = bo_gem->gem_handle;
 861         ret = drmIoctl(bufmgr_gem->fd,
 862                        DRM_IOCTL_I915_GEM_GET_TILING,
 863                        &get_tiling);
 864         if (ret != 0) {
 865                 drm_intel_gem_bo_unreference(&bo_gem->bo);
 866                 return NULL;
 867         }
 868         bo_gem->tiling_mode = get_tiling.tiling_mode;
 869         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
 870         /* XXX stride is unknown */
 871         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 872
 873         DRMINITLISTHEAD(&bo_gem->vma_list);
 874         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
 875         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
 876
 877         return &bo_gem->bo;
 878 }
 879
 880 static void
 881 drm_intel_gem_bo_free(drm_intel_bo *bo)
 882 {
 883         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 884         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 885         struct drm_gem_close close;
 886         int ret;
 887
 888         DRMLISTDEL(&bo_gem->vma_list);
 889         if (bo_gem->mem_virtual) {
 890                 munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 891                 bufmgr_gem->vma_count--;
 892         }
 893         if (bo_gem->gtt_virtual) {
 894                 munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 895                 bufmgr_gem->vma_count--;
 896         }
 897
 898         /* Close this object */
 899         memset(&close, 0, sizeof(close));
 900         close.handle = bo_gem->gem_handle;
 901         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
 902         if (ret != 0) {
 903                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
 904                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
 905         }
 906         free(bo);
 907 }
 908
 909 /** Frees all cached buffers significantly older than @time. */
 910 static void
 911 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
 912 {
 913         int i;
 914
 915         if (bufmgr_gem->time == time)
 916                 return;
 917
 918         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 919                 struct drm_intel_gem_bo_bucket *bucket =
 920                     &bufmgr_gem->cache_bucket[i];
 921
 922                 while (!DRMLISTEMPTY(&bucket->head)) {
 923                         drm_intel_bo_gem *bo_gem;
 924
 925                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 926                                               bucket->head.next, head);
 927                         if (time - bo_gem->free_time <= 1)
 928                                 break;
 929
 930                         DRMLISTDEL(&bo_gem->head);
 931
 932                         drm_intel_gem_bo_free(&bo_gem->bo);
 933                 }
 934         }
 935
 936         bufmgr_gem->time = time;
 937 }
 938
 939 static void drm_intel_gem_bo_purge_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem)
 940 {
 941         DBG("%s: count=%d, limit=%d\n", __FUNCTION__,
 942             bufmgr_gem->vma_count, bufmgr_gem->vma_max);
 943
 944         if (bufmgr_gem->vma_max < 0)
 945                 return;
 946
 947         while (bufmgr_gem->vma_count > bufmgr_gem->vma_max) {
 948                 drm_intel_bo_gem *bo_gem;
 949
 950                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 951                                       bufmgr_gem->vma_cache.next,
 952                                       vma_list);
 953                 assert(bo_gem->map_count == 0);
 954                 DRMLISTDEL(&bo_gem->vma_list);
 955
 956                 if (bo_gem->mem_virtual) {
 957                         munmap(bo_gem->mem_virtual, bo_gem->bo.size);
 958                         bo_gem->mem_virtual = NULL;
 959                         bufmgr_gem->vma_count--;
 960                 }
 961                 if (bo_gem->gtt_virtual) {
 962                         munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
 963                         bo_gem->gtt_virtual = NULL;
 964                         bufmgr_gem->vma_count--;
 965                 }
 966         }
 967 }
 968
 969 static void drm_intel_gem_bo_add_to_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem,
 970                                               drm_intel_bo_gem *bo_gem)
 971 {
 972         DRMLISTADDTAIL(&bo_gem->vma_list, &bufmgr_gem->vma_cache);
 973         if (bo_gem->mem_virtual)
 974                 bufmgr_gem->vma_count++;
 975         if (bo_gem->gtt_virtual)
 976                 bufmgr_gem->vma_count++;
 977         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
 978 }
 979
 980 static void drm_intel_gem_bo_remove_from_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem,
 981                                                    drm_intel_bo_gem *bo_gem)
 982 {
 983         DRMLISTDEL(&bo_gem->vma_list);
 984         if (bo_gem->mem_virtual)
 985                 bufmgr_gem->vma_count--;
 986         if (bo_gem->gtt_virtual)
 987                 bufmgr_gem->vma_count--;
 988 }
 989
 990 static void
 991 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
 992 {
 993         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 994         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 995         struct drm_intel_gem_bo_bucket *bucket;
 996         int i;
 997
 998         /* Unreference all the target buffers */
 999         for (i = 0; i < bo_gem->reloc_count; i++) {
1000                 if (bo_gem->reloc_target_info[i].bo != bo) {
1001                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1002                                                                   reloc_target_info[i].bo,
1003                                                                   time);
1004                 }
1005         }
1006         bo_gem->reloc_count = 0;
1007         bo_gem->used_as_reloc_target = false;
1008
1009         DBG("bo_unreference final: %d (%s)\n",
1010             bo_gem->gem_handle, bo_gem->name);
1011
1012         /* release memory associated with this object */
1013         if (bo_gem->reloc_target_info) {
1014                 free(bo_gem->reloc_target_info);
1015                 bo_gem->reloc_target_info = NULL;
1016         }
1017         if (bo_gem->relocs) {
1018                 free(bo_gem->relocs);
1019                 bo_gem->relocs = NULL;
1020         }
1021
1022         /* Clear any left-over mappings */
1023         if (bo_gem->map_count) {
1024                 DBG("bo freed with non-zero map-count %d\n", bo_gem->map_count);
1025                 bo_gem->map_count = 0;
1026         }
1027
1028         DRMLISTDEL(&bo_gem->name_list);
1029
1030         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
1031         /* Put the buffer into our internal cache for reuse if we can. */
1032         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
1033             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
1034                                               I915_MADV_DONTNEED)) {
1035                 bo_gem->free_time = time;
1036
1037                 bo_gem->name = NULL;
1038                 bo_gem->validate_index = -1;
1039
1040                 if (bo_gem->mem_virtual || bo_gem->gtt_virtual)
1041                         drm_intel_gem_bo_add_to_vma_cache(bufmgr_gem, bo_gem);
1042
1043                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
1044         } else {
1045                 drm_intel_gem_bo_free(bo);
1046         }
1047 }
1048
1049 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
1050                                                       time_t time)
1051 {
1052         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1053
1054         assert(atomic_read(&bo_gem->refcount) > 0);
1055         if (atomic_dec_and_test(&bo_gem->refcount))
1056                 drm_intel_gem_bo_unreference_final(bo, time);
1057 }
1058
1059 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
1060 {
1061         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1062
1063         assert(atomic_read(&bo_gem->refcount) > 0);
1064         if (atomic_dec_and_test(&bo_gem->refcount)) {
1065                 drm_intel_bufmgr_gem *bufmgr_gem =
1066                     (drm_intel_bufmgr_gem *) bo->bufmgr;
1067                 struct timespec time;
1068
1069                 clock_gettime(CLOCK_MONOTONIC, &time);
1070
1071                 pthread_mutex_lock(&bufmgr_gem->lock);
1072                 drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
1073                 drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
1074                 pthread_mutex_unlock(&bufmgr_gem->lock);
1075         }
1076 }
1077
1078 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1079 {
1080         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1081         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1082         struct drm_i915_gem_set_domain set_domain;
1083         int ret;
1084
1085         pthread_mutex_lock(&bufmgr_gem->lock);
1086
1087         if (bo_gem->map_count++ == 0)
1088                 drm_intel_gem_bo_remove_from_vma_cache(bufmgr_gem, bo_gem);
1089
1090         if (!bo_gem->mem_virtual) {
1091                 struct drm_i915_gem_mmap mmap_arg;
1092
1093                 DBG("bo_map: %d (%s)\n", bo_gem->gem_handle, bo_gem->name);
1094                 assert(bo_gem->map_count == 1);
1095
1096                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1097                 mmap_arg.handle = bo_gem->gem_handle;
1098                 mmap_arg.offset = 0;
1099                 mmap_arg.size = bo->size;
1100                 ret = drmIoctl(bufmgr_gem->fd,
1101                                DRM_IOCTL_I915_GEM_MMAP,
1102                                &mmap_arg);
1103                 if (ret != 0) {
1104                         ret = -errno;
1105                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1106                             __FILE__, __LINE__, bo_gem->gem_handle,
1107                             bo_gem->name, strerror(errno));
1108                         if (--bo_gem->map_count == 0)
1109                                 drm_intel_gem_bo_add_to_vma_cache(bufmgr_gem, bo_gem);
1110                         pthread_mutex_unlock(&bufmgr_gem->lock);
1111                         return ret;
1112                 }
1113                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1114         }
1115         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1116             bo_gem->mem_virtual);
1117         bo->virtual = bo_gem->mem_virtual;
1118
1119         set_domain.handle = bo_gem->gem_handle;
1120         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1121         if (write_enable)
1122                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1123         else
1124                 set_domain.write_domain = 0;
1125         ret = drmIoctl(bufmgr_gem->fd,
1126                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1127                        &set_domain);
1128         if (ret != 0) {
1129                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1130                     __FILE__, __LINE__, bo_gem->gem_handle,
1131                     strerror(errno));
1132         }
1133
1134         if (write_enable)
1135                 bo_gem->mapped_cpu_write = true;
1136
1137         pthread_mutex_unlock(&bufmgr_gem->lock);
1138
1139         return 0;
1140 }
1141
1142 int drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1143 {
1144         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1145         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1146         struct drm_i915_gem_set_domain set_domain;
1147         int ret;
1148
1149         pthread_mutex_lock(&bufmgr_gem->lock);
1150
1151         if (bo_gem->map_count++ == 0)
1152                 drm_intel_gem_bo_remove_from_vma_cache(bufmgr_gem, bo_gem);
1153
1154         /* Get a mapping of the buffer if we haven't before. */
1155         if (bo_gem->gtt_virtual == NULL) {
1156                 struct drm_i915_gem_mmap_gtt mmap_arg;
1157
1158                 DBG("bo_map_gtt: mmap %d (%s)\n", bo_gem->gem_handle,
1159                     bo_gem->name);
1160                 assert(bo_gem->map_count == 1);
1161
1162                 memset(&mmap_arg, 0, sizeof(mmap_arg));
1163                 mmap_arg.handle = bo_gem->gem_handle;
1164
1165                 /* Get the fake offset back... */
1166                 ret = drmIoctl(bufmgr_gem->fd,
1167                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1168                                &mmap_arg);
1169                 if (ret != 0) {
1170                         ret = -errno;
1171                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1172                             __FILE__, __LINE__,
1173                             bo_gem->gem_handle, bo_gem->name,
1174                             strerror(errno));
1175                         pthread_mutex_unlock(&bufmgr_gem->lock);
1176                         return ret;
1177                 }
1178
1179                 /* and mmap it */
1180                 bo_gem->gtt_virtual = mmap(0, bo->size, PROT_READ | PROT_WRITE,
1181                                            MAP_SHARED, bufmgr_gem->fd,
1182                                            mmap_arg.offset);
1183                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1184                         bo_gem->gtt_virtual = NULL;
1185                         ret = -errno;
1186                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1187                             __FILE__, __LINE__,
1188                             bo_gem->gem_handle, bo_gem->name,
1189                             strerror(errno));
1190                         if (--bo_gem->map_count == 0)
1191                                 drm_intel_gem_bo_add_to_vma_cache(bufmgr_gem, bo_gem);
1192                         pthread_mutex_unlock(&bufmgr_gem->lock);
1193                         return ret;
1194                 }
1195         }
1196
1197         bo->virtual = bo_gem->gtt_virtual;
1198
1199         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1200             bo_gem->gtt_virtual);
1201
1202         /* Now move it to the GTT domain so that the CPU caches are flushed */
1203         set_domain.handle = bo_gem->gem_handle;
1204         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1205         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1206         ret = drmIoctl(bufmgr_gem->fd,
1207                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1208                        &set_domain);
1209         if (ret != 0) {
1210                 DBG("%s:%d: Error setting domain %d: %s\n",
1211                     __FILE__, __LINE__, bo_gem->gem_handle,
1212                     strerror(errno));
1213         }
1214
1215         pthread_mutex_unlock(&bufmgr_gem->lock);
1216
1217         return 0;
1218 }
1219
1220 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1221 {
1222         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1223         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1224         struct drm_i915_gem_sw_finish sw_finish;
1225         int ret = 0;
1226
1227         if (bo == NULL)
1228                 return 0;
1229
1230         pthread_mutex_lock(&bufmgr_gem->lock);
1231
1232         assert(bo_gem->map_count > 0);
1233
1234         if (bo_gem->mapped_cpu_write) {
1235                 /* Cause a flush to happen if the buffer's pinned for
1236                  * scanout, so the results show up in a timely manner.
1237                  * Unlike GTT set domains, this only does work if the
1238                  * buffer should be scanout-related.
1239                  */
1240                 sw_finish.handle = bo_gem->gem_handle;
1241                 ret = drmIoctl(bufmgr_gem->fd,
1242                                DRM_IOCTL_I915_GEM_SW_FINISH,
1243                                &sw_finish);
1244                 ret = ret == -1 ? -errno : 0;
1245
1246                 bo_gem->mapped_cpu_write = false;
1247         }
1248
1249         /* We need to unmap after every innovation as we cannot track
1250          * an open vma for every bo as that will exhaasut the system
1251          * limits and cause later failures.
1252          */
1253         if (--bo_gem->map_count == 0) {
1254                 drm_intel_gem_bo_add_to_vma_cache(bufmgr_gem, bo_gem);
1255                 bo->virtual = NULL;
1256         }
1257         pthread_mutex_unlock(&bufmgr_gem->lock);
1258
1259         return ret;
1260 }
1261
1262 int drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1263 {
1264         return drm_intel_gem_bo_unmap(bo);
1265 }
1266
1267 static int
1268 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1269                          unsigned long size, const void *data)
1270 {
1271         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1272         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1273         struct drm_i915_gem_pwrite pwrite;
1274         int ret;
1275
1276         memset(&pwrite, 0, sizeof(pwrite));
1277         pwrite.handle = bo_gem->gem_handle;
1278         pwrite.offset = offset;
1279         pwrite.size = size;
1280         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1281         ret = drmIoctl(bufmgr_gem->fd,
1282                        DRM_IOCTL_I915_GEM_PWRITE,
1283                        &pwrite);
1284         if (ret != 0) {
1285                 ret = -errno;
1286                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1287                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1288                     (int)size, strerror(errno));
1289         }
1290
1291         return ret;
1292 }
1293
1294 static int
1295 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1296 {
1297         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1298         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1299         int ret;
1300
1301         get_pipe_from_crtc_id.crtc_id = crtc_id;
1302         ret = drmIoctl(bufmgr_gem->fd,
1303                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1304                        &get_pipe_from_crtc_id);
1305         if (ret != 0) {
1306                 /* We return -1 here to signal that we don't
1307                  * know which pipe is associated with this crtc.
1308                  * This lets the caller know that this information
1309                  * isn't available; using the wrong pipe for
1310                  * vblank waiting can cause the chipset to lock up
1311                  */
1312                 return -1;
1313         }
1314
1315         return get_pipe_from_crtc_id.pipe;
1316 }
1317
1318 static int
1319 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1320                              unsigned long size, void *data)
1321 {
1322         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1323         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1324         struct drm_i915_gem_pread pread;
1325         int ret;
1326
1327         memset(&pread, 0, sizeof(pread));
1328         pread.handle = bo_gem->gem_handle;
1329         pread.offset = offset;
1330         pread.size = size;
1331         pread.data_ptr = (uint64_t) (uintptr_t) data;
1332         ret = drmIoctl(bufmgr_gem->fd,
1333                        DRM_IOCTL_I915_GEM_PREAD,
1334                        &pread);
1335         if (ret != 0) {
1336                 ret = -errno;
1337                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1338                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1339                     (int)size, strerror(errno));
1340         }
1341
1342         return ret;
1343 }
1344
1345 /** Waits for all GPU rendering with the object to have completed. */
1346 static void
1347 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1348 {
1349         drm_intel_gem_bo_start_gtt_access(bo, 1);
1350 }
1351
1352 /**
1353  * Sets the object to the GTT read and possibly write domain, used by the X
1354  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1355  *
1356  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1357  * can do tiled pixmaps this way.
1358  */
1359 void
1360 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1361 {
1362         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1363         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1364         struct drm_i915_gem_set_domain set_domain;
1365         int ret;
1366
1367         set_domain.handle = bo_gem->gem_handle;
1368         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1369         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1370         ret = drmIoctl(bufmgr_gem->fd,
1371                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1372                        &set_domain);
1373         if (ret != 0) {
1374                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1375                     __FILE__, __LINE__, bo_gem->gem_handle,
1376                     set_domain.read_domains, set_domain.write_domain,
1377                     strerror(errno));
1378         }
1379 }
1380
1381 static void
1382 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1383 {
1384         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1385         int i;
1386
1387         free(bufmgr_gem->exec2_objects);
1388         free(bufmgr_gem->exec_objects);
1389         free(bufmgr_gem->exec_bos);
1390
1391         pthread_mutex_destroy(&bufmgr_gem->lock);
1392
1393         /* Free any cached buffer objects we were going to reuse */
1394         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1395                 struct drm_intel_gem_bo_bucket *bucket =
1396                     &bufmgr_gem->cache_bucket[i];
1397                 drm_intel_bo_gem *bo_gem;
1398
1399                 while (!DRMLISTEMPTY(&bucket->head)) {
1400                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1401                                               bucket->head.next, head);
1402                         DRMLISTDEL(&bo_gem->head);
1403
1404                         drm_intel_gem_bo_free(&bo_gem->bo);
1405                 }
1406         }
1407
1408         free(bufmgr);
1409 }
1410
1411 /**
1412  * Adds the target buffer to the validation list and adds the relocation
1413  * to the reloc_buffer's relocation list.
1414  *
1415  * The relocation entry at the given offset must already contain the
1416  * precomputed relocation value, because the kernel will optimize out
1417  * the relocation entry write when the buffer hasn't moved from the
1418  * last known offset in target_bo.
1419  */
1420 static int
1421 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1422                  drm_intel_bo *target_bo, uint32_t target_offset,
1423                  uint32_t read_domains, uint32_t write_domain,
1424                  bool need_fence)
1425 {
1426         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1427         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1428         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1429         bool fenced_command;
1430
1431         if (bo_gem->has_error)
1432                 return -ENOMEM;
1433
1434         if (target_bo_gem->has_error) {
1435                 bo_gem->has_error = true;
1436                 return -ENOMEM;
1437         }
1438
1439         /* We never use HW fences for rendering on 965+ */
1440         if (bufmgr_gem->gen >= 4)
1441                 need_fence = false;
1442
1443         fenced_command = need_fence;
1444         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1445                 need_fence = false;
1446
1447         /* Create a new relocation list if needed */
1448         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1449                 return -ENOMEM;
1450
1451         /* Check overflow */
1452         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1453
1454         /* Check args */
1455         assert(offset <= bo->size - 4);
1456         assert((write_domain & (write_domain - 1)) == 0);
1457
1458         /* Make sure that we're not adding a reloc to something whose size has
1459          * already been accounted for.
1460          */
1461         assert(!bo_gem->used_as_reloc_target);
1462         if (target_bo_gem != bo_gem) {
1463                 target_bo_gem->used_as_reloc_target = true;
1464                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1465         }
1466         /* An object needing a fence is a tiled buffer, so it won't have
1467          * relocs to other buffers.
1468          */
1469         if (need_fence)
1470                 target_bo_gem->reloc_tree_fences = 1;
1471         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1472
1473         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1474         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1475         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1476             target_bo_gem->gem_handle;
1477         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1478         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1479         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset;
1480
1481         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1482         if (target_bo != bo)
1483                 drm_intel_gem_bo_reference(target_bo);
1484         if (fenced_command)
1485                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1486                         DRM_INTEL_RELOC_FENCE;
1487         else
1488                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1489
1490         bo_gem->reloc_count++;
1491
1492         return 0;
1493 }
1494
1495 static int
1496 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1497                             drm_intel_bo *target_bo, uint32_t target_offset,
1498                             uint32_t read_domains, uint32_t write_domain)
1499 {
1500         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1501
1502         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1503                                 read_domains, write_domain,
1504                                 !bufmgr_gem->fenced_relocs);
1505 }
1506
1507 static int
1508 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1509                                   drm_intel_bo *target_bo,
1510                                   uint32_t target_offset,
1511                                   uint32_t read_domains, uint32_t write_domain)
1512 {
1513         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1514                                 read_domains, write_domain, true);
1515 }
1516
1517 int
1518 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1519 {
1520         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1521
1522         return bo_gem->reloc_count;
1523 }
1524
1525 /**
1526  * Removes existing relocation entries in the BO after "start".
1527  *
1528  * This allows a user to avoid a two-step process for state setup with
1529  * counting up all the buffer objects and doing a
1530  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1531  * relocations for the state setup.  Instead, save the state of the
1532  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1533  * state, and then check if it still fits in the aperture.
1534  *
1535  * Any further drm_intel_bufmgr_check_aperture_space() queries
1536  * involving this buffer in the tree are undefined after this call.
1537  */
1538 void
1539 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1540 {
1541         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1542         int i;
1543         struct timespec time;
1544
1545         clock_gettime(CLOCK_MONOTONIC, &time);
1546
1547         assert(bo_gem->reloc_count >= start);
1548         /* Unreference the cleared target buffers */
1549         for (i = start; i < bo_gem->reloc_count; i++) {
1550                 if (bo_gem->reloc_target_info[i].bo != bo) {
1551                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1552                                                                   reloc_target_info[i].bo,
1553                                                                   time.tv_sec);
1554                 }
1555         }
1556         bo_gem->reloc_count = start;
1557 }
1558
1559 /**
1560  * Walk the tree of relocations rooted at BO and accumulate the list of
1561  * validations to be performed and update the relocation buffers with
1562  * index values into the validation list.
1563  */
1564 static void
1565 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1566 {
1567         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1568         int i;
1569
1570         if (bo_gem->relocs == NULL)
1571                 return;
1572
1573         for (i = 0; i < bo_gem->reloc_count; i++) {
1574                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1575
1576                 if (target_bo == bo)
1577                         continue;
1578
1579                 /* Continue walking the tree depth-first. */
1580                 drm_intel_gem_bo_process_reloc(target_bo);
1581
1582                 /* Add the target to the validate list */
1583                 drm_intel_add_validate_buffer(target_bo);
1584         }
1585 }
1586
1587 static void
1588 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1589 {
1590         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1591         int i;
1592
1593         if (bo_gem->relocs == NULL)
1594                 return;
1595
1596         for (i = 0; i < bo_gem->reloc_count; i++) {
1597                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1598                 int need_fence;
1599
1600                 if (target_bo == bo)
1601                         continue;
1602
1603                 /* Continue walking the tree depth-first. */
1604                 drm_intel_gem_bo_process_reloc2(target_bo);
1605
1606                 need_fence = (bo_gem->reloc_target_info[i].flags &
1607                               DRM_INTEL_RELOC_FENCE);
1608
1609                 /* Add the target to the validate list */
1610                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1611         }
1612 }
1613
1614
1615 static void
1616 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1617 {
1618         int i;
1619
1620         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1621                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1622                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1623
1624                 /* Update the buffer offset */
1625                 if (bufmgr_gem->exec_objects[i].offset != bo->offset) {
1626                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1627                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1628                             (unsigned long long)bufmgr_gem->exec_objects[i].
1629                             offset);
1630                         bo->offset = bufmgr_gem->exec_objects[i].offset;
1631                 }
1632         }
1633 }
1634
1635 static void
1636 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
1637 {
1638         int i;
1639
1640         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1641                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1642                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1643
1644                 /* Update the buffer offset */
1645                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset) {
1646                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1647                             bo_gem->gem_handle, bo_gem->name, bo->offset,
1648                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
1649                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
1650                 }
1651         }
1652 }
1653
1654 static int
1655 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
1656                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
1657 {
1658         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1659         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1660         struct drm_i915_gem_execbuffer execbuf;
1661         int ret, i;
1662
1663         if (bo_gem->has_error)
1664                 return -ENOMEM;
1665
1666         pthread_mutex_lock(&bufmgr_gem->lock);
1667         /* Update indices and set up the validate list. */
1668         drm_intel_gem_bo_process_reloc(bo);
1669
1670         /* Add the batch buffer to the validation list.  There are no
1671          * relocations pointing to it.
1672          */
1673         drm_intel_add_validate_buffer(bo);
1674
1675         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
1676         execbuf.buffer_count = bufmgr_gem->exec_count;
1677         execbuf.batch_start_offset = 0;
1678         execbuf.batch_len = used;
1679         execbuf.cliprects_ptr = (uintptr_t) cliprects;
1680         execbuf.num_cliprects = num_cliprects;
1681         execbuf.DR1 = 0;
1682         execbuf.DR4 = DR4;
1683
1684         ret = drmIoctl(bufmgr_gem->fd,
1685                        DRM_IOCTL_I915_GEM_EXECBUFFER,
1686                        &execbuf);
1687         if (ret != 0) {
1688                 ret = -errno;
1689                 if (errno == ENOSPC) {
1690                         DBG("Execbuffer fails to pin. "
1691                             "Estimate: %u. Actual: %u. Available: %u\n",
1692                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1693                                                                bufmgr_gem->
1694                                                                exec_count),
1695                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1696                                                               bufmgr_gem->
1697                                                               exec_count),
1698                             (unsigned int)bufmgr_gem->gtt_size);
1699                 }
1700         }
1701         drm_intel_update_buffer_offsets(bufmgr_gem);
1702
1703         if (bufmgr_gem->bufmgr.debug)
1704                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1705
1706         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1707                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1708                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1709
1710                 /* Disconnect the buffer from the validate list */
1711                 bo_gem->validate_index = -1;
1712                 bufmgr_gem->exec_bos[i] = NULL;
1713         }
1714         bufmgr_gem->exec_count = 0;
1715         pthread_mutex_unlock(&bufmgr_gem->lock);
1716
1717         return ret;
1718 }
1719
1720 static int
1721 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
1722                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
1723                         unsigned int flags)
1724 {
1725         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1726         struct drm_i915_gem_execbuffer2 execbuf;
1727         int ret, i;
1728
1729         switch (flags & 0x7) {
1730         default:
1731                 return -EINVAL;
1732         case I915_EXEC_BLT:
1733                 if (!bufmgr_gem->has_blt)
1734                         return -EINVAL;
1735                 break;
1736         case I915_EXEC_BSD:
1737                 if (!bufmgr_gem->has_bsd)
1738                         return -EINVAL;
1739                 break;
1740         case I915_EXEC_RENDER:
1741         case I915_EXEC_DEFAULT:
1742                 break;
1743         }
1744
1745         pthread_mutex_lock(&bufmgr_gem->lock);
1746         /* Update indices and set up the validate list. */
1747         drm_intel_gem_bo_process_reloc2(bo);
1748
1749         /* Add the batch buffer to the validation list.  There are no relocations
1750          * pointing to it.
1751          */
1752         drm_intel_add_validate_buffer2(bo, 0);
1753
1754         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
1755         execbuf.buffer_count = bufmgr_gem->exec_count;
1756         execbuf.batch_start_offset = 0;
1757         execbuf.batch_len = used;
1758         execbuf.cliprects_ptr = (uintptr_t)cliprects;
1759         execbuf.num_cliprects = num_cliprects;
1760         execbuf.DR1 = 0;
1761         execbuf.DR4 = DR4;
1762         execbuf.flags = flags;
1763         execbuf.rsvd1 = 0;
1764         execbuf.rsvd2 = 0;
1765
1766         ret = drmIoctl(bufmgr_gem->fd,
1767                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
1768                        &execbuf);
1769         if (ret != 0) {
1770                 ret = -errno;
1771                 if (ret == -ENOSPC) {
1772                         DBG("Execbuffer fails to pin. "
1773                             "Estimate: %u. Actual: %u. Available: %u\n",
1774                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
1775                                                                bufmgr_gem->exec_count),
1776                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
1777                                                               bufmgr_gem->exec_count),
1778                             (unsigned int) bufmgr_gem->gtt_size);
1779                 }
1780         }
1781         drm_intel_update_buffer_offsets2(bufmgr_gem);
1782
1783         if (bufmgr_gem->bufmgr.debug)
1784                 drm_intel_gem_dump_validation_list(bufmgr_gem);
1785
1786         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1787                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1788                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1789
1790                 /* Disconnect the buffer from the validate list */
1791                 bo_gem->validate_index = -1;
1792                 bufmgr_gem->exec_bos[i] = NULL;
1793         }
1794         bufmgr_gem->exec_count = 0;
1795         pthread_mutex_unlock(&bufmgr_gem->lock);
1796
1797         return ret;
1798 }
1799
1800 static int
1801 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
1802                        drm_clip_rect_t *cliprects, int num_cliprects,
1803                        int DR4)
1804 {
1805         return drm_intel_gem_bo_mrb_exec2(bo, used,
1806                                         cliprects, num_cliprects, DR4,
1807                                         I915_EXEC_RENDER);
1808 }
1809
1810 static int
1811 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
1812 {
1813         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1814         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1815         struct drm_i915_gem_pin pin;
1816         int ret;
1817
1818         memset(&pin, 0, sizeof(pin));
1819         pin.handle = bo_gem->gem_handle;
1820         pin.alignment = alignment;
1821
1822         ret = drmIoctl(bufmgr_gem->fd,
1823                        DRM_IOCTL_I915_GEM_PIN,
1824                        &pin);
1825         if (ret != 0)
1826                 return -errno;
1827
1828         bo->offset = pin.offset;
1829         return 0;
1830 }
1831
1832 static int
1833 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
1834 {
1835         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1836         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1837         struct drm_i915_gem_unpin unpin;
1838         int ret;
1839
1840         memset(&unpin, 0, sizeof(unpin));
1841         unpin.handle = bo_gem->gem_handle;
1842
1843         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
1844         if (ret != 0)
1845                 return -errno;
1846
1847         return 0;
1848 }
1849
1850 static int
1851 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
1852                                      uint32_t tiling_mode,
1853                                      uint32_t stride)
1854 {
1855         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1856         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1857         struct drm_i915_gem_set_tiling set_tiling;
1858         int ret;
1859
1860         if (bo_gem->global_name == 0 &&
1861             tiling_mode == bo_gem->tiling_mode &&
1862             stride == bo_gem->stride)
1863                 return 0;
1864
1865         memset(&set_tiling, 0, sizeof(set_tiling));
1866         do {
1867                 /* set_tiling is slightly broken and overwrites the
1868                  * input on the error path, so we have to open code
1869                  * rmIoctl.
1870                  */
1871                 set_tiling.handle = bo_gem->gem_handle;
1872                 set_tiling.tiling_mode = tiling_mode;
1873                 set_tiling.stride = stride;
1874
1875                 ret = ioctl(bufmgr_gem->fd,
1876                             DRM_IOCTL_I915_GEM_SET_TILING,
1877                             &set_tiling);
1878         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
1879         if (ret == -1)
1880                 return -errno;
1881
1882         bo_gem->tiling_mode = set_tiling.tiling_mode;
1883         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
1884         bo_gem->stride = set_tiling.stride;
1885         return 0;
1886 }
1887
1888 static int
1889 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1890                             uint32_t stride)
1891 {
1892         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1893         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1894         int ret;
1895
1896         /* Linear buffers have no stride. By ensuring that we only ever use
1897          * stride 0 with linear buffers, we simplify our code.
1898          */
1899         if (*tiling_mode == I915_TILING_NONE)
1900                 stride = 0;
1901
1902         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
1903         if (ret == 0)
1904                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1905
1906         *tiling_mode = bo_gem->tiling_mode;
1907         return ret;
1908 }
1909
1910 static int
1911 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
1912                             uint32_t * swizzle_mode)
1913 {
1914         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1915
1916         *tiling_mode = bo_gem->tiling_mode;
1917         *swizzle_mode = bo_gem->swizzle_mode;
1918         return 0;
1919 }
1920
1921 static int
1922 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
1923 {
1924         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1925         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1926         struct drm_gem_flink flink;
1927         int ret;
1928
1929         if (!bo_gem->global_name) {
1930                 memset(&flink, 0, sizeof(flink));
1931                 flink.handle = bo_gem->gem_handle;
1932
1933                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
1934                 if (ret != 0)
1935                         return -errno;
1936                 bo_gem->global_name = flink.name;
1937                 bo_gem->reusable = false;
1938
1939                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1940         }
1941
1942         *name = bo_gem->global_name;
1943         return 0;
1944 }
1945
1946 /**
1947  * Enables unlimited caching of buffer objects for reuse.
1948  *
1949  * This is potentially very memory expensive, as the cache at each bucket
1950  * size is only bounded by how many buffers of that size we've managed to have
1951  * in flight at once.
1952  */
1953 void
1954 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
1955 {
1956         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1957
1958         bufmgr_gem->bo_reuse = true;
1959 }
1960
1961 /**
1962  * Enable use of fenced reloc type.
1963  *
1964  * New code should enable this to avoid unnecessary fence register
1965  * allocation.  If this option is not enabled, all relocs will have fence
1966  * register allocated.
1967  */
1968 void
1969 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
1970 {
1971         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
1972
1973         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
1974                 bufmgr_gem->fenced_relocs = true;
1975 }
1976
1977 /**
1978  * Return the additional aperture space required by the tree of buffer objects
1979  * rooted at bo.
1980  */
1981 static int
1982 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
1983 {
1984         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1985         int i;
1986         int total = 0;
1987
1988         if (bo == NULL || bo_gem->included_in_check_aperture)
1989                 return 0;
1990
1991         total += bo->size;
1992         bo_gem->included_in_check_aperture = true;
1993
1994         for (i = 0; i < bo_gem->reloc_count; i++)
1995                 total +=
1996                     drm_intel_gem_bo_get_aperture_space(bo_gem->
1997                                                         reloc_target_info[i].bo);
1998
1999         return total;
2000 }
2001
2002 /**
2003  * Count the number of buffers in this list that need a fence reg
2004  *
2005  * If the count is greater than the number of available regs, we'll have
2006  * to ask the caller to resubmit a batch with fewer tiled buffers.
2007  *
2008  * This function over-counts if the same buffer is used multiple times.
2009  */
2010 static unsigned int
2011 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
2012 {
2013         int i;
2014         unsigned int total = 0;
2015
2016         for (i = 0; i < count; i++) {
2017                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2018
2019                 if (bo_gem == NULL)
2020                         continue;
2021
2022                 total += bo_gem->reloc_tree_fences;
2023         }
2024         return total;
2025 }
2026
2027 /**
2028  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
2029  * for the next drm_intel_bufmgr_check_aperture_space() call.
2030  */
2031 static void
2032 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
2033 {
2034         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2035         int i;
2036
2037         if (bo == NULL || !bo_gem->included_in_check_aperture)
2038                 return;
2039
2040         bo_gem->included_in_check_aperture = false;
2041
2042         for (i = 0; i < bo_gem->reloc_count; i++)
2043                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
2044                                                            reloc_target_info[i].bo);
2045 }
2046
2047 /**
2048  * Return a conservative estimate for the amount of aperture required
2049  * for a collection of buffers. This may double-count some buffers.
2050  */
2051 static unsigned int
2052 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
2053 {
2054         int i;
2055         unsigned int total = 0;
2056
2057         for (i = 0; i < count; i++) {
2058                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2059                 if (bo_gem != NULL)
2060                         total += bo_gem->reloc_tree_size;
2061         }
2062         return total;
2063 }
2064
2065 /**
2066  * Return the amount of aperture needed for a collection of buffers.
2067  * This avoids double counting any buffers, at the cost of looking
2068  * at every buffer in the set.
2069  */
2070 static unsigned int
2071 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
2072 {
2073         int i;
2074         unsigned int total = 0;
2075
2076         for (i = 0; i < count; i++) {
2077                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2078                 /* For the first buffer object in the array, we get an
2079                  * accurate count back for its reloc_tree size (since nothing
2080                  * had been flagged as being counted yet).  We can save that
2081                  * value out as a more conservative reloc_tree_size that
2082                  * avoids double-counting target buffers.  Since the first
2083                  * buffer happens to usually be the batch buffer in our
2084                  * callers, this can pull us back from doing the tree
2085                  * walk on every new batch emit.
2086                  */
2087                 if (i == 0) {
2088                         drm_intel_bo_gem *bo_gem =
2089                             (drm_intel_bo_gem *) bo_array[i];
2090                         bo_gem->reloc_tree_size = total;
2091                 }
2092         }
2093
2094         for (i = 0; i < count; i++)
2095                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2096         return total;
2097 }
2098
2099 /**
2100  * Return -1 if the batchbuffer should be flushed before attempting to
2101  * emit rendering referencing the buffers pointed to by bo_array.
2102  *
2103  * This is required because if we try to emit a batchbuffer with relocations
2104  * to a tree of buffers that won't simultaneously fit in the aperture,
2105  * the rendering will return an error at a point where the software is not
2106  * prepared to recover from it.
2107  *
2108  * However, we also want to emit the batchbuffer significantly before we reach
2109  * the limit, as a series of batchbuffers each of which references buffers
2110  * covering almost all of the aperture means that at each emit we end up
2111  * waiting to evict a buffer from the last rendering, and we get synchronous
2112  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2113  * get better parallelism.
2114  */
2115 static int
2116 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2117 {
2118         drm_intel_bufmgr_gem *bufmgr_gem =
2119             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2120         unsigned int total = 0;
2121         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2122         int total_fences;
2123
2124         /* Check for fence reg constraints if necessary */
2125         if (bufmgr_gem->available_fences) {
2126                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2127                 if (total_fences > bufmgr_gem->available_fences)
2128                         return -ENOSPC;
2129         }
2130
2131         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2132
2133         if (total > threshold)
2134                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2135
2136         if (total > threshold) {
2137                 DBG("check_space: overflowed available aperture, "
2138                     "%dkb vs %dkb\n",
2139                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2140                 return -ENOSPC;
2141         } else {
2142                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2143                     (int)bufmgr_gem->gtt_size / 1024);
2144                 return 0;
2145         }
2146 }
2147
2148 /*
2149  * Disable buffer reuse for objects which are shared with the kernel
2150  * as scanout buffers
2151  */
2152 static int
2153 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2154 {
2155         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2156
2157         bo_gem->reusable = false;
2158         return 0;
2159 }
2160
2161 static int
2162 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2163 {
2164         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2165
2166         return bo_gem->reusable;
2167 }
2168
2169 static int
2170 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2171 {
2172         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2173         int i;
2174
2175         for (i = 0; i < bo_gem->reloc_count; i++) {
2176                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2177                         return 1;
2178                 if (bo == bo_gem->reloc_target_info[i].bo)
2179                         continue;
2180                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
2181                                                 target_bo))
2182                         return 1;
2183         }
2184
2185         return 0;
2186 }
2187
2188 /** Return true if target_bo is referenced by bo's relocation tree. */
2189 static int
2190 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2191 {
2192         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
2193
2194         if (bo == NULL || target_bo == NULL)
2195                 return 0;
2196         if (target_bo_gem->used_as_reloc_target)
2197                 return _drm_intel_gem_bo_references(bo, target_bo);
2198         return 0;
2199 }
2200
2201 static void
2202 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
2203 {
2204         unsigned int i = bufmgr_gem->num_buckets;
2205
2206         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
2207
2208         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
2209         bufmgr_gem->cache_bucket[i].size = size;
2210         bufmgr_gem->num_buckets++;
2211 }
2212
2213 static void
2214 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
2215 {
2216         unsigned long size, cache_max_size = 64 * 1024 * 1024;
2217
2218         /* OK, so power of two buckets was too wasteful of memory.
2219          * Give 3 other sizes between each power of two, to hopefully
2220          * cover things accurately enough.  (The alternative is
2221          * probably to just go for exact matching of sizes, and assume
2222          * that for things like composited window resize the tiled
2223          * width/height alignment and rounding of sizes to pages will
2224          * get us useful cache hit rates anyway)
2225          */
2226         add_bucket(bufmgr_gem, 4096);
2227         add_bucket(bufmgr_gem, 4096 * 2);
2228         add_bucket(bufmgr_gem, 4096 * 3);
2229
2230         /* Initialize the linked lists for BO reuse cache. */
2231         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
2232                 add_bucket(bufmgr_gem, size);
2233
2234                 add_bucket(bufmgr_gem, size + size * 1 / 4);
2235                 add_bucket(bufmgr_gem, size + size * 2 / 4);
2236                 add_bucket(bufmgr_gem, size + size * 3 / 4);
2237         }
2238 }
2239
2240 void
2241 drm_intel_bufmgr_gem_set_vma_cache_size(drm_intel_bufmgr *bufmgr, int limit)
2242 {
2243         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2244
2245         bufmgr_gem->vma_max = limit;
2246
2247         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
2248 }
2249
2250 /**
2251  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
2252  * and manage map buffer objections.
2253  *
2254  * \param fd File descriptor of the opened DRM device.
2255  */
2256 drm_intel_bufmgr *
2257 drm_intel_bufmgr_gem_init(int fd, int batch_size)
2258 {
2259         drm_intel_bufmgr_gem *bufmgr_gem;
2260         struct drm_i915_gem_get_aperture aperture;
2261         drm_i915_getparam_t gp;
2262         int ret, tmp;
2263         bool exec2 = false;
2264
2265         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
2266         if (bufmgr_gem == NULL)
2267                 return NULL;
2268
2269         bufmgr_gem->fd = fd;
2270
2271         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
2272                 free(bufmgr_gem);
2273                 return NULL;
2274         }
2275
2276         ret = drmIoctl(bufmgr_gem->fd,
2277                        DRM_IOCTL_I915_GEM_GET_APERTURE,
2278                        &aperture);
2279
2280         if (ret == 0)
2281                 bufmgr_gem->gtt_size = aperture.aper_available_size;
2282         else {
2283                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
2284                         strerror(errno));
2285                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
2286                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
2287                         "May lead to reduced performance or incorrect "
2288                         "rendering.\n",
2289                         (int)bufmgr_gem->gtt_size / 1024);
2290         }
2291
2292         gp.param = I915_PARAM_CHIPSET_ID;
2293         gp.value = &bufmgr_gem->pci_device;
2294         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2295         if (ret) {
2296                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
2297                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
2298         }
2299
2300         if (IS_GEN2(bufmgr_gem))
2301                 bufmgr_gem->gen = 2;
2302         else if (IS_GEN3(bufmgr_gem))
2303                 bufmgr_gem->gen = 3;
2304         else if (IS_GEN4(bufmgr_gem))
2305                 bufmgr_gem->gen = 4;
2306         else
2307                 bufmgr_gem->gen = 6;
2308
2309         if (IS_GEN3(bufmgr_gem) && bufmgr_gem->gtt_size > 256*1024*1024) {
2310                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
2311                  * be used for tiled blits. To simplify the accounting, just
2312                  * substract the unmappable part (fixed to 256MB on all known
2313                  * gen3 devices) if the kernel advertises it. */
2314                 bufmgr_gem->gtt_size -= 256*1024*1024;
2315         }
2316
2317         gp.value = &tmp;
2318
2319         gp.param = I915_PARAM_HAS_EXECBUF2;
2320         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2321         if (!ret)
2322                 exec2 = true;
2323
2324         gp.param = I915_PARAM_HAS_BSD;
2325         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2326         bufmgr_gem->has_bsd = ret == 0;
2327
2328         gp.param = I915_PARAM_HAS_BLT;
2329         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2330         bufmgr_gem->has_blt = ret == 0;
2331
2332         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
2333         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2334         bufmgr_gem->has_relaxed_fencing = ret == 0;
2335
2336         if (bufmgr_gem->gen < 4) {
2337                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
2338                 gp.value = &bufmgr_gem->available_fences;
2339                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
2340                 if (ret) {
2341                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
2342                                 errno);
2343                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
2344                                 *gp.value);
2345                         bufmgr_gem->available_fences = 0;
2346                 } else {
2347                         /* XXX The kernel reports the total number of fences,
2348                          * including any that may be pinned.
2349                          *
2350                          * We presume that there will be at least one pinned
2351                          * fence for the scanout buffer, but there may be more
2352                          * than one scanout and the user may be manually
2353                          * pinning buffers. Let's move to execbuffer2 and
2354                          * thereby forget the insanity of using fences...
2355                          */
2356                         bufmgr_gem->available_fences -= 2;
2357                         if (bufmgr_gem->available_fences < 0)
2358                                 bufmgr_gem->available_fences = 0;
2359                 }
2360         }
2361
2362         /* Let's go with one relocation per every 2 dwords (but round down a bit
2363          * since a power of two will mean an extra page allocation for the reloc
2364          * buffer).
2365          *
2366          * Every 4 was too few for the blender benchmark.
2367          */
2368         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
2369
2370         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
2371         bufmgr_gem->bufmgr.bo_alloc_for_render =
2372             drm_intel_gem_bo_alloc_for_render;
2373         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
2374         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
2375         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
2376         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
2377         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
2378         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
2379         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
2380         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
2381         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
2382         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
2383         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
2384         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
2385         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
2386         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
2387         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
2388         /* Use the new one if available */
2389         if (exec2) {
2390                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
2391                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
2392         } else
2393                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
2394         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
2395         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
2396         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_destroy;
2397         bufmgr_gem->bufmgr.debug = 0;
2398         bufmgr_gem->bufmgr.check_aperture_space =
2399             drm_intel_gem_check_aperture_space;
2400         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
2401         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
2402         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
2403             drm_intel_gem_get_pipe_from_crtc_id;
2404         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
2405
2406         DRMINITLISTHEAD(&bufmgr_gem->named);
2407         init_cache_buckets(bufmgr_gem);
2408
2409         DRMINITLISTHEAD(&bufmgr_gem->vma_cache);
2410         bufmgr_gem->vma_max = -1; /* unlimited by default */
2411
2412         return &bufmgr_gem->bufmgr;
2413 }