intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007-2012 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53 #include <stdbool.h>
  54
  55 #include "errno.h"
  56 #ifndef ETIME
  57 #define ETIME ETIMEDOUT
  58 #endif
  59 #include "libdrm.h"
  60 #include "libdrm_lists.h"
  61 #include "intel_bufmgr.h"
  62 #include "intel_bufmgr_priv.h"
  63 #include "intel_chipset.h"
  64 #include "intel_aub.h"
  65 #include "string.h"
  66
  67 #include "i915_drm.h"
  68
  69 #ifdef HAVE_VALGRIND
  70 #include <valgrind.h>
  71 #include <memcheck.h>
  72 #define VG(x) x
  73 #else
  74 #define VG(x)
  75 #endif
  76
  77 #define memclear(s) memset(&s, 0, sizeof(s))
  78
  79 #define DBG(...) do {                                   \
  80         if (bufmgr_gem->bufmgr.debug)                   \
  81                 fprintf(stderr, __VA_ARGS__);           \
  82 } while (0)
  83
  84 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  85
  86 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  87
  88 struct drm_intel_gem_bo_bucket {
  89         drmMMListHead head;
  90         unsigned long size;
  91 };
  92
  93 typedef struct _drm_intel_bufmgr_gem {
  94         drm_intel_bufmgr bufmgr;
  95
  96         atomic_t refcount;
  97
  98         int fd;
  99
 100         int max_relocs;
 101
 102         pthread_mutex_t lock;
 103
 104         struct drm_i915_gem_exec_object *exec_objects;
 105         struct drm_i915_gem_exec_object2 *exec2_objects;
 106         drm_intel_bo **exec_bos;
 107         int exec_size;
 108         int exec_count;
 109
 110         /** Array of lists of cached gem objects of power-of-two sizes */
 111         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
 112         int num_buckets;
 113         time_t time;
 114
 115         drmMMListHead managers;
 116
 117         drmMMListHead named;
 118         drmMMListHead vma_cache;
 119         int vma_count, vma_open, vma_max;
 120
 121         uint64_t gtt_size;
 122         int available_fences;
 123         int pci_device;
 124         int gen;
 125         unsigned int has_bsd : 1;
 126         unsigned int has_blt : 1;
 127         unsigned int has_relaxed_fencing : 1;
 128         unsigned int has_llc : 1;
 129         unsigned int has_wait_timeout : 1;
 130         unsigned int bo_reuse : 1;
 131         unsigned int no_exec : 1;
 132         unsigned int has_vebox : 1;
 133         bool fenced_relocs;
 134
 135         char *aub_filename;
 136         FILE *aub_file;
 137         uint32_t aub_offset;
 138 } drm_intel_bufmgr_gem;
 139
 140 #define DRM_INTEL_RELOC_FENCE (1<<0)
 141
 142 typedef struct _drm_intel_reloc_target_info {
 143         drm_intel_bo *bo;
 144         int flags;
 145 } drm_intel_reloc_target;
 146
 147 struct _drm_intel_bo_gem {
 148         drm_intel_bo bo;
 149
 150         atomic_t refcount;
 151         uint32_t gem_handle;
 152         const char *name;
 153
 154         /**
 155          * Kenel-assigned global name for this object
 156          *
 157          * List contains both flink named and prime fd'd objects
 158          */
 159         unsigned int global_name;
 160         drmMMListHead name_list;
 161
 162         /**
 163          * Index of the buffer within the validation list while preparing a
 164          * batchbuffer execution.
 165          */
 166         int validate_index;
 167
 168         /**
 169          * Current tiling mode
 170          */
 171         uint32_t tiling_mode;
 172         uint32_t swizzle_mode;
 173         unsigned long stride;
 174
 175         time_t free_time;
 176
 177         /** Array passed to the DRM containing relocation information. */
 178         struct drm_i915_gem_relocation_entry *relocs;
 179         /**
 180          * Array of info structs corresponding to relocs[i].target_handle etc
 181          */
 182         drm_intel_reloc_target *reloc_target_info;
 183         /** Number of entries in relocs */
 184         int reloc_count;
 185         /** Mapped address for the buffer, saved across map/unmap cycles */
 186         void *mem_virtual;
 187         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 188         void *gtt_virtual;
 189         /**
 190          * Virtual address of the buffer allocated by user, used for userptr
 191          * objects only.
 192          */
 193         void *user_virtual;
 194         int map_count;
 195         drmMMListHead vma_list;
 196
 197         /** BO cache list */
 198         drmMMListHead head;
 199
 200         /**
 201          * Boolean of whether this BO and its children have been included in
 202          * the current drm_intel_bufmgr_check_aperture_space() total.
 203          */
 204         bool included_in_check_aperture;
 205
 206         /**
 207          * Boolean of whether this buffer has been used as a relocation
 208          * target and had its size accounted for, and thus can't have any
 209          * further relocations added to it.
 210          */
 211         bool used_as_reloc_target;
 212
 213         /**
 214          * Boolean of whether we have encountered an error whilst building the relocation tree.
 215          */
 216         bool has_error;
 217
 218         /**
 219          * Boolean of whether this buffer can be re-used
 220          */
 221         bool reusable;
 222
 223         /**
 224          * Boolean of whether the GPU is definitely not accessing the buffer.
 225          *
 226          * This is only valid when reusable, since non-reusable
 227          * buffers are those that have been shared wth other
 228          * processes, so we don't know their state.
 229          */
 230         bool idle;
 231
 232         /**
 233          * Boolean of whether this buffer was allocated with userptr
 234          */
 235         bool is_userptr;
 236
 237         /**
 238          * Size in bytes of this buffer and its relocation descendents.
 239          *
 240          * Used to avoid costly tree walking in
 241          * drm_intel_bufmgr_check_aperture in the common case.
 242          */
 243         int reloc_tree_size;
 244
 245         /**
 246          * Number of potential fence registers required by this buffer and its
 247          * relocations.
 248          */
 249         int reloc_tree_fences;
 250
 251         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 252         bool mapped_cpu_write;
 253
 254         uint32_t aub_offset;
 255
 256         drm_intel_aub_annotation *aub_annotations;
 257         unsigned aub_annotation_count;
 258 };
 259
 260 static unsigned int
 261 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 262
 263 static unsigned int
 264 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 265
 266 static int
 267 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 268                             uint32_t * swizzle_mode);
 269
 270 static int
 271 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 272                                      uint32_t tiling_mode,
 273                                      uint32_t stride);
 274
 275 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 276                                                       time_t time);
 277
 278 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 279
 280 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 281
 282 static unsigned long
 283 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 284                            uint32_t *tiling_mode)
 285 {
 286         unsigned long min_size, max_size;
 287         unsigned long i;
 288
 289         if (*tiling_mode == I915_TILING_NONE)
 290                 return size;
 291
 292         /* 965+ just need multiples of page size for tiling */
 293         if (bufmgr_gem->gen >= 4)
 294                 return ROUND_UP_TO(size, 4096);
 295
 296         /* Older chips need powers of two, of at least 512k or 1M */
 297         if (bufmgr_gem->gen == 3) {
 298                 min_size = 1024*1024;
 299                 max_size = 128*1024*1024;
 300         } else {
 301                 min_size = 512*1024;
 302                 max_size = 64*1024*1024;
 303         }
 304
 305         if (size > max_size) {
 306                 *tiling_mode = I915_TILING_NONE;
 307                 return size;
 308         }
 309
 310         /* Do we need to allocate every page for the fence? */
 311         if (bufmgr_gem->has_relaxed_fencing)
 312                 return ROUND_UP_TO(size, 4096);
 313
 314         for (i = min_size; i < size; i <<= 1)
 315                 ;
 316
 317         return i;
 318 }
 319
 320 /*
 321  * Round a given pitch up to the minimum required for X tiling on a
 322  * given chip.  We use 512 as the minimum to allow for a later tiling
 323  * change.
 324  */
 325 static unsigned long
 326 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 327                             unsigned long pitch, uint32_t *tiling_mode)
 328 {
 329         unsigned long tile_width;
 330         unsigned long i;
 331
 332         /* If untiled, then just align it so that we can do rendering
 333          * to it with the 3D engine.
 334          */
 335         if (*tiling_mode == I915_TILING_NONE)
 336                 return ALIGN(pitch, 64);
 337
 338         if (*tiling_mode == I915_TILING_X
 339                         || (IS_915(bufmgr_gem->pci_device)
 340                             && *tiling_mode == I915_TILING_Y))
 341                 tile_width = 512;
 342         else
 343                 tile_width = 128;
 344
 345         /* 965 is flexible */
 346         if (bufmgr_gem->gen >= 4)
 347                 return ROUND_UP_TO(pitch, tile_width);
 348
 349         /* The older hardware has a maximum pitch of 8192 with tiled
 350          * surfaces, so fallback to untiled if it's too large.
 351          */
 352         if (pitch > 8192) {
 353                 *tiling_mode = I915_TILING_NONE;
 354                 return ALIGN(pitch, 64);
 355         }
 356
 357         /* Pre-965 needs power of two tile width */
 358         for (i = tile_width; i < pitch; i <<= 1)
 359                 ;
 360
 361         return i;
 362 }
 363
 364 static struct drm_intel_gem_bo_bucket *
 365 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 366                                  unsigned long size)
 367 {
 368         int i;
 369
 370         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 371                 struct drm_intel_gem_bo_bucket *bucket =
 372                     &bufmgr_gem->cache_bucket[i];
 373                 if (bucket->size >= size) {
 374                         return bucket;
 375                 }
 376         }
 377
 378         return NULL;
 379 }
 380
 381 static void
 382 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 383 {
 384         int i, j;
 385
 386         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 387                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 388                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 389
 390                 if (bo_gem->relocs == NULL) {
 391                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 392                             bo_gem->name);
 393                         continue;
 394                 }
 395
 396                 for (j = 0; j < bo_gem->reloc_count; j++) {
 397                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 398                         drm_intel_bo_gem *target_gem =
 399                             (drm_intel_bo_gem *) target_bo;
 400
 401                         DBG("%2d: %d (%s)@0x%08llx -> "
 402                             "%d (%s)@0x%08lx + 0x%08x\n",
 403                             i,
 404                             bo_gem->gem_handle, bo_gem->name,
 405                             (unsigned long long)bo_gem->relocs[j].offset,
 406                             target_gem->gem_handle,
 407                             target_gem->name,
 408                             target_bo->offset64,
 409                             bo_gem->relocs[j].delta);
 410                 }
 411         }
 412 }
 413
 414 static inline void
 415 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 416 {
 417         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 418
 419         atomic_inc(&bo_gem->refcount);
 420 }
 421
 422 /**
 423  * Adds the given buffer to the list of buffers to be validated (moved into the
 424  * appropriate memory type) with the next batch submission.
 425  *
 426  * If a buffer is validated multiple times in a batch submission, it ends up
 427  * with the intersection of the memory type flags and the union of the
 428  * access flags.
 429  */
 430 static void
 431 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 432 {
 433         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 434         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 435         int index;
 436
 437         if (bo_gem->validate_index != -1)
 438                 return;
 439
 440         /* Extend the array of validation entries as necessary. */
 441         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 442                 int new_size = bufmgr_gem->exec_size * 2;
 443
 444                 if (new_size == 0)
 445                         new_size = 5;
 446
 447                 bufmgr_gem->exec_objects =
 448                     realloc(bufmgr_gem->exec_objects,
 449                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 450                 bufmgr_gem->exec_bos =
 451                     realloc(bufmgr_gem->exec_bos,
 452                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 453                 bufmgr_gem->exec_size = new_size;
 454         }
 455
 456         index = bufmgr_gem->exec_count;
 457         bo_gem->validate_index = index;
 458         /* Fill in array entry */
 459         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 460         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 461         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 462         bufmgr_gem->exec_objects[index].alignment = 0;
 463         bufmgr_gem->exec_objects[index].offset = 0;
 464         bufmgr_gem->exec_bos[index] = bo;
 465         bufmgr_gem->exec_count++;
 466 }
 467
 468 static void
 469 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 470 {
 471         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 472         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 473         int index;
 474
 475         if (bo_gem->validate_index != -1) {
 476                 if (need_fence)
 477                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 478                                 EXEC_OBJECT_NEEDS_FENCE;
 479                 return;
 480         }
 481
 482         /* Extend the array of validation entries as necessary. */
 483         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 484                 int new_size = bufmgr_gem->exec_size * 2;
 485
 486                 if (new_size == 0)
 487                         new_size = 5;
 488
 489                 bufmgr_gem->exec2_objects =
 490                         realloc(bufmgr_gem->exec2_objects,
 491                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 492                 bufmgr_gem->exec_bos =
 493                         realloc(bufmgr_gem->exec_bos,
 494                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 495                 bufmgr_gem->exec_size = new_size;
 496         }
 497
 498         index = bufmgr_gem->exec_count;
 499         bo_gem->validate_index = index;
 500         /* Fill in array entry */
 501         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 502         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 503         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 504         bufmgr_gem->exec2_objects[index].alignment = 0;
 505         bufmgr_gem->exec2_objects[index].offset = 0;
 506         bufmgr_gem->exec_bos[index] = bo;
 507         bufmgr_gem->exec2_objects[index].flags = 0;
 508         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 509         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 510         if (need_fence) {
 511                 bufmgr_gem->exec2_objects[index].flags |=
 512                         EXEC_OBJECT_NEEDS_FENCE;
 513         }
 514         bufmgr_gem->exec_count++;
 515 }
 516
 517 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 518         sizeof(uint32_t))
 519
 520 static void
 521 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 522                                       drm_intel_bo_gem *bo_gem)
 523 {
 524         int size;
 525
 526         assert(!bo_gem->used_as_reloc_target);
 527
 528         /* The older chipsets are far-less flexible in terms of tiling,
 529          * and require tiled buffer to be size aligned in the aperture.
 530          * This means that in the worst possible case we will need a hole
 531          * twice as large as the object in order for it to fit into the
 532          * aperture. Optimal packing is for wimps.
 533          */
 534         size = bo_gem->bo.size;
 535         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 536                 int min_size;
 537
 538                 if (bufmgr_gem->has_relaxed_fencing) {
 539                         if (bufmgr_gem->gen == 3)
 540                                 min_size = 1024*1024;
 541                         else
 542                                 min_size = 512*1024;
 543
 544                         while (min_size < size)
 545                                 min_size *= 2;
 546                 } else
 547                         min_size = size;
 548
 549                 /* Account for worst-case alignment. */
 550                 size = 2 * min_size;
 551         }
 552
 553         bo_gem->reloc_tree_size = size;
 554 }
 555
 556 static int
 557 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 558 {
 559         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 560         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 561         unsigned int max_relocs = bufmgr_gem->max_relocs;
 562
 563         if (bo->size / 4 < max_relocs)
 564                 max_relocs = bo->size / 4;
 565
 566         bo_gem->relocs = malloc(max_relocs *
 567                                 sizeof(struct drm_i915_gem_relocation_entry));
 568         bo_gem->reloc_target_info = malloc(max_relocs *
 569                                            sizeof(drm_intel_reloc_target));
 570         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 571                 bo_gem->has_error = true;
 572
 573                 free (bo_gem->relocs);
 574                 bo_gem->relocs = NULL;
 575
 576                 free (bo_gem->reloc_target_info);
 577                 bo_gem->reloc_target_info = NULL;
 578
 579                 return 1;
 580         }
 581
 582         return 0;
 583 }
 584
 585 static int
 586 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 587 {
 588         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 589         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 590         struct drm_i915_gem_busy busy;
 591         int ret;
 592
 593         if (bo_gem->reusable && bo_gem->idle)
 594                 return false;
 595
 596         memclear(busy);
 597         busy.handle = bo_gem->gem_handle;
 598
 599         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 600         if (ret == 0) {
 601                 bo_gem->idle = !busy.busy;
 602                 return busy.busy;
 603         } else {
 604                 return false;
 605         }
 606         return (ret == 0 && busy.busy);
 607 }
 608
 609 static int
 610 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 611                                   drm_intel_bo_gem *bo_gem, int state)
 612 {
 613         struct drm_i915_gem_madvise madv;
 614
 615         memclear(madv);
 616         madv.handle = bo_gem->gem_handle;
 617         madv.madv = state;
 618         madv.retained = 1;
 619         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 620
 621         return madv.retained;
 622 }
 623
 624 static int
 625 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 626 {
 627         return drm_intel_gem_bo_madvise_internal
 628                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 629                  (drm_intel_bo_gem *) bo,
 630                  madv);
 631 }
 632
 633 /* drop the oldest entries that have been purged by the kernel */
 634 static void
 635 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 636                                     struct drm_intel_gem_bo_bucket *bucket)
 637 {
 638         while (!DRMLISTEMPTY(&bucket->head)) {
 639                 drm_intel_bo_gem *bo_gem;
 640
 641                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 642                                       bucket->head.next, head);
 643                 if (drm_intel_gem_bo_madvise_internal
 644                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 645                         break;
 646
 647                 DRMLISTDEL(&bo_gem->head);
 648                 drm_intel_gem_bo_free(&bo_gem->bo);
 649         }
 650 }
 651
 652 static drm_intel_bo *
 653 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 654                                 const char *name,
 655                                 unsigned long size,
 656                                 unsigned long flags,
 657                                 uint32_t tiling_mode,
 658                                 unsigned long stride)
 659 {
 660         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 661         drm_intel_bo_gem *bo_gem;
 662         unsigned int page_size = getpagesize();
 663         int ret;
 664         struct drm_intel_gem_bo_bucket *bucket;
 665         bool alloc_from_cache;
 666         unsigned long bo_size;
 667         bool for_render = false;
 668
 669         if (flags & BO_ALLOC_FOR_RENDER)
 670                 for_render = true;
 671
 672         /* Round the allocated size up to a power of two number of pages. */
 673         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 674
 675         /* If we don't have caching at this size, don't actually round the
 676          * allocation up.
 677          */
 678         if (bucket == NULL) {
 679                 bo_size = size;
 680                 if (bo_size < page_size)
 681                         bo_size = page_size;
 682         } else {
 683                 bo_size = bucket->size;
 684         }
 685
 686         pthread_mutex_lock(&bufmgr_gem->lock);
 687         /* Get a buffer out of the cache if available */
 688 retry:
 689         alloc_from_cache = false;
 690         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 691                 if (for_render) {
 692                         /* Allocate new render-target BOs from the tail (MRU)
 693                          * of the list, as it will likely be hot in the GPU
 694                          * cache and in the aperture for us.
 695                          */
 696                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 697                                               bucket->head.prev, head);
 698                         DRMLISTDEL(&bo_gem->head);
 699                         alloc_from_cache = true;
 700                 } else {
 701                         /* For non-render-target BOs (where we're probably
 702                          * going to map it first thing in order to fill it
 703                          * with data), check if the last BO in the cache is
 704                          * unbusy, and only reuse in that case. Otherwise,
 705                          * allocating a new buffer is probably faster than
 706                          * waiting for the GPU to finish.
 707                          */
 708                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 709                                               bucket->head.next, head);
 710                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 711                                 alloc_from_cache = true;
 712                                 DRMLISTDEL(&bo_gem->head);
 713                         }
 714                 }
 715
 716                 if (alloc_from_cache) {
 717                         if (!drm_intel_gem_bo_madvise_internal
 718                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 719                                 drm_intel_gem_bo_free(&bo_gem->bo);
 720                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 721                                                                     bucket);
 722                                 goto retry;
 723                         }
 724
 725                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 726                                                                  tiling_mode,
 727                                                                  stride)) {
 728                                 drm_intel_gem_bo_free(&bo_gem->bo);
 729                                 goto retry;
 730                         }
 731                 }
 732         }
 733         pthread_mutex_unlock(&bufmgr_gem->lock);
 734
 735         if (!alloc_from_cache) {
 736                 struct drm_i915_gem_create create;
 737
 738                 bo_gem = calloc(1, sizeof(*bo_gem));
 739                 if (!bo_gem)
 740                         return NULL;
 741
 742                 bo_gem->bo.size = bo_size;
 743
 744                 memclear(create);
 745                 create.size = bo_size;
 746
 747                 ret = drmIoctl(bufmgr_gem->fd,
 748                                DRM_IOCTL_I915_GEM_CREATE,
 749                                &create);
 750                 bo_gem->gem_handle = create.handle;
 751                 bo_gem->bo.handle = bo_gem->gem_handle;
 752                 if (ret != 0) {
 753                         free(bo_gem);
 754                         return NULL;
 755                 }
 756                 bo_gem->bo.bufmgr = bufmgr;
 757
 758                 bo_gem->tiling_mode = I915_TILING_NONE;
 759                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 760                 bo_gem->stride = 0;
 761
 762                 /* drm_intel_gem_bo_free calls DRMLISTDEL() for an uninitialized
 763                    list (vma_list), so better set the list head here */
 764                 DRMINITLISTHEAD(&bo_gem->name_list);
 765                 DRMINITLISTHEAD(&bo_gem->vma_list);
 766                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 767                                                          tiling_mode,
 768                                                          stride)) {
 769                     drm_intel_gem_bo_free(&bo_gem->bo);
 770                     return NULL;
 771                 }
 772         }
 773
 774         bo_gem->name = name;
 775         atomic_set(&bo_gem->refcount, 1);
 776         bo_gem->validate_index = -1;
 777         bo_gem->reloc_tree_fences = 0;
 778         bo_gem->used_as_reloc_target = false;
 779         bo_gem->has_error = false;
 780         bo_gem->reusable = true;
 781         bo_gem->aub_annotations = NULL;
 782         bo_gem->aub_annotation_count = 0;
 783
 784         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 785
 786         DBG("bo_create: buf %d (%s) %ldb\n",
 787             bo_gem->gem_handle, bo_gem->name, size);
 788
 789         return &bo_gem->bo;
 790 }
 791
 792 static drm_intel_bo *
 793 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 794                                   const char *name,
 795                                   unsigned long size,
 796                                   unsigned int alignment)
 797 {
 798         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 799                                                BO_ALLOC_FOR_RENDER,
 800                                                I915_TILING_NONE, 0);
 801 }
 802
 803 static drm_intel_bo *
 804 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 805                        const char *name,
 806                        unsigned long size,
 807                        unsigned int alignment)
 808 {
 809         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 810                                                I915_TILING_NONE, 0);
 811 }
 812
 813 static drm_intel_bo *
 814 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 815                              int x, int y, int cpp, uint32_t *tiling_mode,
 816                              unsigned long *pitch, unsigned long flags)
 817 {
 818         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 819         unsigned long size, stride;
 820         uint32_t tiling;
 821
 822         do {
 823                 unsigned long aligned_y, height_alignment;
 824
 825                 tiling = *tiling_mode;
 826
 827                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 828                  * so failure to align our height means that we won't allocate
 829                  * enough pages.
 830                  *
 831                  * If we're untiled, we still have to align to 2 rows high
 832                  * because the data port accesses 2x2 blocks even if the
 833                  * bottom row isn't to be rendered, so failure to align means
 834                  * we could walk off the end of the GTT and fault.  This is
 835                  * documented on 965, and may be the case on older chipsets
 836                  * too so we try to be careful.
 837                  */
 838                 aligned_y = y;
 839                 height_alignment = 2;
 840
 841                 if ((bufmgr_gem->gen == 2) && tiling != I915_TILING_NONE)
 842                         height_alignment = 16;
 843                 else if (tiling == I915_TILING_X
 844                         || (IS_915(bufmgr_gem->pci_device)
 845                             && tiling == I915_TILING_Y))
 846                         height_alignment = 8;
 847                 else if (tiling == I915_TILING_Y)
 848                         height_alignment = 32;
 849                 aligned_y = ALIGN(y, height_alignment);
 850
 851                 stride = x * cpp;
 852                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 853                 size = stride * aligned_y;
 854                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 855         } while (*tiling_mode != tiling);
 856         *pitch = stride;
 857
 858         if (tiling == I915_TILING_NONE)
 859                 stride = 0;
 860
 861         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 862                                                tiling, stride);
 863 }
 864
 865 static drm_intel_bo *
 866 drm_intel_gem_bo_alloc_userptr(drm_intel_bufmgr *bufmgr,
 867                                 const char *name,
 868                                 void *addr,
 869                                 uint32_t tiling_mode,
 870                                 uint32_t stride,
 871                                 unsigned long size,
 872                                 unsigned long flags)
 873 {
 874         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 875         drm_intel_bo_gem *bo_gem;
 876         int ret;
 877         struct drm_i915_gem_userptr userptr;
 878
 879         /* Tiling with userptr surfaces is not supported
 880          * on all hardware so refuse it for time being.
 881          */
 882         if (tiling_mode != I915_TILING_NONE)
 883                 return NULL;
 884
 885         bo_gem = calloc(1, sizeof(*bo_gem));
 886         if (!bo_gem)
 887                 return NULL;
 888
 889         bo_gem->bo.size = size;
 890
 891         memclear(userptr);
 892         userptr.user_ptr = (__u64)((unsigned long)addr);
 893         userptr.user_size = size;
 894         userptr.flags = flags;
 895
 896         ret = drmIoctl(bufmgr_gem->fd,
 897                         DRM_IOCTL_I915_GEM_USERPTR,
 898                         &userptr);
 899         if (ret != 0) {
 900                 DBG("bo_create_userptr: "
 901                     "ioctl failed with user ptr %p size 0x%lx, "
 902                     "user flags 0x%lx\n", addr, size, flags);
 903                 free(bo_gem);
 904                 return NULL;
 905         }
 906
 907         bo_gem->gem_handle = userptr.handle;
 908         bo_gem->bo.handle = bo_gem->gem_handle;
 909         bo_gem->bo.bufmgr    = bufmgr;
 910         bo_gem->is_userptr   = true;
 911         bo_gem->bo.virtual   = addr;
 912         /* Save the address provided by user */
 913         bo_gem->user_virtual = addr;
 914         bo_gem->tiling_mode  = I915_TILING_NONE;
 915         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 916         bo_gem->stride       = 0;
 917
 918         DRMINITLISTHEAD(&bo_gem->name_list);
 919         DRMINITLISTHEAD(&bo_gem->vma_list);
 920
 921         bo_gem->name = name;
 922         atomic_set(&bo_gem->refcount, 1);
 923         bo_gem->validate_index = -1;
 924         bo_gem->reloc_tree_fences = 0;
 925         bo_gem->used_as_reloc_target = false;
 926         bo_gem->has_error = false;
 927         bo_gem->reusable = false;
 928
 929         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 930
 931         DBG("bo_create_userptr: "
 932             "ptr %p buf %d (%s) size %ldb, stride 0x%x, tile mode %d\n",
 933                 addr, bo_gem->gem_handle, bo_gem->name,
 934                 size, stride, tiling_mode);
 935
 936         return &bo_gem->bo;
 937 }
 938
 939 /**
 940  * Returns a drm_intel_bo wrapping the given buffer object handle.
 941  *
 942  * This can be used when one application needs to pass a buffer object
 943  * to another.
 944  */
 945 drm_public drm_intel_bo *
 946 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 947                                   const char *name,
 948                                   unsigned int handle)
 949 {
 950         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 951         drm_intel_bo_gem *bo_gem;
 952         int ret;
 953         struct drm_gem_open open_arg;
 954         struct drm_i915_gem_get_tiling get_tiling;
 955         drmMMListHead *list;
 956
 957         /* At the moment most applications only have a few named bo.
 958          * For instance, in a DRI client only the render buffers passed
 959          * between X and the client are named. And since X returns the
 960          * alternating names for the front/back buffer a linear search
 961          * provides a sufficiently fast match.
 962          */
 963         pthread_mutex_lock(&bufmgr_gem->lock);
 964         for (list = bufmgr_gem->named.next;
 965              list != &bufmgr_gem->named;
 966              list = list->next) {
 967                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 968                 if (bo_gem->global_name == handle) {
 969                         drm_intel_gem_bo_reference(&bo_gem->bo);
 970                         pthread_mutex_unlock(&bufmgr_gem->lock);
 971                         return &bo_gem->bo;
 972                 }
 973         }
 974
 975         memclear(open_arg);
 976         open_arg.name = handle;
 977         ret = drmIoctl(bufmgr_gem->fd,
 978                        DRM_IOCTL_GEM_OPEN,
 979                        &open_arg);
 980         if (ret != 0) {
 981                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 982                     name, handle, strerror(errno));
 983                 pthread_mutex_unlock(&bufmgr_gem->lock);
 984                 return NULL;
 985         }
 986         /* Now see if someone has used a prime handle to get this
 987          * object from the kernel before by looking through the list
 988          * again for a matching gem_handle
 989          */
 990         for (list = bufmgr_gem->named.next;
 991              list != &bufmgr_gem->named;
 992              list = list->next) {
 993                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 994                 if (bo_gem->gem_handle == open_arg.handle) {
 995                         drm_intel_gem_bo_reference(&bo_gem->bo);
 996                         pthread_mutex_unlock(&bufmgr_gem->lock);
 997                         return &bo_gem->bo;
 998                 }
 999         }
1000
1001         bo_gem = calloc(1, sizeof(*bo_gem));
1002         if (!bo_gem) {
1003                 pthread_mutex_unlock(&bufmgr_gem->lock);
1004                 return NULL;
1005         }
1006
1007         bo_gem->bo.size = open_arg.size;
1008         bo_gem->bo.offset = 0;
1009         bo_gem->bo.offset64 = 0;
1010         bo_gem->bo.virtual = NULL;
1011         bo_gem->bo.bufmgr = bufmgr;
1012         bo_gem->name = name;
1013         atomic_set(&bo_gem->refcount, 1);
1014         bo_gem->validate_index = -1;
1015         bo_gem->gem_handle = open_arg.handle;
1016         bo_gem->bo.handle = open_arg.handle;
1017         bo_gem->global_name = handle;
1018         bo_gem->reusable = false;
1019
1020         memclear(get_tiling);
1021         get_tiling.handle = bo_gem->gem_handle;
1022         ret = drmIoctl(bufmgr_gem->fd,
1023                        DRM_IOCTL_I915_GEM_GET_TILING,
1024                        &get_tiling);
1025         if (ret != 0) {
1026                 drm_intel_gem_bo_unreference(&bo_gem->bo);
1027                 pthread_mutex_unlock(&bufmgr_gem->lock);
1028                 return NULL;
1029         }
1030         bo_gem->tiling_mode = get_tiling.tiling_mode;
1031         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
1032         /* XXX stride is unknown */
1033         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1034
1035         DRMINITLISTHEAD(&bo_gem->vma_list);
1036         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1037         pthread_mutex_unlock(&bufmgr_gem->lock);
1038         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
1039
1040         return &bo_gem->bo;
1041 }
1042
1043 static void
1044 drm_intel_gem_bo_free(drm_intel_bo *bo)
1045 {
1046         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1047         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1048         struct drm_gem_close close;
1049         int ret;
1050
1051         DRMLISTDEL(&bo_gem->vma_list);
1052         if (bo_gem->mem_virtual) {
1053                 VG(VALGRIND_FREELIKE_BLOCK(bo_gem->mem_virtual, 0));
1054                 drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1055                 bufmgr_gem->vma_count--;
1056         }
1057         if (bo_gem->gtt_virtual) {
1058                 drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1059                 bufmgr_gem->vma_count--;
1060         }
1061
1062         /* Close this object */
1063         memclear(close);
1064         close.handle = bo_gem->gem_handle;
1065         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
1066         if (ret != 0) {
1067                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
1068                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
1069         }
1070         free(bo_gem->aub_annotations);
1071         free(bo);
1072 }
1073
1074 static void
1075 drm_intel_gem_bo_mark_mmaps_incoherent(drm_intel_bo *bo)
1076 {
1077 #if HAVE_VALGRIND
1078         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1079
1080         if (bo_gem->mem_virtual)
1081                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->mem_virtual, bo->size);
1082
1083         if (bo_gem->gtt_virtual)
1084                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->gtt_virtual, bo->size);
1085 #endif
1086 }
1087
1088 /** Frees all cached buffers significantly older than @time. */
1089 static void
1090 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
1091 {
1092         int i;
1093
1094         if (bufmgr_gem->time == time)
1095                 return;
1096
1097         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1098                 struct drm_intel_gem_bo_bucket *bucket =
1099                     &bufmgr_gem->cache_bucket[i];
1100
1101                 while (!DRMLISTEMPTY(&bucket->head)) {
1102                         drm_intel_bo_gem *bo_gem;
1103
1104                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1105                                               bucket->head.next, head);
1106                         if (time - bo_gem->free_time <= 1)
1107                                 break;
1108
1109                         DRMLISTDEL(&bo_gem->head);
1110
1111                         drm_intel_gem_bo_free(&bo_gem->bo);
1112                 }
1113         }
1114
1115         bufmgr_gem->time = time;
1116 }
1117
1118 static void drm_intel_gem_bo_purge_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem)
1119 {
1120         int limit;
1121
1122         DBG("%s: cached=%d, open=%d, limit=%d\n", __FUNCTION__,
1123             bufmgr_gem->vma_count, bufmgr_gem->vma_open, bufmgr_gem->vma_max);
1124
1125         if (bufmgr_gem->vma_max < 0)
1126                 return;
1127
1128         /* We may need to evict a few entries in order to create new mmaps */
1129         limit = bufmgr_gem->vma_max - 2*bufmgr_gem->vma_open;
1130         if (limit < 0)
1131                 limit = 0;
1132
1133         while (bufmgr_gem->vma_count > limit) {
1134                 drm_intel_bo_gem *bo_gem;
1135
1136                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1137                                       bufmgr_gem->vma_cache.next,
1138                                       vma_list);
1139                 assert(bo_gem->map_count == 0);
1140                 DRMLISTDELINIT(&bo_gem->vma_list);
1141
1142                 if (bo_gem->mem_virtual) {
1143                         drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1144                         bo_gem->mem_virtual = NULL;
1145                         bufmgr_gem->vma_count--;
1146                 }
1147                 if (bo_gem->gtt_virtual) {
1148                         drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1149                         bo_gem->gtt_virtual = NULL;
1150                         bufmgr_gem->vma_count--;
1151                 }
1152         }
1153 }
1154
1155 static void drm_intel_gem_bo_close_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1156                                        drm_intel_bo_gem *bo_gem)
1157 {
1158         bufmgr_gem->vma_open--;
1159         DRMLISTADDTAIL(&bo_gem->vma_list, &bufmgr_gem->vma_cache);
1160         if (bo_gem->mem_virtual)
1161                 bufmgr_gem->vma_count++;
1162         if (bo_gem->gtt_virtual)
1163                 bufmgr_gem->vma_count++;
1164         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1165 }
1166
1167 static void drm_intel_gem_bo_open_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1168                                       drm_intel_bo_gem *bo_gem)
1169 {
1170         bufmgr_gem->vma_open++;
1171         DRMLISTDEL(&bo_gem->vma_list);
1172         if (bo_gem->mem_virtual)
1173                 bufmgr_gem->vma_count--;
1174         if (bo_gem->gtt_virtual)
1175                 bufmgr_gem->vma_count--;
1176         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1177 }
1178
1179 static void
1180 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
1181 {
1182         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1183         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1184         struct drm_intel_gem_bo_bucket *bucket;
1185         int i;
1186
1187         /* Unreference all the target buffers */
1188         for (i = 0; i < bo_gem->reloc_count; i++) {
1189                 if (bo_gem->reloc_target_info[i].bo != bo) {
1190                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1191                                                                   reloc_target_info[i].bo,
1192                                                                   time);
1193                 }
1194         }
1195         bo_gem->reloc_count = 0;
1196         bo_gem->used_as_reloc_target = false;
1197
1198         DBG("bo_unreference final: %d (%s)\n",
1199             bo_gem->gem_handle, bo_gem->name);
1200
1201         /* release memory associated with this object */
1202         if (bo_gem->reloc_target_info) {
1203                 free(bo_gem->reloc_target_info);
1204                 bo_gem->reloc_target_info = NULL;
1205         }
1206         if (bo_gem->relocs) {
1207                 free(bo_gem->relocs);
1208                 bo_gem->relocs = NULL;
1209         }
1210
1211         /* Clear any left-over mappings */
1212         if (bo_gem->map_count) {
1213                 DBG("bo freed with non-zero map-count %d\n", bo_gem->map_count);
1214                 bo_gem->map_count = 0;
1215                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1216                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1217         }
1218
1219         DRMLISTDEL(&bo_gem->name_list);
1220
1221         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
1222         /* Put the buffer into our internal cache for reuse if we can. */
1223         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
1224             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
1225                                               I915_MADV_DONTNEED)) {
1226                 bo_gem->free_time = time;
1227
1228                 bo_gem->name = NULL;
1229                 bo_gem->validate_index = -1;
1230
1231                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
1232         } else {
1233                 drm_intel_gem_bo_free(bo);
1234         }
1235 }
1236
1237 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
1238                                                       time_t time)
1239 {
1240         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1241
1242         assert(atomic_read(&bo_gem->refcount) > 0);
1243         if (atomic_dec_and_test(&bo_gem->refcount))
1244                 drm_intel_gem_bo_unreference_final(bo, time);
1245 }
1246
1247 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
1248 {
1249         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1250
1251         assert(atomic_read(&bo_gem->refcount) > 0);
1252
1253         if (atomic_add_unless(&bo_gem->refcount, -1, 1)) {
1254                 drm_intel_bufmgr_gem *bufmgr_gem =
1255                     (drm_intel_bufmgr_gem *) bo->bufmgr;
1256                 struct timespec time;
1257
1258                 clock_gettime(CLOCK_MONOTONIC, &time);
1259
1260                 pthread_mutex_lock(&bufmgr_gem->lock);
1261
1262                 if (atomic_dec_and_test(&bo_gem->refcount)) {
1263                         drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
1264                         drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
1265                 }
1266
1267                 pthread_mutex_unlock(&bufmgr_gem->lock);
1268         }
1269 }
1270
1271 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1272 {
1273         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1274         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1275         struct drm_i915_gem_set_domain set_domain;
1276         int ret;
1277
1278         if (bo_gem->is_userptr) {
1279                 /* Return the same user ptr */
1280                 bo->virtual = bo_gem->user_virtual;
1281                 return 0;
1282         }
1283
1284         pthread_mutex_lock(&bufmgr_gem->lock);
1285
1286         if (bo_gem->map_count++ == 0)
1287                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1288
1289         if (!bo_gem->mem_virtual) {
1290                 struct drm_i915_gem_mmap mmap_arg;
1291
1292                 DBG("bo_map: %d (%s), map_count=%d\n",
1293                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1294
1295                 memclear(mmap_arg);
1296                 mmap_arg.handle = bo_gem->gem_handle;
1297                 mmap_arg.size = bo->size;
1298                 ret = drmIoctl(bufmgr_gem->fd,
1299                                DRM_IOCTL_I915_GEM_MMAP,
1300                                &mmap_arg);
1301                 if (ret != 0) {
1302                         ret = -errno;
1303                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1304                             __FILE__, __LINE__, bo_gem->gem_handle,
1305                             bo_gem->name, strerror(errno));
1306                         if (--bo_gem->map_count == 0)
1307                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1308                         pthread_mutex_unlock(&bufmgr_gem->lock);
1309                         return ret;
1310                 }
1311                 VG(VALGRIND_MALLOCLIKE_BLOCK(mmap_arg.addr_ptr, mmap_arg.size, 0, 1));
1312                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1313         }
1314         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1315             bo_gem->mem_virtual);
1316         bo->virtual = bo_gem->mem_virtual;
1317
1318         memclear(set_domain);
1319         set_domain.handle = bo_gem->gem_handle;
1320         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1321         if (write_enable)
1322                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1323         else
1324                 set_domain.write_domain = 0;
1325         ret = drmIoctl(bufmgr_gem->fd,
1326                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1327                        &set_domain);
1328         if (ret != 0) {
1329                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1330                     __FILE__, __LINE__, bo_gem->gem_handle,
1331                     strerror(errno));
1332         }
1333
1334         if (write_enable)
1335                 bo_gem->mapped_cpu_write = true;
1336
1337         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1338         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->mem_virtual, bo->size));
1339         pthread_mutex_unlock(&bufmgr_gem->lock);
1340
1341         return 0;
1342 }
1343
1344 static int
1345 map_gtt(drm_intel_bo *bo)
1346 {
1347         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1348         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1349         int ret;
1350
1351         if (bo_gem->is_userptr)
1352                 return -EINVAL;
1353
1354         if (bo_gem->map_count++ == 0)
1355                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1356
1357         /* Get a mapping of the buffer if we haven't before. */
1358         if (bo_gem->gtt_virtual == NULL) {
1359                 struct drm_i915_gem_mmap_gtt mmap_arg;
1360
1361                 DBG("bo_map_gtt: mmap %d (%s), map_count=%d\n",
1362                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1363
1364                 memclear(mmap_arg);
1365                 mmap_arg.handle = bo_gem->gem_handle;
1366
1367                 /* Get the fake offset back... */
1368                 ret = drmIoctl(bufmgr_gem->fd,
1369                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1370                                &mmap_arg);
1371                 if (ret != 0) {
1372                         ret = -errno;
1373                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1374                             __FILE__, __LINE__,
1375                             bo_gem->gem_handle, bo_gem->name,
1376                             strerror(errno));
1377                         if (--bo_gem->map_count == 0)
1378                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1379                         return ret;
1380                 }
1381
1382                 /* and mmap it */
1383                 bo_gem->gtt_virtual = drm_mmap(0, bo->size, PROT_READ | PROT_WRITE,
1384                                                MAP_SHARED, bufmgr_gem->fd,
1385                                                mmap_arg.offset);
1386                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1387                         bo_gem->gtt_virtual = NULL;
1388                         ret = -errno;
1389                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1390                             __FILE__, __LINE__,
1391                             bo_gem->gem_handle, bo_gem->name,
1392                             strerror(errno));
1393                         if (--bo_gem->map_count == 0)
1394                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1395                         return ret;
1396                 }
1397         }
1398
1399         bo->virtual = bo_gem->gtt_virtual;
1400
1401         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1402             bo_gem->gtt_virtual);
1403
1404         return 0;
1405 }
1406
1407 drm_public int
1408 drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1409 {
1410         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1411         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1412         struct drm_i915_gem_set_domain set_domain;
1413         int ret;
1414
1415         pthread_mutex_lock(&bufmgr_gem->lock);
1416
1417         ret = map_gtt(bo);
1418         if (ret) {
1419                 pthread_mutex_unlock(&bufmgr_gem->lock);
1420                 return ret;
1421         }
1422
1423         /* Now move it to the GTT domain so that the GPU and CPU
1424          * caches are flushed and the GPU isn't actively using the
1425          * buffer.
1426          *
1427          * The pagefault handler does this domain change for us when
1428          * it has unbound the BO from the GTT, but it's up to us to
1429          * tell it when we're about to use things if we had done
1430          * rendering and it still happens to be bound to the GTT.
1431          */
1432         memclear(set_domain);
1433         set_domain.handle = bo_gem->gem_handle;
1434         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1435         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1436         ret = drmIoctl(bufmgr_gem->fd,
1437                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1438                        &set_domain);
1439         if (ret != 0) {
1440                 DBG("%s:%d: Error setting domain %d: %s\n",
1441                     __FILE__, __LINE__, bo_gem->gem_handle,
1442                     strerror(errno));
1443         }
1444
1445         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1446         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1447         pthread_mutex_unlock(&bufmgr_gem->lock);
1448
1449         return 0;
1450 }
1451
1452 /**
1453  * Performs a mapping of the buffer object like the normal GTT
1454  * mapping, but avoids waiting for the GPU to be done reading from or
1455  * rendering to the buffer.
1456  *
1457  * This is used in the implementation of GL_ARB_map_buffer_range: The
1458  * user asks to create a buffer, then does a mapping, fills some
1459  * space, runs a drawing command, then asks to map it again without
1460  * synchronizing because it guarantees that it won't write over the
1461  * data that the GPU is busy using (or, more specifically, that if it
1462  * does write over the data, it acknowledges that rendering is
1463  * undefined).
1464  */
1465
1466 drm_public int
1467 drm_intel_gem_bo_map_unsynchronized(drm_intel_bo *bo)
1468 {
1469         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1470 #ifdef HAVE_VALGRIND
1471         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1472 #endif
1473         int ret;
1474
1475         /* If the CPU cache isn't coherent with the GTT, then use a
1476          * regular synchronized mapping.  The problem is that we don't
1477          * track where the buffer was last used on the CPU side in
1478          * terms of drm_intel_bo_map vs drm_intel_gem_bo_map_gtt, so
1479          * we would potentially corrupt the buffer even when the user
1480          * does reasonable things.
1481          */
1482         if (!bufmgr_gem->has_llc)
1483                 return drm_intel_gem_bo_map_gtt(bo);
1484
1485         pthread_mutex_lock(&bufmgr_gem->lock);
1486
1487         ret = map_gtt(bo);
1488         if (ret == 0) {
1489                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1490                 VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1491         }
1492
1493         pthread_mutex_unlock(&bufmgr_gem->lock);
1494
1495         return ret;
1496 }
1497
1498 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1499 {
1500         drm_intel_bufmgr_gem *bufmgr_gem;
1501         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1502         int ret = 0;
1503
1504         if (bo == NULL)
1505                 return 0;
1506
1507         if (bo_gem->is_userptr)
1508                 return 0;
1509
1510         bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1511
1512         pthread_mutex_lock(&bufmgr_gem->lock);
1513
1514         if (bo_gem->map_count <= 0) {
1515                 DBG("attempted to unmap an unmapped bo\n");
1516                 pthread_mutex_unlock(&bufmgr_gem->lock);
1517                 /* Preserve the old behaviour of just treating this as a
1518                  * no-op rather than reporting the error.
1519                  */
1520                 return 0;
1521         }
1522
1523         if (bo_gem->mapped_cpu_write) {
1524                 struct drm_i915_gem_sw_finish sw_finish;
1525
1526                 /* Cause a flush to happen if the buffer's pinned for
1527                  * scanout, so the results show up in a timely manner.
1528                  * Unlike GTT set domains, this only does work if the
1529                  * buffer should be scanout-related.
1530                  */
1531                 memclear(sw_finish);
1532                 sw_finish.handle = bo_gem->gem_handle;
1533                 ret = drmIoctl(bufmgr_gem->fd,
1534                                DRM_IOCTL_I915_GEM_SW_FINISH,
1535                                &sw_finish);
1536                 ret = ret == -1 ? -errno : 0;
1537
1538                 bo_gem->mapped_cpu_write = false;
1539         }
1540
1541         /* We need to unmap after every innovation as we cannot track
1542          * an open vma for every bo as that will exhaasut the system
1543          * limits and cause later failures.
1544          */
1545         if (--bo_gem->map_count == 0) {
1546                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1547                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1548                 bo->virtual = NULL;
1549         }
1550         pthread_mutex_unlock(&bufmgr_gem->lock);
1551
1552         return ret;
1553 }
1554
1555 drm_public int
1556 drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1557 {
1558         return drm_intel_gem_bo_unmap(bo);
1559 }
1560
1561 static int
1562 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1563                          unsigned long size, const void *data)
1564 {
1565         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1566         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1567         struct drm_i915_gem_pwrite pwrite;
1568         int ret;
1569
1570         if (bo_gem->is_userptr)
1571                 return -EINVAL;
1572
1573         memclear(pwrite);
1574         pwrite.handle = bo_gem->gem_handle;
1575         pwrite.offset = offset;
1576         pwrite.size = size;
1577         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1578         ret = drmIoctl(bufmgr_gem->fd,
1579                        DRM_IOCTL_I915_GEM_PWRITE,
1580                        &pwrite);
1581         if (ret != 0) {
1582                 ret = -errno;
1583                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1584                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1585                     (int)size, strerror(errno));
1586         }
1587
1588         return ret;
1589 }
1590
1591 static int
1592 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1593 {
1594         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1595         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1596         int ret;
1597
1598         memclear(get_pipe_from_crtc_id);
1599         get_pipe_from_crtc_id.crtc_id = crtc_id;
1600         ret = drmIoctl(bufmgr_gem->fd,
1601                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1602                        &get_pipe_from_crtc_id);
1603         if (ret != 0) {
1604                 /* We return -1 here to signal that we don't
1605                  * know which pipe is associated with this crtc.
1606                  * This lets the caller know that this information
1607                  * isn't available; using the wrong pipe for
1608                  * vblank waiting can cause the chipset to lock up
1609                  */
1610                 return -1;
1611         }
1612
1613         return get_pipe_from_crtc_id.pipe;
1614 }
1615
1616 static int
1617 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1618                              unsigned long size, void *data)
1619 {
1620         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1621         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1622         struct drm_i915_gem_pread pread;
1623         int ret;
1624
1625         if (bo_gem->is_userptr)
1626                 return -EINVAL;
1627
1628         memclear(pread);
1629         pread.handle = bo_gem->gem_handle;
1630         pread.offset = offset;
1631         pread.size = size;
1632         pread.data_ptr = (uint64_t) (uintptr_t) data;
1633         ret = drmIoctl(bufmgr_gem->fd,
1634                        DRM_IOCTL_I915_GEM_PREAD,
1635                        &pread);
1636         if (ret != 0) {
1637                 ret = -errno;
1638                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1639                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1640                     (int)size, strerror(errno));
1641         }
1642
1643         return ret;
1644 }
1645
1646 /** Waits for all GPU rendering with the object to have completed. */
1647 static void
1648 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1649 {
1650         drm_intel_gem_bo_start_gtt_access(bo, 1);
1651 }
1652
1653 /**
1654  * Waits on a BO for the given amount of time.
1655  *
1656  * @bo: buffer object to wait for
1657  * @timeout_ns: amount of time to wait in nanoseconds.
1658  *   If value is less than 0, an infinite wait will occur.
1659  *
1660  * Returns 0 if the wait was successful ie. the last batch referencing the
1661  * object has completed within the allotted time. Otherwise some negative return
1662  * value describes the error. Of particular interest is -ETIME when the wait has
1663  * failed to yield the desired result.
1664  *
1665  * Similar to drm_intel_gem_bo_wait_rendering except a timeout parameter allows
1666  * the operation to give up after a certain amount of time. Another subtle
1667  * difference is the internal locking semantics are different (this variant does
1668  * not hold the lock for the duration of the wait). This makes the wait subject
1669  * to a larger userspace race window.
1670  *
1671  * The implementation shall wait until the object is no longer actively
1672  * referenced within a batch buffer at the time of the call. The wait will
1673  * not guarantee that the buffer is re-issued via another thread, or an flinked
1674  * handle. Userspace must make sure this race does not occur if such precision
1675  * is important.
1676  */
1677 drm_public int
1678 drm_intel_gem_bo_wait(drm_intel_bo *bo, int64_t timeout_ns)
1679 {
1680         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1681         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1682         struct drm_i915_gem_wait wait;
1683         int ret;
1684
1685         if (!bufmgr_gem->has_wait_timeout) {
1686                 DBG("%s:%d: Timed wait is not supported. Falling back to "
1687                     "infinite wait\n", __FILE__, __LINE__);
1688                 if (timeout_ns) {
1689                         drm_intel_gem_bo_wait_rendering(bo);
1690                         return 0;
1691                 } else {
1692                         return drm_intel_gem_bo_busy(bo) ? -ETIME : 0;
1693                 }
1694         }
1695
1696         memclear(wait);
1697         wait.bo_handle = bo_gem->gem_handle;
1698         wait.timeout_ns = timeout_ns;
1699         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_WAIT, &wait);
1700         if (ret == -1)
1701                 return -errno;
1702
1703         return ret;
1704 }
1705
1706 /**
1707  * Sets the object to the GTT read and possibly write domain, used by the X
1708  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1709  *
1710  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1711  * can do tiled pixmaps this way.
1712  */
1713 drm_public void
1714 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1715 {
1716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1717         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1718         struct drm_i915_gem_set_domain set_domain;
1719         int ret;
1720
1721         memclear(set_domain);
1722         set_domain.handle = bo_gem->gem_handle;
1723         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1724         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1725         ret = drmIoctl(bufmgr_gem->fd,
1726                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1727                        &set_domain);
1728         if (ret != 0) {
1729                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1730                     __FILE__, __LINE__, bo_gem->gem_handle,
1731                     set_domain.read_domains, set_domain.write_domain,
1732                     strerror(errno));
1733         }
1734 }
1735
1736 static void
1737 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1738 {
1739         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1740         int i;
1741
1742         free(bufmgr_gem->exec2_objects);
1743         free(bufmgr_gem->exec_objects);
1744         free(bufmgr_gem->exec_bos);
1745         free(bufmgr_gem->aub_filename);
1746
1747         pthread_mutex_destroy(&bufmgr_gem->lock);
1748
1749         /* Free any cached buffer objects we were going to reuse */
1750         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1751                 struct drm_intel_gem_bo_bucket *bucket =
1752                     &bufmgr_gem->cache_bucket[i];
1753                 drm_intel_bo_gem *bo_gem;
1754
1755                 while (!DRMLISTEMPTY(&bucket->head)) {
1756                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1757                                               bucket->head.next, head);
1758                         DRMLISTDEL(&bo_gem->head);
1759
1760                         drm_intel_gem_bo_free(&bo_gem->bo);
1761                 }
1762         }
1763
1764         free(bufmgr);
1765 }
1766
1767 /**
1768  * Adds the target buffer to the validation list and adds the relocation
1769  * to the reloc_buffer's relocation list.
1770  *
1771  * The relocation entry at the given offset must already contain the
1772  * precomputed relocation value, because the kernel will optimize out
1773  * the relocation entry write when the buffer hasn't moved from the
1774  * last known offset in target_bo.
1775  */
1776 static int
1777 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1778                  drm_intel_bo *target_bo, uint32_t target_offset,
1779                  uint32_t read_domains, uint32_t write_domain,
1780                  bool need_fence)
1781 {
1782         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1783         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1784         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1785         bool fenced_command;
1786
1787         if (bo_gem->has_error)
1788                 return -ENOMEM;
1789
1790         if (target_bo_gem->has_error) {
1791                 bo_gem->has_error = true;
1792                 return -ENOMEM;
1793         }
1794
1795         /* We never use HW fences for rendering on 965+ */
1796         if (bufmgr_gem->gen >= 4)
1797                 need_fence = false;
1798
1799         fenced_command = need_fence;
1800         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1801                 need_fence = false;
1802
1803         /* Create a new relocation list if needed */
1804         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1805                 return -ENOMEM;
1806
1807         /* Check overflow */
1808         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1809
1810         /* Check args */
1811         assert(offset <= bo->size - 4);
1812         assert((write_domain & (write_domain - 1)) == 0);
1813
1814         /* An object needing a fence is a tiled buffer, so it won't have
1815          * relocs to other buffers.
1816          */
1817         if (need_fence) {
1818                 assert(target_bo_gem->reloc_count == 0);
1819                 target_bo_gem->reloc_tree_fences = 1;
1820         }
1821
1822         /* Make sure that we're not adding a reloc to something whose size has
1823          * already been accounted for.
1824          */
1825         assert(!bo_gem->used_as_reloc_target);
1826         if (target_bo_gem != bo_gem) {
1827                 target_bo_gem->used_as_reloc_target = true;
1828                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1829                 bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1830         }
1831
1832         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1833         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1834         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1835             target_bo_gem->gem_handle;
1836         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1837         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1838         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset64;
1839
1840         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1841         if (target_bo != bo)
1842                 drm_intel_gem_bo_reference(target_bo);
1843         if (fenced_command)
1844                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1845                         DRM_INTEL_RELOC_FENCE;
1846         else
1847                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1848
1849         bo_gem->reloc_count++;
1850
1851         return 0;
1852 }
1853
1854 static int
1855 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1856                             drm_intel_bo *target_bo, uint32_t target_offset,
1857                             uint32_t read_domains, uint32_t write_domain)
1858 {
1859         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1860
1861         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1862                                 read_domains, write_domain,
1863                                 !bufmgr_gem->fenced_relocs);
1864 }
1865
1866 static int
1867 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1868                                   drm_intel_bo *target_bo,
1869                                   uint32_t target_offset,
1870                                   uint32_t read_domains, uint32_t write_domain)
1871 {
1872         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1873                                 read_domains, write_domain, true);
1874 }
1875
1876 drm_public int
1877 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1878 {
1879         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1880
1881         return bo_gem->reloc_count;
1882 }
1883
1884 /**
1885  * Removes existing relocation entries in the BO after "start".
1886  *
1887  * This allows a user to avoid a two-step process for state setup with
1888  * counting up all the buffer objects and doing a
1889  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1890  * relocations for the state setup.  Instead, save the state of the
1891  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1892  * state, and then check if it still fits in the aperture.
1893  *
1894  * Any further drm_intel_bufmgr_check_aperture_space() queries
1895  * involving this buffer in the tree are undefined after this call.
1896  */
1897 drm_public void
1898 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1899 {
1900         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1901         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1902         int i;
1903         struct timespec time;
1904
1905         clock_gettime(CLOCK_MONOTONIC, &time);
1906
1907         assert(bo_gem->reloc_count >= start);
1908
1909         /* Unreference the cleared target buffers */
1910         pthread_mutex_lock(&bufmgr_gem->lock);
1911
1912         for (i = start; i < bo_gem->reloc_count; i++) {
1913                 drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) bo_gem->reloc_target_info[i].bo;
1914                 if (&target_bo_gem->bo != bo) {
1915                         bo_gem->reloc_tree_fences -= target_bo_gem->reloc_tree_fences;
1916                         drm_intel_gem_bo_unreference_locked_timed(&target_bo_gem->bo,
1917                                                                   time.tv_sec);
1918                 }
1919         }
1920         bo_gem->reloc_count = start;
1921
1922         pthread_mutex_unlock(&bufmgr_gem->lock);
1923
1924 }
1925
1926 /**
1927  * Walk the tree of relocations rooted at BO and accumulate the list of
1928  * validations to be performed and update the relocation buffers with
1929  * index values into the validation list.
1930  */
1931 static void
1932 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1933 {
1934         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1935         int i;
1936
1937         if (bo_gem->relocs == NULL)
1938                 return;
1939
1940         for (i = 0; i < bo_gem->reloc_count; i++) {
1941                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1942
1943                 if (target_bo == bo)
1944                         continue;
1945
1946                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1947
1948                 /* Continue walking the tree depth-first. */
1949                 drm_intel_gem_bo_process_reloc(target_bo);
1950
1951                 /* Add the target to the validate list */
1952                 drm_intel_add_validate_buffer(target_bo);
1953         }
1954 }
1955
1956 static void
1957 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1958 {
1959         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1960         int i;
1961
1962         if (bo_gem->relocs == NULL)
1963                 return;
1964
1965         for (i = 0; i < bo_gem->reloc_count; i++) {
1966                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1967                 int need_fence;
1968
1969                 if (target_bo == bo)
1970                         continue;
1971
1972                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1973
1974                 /* Continue walking the tree depth-first. */
1975                 drm_intel_gem_bo_process_reloc2(target_bo);
1976
1977                 need_fence = (bo_gem->reloc_target_info[i].flags &
1978                               DRM_INTEL_RELOC_FENCE);
1979
1980                 /* Add the target to the validate list */
1981                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1982         }
1983 }
1984
1985
1986 static void
1987 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1988 {
1989         int i;
1990
1991         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1992                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1993                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1994
1995                 /* Update the buffer offset */
1996                 if (bufmgr_gem->exec_objects[i].offset != bo->offset64) {
1997                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1998                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
1999                             (unsigned long long)bufmgr_gem->exec_objects[i].
2000                             offset);
2001                         bo->offset64 = bufmgr_gem->exec_objects[i].offset;
2002                         bo->offset = bufmgr_gem->exec_objects[i].offset;
2003                 }
2004         }
2005 }
2006
2007 static void
2008 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
2009 {
2010         int i;
2011
2012         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2013                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2014                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2015
2016                 /* Update the buffer offset */
2017                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset64) {
2018                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2019                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2020                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
2021                         bo->offset64 = bufmgr_gem->exec2_objects[i].offset;
2022                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
2023                 }
2024         }
2025 }
2026
2027 static void
2028 aub_out(drm_intel_bufmgr_gem *bufmgr_gem, uint32_t data)
2029 {
2030         fwrite(&data, 1, 4, bufmgr_gem->aub_file);
2031 }
2032
2033 static void
2034 aub_out_data(drm_intel_bufmgr_gem *bufmgr_gem, void *data, size_t size)
2035 {
2036         fwrite(data, 1, size, bufmgr_gem->aub_file);
2037 }
2038
2039 static void
2040 aub_write_bo_data(drm_intel_bo *bo, uint32_t offset, uint32_t size)
2041 {
2042         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2043         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2044         uint32_t *data;
2045         unsigned int i;
2046
2047         data = malloc(bo->size);
2048         drm_intel_bo_get_subdata(bo, offset, size, data);
2049
2050         /* Easy mode: write out bo with no relocations */
2051         if (!bo_gem->reloc_count) {
2052                 aub_out_data(bufmgr_gem, data, size);
2053                 free(data);
2054                 return;
2055         }
2056
2057         /* Otherwise, handle the relocations while writing. */
2058         for (i = 0; i < size / 4; i++) {
2059                 int r;
2060                 for (r = 0; r < bo_gem->reloc_count; r++) {
2061                         struct drm_i915_gem_relocation_entry *reloc;
2062                         drm_intel_reloc_target *info;
2063
2064                         reloc = &bo_gem->relocs[r];
2065                         info = &bo_gem->reloc_target_info[r];
2066
2067                         if (reloc->offset == offset + i * 4) {
2068                                 drm_intel_bo_gem *target_gem;
2069                                 uint32_t val;
2070
2071                                 target_gem = (drm_intel_bo_gem *)info->bo;
2072
2073                                 val = reloc->delta;
2074                                 val += target_gem->aub_offset;
2075
2076                                 aub_out(bufmgr_gem, val);
2077                                 data[i] = val;
2078                                 break;
2079                         }
2080                 }
2081                 if (r == bo_gem->reloc_count) {
2082                         /* no relocation, just the data */
2083                         aub_out(bufmgr_gem, data[i]);
2084                 }
2085         }
2086
2087         free(data);
2088 }
2089
2090 static void
2091 aub_bo_get_address(drm_intel_bo *bo)
2092 {
2093         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2094         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2095
2096         /* Give the object a graphics address in the AUB file.  We
2097          * don't just use the GEM object address because we do AUB
2098          * dumping before execution -- we want to successfully log
2099          * when the hardware might hang, and we might even want to aub
2100          * capture for a driver trying to execute on a different
2101          * generation of hardware by disabling the actual kernel exec
2102          * call.
2103          */
2104         bo_gem->aub_offset = bufmgr_gem->aub_offset;
2105         bufmgr_gem->aub_offset += bo->size;
2106         /* XXX: Handle aperture overflow. */
2107         assert(bufmgr_gem->aub_offset < 256 * 1024 * 1024);
2108 }
2109
2110 static void
2111 aub_write_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2112                       uint32_t offset, uint32_t size)
2113 {
2114         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2115         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2116
2117         aub_out(bufmgr_gem,
2118                 CMD_AUB_TRACE_HEADER_BLOCK |
2119                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2120         aub_out(bufmgr_gem,
2121                 AUB_TRACE_MEMTYPE_GTT | type | AUB_TRACE_OP_DATA_WRITE);
2122         aub_out(bufmgr_gem, subtype);
2123         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2124         aub_out(bufmgr_gem, size);
2125         if (bufmgr_gem->gen >= 8)
2126                 aub_out(bufmgr_gem, 0);
2127         aub_write_bo_data(bo, offset, size);
2128 }
2129
2130 /**
2131  * Break up large objects into multiple writes.  Otherwise a 128kb VBO
2132  * would overflow the 16 bits of size field in the packet header and
2133  * everything goes badly after that.
2134  */
2135 static void
2136 aub_write_large_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2137                             uint32_t offset, uint32_t size)
2138 {
2139         uint32_t block_size;
2140         uint32_t sub_offset;
2141
2142         for (sub_offset = 0; sub_offset < size; sub_offset += block_size) {
2143                 block_size = size - sub_offset;
2144
2145                 if (block_size > 8 * 4096)
2146                         block_size = 8 * 4096;
2147
2148                 aub_write_trace_block(bo, type, subtype, offset + sub_offset,
2149                                       block_size);
2150         }
2151 }
2152
2153 static void
2154 aub_write_bo(drm_intel_bo *bo)
2155 {
2156         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2157         uint32_t offset = 0;
2158         unsigned i;
2159
2160         aub_bo_get_address(bo);
2161
2162         /* Write out each annotated section separately. */
2163         for (i = 0; i < bo_gem->aub_annotation_count; ++i) {
2164                 drm_intel_aub_annotation *annotation =
2165                         &bo_gem->aub_annotations[i];
2166                 uint32_t ending_offset = annotation->ending_offset;
2167                 if (ending_offset > bo->size)
2168                         ending_offset = bo->size;
2169                 if (ending_offset > offset) {
2170                         aub_write_large_trace_block(bo, annotation->type,
2171                                                     annotation->subtype,
2172                                                     offset,
2173                                                     ending_offset - offset);
2174                         offset = ending_offset;
2175                 }
2176         }
2177
2178         /* Write out any remaining unannotated data */
2179         if (offset < bo->size) {
2180                 aub_write_large_trace_block(bo, AUB_TRACE_TYPE_NOTYPE, 0,
2181                                             offset, bo->size - offset);
2182         }
2183 }
2184
2185 /*
2186  * Make a ringbuffer on fly and dump it
2187  */
2188 static void
2189 aub_build_dump_ringbuffer(drm_intel_bufmgr_gem *bufmgr_gem,
2190                           uint32_t batch_buffer, int ring_flag)
2191 {
2192         uint32_t ringbuffer[4096];
2193         int ring = AUB_TRACE_TYPE_RING_PRB0; /* The default ring */
2194         int ring_count = 0;
2195
2196         if (ring_flag == I915_EXEC_BSD)
2197                 ring = AUB_TRACE_TYPE_RING_PRB1;
2198         else if (ring_flag == I915_EXEC_BLT)
2199                 ring = AUB_TRACE_TYPE_RING_PRB2;
2200
2201         /* Make a ring buffer to execute our batchbuffer. */
2202         memset(ringbuffer, 0, sizeof(ringbuffer));
2203         if (bufmgr_gem->gen >= 8) {
2204                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START | (3 - 2);
2205                 ringbuffer[ring_count++] = batch_buffer;
2206                 ringbuffer[ring_count++] = 0;
2207         } else {
2208                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START;
2209                 ringbuffer[ring_count++] = batch_buffer;
2210         }
2211
2212         /* Write out the ring.  This appears to trigger execution of
2213          * the ring in the simulator.
2214          */
2215         aub_out(bufmgr_gem,
2216                 CMD_AUB_TRACE_HEADER_BLOCK |
2217                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2218         aub_out(bufmgr_gem,
2219                 AUB_TRACE_MEMTYPE_GTT | ring | AUB_TRACE_OP_COMMAND_WRITE);
2220         aub_out(bufmgr_gem, 0); /* general/surface subtype */
2221         aub_out(bufmgr_gem, bufmgr_gem->aub_offset);
2222         aub_out(bufmgr_gem, ring_count * 4);
2223         if (bufmgr_gem->gen >= 8)
2224                 aub_out(bufmgr_gem, 0);
2225
2226         /* FIXME: Need some flush operations here? */
2227         aub_out_data(bufmgr_gem, ringbuffer, ring_count * 4);
2228
2229         /* Update offset pointer */
2230         bufmgr_gem->aub_offset += 4096;
2231 }
2232
2233 drm_public void
2234 drm_intel_gem_bo_aub_dump_bmp(drm_intel_bo *bo,
2235                               int x1, int y1, int width, int height,
2236                               enum aub_dump_bmp_format format,
2237                               int pitch, int offset)
2238 {
2239         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2240         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2241         uint32_t cpp;
2242
2243         switch (format) {
2244         case AUB_DUMP_BMP_FORMAT_8BIT:
2245                 cpp = 1;
2246                 break;
2247         case AUB_DUMP_BMP_FORMAT_ARGB_4444:
2248                 cpp = 2;
2249                 break;
2250         case AUB_DUMP_BMP_FORMAT_ARGB_0888:
2251         case AUB_DUMP_BMP_FORMAT_ARGB_8888:
2252                 cpp = 4;
2253                 break;
2254         default:
2255                 printf("Unknown AUB dump format %d\n", format);
2256                 return;
2257         }
2258
2259         if (!bufmgr_gem->aub_file)
2260                 return;
2261
2262         aub_out(bufmgr_gem, CMD_AUB_DUMP_BMP | 4);
2263         aub_out(bufmgr_gem, (y1 << 16) | x1);
2264         aub_out(bufmgr_gem,
2265                 (format << 24) |
2266                 (cpp << 19) |
2267                 pitch / 4);
2268         aub_out(bufmgr_gem, (height << 16) | width);
2269         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2270         aub_out(bufmgr_gem,
2271                 ((bo_gem->tiling_mode != I915_TILING_NONE) ? (1 << 2) : 0) |
2272                 ((bo_gem->tiling_mode == I915_TILING_Y) ? (1 << 3) : 0));
2273 }
2274
2275 static void
2276 aub_exec(drm_intel_bo *bo, int ring_flag, int used)
2277 {
2278         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2279         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2280         int i;
2281         bool batch_buffer_needs_annotations;
2282
2283         if (!bufmgr_gem->aub_file)
2284                 return;
2285
2286         /* If batch buffer is not annotated, annotate it the best we
2287          * can.
2288          */
2289         batch_buffer_needs_annotations = bo_gem->aub_annotation_count == 0;
2290         if (batch_buffer_needs_annotations) {
2291                 drm_intel_aub_annotation annotations[2] = {
2292                         { AUB_TRACE_TYPE_BATCH, 0, used },
2293                         { AUB_TRACE_TYPE_NOTYPE, 0, bo->size }
2294                 };
2295                 drm_intel_bufmgr_gem_set_aub_annotations(bo, annotations, 2);
2296         }
2297
2298         /* Write out all buffers to AUB memory */
2299         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2300                 aub_write_bo(bufmgr_gem->exec_bos[i]);
2301         }
2302
2303         /* Remove any annotations we added */
2304         if (batch_buffer_needs_annotations)
2305                 drm_intel_bufmgr_gem_set_aub_annotations(bo, NULL, 0);
2306
2307         /* Dump ring buffer */
2308         aub_build_dump_ringbuffer(bufmgr_gem, bo_gem->aub_offset, ring_flag);
2309
2310         fflush(bufmgr_gem->aub_file);
2311
2312         /*
2313          * One frame has been dumped. So reset the aub_offset for the next frame.
2314          *
2315          * FIXME: Can we do this?
2316          */
2317         bufmgr_gem->aub_offset = 0x10000;
2318 }
2319
2320 static int
2321 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
2322                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
2323 {
2324         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2325         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2326         struct drm_i915_gem_execbuffer execbuf;
2327         int ret, i;
2328
2329         if (bo_gem->has_error)
2330                 return -ENOMEM;
2331
2332         pthread_mutex_lock(&bufmgr_gem->lock);
2333         /* Update indices and set up the validate list. */
2334         drm_intel_gem_bo_process_reloc(bo);
2335
2336         /* Add the batch buffer to the validation list.  There are no
2337          * relocations pointing to it.
2338          */
2339         drm_intel_add_validate_buffer(bo);
2340
2341         memclear(execbuf);
2342         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
2343         execbuf.buffer_count = bufmgr_gem->exec_count;
2344         execbuf.batch_start_offset = 0;
2345         execbuf.batch_len = used;
2346         execbuf.cliprects_ptr = (uintptr_t) cliprects;
2347         execbuf.num_cliprects = num_cliprects;
2348         execbuf.DR1 = 0;
2349         execbuf.DR4 = DR4;
2350
2351         ret = drmIoctl(bufmgr_gem->fd,
2352                        DRM_IOCTL_I915_GEM_EXECBUFFER,
2353                        &execbuf);
2354         if (ret != 0) {
2355                 ret = -errno;
2356                 if (errno == ENOSPC) {
2357                         DBG("Execbuffer fails to pin. "
2358                             "Estimate: %u. Actual: %u. Available: %u\n",
2359                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2360                                                                bufmgr_gem->
2361                                                                exec_count),
2362                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2363                                                               bufmgr_gem->
2364                                                               exec_count),
2365                             (unsigned int)bufmgr_gem->gtt_size);
2366                 }
2367         }
2368         drm_intel_update_buffer_offsets(bufmgr_gem);
2369
2370         if (bufmgr_gem->bufmgr.debug)
2371                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2372
2373         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2374                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2375                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2376
2377                 bo_gem->idle = false;
2378
2379                 /* Disconnect the buffer from the validate list */
2380                 bo_gem->validate_index = -1;
2381                 bufmgr_gem->exec_bos[i] = NULL;
2382         }
2383         bufmgr_gem->exec_count = 0;
2384         pthread_mutex_unlock(&bufmgr_gem->lock);
2385
2386         return ret;
2387 }
2388
2389 static int
2390 do_exec2(drm_intel_bo *bo, int used, drm_intel_context *ctx,
2391          drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2392          unsigned int flags)
2393 {
2394         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
2395         struct drm_i915_gem_execbuffer2 execbuf;
2396         int ret = 0;
2397         int i;
2398
2399         switch (flags & 0x7) {
2400         default:
2401                 return -EINVAL;
2402         case I915_EXEC_BLT:
2403                 if (!bufmgr_gem->has_blt)
2404                         return -EINVAL;
2405                 break;
2406         case I915_EXEC_BSD:
2407                 if (!bufmgr_gem->has_bsd)
2408                         return -EINVAL;
2409                 break;
2410         case I915_EXEC_VEBOX:
2411                 if (!bufmgr_gem->has_vebox)
2412                         return -EINVAL;
2413                 break;
2414         case I915_EXEC_RENDER:
2415         case I915_EXEC_DEFAULT:
2416                 break;
2417         }
2418
2419         pthread_mutex_lock(&bufmgr_gem->lock);
2420         /* Update indices and set up the validate list. */
2421         drm_intel_gem_bo_process_reloc2(bo);
2422
2423         /* Add the batch buffer to the validation list.  There are no relocations
2424          * pointing to it.
2425          */
2426         drm_intel_add_validate_buffer2(bo, 0);
2427
2428         memclear(execbuf);
2429         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
2430         execbuf.buffer_count = bufmgr_gem->exec_count;
2431         execbuf.batch_start_offset = 0;
2432         execbuf.batch_len = used;
2433         execbuf.cliprects_ptr = (uintptr_t)cliprects;
2434         execbuf.num_cliprects = num_cliprects;
2435         execbuf.DR1 = 0;
2436         execbuf.DR4 = DR4;
2437         execbuf.flags = flags;
2438         if (ctx == NULL)
2439                 i915_execbuffer2_set_context_id(execbuf, 0);
2440         else
2441                 i915_execbuffer2_set_context_id(execbuf, ctx->ctx_id);
2442         execbuf.rsvd2 = 0;
2443
2444         aub_exec(bo, flags, used);
2445
2446         if (bufmgr_gem->no_exec)
2447                 goto skip_execution;
2448
2449         ret = drmIoctl(bufmgr_gem->fd,
2450                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
2451                        &execbuf);
2452         if (ret != 0) {
2453                 ret = -errno;
2454                 if (ret == -ENOSPC) {
2455                         DBG("Execbuffer fails to pin. "
2456                             "Estimate: %u. Actual: %u. Available: %u\n",
2457                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2458                                                                bufmgr_gem->exec_count),
2459                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2460                                                               bufmgr_gem->exec_count),
2461                             (unsigned int) bufmgr_gem->gtt_size);
2462                 }
2463         }
2464         drm_intel_update_buffer_offsets2(bufmgr_gem);
2465
2466 skip_execution:
2467         if (bufmgr_gem->bufmgr.debug)
2468                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2469
2470         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2471                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2472                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2473
2474                 bo_gem->idle = false;
2475
2476                 /* Disconnect the buffer from the validate list */
2477                 bo_gem->validate_index = -1;
2478                 bufmgr_gem->exec_bos[i] = NULL;
2479         }
2480         bufmgr_gem->exec_count = 0;
2481         pthread_mutex_unlock(&bufmgr_gem->lock);
2482
2483         return ret;
2484 }
2485
2486 static int
2487 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
2488                        drm_clip_rect_t *cliprects, int num_cliprects,
2489                        int DR4)
2490 {
2491         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2492                         I915_EXEC_RENDER);
2493 }
2494
2495 static int
2496 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
2497                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2498                         unsigned int flags)
2499 {
2500         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2501                         flags);
2502 }
2503
2504 drm_public int
2505 drm_intel_gem_bo_context_exec(drm_intel_bo *bo, drm_intel_context *ctx,
2506                               int used, unsigned int flags)
2507 {
2508         return do_exec2(bo, used, ctx, NULL, 0, 0, flags);
2509 }
2510
2511 static int
2512 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
2513 {
2514         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2515         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2516         struct drm_i915_gem_pin pin;
2517         int ret;
2518
2519         memclear(pin);
2520         pin.handle = bo_gem->gem_handle;
2521         pin.alignment = alignment;
2522
2523         ret = drmIoctl(bufmgr_gem->fd,
2524                        DRM_IOCTL_I915_GEM_PIN,
2525                        &pin);
2526         if (ret != 0)
2527                 return -errno;
2528
2529         bo->offset64 = pin.offset;
2530         bo->offset = pin.offset;
2531         return 0;
2532 }
2533
2534 static int
2535 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
2536 {
2537         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2538         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2539         struct drm_i915_gem_unpin unpin;
2540         int ret;
2541
2542         memclear(unpin);
2543         unpin.handle = bo_gem->gem_handle;
2544
2545         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
2546         if (ret != 0)
2547                 return -errno;
2548
2549         return 0;
2550 }
2551
2552 static int
2553 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
2554                                      uint32_t tiling_mode,
2555                                      uint32_t stride)
2556 {
2557         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2558         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2559         struct drm_i915_gem_set_tiling set_tiling;
2560         int ret;
2561
2562         if (bo_gem->global_name == 0 &&
2563             tiling_mode == bo_gem->tiling_mode &&
2564             stride == bo_gem->stride)
2565                 return 0;
2566
2567         memset(&set_tiling, 0, sizeof(set_tiling));
2568         do {
2569                 /* set_tiling is slightly broken and overwrites the
2570                  * input on the error path, so we have to open code
2571                  * rmIoctl.
2572                  */
2573                 set_tiling.handle = bo_gem->gem_handle;
2574                 set_tiling.tiling_mode = tiling_mode;
2575                 set_tiling.stride = stride;
2576
2577                 ret = ioctl(bufmgr_gem->fd,
2578                             DRM_IOCTL_I915_GEM_SET_TILING,
2579                             &set_tiling);
2580         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
2581         if (ret == -1)
2582                 return -errno;
2583
2584         bo_gem->tiling_mode = set_tiling.tiling_mode;
2585         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
2586         bo_gem->stride = set_tiling.stride;
2587         return 0;
2588 }
2589
2590 static int
2591 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2592                             uint32_t stride)
2593 {
2594         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2595         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2596         int ret;
2597
2598         /* Tiling with userptr surfaces is not supported
2599          * on all hardware so refuse it for time being.
2600          */
2601         if (bo_gem->is_userptr)
2602                 return -EINVAL;
2603
2604         /* Linear buffers have no stride. By ensuring that we only ever use
2605          * stride 0 with linear buffers, we simplify our code.
2606          */
2607         if (*tiling_mode == I915_TILING_NONE)
2608                 stride = 0;
2609
2610         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
2611         if (ret == 0)
2612                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2613
2614         *tiling_mode = bo_gem->tiling_mode;
2615         return ret;
2616 }
2617
2618 static int
2619 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2620                             uint32_t * swizzle_mode)
2621 {
2622         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2623
2624         *tiling_mode = bo_gem->tiling_mode;
2625         *swizzle_mode = bo_gem->swizzle_mode;
2626         return 0;
2627 }
2628
2629 drm_public drm_intel_bo *
2630 drm_intel_bo_gem_create_from_prime(drm_intel_bufmgr *bufmgr, int prime_fd, int size)
2631 {
2632         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2633         int ret;
2634         uint32_t handle;
2635         drm_intel_bo_gem *bo_gem;
2636         struct drm_i915_gem_get_tiling get_tiling;
2637         drmMMListHead *list;
2638
2639         ret = drmPrimeFDToHandle(bufmgr_gem->fd, prime_fd, &handle);
2640
2641         /*
2642          * See if the kernel has already returned this buffer to us. Just as
2643          * for named buffers, we must not create two bo's pointing at the same
2644          * kernel object
2645          */
2646         pthread_mutex_lock(&bufmgr_gem->lock);
2647         for (list = bufmgr_gem->named.next;
2648              list != &bufmgr_gem->named;
2649              list = list->next) {
2650                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
2651                 if (bo_gem->gem_handle == handle) {
2652                         drm_intel_gem_bo_reference(&bo_gem->bo);
2653                         pthread_mutex_unlock(&bufmgr_gem->lock);
2654                         return &bo_gem->bo;
2655                 }
2656         }
2657
2658         if (ret) {
2659           fprintf(stderr,"ret is %d %d\n", ret, errno);
2660           pthread_mutex_unlock(&bufmgr_gem->lock);
2661                 return NULL;
2662         }
2663
2664         bo_gem = calloc(1, sizeof(*bo_gem));
2665         if (!bo_gem) {
2666                 pthread_mutex_unlock(&bufmgr_gem->lock);
2667                 return NULL;
2668         }
2669         /* Determine size of bo.  The fd-to-handle ioctl really should
2670          * return the size, but it doesn't.  If we have kernel 3.12 or
2671          * later, we can lseek on the prime fd to get the size.  Older
2672          * kernels will just fail, in which case we fall back to the
2673          * provided (estimated or guess size). */
2674         ret = lseek(prime_fd, 0, SEEK_END);
2675         if (ret != -1)
2676                 bo_gem->bo.size = ret;
2677         else
2678                 bo_gem->bo.size = size;
2679
2680         bo_gem->bo.handle = handle;
2681         bo_gem->bo.bufmgr = bufmgr;
2682
2683         bo_gem->gem_handle = handle;
2684
2685         atomic_set(&bo_gem->refcount, 1);
2686
2687         bo_gem->name = "prime";
2688         bo_gem->validate_index = -1;
2689         bo_gem->reloc_tree_fences = 0;
2690         bo_gem->used_as_reloc_target = false;
2691         bo_gem->has_error = false;
2692         bo_gem->reusable = false;
2693
2694         DRMINITLISTHEAD(&bo_gem->vma_list);
2695         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2696         pthread_mutex_unlock(&bufmgr_gem->lock);
2697
2698         memclear(get_tiling);
2699         get_tiling.handle = bo_gem->gem_handle;
2700         ret = drmIoctl(bufmgr_gem->fd,
2701                        DRM_IOCTL_I915_GEM_GET_TILING,
2702                        &get_tiling);
2703         if (ret != 0) {
2704                 drm_intel_gem_bo_unreference(&bo_gem->bo);
2705                 return NULL;
2706         }
2707         bo_gem->tiling_mode = get_tiling.tiling_mode;
2708         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
2709         /* XXX stride is unknown */
2710         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2711
2712         return &bo_gem->bo;
2713 }
2714
2715 drm_public int
2716 drm_intel_bo_gem_export_to_prime(drm_intel_bo *bo, int *prime_fd)
2717 {
2718         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2719         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2720
2721         pthread_mutex_lock(&bufmgr_gem->lock);
2722         if (DRMLISTEMPTY(&bo_gem->name_list))
2723                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2724         pthread_mutex_unlock(&bufmgr_gem->lock);
2725
2726         if (drmPrimeHandleToFD(bufmgr_gem->fd, bo_gem->gem_handle,
2727                                DRM_CLOEXEC, prime_fd) != 0)
2728                 return -errno;
2729
2730         bo_gem->reusable = false;
2731
2732         return 0;
2733 }
2734
2735 static int
2736 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
2737 {
2738         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2739         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2740         int ret;
2741
2742         if (!bo_gem->global_name) {
2743                 struct drm_gem_flink flink;
2744
2745                 memclear(flink);
2746                 flink.handle = bo_gem->gem_handle;
2747
2748                 pthread_mutex_lock(&bufmgr_gem->lock);
2749
2750                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
2751                 if (ret != 0) {
2752                         pthread_mutex_unlock(&bufmgr_gem->lock);
2753                         return -errno;
2754                 }
2755
2756                 bo_gem->global_name = flink.name;
2757                 bo_gem->reusable = false;
2758
2759                 if (DRMLISTEMPTY(&bo_gem->name_list))
2760                         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2761                 pthread_mutex_unlock(&bufmgr_gem->lock);
2762         }
2763
2764         *name = bo_gem->global_name;
2765         return 0;
2766 }
2767
2768 /**
2769  * Enables unlimited caching of buffer objects for reuse.
2770  *
2771  * This is potentially very memory expensive, as the cache at each bucket
2772  * size is only bounded by how many buffers of that size we've managed to have
2773  * in flight at once.
2774  */
2775 drm_public void
2776 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
2777 {
2778         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2779
2780         bufmgr_gem->bo_reuse = true;
2781 }
2782
2783 /**
2784  * Enable use of fenced reloc type.
2785  *
2786  * New code should enable this to avoid unnecessary fence register
2787  * allocation.  If this option is not enabled, all relocs will have fence
2788  * register allocated.
2789  */
2790 drm_public void
2791 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
2792 {
2793         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2794
2795         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
2796                 bufmgr_gem->fenced_relocs = true;
2797 }
2798
2799 /**
2800  * Return the additional aperture space required by the tree of buffer objects
2801  * rooted at bo.
2802  */
2803 static int
2804 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
2805 {
2806         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2807         int i;
2808         int total = 0;
2809
2810         if (bo == NULL || bo_gem->included_in_check_aperture)
2811                 return 0;
2812
2813         total += bo->size;
2814         bo_gem->included_in_check_aperture = true;
2815
2816         for (i = 0; i < bo_gem->reloc_count; i++)
2817                 total +=
2818                     drm_intel_gem_bo_get_aperture_space(bo_gem->
2819                                                         reloc_target_info[i].bo);
2820
2821         return total;
2822 }
2823
2824 /**
2825  * Count the number of buffers in this list that need a fence reg
2826  *
2827  * If the count is greater than the number of available regs, we'll have
2828  * to ask the caller to resubmit a batch with fewer tiled buffers.
2829  *
2830  * This function over-counts if the same buffer is used multiple times.
2831  */
2832 static unsigned int
2833 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
2834 {
2835         int i;
2836         unsigned int total = 0;
2837
2838         for (i = 0; i < count; i++) {
2839                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2840
2841                 if (bo_gem == NULL)
2842                         continue;
2843
2844                 total += bo_gem->reloc_tree_fences;
2845         }
2846         return total;
2847 }
2848
2849 /**
2850  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
2851  * for the next drm_intel_bufmgr_check_aperture_space() call.
2852  */
2853 static void
2854 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
2855 {
2856         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2857         int i;
2858
2859         if (bo == NULL || !bo_gem->included_in_check_aperture)
2860                 return;
2861
2862         bo_gem->included_in_check_aperture = false;
2863
2864         for (i = 0; i < bo_gem->reloc_count; i++)
2865                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
2866                                                            reloc_target_info[i].bo);
2867 }
2868
2869 /**
2870  * Return a conservative estimate for the amount of aperture required
2871  * for a collection of buffers. This may double-count some buffers.
2872  */
2873 static unsigned int
2874 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
2875 {
2876         int i;
2877         unsigned int total = 0;
2878
2879         for (i = 0; i < count; i++) {
2880                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2881                 if (bo_gem != NULL)
2882                         total += bo_gem->reloc_tree_size;
2883         }
2884         return total;
2885 }
2886
2887 /**
2888  * Return the amount of aperture needed for a collection of buffers.
2889  * This avoids double counting any buffers, at the cost of looking
2890  * at every buffer in the set.
2891  */
2892 static unsigned int
2893 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
2894 {
2895         int i;
2896         unsigned int total = 0;
2897
2898         for (i = 0; i < count; i++) {
2899                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2900                 /* For the first buffer object in the array, we get an
2901                  * accurate count back for its reloc_tree size (since nothing
2902                  * had been flagged as being counted yet).  We can save that
2903                  * value out as a more conservative reloc_tree_size that
2904                  * avoids double-counting target buffers.  Since the first
2905                  * buffer happens to usually be the batch buffer in our
2906                  * callers, this can pull us back from doing the tree
2907                  * walk on every new batch emit.
2908                  */
2909                 if (i == 0) {
2910                         drm_intel_bo_gem *bo_gem =
2911                             (drm_intel_bo_gem *) bo_array[i];
2912                         bo_gem->reloc_tree_size = total;
2913                 }
2914         }
2915
2916         for (i = 0; i < count; i++)
2917                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2918         return total;
2919 }
2920
2921 /**
2922  * Return -1 if the batchbuffer should be flushed before attempting to
2923  * emit rendering referencing the buffers pointed to by bo_array.
2924  *
2925  * This is required because if we try to emit a batchbuffer with relocations
2926  * to a tree of buffers that won't simultaneously fit in the aperture,
2927  * the rendering will return an error at a point where the software is not
2928  * prepared to recover from it.
2929  *
2930  * However, we also want to emit the batchbuffer significantly before we reach
2931  * the limit, as a series of batchbuffers each of which references buffers
2932  * covering almost all of the aperture means that at each emit we end up
2933  * waiting to evict a buffer from the last rendering, and we get synchronous
2934  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2935  * get better parallelism.
2936  */
2937 static int
2938 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2939 {
2940         drm_intel_bufmgr_gem *bufmgr_gem =
2941             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2942         unsigned int total = 0;
2943         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2944         int total_fences;
2945
2946         /* Check for fence reg constraints if necessary */
2947         if (bufmgr_gem->available_fences) {
2948                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2949                 if (total_fences > bufmgr_gem->available_fences)
2950                         return -ENOSPC;
2951         }
2952
2953         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2954
2955         if (total > threshold)
2956                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2957
2958         if (total > threshold) {
2959                 DBG("check_space: overflowed available aperture, "
2960                     "%dkb vs %dkb\n",
2961                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2962                 return -ENOSPC;
2963         } else {
2964                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2965                     (int)bufmgr_gem->gtt_size / 1024);
2966                 return 0;
2967         }
2968 }
2969
2970 /*
2971  * Disable buffer reuse for objects which are shared with the kernel
2972  * as scanout buffers
2973  */
2974 static int
2975 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2976 {
2977         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2978
2979         bo_gem->reusable = false;
2980         return 0;
2981 }
2982
2983 static int
2984 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2985 {
2986         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2987
2988         return bo_gem->reusable;
2989 }
2990
2991 static int
2992 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2993 {
2994         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2995         int i;
2996
2997         for (i = 0; i < bo_gem->reloc_count; i++) {
2998                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2999                         return 1;
3000                 if (bo == bo_gem->reloc_target_info[i].bo)
3001                         continue;
3002                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
3003                                                 target_bo))
3004                         return 1;
3005         }
3006
3007         return 0;
3008 }
3009
3010 /** Return true if target_bo is referenced by bo's relocation tree. */
3011 static int
3012 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
3013 {
3014         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
3015
3016         if (bo == NULL || target_bo == NULL)
3017                 return 0;
3018         if (target_bo_gem->used_as_reloc_target)
3019                 return _drm_intel_gem_bo_references(bo, target_bo);
3020         return 0;
3021 }
3022
3023 static void
3024 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
3025 {
3026         unsigned int i = bufmgr_gem->num_buckets;
3027
3028         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
3029
3030         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
3031         bufmgr_gem->cache_bucket[i].size = size;
3032         bufmgr_gem->num_buckets++;
3033 }
3034
3035 static void
3036 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
3037 {
3038         unsigned long size, cache_max_size = 64 * 1024 * 1024;
3039
3040         /* OK, so power of two buckets was too wasteful of memory.
3041          * Give 3 other sizes between each power of two, to hopefully
3042          * cover things accurately enough.  (The alternative is
3043          * probably to just go for exact matching of sizes, and assume
3044          * that for things like composited window resize the tiled
3045          * width/height alignment and rounding of sizes to pages will
3046          * get us useful cache hit rates anyway)
3047          */
3048         add_bucket(bufmgr_gem, 4096);
3049         add_bucket(bufmgr_gem, 4096 * 2);
3050         add_bucket(bufmgr_gem, 4096 * 3);
3051
3052         /* Initialize the linked lists for BO reuse cache. */
3053         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
3054                 add_bucket(bufmgr_gem, size);
3055
3056                 add_bucket(bufmgr_gem, size + size * 1 / 4);
3057                 add_bucket(bufmgr_gem, size + size * 2 / 4);
3058                 add_bucket(bufmgr_gem, size + size * 3 / 4);
3059         }
3060 }
3061
3062 drm_public void
3063 drm_intel_bufmgr_gem_set_vma_cache_size(drm_intel_bufmgr *bufmgr, int limit)
3064 {
3065         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3066
3067         bufmgr_gem->vma_max = limit;
3068
3069         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
3070 }
3071
3072 /**
3073  * Get the PCI ID for the device.  This can be overridden by setting the
3074  * INTEL_DEVID_OVERRIDE environment variable to the desired ID.
3075  */
3076 static int
3077 get_pci_device_id(drm_intel_bufmgr_gem *bufmgr_gem)
3078 {
3079         char *devid_override;
3080         int devid = 0;
3081         int ret;
3082         drm_i915_getparam_t gp;
3083
3084         if (geteuid() == getuid()) {
3085                 devid_override = getenv("INTEL_DEVID_OVERRIDE");
3086                 if (devid_override) {
3087                         bufmgr_gem->no_exec = true;
3088                         return strtod(devid_override, NULL);
3089                 }
3090         }
3091
3092         memclear(gp);
3093         gp.param = I915_PARAM_CHIPSET_ID;
3094         gp.value = &devid;
3095         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3096         if (ret) {
3097                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
3098                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
3099         }
3100         return devid;
3101 }
3102
3103 drm_public int
3104 drm_intel_bufmgr_gem_get_devid(drm_intel_bufmgr *bufmgr)
3105 {
3106         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3107
3108         return bufmgr_gem->pci_device;
3109 }
3110
3111 /**
3112  * Sets the AUB filename.
3113  *
3114  * This function has to be called before drm_intel_bufmgr_gem_set_aub_dump()
3115  * for it to have any effect.
3116  */
3117 drm_public void
3118 drm_intel_bufmgr_gem_set_aub_filename(drm_intel_bufmgr *bufmgr,
3119                                       const char *filename)
3120 {
3121         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3122
3123         free(bufmgr_gem->aub_filename);
3124         if (filename)
3125                 bufmgr_gem->aub_filename = strdup(filename);
3126 }
3127
3128 /**
3129  * Sets up AUB dumping.
3130  *
3131  * This is a trace file format that can be used with the simulator.
3132  * Packets are emitted in a format somewhat like GPU command packets.
3133  * You can set up a GTT and upload your objects into the referenced
3134  * space, then send off batchbuffers and get BMPs out the other end.
3135  */
3136 drm_public void
3137 drm_intel_bufmgr_gem_set_aub_dump(drm_intel_bufmgr *bufmgr, int enable)
3138 {
3139         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3140         int entry = 0x200003;
3141         int i;
3142         int gtt_size = 0x10000;
3143         const char *filename;
3144
3145         if (!enable) {
3146                 if (bufmgr_gem->aub_file) {
3147                         fclose(bufmgr_gem->aub_file);
3148                         bufmgr_gem->aub_file = NULL;
3149                 }
3150                 return;
3151         }
3152
3153         if (geteuid() != getuid())
3154                 return;
3155
3156         if (bufmgr_gem->aub_filename)
3157                 filename = bufmgr_gem->aub_filename;
3158         else
3159                 filename = "intel.aub";
3160         bufmgr_gem->aub_file = fopen(filename, "w+");
3161         if (!bufmgr_gem->aub_file)
3162                 return;
3163
3164         /* Start allocating objects from just after the GTT. */
3165         bufmgr_gem->aub_offset = gtt_size;
3166
3167         /* Start with a (required) version packet. */
3168         aub_out(bufmgr_gem, CMD_AUB_HEADER | (13 - 2));
3169         aub_out(bufmgr_gem,
3170                 (4 << AUB_HEADER_MAJOR_SHIFT) |
3171                 (0 << AUB_HEADER_MINOR_SHIFT));
3172         for (i = 0; i < 8; i++) {
3173                 aub_out(bufmgr_gem, 0); /* app name */
3174         }
3175         aub_out(bufmgr_gem, 0); /* timestamp */
3176         aub_out(bufmgr_gem, 0); /* timestamp */
3177         aub_out(bufmgr_gem, 0); /* comment len */
3178
3179         /* Set up the GTT. The max we can handle is 256M */
3180         aub_out(bufmgr_gem, CMD_AUB_TRACE_HEADER_BLOCK | ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
3181         /* Need to use GTT_ENTRY type for recent emulator */
3182         aub_out(bufmgr_gem, AUB_TRACE_MEMTYPE_GTT_ENTRY | 0 | AUB_TRACE_OP_DATA_WRITE);
3183         aub_out(bufmgr_gem, 0); /* subtype */
3184         aub_out(bufmgr_gem, 0); /* offset */
3185         aub_out(bufmgr_gem, gtt_size); /* size */
3186         if (bufmgr_gem->gen >= 8)
3187                 aub_out(bufmgr_gem, 0);
3188         for (i = 0x000; i < gtt_size; i += 4, entry += 0x1000) {
3189                 aub_out(bufmgr_gem, entry);
3190         }
3191 }
3192
3193 drm_public drm_intel_context *
3194 drm_intel_gem_context_create(drm_intel_bufmgr *bufmgr)
3195 {
3196         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3197         struct drm_i915_gem_context_create create;
3198         drm_intel_context *context = NULL;
3199         int ret;
3200
3201         context = calloc(1, sizeof(*context));
3202         if (!context)
3203                 return NULL;
3204
3205         memclear(create);
3206         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_CREATE, &create);
3207         if (ret != 0) {
3208                 DBG("DRM_IOCTL_I915_GEM_CONTEXT_CREATE failed: %s\n",
3209                     strerror(errno));
3210                 free(context);
3211                 return NULL;
3212         }
3213
3214         context->ctx_id = create.ctx_id;
3215         context->bufmgr = bufmgr;
3216
3217         return context;
3218 }
3219
3220 drm_public void
3221 drm_intel_gem_context_destroy(drm_intel_context *ctx)
3222 {
3223         drm_intel_bufmgr_gem *bufmgr_gem;
3224         struct drm_i915_gem_context_destroy destroy;
3225         int ret;
3226
3227         if (ctx == NULL)
3228                 return;
3229
3230         memclear(destroy);
3231
3232         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3233         destroy.ctx_id = ctx->ctx_id;
3234         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_DESTROY,
3235                        &destroy);
3236         if (ret != 0)
3237                 fprintf(stderr, "DRM_IOCTL_I915_GEM_CONTEXT_DESTROY failed: %s\n",
3238                         strerror(errno));
3239
3240         free(ctx);
3241 }
3242
3243 drm_public int
3244 drm_intel_get_reset_stats(drm_intel_context *ctx,
3245                           uint32_t *reset_count,
3246                           uint32_t *active,
3247                           uint32_t *pending)
3248 {
3249         drm_intel_bufmgr_gem *bufmgr_gem;
3250         struct drm_i915_reset_stats stats;
3251         int ret;
3252
3253         if (ctx == NULL)
3254                 return -EINVAL;
3255
3256         memclear(stats);
3257
3258         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3259         stats.ctx_id = ctx->ctx_id;
3260         ret = drmIoctl(bufmgr_gem->fd,
3261                        DRM_IOCTL_I915_GET_RESET_STATS,
3262                        &stats);
3263         if (ret == 0) {
3264                 if (reset_count != NULL)
3265                         *reset_count = stats.reset_count;
3266
3267                 if (active != NULL)
3268                         *active = stats.batch_active;
3269
3270                 if (pending != NULL)
3271                         *pending = stats.batch_pending;
3272         }
3273
3274         return ret;
3275 }
3276
3277 drm_public int
3278 drm_intel_reg_read(drm_intel_bufmgr *bufmgr,
3279                    uint32_t offset,
3280                    uint64_t *result)
3281 {
3282         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3283         struct drm_i915_reg_read reg_read;
3284         int ret;
3285
3286         memclear(reg_read);
3287         reg_read.offset = offset;
3288
3289         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_REG_READ, &reg_read);
3290
3291         *result = reg_read.val;
3292         return ret;
3293 }
3294
3295
3296 /**
3297  * Annotate the given bo for use in aub dumping.
3298  *
3299  * \param annotations is an array of drm_intel_aub_annotation objects
3300  * describing the type of data in various sections of the bo.  Each
3301  * element of the array specifies the type and subtype of a section of
3302  * the bo, and the past-the-end offset of that section.  The elements
3303  * of \c annotations must be sorted so that ending_offset is
3304  * increasing.
3305  *
3306  * \param count is the number of elements in the \c annotations array.
3307  * If \c count is zero, then \c annotations will not be dereferenced.
3308  *
3309  * Annotations are copied into a private data structure, so caller may
3310  * re-use the memory pointed to by \c annotations after the call
3311  * returns.
3312  *
3313  * Annotations are stored for the lifetime of the bo; to reset to the
3314  * default state (no annotations), call this function with a \c count
3315  * of zero.
3316  */
3317 drm_public void
3318 drm_intel_bufmgr_gem_set_aub_annotations(drm_intel_bo *bo,
3319                                          drm_intel_aub_annotation *annotations,
3320                                          unsigned count)
3321 {
3322         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
3323         unsigned size = sizeof(*annotations) * count;
3324         drm_intel_aub_annotation *new_annotations =
3325                 count > 0 ? realloc(bo_gem->aub_annotations, size) : NULL;
3326         if (new_annotations == NULL) {
3327                 free(bo_gem->aub_annotations);
3328                 bo_gem->aub_annotations = NULL;
3329                 bo_gem->aub_annotation_count = 0;
3330                 return;
3331         }
3332         memcpy(new_annotations, annotations, size);
3333         bo_gem->aub_annotations = new_annotations;
3334         bo_gem->aub_annotation_count = count;
3335 }
3336
3337 static pthread_mutex_t bufmgr_list_mutex = PTHREAD_MUTEX_INITIALIZER;
3338 static drmMMListHead bufmgr_list = { &bufmgr_list, &bufmgr_list };
3339
3340 static drm_intel_bufmgr_gem *
3341 drm_intel_bufmgr_gem_find(int fd)
3342 {
3343         drm_intel_bufmgr_gem *bufmgr_gem;
3344
3345         DRMLISTFOREACHENTRY(bufmgr_gem, &bufmgr_list, managers) {
3346                 if (bufmgr_gem->fd == fd) {
3347                         atomic_inc(&bufmgr_gem->refcount);
3348                         return bufmgr_gem;
3349                 }
3350         }
3351
3352         return NULL;
3353 }
3354
3355 static void
3356 drm_intel_bufmgr_gem_unref(drm_intel_bufmgr *bufmgr)
3357 {
3358         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3359
3360         if (atomic_add_unless(&bufmgr_gem->refcount, -1, 1)) {
3361                 pthread_mutex_lock(&bufmgr_list_mutex);
3362
3363                 if (atomic_dec_and_test(&bufmgr_gem->refcount)) {
3364                         DRMLISTDEL(&bufmgr_gem->managers);
3365                         drm_intel_bufmgr_gem_destroy(bufmgr);
3366                 }
3367
3368                 pthread_mutex_unlock(&bufmgr_list_mutex);
3369         }
3370 }
3371
3372 static bool
3373 has_userptr(drm_intel_bufmgr_gem *bufmgr_gem)
3374 {
3375         int ret;
3376         void *ptr;
3377         long pgsz;
3378         struct drm_i915_gem_userptr userptr;
3379         struct drm_gem_close close_bo;
3380
3381         pgsz = sysconf(_SC_PAGESIZE);
3382         assert(pgsz > 0);
3383
3384         ret = posix_memalign(&ptr, pgsz, pgsz);
3385         if (ret) {
3386                 DBG("Failed to get a page (%ld) for userptr detection!\n",
3387                         pgsz);
3388                 return false;
3389         }
3390
3391         memclear(userptr);
3392         userptr.user_ptr = (__u64)(unsigned long)ptr;
3393         userptr.user_size = pgsz;
3394
3395 retry:
3396         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_USERPTR, &userptr);
3397         if (ret) {
3398                 if (errno == ENODEV && userptr.flags == 0) {
3399                         userptr.flags = I915_USERPTR_UNSYNCHRONIZED;
3400                         goto retry;
3401                 }
3402                 free(ptr);
3403                 return false;
3404         }
3405
3406         memclear(close_bo);
3407         close_bo.handle = userptr.handle;
3408         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close_bo);
3409         free(ptr);
3410         if (ret) {
3411                 fprintf(stderr, "Failed to release test userptr object! (%d) "
3412                                 "i915 kernel driver may not be sane!\n", errno);
3413                 return false;
3414         }
3415
3416         return true;
3417 }
3418
3419 /**
3420  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
3421  * and manage map buffer objections.
3422  *
3423  * \param fd File descriptor of the opened DRM device.
3424  */
3425 drm_public drm_intel_bufmgr *
3426 drm_intel_bufmgr_gem_init(int fd, int batch_size)
3427 {
3428         drm_intel_bufmgr_gem *bufmgr_gem;
3429         struct drm_i915_gem_get_aperture aperture;
3430         drm_i915_getparam_t gp;
3431         int ret, tmp;
3432         bool exec2 = false;
3433
3434         pthread_mutex_lock(&bufmgr_list_mutex);
3435
3436         bufmgr_gem = drm_intel_bufmgr_gem_find(fd);
3437         if (bufmgr_gem)
3438                 goto exit;
3439
3440         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
3441         if (bufmgr_gem == NULL)
3442                 goto exit;
3443
3444         bufmgr_gem->fd = fd;
3445         atomic_set(&bufmgr_gem->refcount, 1);
3446
3447         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
3448                 free(bufmgr_gem);
3449                 bufmgr_gem = NULL;
3450                 goto exit;
3451         }
3452
3453         memclear(aperture);
3454         ret = drmIoctl(bufmgr_gem->fd,
3455                        DRM_IOCTL_I915_GEM_GET_APERTURE,
3456                        &aperture);
3457
3458         if (ret == 0)
3459                 bufmgr_gem->gtt_size = aperture.aper_available_size;
3460         else {
3461                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
3462                         strerror(errno));
3463                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
3464                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
3465                         "May lead to reduced performance or incorrect "
3466                         "rendering.\n",
3467                         (int)bufmgr_gem->gtt_size / 1024);
3468         }
3469
3470         bufmgr_gem->pci_device = get_pci_device_id(bufmgr_gem);
3471
3472         if (IS_GEN2(bufmgr_gem->pci_device))
3473                 bufmgr_gem->gen = 2;
3474         else if (IS_GEN3(bufmgr_gem->pci_device))
3475                 bufmgr_gem->gen = 3;
3476         else if (IS_GEN4(bufmgr_gem->pci_device))
3477                 bufmgr_gem->gen = 4;
3478         else if (IS_GEN5(bufmgr_gem->pci_device))
3479                 bufmgr_gem->gen = 5;
3480         else if (IS_GEN6(bufmgr_gem->pci_device))
3481                 bufmgr_gem->gen = 6;
3482         else if (IS_GEN7(bufmgr_gem->pci_device))
3483                 bufmgr_gem->gen = 7;
3484         else if (IS_GEN8(bufmgr_gem->pci_device))
3485                 bufmgr_gem->gen = 8;
3486         else if (IS_GEN9(bufmgr_gem->pci_device))
3487                 bufmgr_gem->gen = 9;
3488         else {
3489                 free(bufmgr_gem);
3490                 bufmgr_gem = NULL;
3491                 goto exit;
3492         }
3493
3494         if (IS_GEN3(bufmgr_gem->pci_device) &&
3495             bufmgr_gem->gtt_size > 256*1024*1024) {
3496                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
3497                  * be used for tiled blits. To simplify the accounting, just
3498                  * substract the unmappable part (fixed to 256MB on all known
3499                  * gen3 devices) if the kernel advertises it. */
3500                 bufmgr_gem->gtt_size -= 256*1024*1024;
3501         }
3502
3503         memclear(gp);
3504         gp.value = &tmp;
3505
3506         gp.param = I915_PARAM_HAS_EXECBUF2;
3507         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3508         if (!ret)
3509                 exec2 = true;
3510
3511         gp.param = I915_PARAM_HAS_BSD;
3512         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3513         bufmgr_gem->has_bsd = ret == 0;
3514
3515         gp.param = I915_PARAM_HAS_BLT;
3516         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3517         bufmgr_gem->has_blt = ret == 0;
3518
3519         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
3520         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3521         bufmgr_gem->has_relaxed_fencing = ret == 0;
3522
3523         if (has_userptr(bufmgr_gem))
3524                 bufmgr_gem->bufmgr.bo_alloc_userptr =
3525                         drm_intel_gem_bo_alloc_userptr;
3526
3527         gp.param = I915_PARAM_HAS_WAIT_TIMEOUT;
3528         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3529         bufmgr_gem->has_wait_timeout = ret == 0;
3530
3531         gp.param = I915_PARAM_HAS_LLC;
3532         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3533         if (ret != 0) {
3534                 /* Kernel does not supports HAS_LLC query, fallback to GPU
3535                  * generation detection and assume that we have LLC on GEN6/7
3536                  */
3537                 bufmgr_gem->has_llc = (IS_GEN6(bufmgr_gem->pci_device) |
3538                                 IS_GEN7(bufmgr_gem->pci_device));
3539         } else
3540                 bufmgr_gem->has_llc = *gp.value;
3541
3542         gp.param = I915_PARAM_HAS_VEBOX;
3543         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3544         bufmgr_gem->has_vebox = (ret == 0) & (*gp.value > 0);
3545
3546         if (bufmgr_gem->gen < 4) {
3547                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
3548                 gp.value = &bufmgr_gem->available_fences;
3549                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3550                 if (ret) {
3551                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
3552                                 errno);
3553                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
3554                                 *gp.value);
3555                         bufmgr_gem->available_fences = 0;
3556                 } else {
3557                         /* XXX The kernel reports the total number of fences,
3558                          * including any that may be pinned.
3559                          *
3560                          * We presume that there will be at least one pinned
3561                          * fence for the scanout buffer, but there may be more
3562                          * than one scanout and the user may be manually
3563                          * pinning buffers. Let's move to execbuffer2 and
3564                          * thereby forget the insanity of using fences...
3565                          */
3566                         bufmgr_gem->available_fences -= 2;
3567                         if (bufmgr_gem->available_fences < 0)
3568                                 bufmgr_gem->available_fences = 0;
3569                 }
3570         }
3571
3572         /* Let's go with one relocation per every 2 dwords (but round down a bit
3573          * since a power of two will mean an extra page allocation for the reloc
3574          * buffer).
3575          *
3576          * Every 4 was too few for the blender benchmark.
3577          */
3578         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
3579
3580         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
3581         bufmgr_gem->bufmgr.bo_alloc_for_render =
3582             drm_intel_gem_bo_alloc_for_render;
3583         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
3584         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
3585         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
3586         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
3587         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
3588         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
3589         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
3590         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
3591         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
3592         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
3593         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
3594         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
3595         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
3596         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
3597         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
3598         /* Use the new one if available */
3599         if (exec2) {
3600                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
3601                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
3602         } else
3603                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
3604         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
3605         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
3606         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_unref;
3607         bufmgr_gem->bufmgr.debug = 0;
3608         bufmgr_gem->bufmgr.check_aperture_space =
3609             drm_intel_gem_check_aperture_space;
3610         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
3611         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
3612         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
3613             drm_intel_gem_get_pipe_from_crtc_id;
3614         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
3615
3616         DRMINITLISTHEAD(&bufmgr_gem->named);
3617         init_cache_buckets(bufmgr_gem);
3618
3619         DRMINITLISTHEAD(&bufmgr_gem->vma_cache);
3620         bufmgr_gem->vma_max = -1; /* unlimited by default */
3621
3622         DRMLISTADD(&bufmgr_gem->managers, &bufmgr_list);
3623
3624 exit:
3625         pthread_mutex_unlock(&bufmgr_list_mutex);
3626
3627         return bufmgr_gem != NULL ? &bufmgr_gem->bufmgr : NULL;
3628 }