intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007-2012 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53 #include <stdbool.h>
  54
  55 #include "errno.h"
  56 #ifndef ETIME
  57 #define ETIME ETIMEDOUT
  58 #endif
  59 #include "libdrm.h"
  60 #include "libdrm_lists.h"
  61 #include "intel_bufmgr.h"
  62 #include "intel_bufmgr_priv.h"
  63 #include "intel_chipset.h"
  64 #include "intel_aub.h"
  65 #include "string.h"
  66
  67 #include "i915_drm.h"
  68
  69 #ifdef HAVE_VALGRIND
  70 #include <valgrind.h>
  71 #include <memcheck.h>
  72 #define VG(x) x
  73 #else
  74 #define VG(x)
  75 #endif
  76
  77 #define VG_CLEAR(s) VG(memset(&s, 0, sizeof(s)))
  78
  79 #define DBG(...) do {                                   \
  80         if (bufmgr_gem->bufmgr.debug)                   \
  81                 fprintf(stderr, __VA_ARGS__);           \
  82 } while (0)
  83
  84 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  85
  86 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  87
  88 struct drm_intel_gem_bo_bucket {
  89         drmMMListHead head;
  90         unsigned long size;
  91 };
  92
  93 typedef struct _drm_intel_bufmgr_gem {
  94         drm_intel_bufmgr bufmgr;
  95
  96         atomic_t refcount;
  97
  98         int fd;
  99
 100         int max_relocs;
 101
 102         pthread_mutex_t lock;
 103
 104         struct drm_i915_gem_exec_object *exec_objects;
 105         struct drm_i915_gem_exec_object2 *exec2_objects;
 106         drm_intel_bo **exec_bos;
 107         int exec_size;
 108         int exec_count;
 109
 110         /** Array of lists of cached gem objects of power-of-two sizes */
 111         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
 112         int num_buckets;
 113         time_t time;
 114
 115         drmMMListHead managers;
 116
 117         drmMMListHead named;
 118         drmMMListHead vma_cache;
 119         int vma_count, vma_open, vma_max;
 120
 121         uint64_t gtt_size;
 122         int available_fences;
 123         int pci_device;
 124         int gen;
 125         unsigned int has_bsd : 1;
 126         unsigned int has_blt : 1;
 127         unsigned int has_relaxed_fencing : 1;
 128         unsigned int has_llc : 1;
 129         unsigned int has_wait_timeout : 1;
 130         unsigned int bo_reuse : 1;
 131         unsigned int no_exec : 1;
 132         unsigned int has_vebox : 1;
 133         bool fenced_relocs;
 134
 135         char *aub_filename;
 136         FILE *aub_file;
 137         uint32_t aub_offset;
 138 } drm_intel_bufmgr_gem;
 139
 140 #define DRM_INTEL_RELOC_FENCE (1<<0)
 141
 142 typedef struct _drm_intel_reloc_target_info {
 143         drm_intel_bo *bo;
 144         int flags;
 145 } drm_intel_reloc_target;
 146
 147 struct _drm_intel_bo_gem {
 148         drm_intel_bo bo;
 149
 150         atomic_t refcount;
 151         uint32_t gem_handle;
 152         const char *name;
 153
 154         /**
 155          * Kenel-assigned global name for this object
 156          *
 157          * List contains both flink named and prime fd'd objects
 158          */
 159         unsigned int global_name;
 160         drmMMListHead name_list;
 161
 162         /**
 163          * Index of the buffer within the validation list while preparing a
 164          * batchbuffer execution.
 165          */
 166         int validate_index;
 167
 168         /**
 169          * Current tiling mode
 170          */
 171         uint32_t tiling_mode;
 172         uint32_t swizzle_mode;
 173         unsigned long stride;
 174
 175         time_t free_time;
 176
 177         /** Array passed to the DRM containing relocation information. */
 178         struct drm_i915_gem_relocation_entry *relocs;
 179         /**
 180          * Array of info structs corresponding to relocs[i].target_handle etc
 181          */
 182         drm_intel_reloc_target *reloc_target_info;
 183         /** Number of entries in relocs */
 184         int reloc_count;
 185         /** Mapped address for the buffer, saved across map/unmap cycles */
 186         void *mem_virtual;
 187         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 188         void *gtt_virtual;
 189         /**
 190          * Virtual address of the buffer allocated by user, used for userptr
 191          * objects only.
 192          */
 193         void *user_virtual;
 194         int map_count;
 195         drmMMListHead vma_list;
 196
 197         /** BO cache list */
 198         drmMMListHead head;
 199
 200         /**
 201          * Boolean of whether this BO and its children have been included in
 202          * the current drm_intel_bufmgr_check_aperture_space() total.
 203          */
 204         bool included_in_check_aperture;
 205
 206         /**
 207          * Boolean of whether this buffer has been used as a relocation
 208          * target and had its size accounted for, and thus can't have any
 209          * further relocations added to it.
 210          */
 211         bool used_as_reloc_target;
 212
 213         /**
 214          * Boolean of whether we have encountered an error whilst building the relocation tree.
 215          */
 216         bool has_error;
 217
 218         /**
 219          * Boolean of whether this buffer can be re-used
 220          */
 221         bool reusable;
 222
 223         /**
 224          * Boolean of whether the GPU is definitely not accessing the buffer.
 225          *
 226          * This is only valid when reusable, since non-reusable
 227          * buffers are those that have been shared wth other
 228          * processes, so we don't know their state.
 229          */
 230         bool idle;
 231
 232         /**
 233          * Boolean of whether this buffer was allocated with userptr
 234          */
 235         bool is_userptr;
 236
 237         /**
 238          * Size in bytes of this buffer and its relocation descendents.
 239          *
 240          * Used to avoid costly tree walking in
 241          * drm_intel_bufmgr_check_aperture in the common case.
 242          */
 243         int reloc_tree_size;
 244
 245         /**
 246          * Number of potential fence registers required by this buffer and its
 247          * relocations.
 248          */
 249         int reloc_tree_fences;
 250
 251         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 252         bool mapped_cpu_write;
 253
 254         uint32_t aub_offset;
 255
 256         drm_intel_aub_annotation *aub_annotations;
 257         unsigned aub_annotation_count;
 258 };
 259
 260 static unsigned int
 261 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 262
 263 static unsigned int
 264 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 265
 266 static int
 267 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 268                             uint32_t * swizzle_mode);
 269
 270 static int
 271 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 272                                      uint32_t tiling_mode,
 273                                      uint32_t stride);
 274
 275 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 276                                                       time_t time);
 277
 278 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 279
 280 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 281
 282 static unsigned long
 283 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 284                            uint32_t *tiling_mode)
 285 {
 286         unsigned long min_size, max_size;
 287         unsigned long i;
 288
 289         if (*tiling_mode == I915_TILING_NONE)
 290                 return size;
 291
 292         /* 965+ just need multiples of page size for tiling */
 293         if (bufmgr_gem->gen >= 4)
 294                 return ROUND_UP_TO(size, 4096);
 295
 296         /* Older chips need powers of two, of at least 512k or 1M */
 297         if (bufmgr_gem->gen == 3) {
 298                 min_size = 1024*1024;
 299                 max_size = 128*1024*1024;
 300         } else {
 301                 min_size = 512*1024;
 302                 max_size = 64*1024*1024;
 303         }
 304
 305         if (size > max_size) {
 306                 *tiling_mode = I915_TILING_NONE;
 307                 return size;
 308         }
 309
 310         /* Do we need to allocate every page for the fence? */
 311         if (bufmgr_gem->has_relaxed_fencing)
 312                 return ROUND_UP_TO(size, 4096);
 313
 314         for (i = min_size; i < size; i <<= 1)
 315                 ;
 316
 317         return i;
 318 }
 319
 320 /*
 321  * Round a given pitch up to the minimum required for X tiling on a
 322  * given chip.  We use 512 as the minimum to allow for a later tiling
 323  * change.
 324  */
 325 static unsigned long
 326 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 327                             unsigned long pitch, uint32_t *tiling_mode)
 328 {
 329         unsigned long tile_width;
 330         unsigned long i;
 331
 332         /* If untiled, then just align it so that we can do rendering
 333          * to it with the 3D engine.
 334          */
 335         if (*tiling_mode == I915_TILING_NONE)
 336                 return ALIGN(pitch, 64);
 337
 338         if (*tiling_mode == I915_TILING_X
 339                         || (IS_915(bufmgr_gem->pci_device)
 340                             && *tiling_mode == I915_TILING_Y))
 341                 tile_width = 512;
 342         else
 343                 tile_width = 128;
 344
 345         /* 965 is flexible */
 346         if (bufmgr_gem->gen >= 4)
 347                 return ROUND_UP_TO(pitch, tile_width);
 348
 349         /* The older hardware has a maximum pitch of 8192 with tiled
 350          * surfaces, so fallback to untiled if it's too large.
 351          */
 352         if (pitch > 8192) {
 353                 *tiling_mode = I915_TILING_NONE;
 354                 return ALIGN(pitch, 64);
 355         }
 356
 357         /* Pre-965 needs power of two tile width */
 358         for (i = tile_width; i < pitch; i <<= 1)
 359                 ;
 360
 361         return i;
 362 }
 363
 364 static struct drm_intel_gem_bo_bucket *
 365 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 366                                  unsigned long size)
 367 {
 368         int i;
 369
 370         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 371                 struct drm_intel_gem_bo_bucket *bucket =
 372                     &bufmgr_gem->cache_bucket[i];
 373                 if (bucket->size >= size) {
 374                         return bucket;
 375                 }
 376         }
 377
 378         return NULL;
 379 }
 380
 381 static void
 382 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 383 {
 384         int i, j;
 385
 386         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 387                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 388                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 389
 390                 if (bo_gem->relocs == NULL) {
 391                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 392                             bo_gem->name);
 393                         continue;
 394                 }
 395
 396                 for (j = 0; j < bo_gem->reloc_count; j++) {
 397                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 398                         drm_intel_bo_gem *target_gem =
 399                             (drm_intel_bo_gem *) target_bo;
 400
 401                         DBG("%2d: %d (%s)@0x%08llx -> "
 402                             "%d (%s)@0x%08lx + 0x%08x\n",
 403                             i,
 404                             bo_gem->gem_handle, bo_gem->name,
 405                             (unsigned long long)bo_gem->relocs[j].offset,
 406                             target_gem->gem_handle,
 407                             target_gem->name,
 408                             target_bo->offset64,
 409                             bo_gem->relocs[j].delta);
 410                 }
 411         }
 412 }
 413
 414 static inline void
 415 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 416 {
 417         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 418
 419         atomic_inc(&bo_gem->refcount);
 420 }
 421
 422 /**
 423  * Adds the given buffer to the list of buffers to be validated (moved into the
 424  * appropriate memory type) with the next batch submission.
 425  *
 426  * If a buffer is validated multiple times in a batch submission, it ends up
 427  * with the intersection of the memory type flags and the union of the
 428  * access flags.
 429  */
 430 static void
 431 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 432 {
 433         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 434         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 435         int index;
 436
 437         if (bo_gem->validate_index != -1)
 438                 return;
 439
 440         /* Extend the array of validation entries as necessary. */
 441         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 442                 int new_size = bufmgr_gem->exec_size * 2;
 443
 444                 if (new_size == 0)
 445                         new_size = 5;
 446
 447                 bufmgr_gem->exec_objects =
 448                     realloc(bufmgr_gem->exec_objects,
 449                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 450                 bufmgr_gem->exec_bos =
 451                     realloc(bufmgr_gem->exec_bos,
 452                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 453                 bufmgr_gem->exec_size = new_size;
 454         }
 455
 456         index = bufmgr_gem->exec_count;
 457         bo_gem->validate_index = index;
 458         /* Fill in array entry */
 459         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 460         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 461         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 462         bufmgr_gem->exec_objects[index].alignment = 0;
 463         bufmgr_gem->exec_objects[index].offset = 0;
 464         bufmgr_gem->exec_bos[index] = bo;
 465         bufmgr_gem->exec_count++;
 466 }
 467
 468 static void
 469 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 470 {
 471         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 472         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 473         int index;
 474
 475         if (bo_gem->validate_index != -1) {
 476                 if (need_fence)
 477                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 478                                 EXEC_OBJECT_NEEDS_FENCE;
 479                 return;
 480         }
 481
 482         /* Extend the array of validation entries as necessary. */
 483         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 484                 int new_size = bufmgr_gem->exec_size * 2;
 485
 486                 if (new_size == 0)
 487                         new_size = 5;
 488
 489                 bufmgr_gem->exec2_objects =
 490                         realloc(bufmgr_gem->exec2_objects,
 491                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 492                 bufmgr_gem->exec_bos =
 493                         realloc(bufmgr_gem->exec_bos,
 494                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 495                 bufmgr_gem->exec_size = new_size;
 496         }
 497
 498         index = bufmgr_gem->exec_count;
 499         bo_gem->validate_index = index;
 500         /* Fill in array entry */
 501         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 502         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 503         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 504         bufmgr_gem->exec2_objects[index].alignment = 0;
 505         bufmgr_gem->exec2_objects[index].offset = 0;
 506         bufmgr_gem->exec_bos[index] = bo;
 507         bufmgr_gem->exec2_objects[index].flags = 0;
 508         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 509         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 510         if (need_fence) {
 511                 bufmgr_gem->exec2_objects[index].flags |=
 512                         EXEC_OBJECT_NEEDS_FENCE;
 513         }
 514         bufmgr_gem->exec_count++;
 515 }
 516
 517 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 518         sizeof(uint32_t))
 519
 520 static void
 521 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 522                                       drm_intel_bo_gem *bo_gem)
 523 {
 524         int size;
 525
 526         assert(!bo_gem->used_as_reloc_target);
 527
 528         /* The older chipsets are far-less flexible in terms of tiling,
 529          * and require tiled buffer to be size aligned in the aperture.
 530          * This means that in the worst possible case we will need a hole
 531          * twice as large as the object in order for it to fit into the
 532          * aperture. Optimal packing is for wimps.
 533          */
 534         size = bo_gem->bo.size;
 535         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 536                 int min_size;
 537
 538                 if (bufmgr_gem->has_relaxed_fencing) {
 539                         if (bufmgr_gem->gen == 3)
 540                                 min_size = 1024*1024;
 541                         else
 542                                 min_size = 512*1024;
 543
 544                         while (min_size < size)
 545                                 min_size *= 2;
 546                 } else
 547                         min_size = size;
 548
 549                 /* Account for worst-case alignment. */
 550                 size = 2 * min_size;
 551         }
 552
 553         bo_gem->reloc_tree_size = size;
 554 }
 555
 556 static int
 557 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 558 {
 559         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 560         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 561         unsigned int max_relocs = bufmgr_gem->max_relocs;
 562
 563         if (bo->size / 4 < max_relocs)
 564                 max_relocs = bo->size / 4;
 565
 566         bo_gem->relocs = malloc(max_relocs *
 567                                 sizeof(struct drm_i915_gem_relocation_entry));
 568         bo_gem->reloc_target_info = malloc(max_relocs *
 569                                            sizeof(drm_intel_reloc_target));
 570         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 571                 bo_gem->has_error = true;
 572
 573                 free (bo_gem->relocs);
 574                 bo_gem->relocs = NULL;
 575
 576                 free (bo_gem->reloc_target_info);
 577                 bo_gem->reloc_target_info = NULL;
 578
 579                 return 1;
 580         }
 581
 582         return 0;
 583 }
 584
 585 static int
 586 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 587 {
 588         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 589         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 590         struct drm_i915_gem_busy busy;
 591         int ret;
 592
 593         if (bo_gem->reusable && bo_gem->idle)
 594                 return false;
 595
 596         VG_CLEAR(busy);
 597         busy.handle = bo_gem->gem_handle;
 598
 599         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 600         if (ret == 0) {
 601                 bo_gem->idle = !busy.busy;
 602                 return busy.busy;
 603         } else {
 604                 return false;
 605         }
 606         return (ret == 0 && busy.busy);
 607 }
 608
 609 static int
 610 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 611                                   drm_intel_bo_gem *bo_gem, int state)
 612 {
 613         struct drm_i915_gem_madvise madv;
 614
 615         VG_CLEAR(madv);
 616         madv.handle = bo_gem->gem_handle;
 617         madv.madv = state;
 618         madv.retained = 1;
 619         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 620
 621         return madv.retained;
 622 }
 623
 624 static int
 625 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 626 {
 627         return drm_intel_gem_bo_madvise_internal
 628                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 629                  (drm_intel_bo_gem *) bo,
 630                  madv);
 631 }
 632
 633 /* drop the oldest entries that have been purged by the kernel */
 634 static void
 635 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 636                                     struct drm_intel_gem_bo_bucket *bucket)
 637 {
 638         while (!DRMLISTEMPTY(&bucket->head)) {
 639                 drm_intel_bo_gem *bo_gem;
 640
 641                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 642                                       bucket->head.next, head);
 643                 if (drm_intel_gem_bo_madvise_internal
 644                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 645                         break;
 646
 647                 DRMLISTDEL(&bo_gem->head);
 648                 drm_intel_gem_bo_free(&bo_gem->bo);
 649         }
 650 }
 651
 652 static drm_intel_bo *
 653 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 654                                 const char *name,
 655                                 unsigned long size,
 656                                 unsigned long flags,
 657                                 uint32_t tiling_mode,
 658                                 unsigned long stride)
 659 {
 660         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 661         drm_intel_bo_gem *bo_gem;
 662         unsigned int page_size = getpagesize();
 663         int ret;
 664         struct drm_intel_gem_bo_bucket *bucket;
 665         bool alloc_from_cache;
 666         unsigned long bo_size;
 667         bool for_render = false;
 668
 669         if (flags & BO_ALLOC_FOR_RENDER)
 670                 for_render = true;
 671
 672         /* Round the allocated size up to a power of two number of pages. */
 673         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 674
 675         /* If we don't have caching at this size, don't actually round the
 676          * allocation up.
 677          */
 678         if (bucket == NULL) {
 679                 bo_size = size;
 680                 if (bo_size < page_size)
 681                         bo_size = page_size;
 682         } else {
 683                 bo_size = bucket->size;
 684         }
 685
 686         pthread_mutex_lock(&bufmgr_gem->lock);
 687         /* Get a buffer out of the cache if available */
 688 retry:
 689         alloc_from_cache = false;
 690         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 691                 if (for_render) {
 692                         /* Allocate new render-target BOs from the tail (MRU)
 693                          * of the list, as it will likely be hot in the GPU
 694                          * cache and in the aperture for us.
 695                          */
 696                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 697                                               bucket->head.prev, head);
 698                         DRMLISTDEL(&bo_gem->head);
 699                         alloc_from_cache = true;
 700                 } else {
 701                         /* For non-render-target BOs (where we're probably
 702                          * going to map it first thing in order to fill it
 703                          * with data), check if the last BO in the cache is
 704                          * unbusy, and only reuse in that case. Otherwise,
 705                          * allocating a new buffer is probably faster than
 706                          * waiting for the GPU to finish.
 707                          */
 708                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 709                                               bucket->head.next, head);
 710                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 711                                 alloc_from_cache = true;
 712                                 DRMLISTDEL(&bo_gem->head);
 713                         }
 714                 }
 715
 716                 if (alloc_from_cache) {
 717                         if (!drm_intel_gem_bo_madvise_internal
 718                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 719                                 drm_intel_gem_bo_free(&bo_gem->bo);
 720                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 721                                                                     bucket);
 722                                 goto retry;
 723                         }
 724
 725                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 726                                                                  tiling_mode,
 727                                                                  stride)) {
 728                                 drm_intel_gem_bo_free(&bo_gem->bo);
 729                                 goto retry;
 730                         }
 731                 }
 732         }
 733         pthread_mutex_unlock(&bufmgr_gem->lock);
 734
 735         if (!alloc_from_cache) {
 736                 struct drm_i915_gem_create create;
 737
 738                 bo_gem = calloc(1, sizeof(*bo_gem));
 739                 if (!bo_gem)
 740                         return NULL;
 741
 742                 bo_gem->bo.size = bo_size;
 743
 744                 VG_CLEAR(create);
 745                 create.size = bo_size;
 746
 747                 ret = drmIoctl(bufmgr_gem->fd,
 748                                DRM_IOCTL_I915_GEM_CREATE,
 749                                &create);
 750                 bo_gem->gem_handle = create.handle;
 751                 bo_gem->bo.handle = bo_gem->gem_handle;
 752                 if (ret != 0) {
 753                         free(bo_gem);
 754                         return NULL;
 755                 }
 756                 bo_gem->bo.bufmgr = bufmgr;
 757
 758                 bo_gem->tiling_mode = I915_TILING_NONE;
 759                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 760                 bo_gem->stride = 0;
 761
 762                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 763                                                          tiling_mode,
 764                                                          stride)) {
 765                     drm_intel_gem_bo_free(&bo_gem->bo);
 766                     return NULL;
 767                 }
 768
 769                 DRMINITLISTHEAD(&bo_gem->name_list);
 770                 DRMINITLISTHEAD(&bo_gem->vma_list);
 771         }
 772
 773         bo_gem->name = name;
 774         atomic_set(&bo_gem->refcount, 1);
 775         bo_gem->validate_index = -1;
 776         bo_gem->reloc_tree_fences = 0;
 777         bo_gem->used_as_reloc_target = false;
 778         bo_gem->has_error = false;
 779         bo_gem->reusable = true;
 780         bo_gem->aub_annotations = NULL;
 781         bo_gem->aub_annotation_count = 0;
 782
 783         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 784
 785         DBG("bo_create: buf %d (%s) %ldb\n",
 786             bo_gem->gem_handle, bo_gem->name, size);
 787
 788         return &bo_gem->bo;
 789 }
 790
 791 static drm_intel_bo *
 792 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 793                                   const char *name,
 794                                   unsigned long size,
 795                                   unsigned int alignment)
 796 {
 797         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 798                                                BO_ALLOC_FOR_RENDER,
 799                                                I915_TILING_NONE, 0);
 800 }
 801
 802 static drm_intel_bo *
 803 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 804                        const char *name,
 805                        unsigned long size,
 806                        unsigned int alignment)
 807 {
 808         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 809                                                I915_TILING_NONE, 0);
 810 }
 811
 812 static drm_intel_bo *
 813 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 814                              int x, int y, int cpp, uint32_t *tiling_mode,
 815                              unsigned long *pitch, unsigned long flags)
 816 {
 817         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 818         unsigned long size, stride;
 819         uint32_t tiling;
 820
 821         do {
 822                 unsigned long aligned_y, height_alignment;
 823
 824                 tiling = *tiling_mode;
 825
 826                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 827                  * so failure to align our height means that we won't allocate
 828                  * enough pages.
 829                  *
 830                  * If we're untiled, we still have to align to 2 rows high
 831                  * because the data port accesses 2x2 blocks even if the
 832                  * bottom row isn't to be rendered, so failure to align means
 833                  * we could walk off the end of the GTT and fault.  This is
 834                  * documented on 965, and may be the case on older chipsets
 835                  * too so we try to be careful.
 836                  */
 837                 aligned_y = y;
 838                 height_alignment = 2;
 839
 840                 if ((bufmgr_gem->gen == 2) && tiling != I915_TILING_NONE)
 841                         height_alignment = 16;
 842                 else if (tiling == I915_TILING_X
 843                         || (IS_915(bufmgr_gem->pci_device)
 844                             && tiling == I915_TILING_Y))
 845                         height_alignment = 8;
 846                 else if (tiling == I915_TILING_Y)
 847                         height_alignment = 32;
 848                 aligned_y = ALIGN(y, height_alignment);
 849
 850                 stride = x * cpp;
 851                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 852                 size = stride * aligned_y;
 853                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 854         } while (*tiling_mode != tiling);
 855         *pitch = stride;
 856
 857         if (tiling == I915_TILING_NONE)
 858                 stride = 0;
 859
 860         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 861                                                tiling, stride);
 862 }
 863
 864 static drm_intel_bo *
 865 drm_intel_gem_bo_alloc_userptr(drm_intel_bufmgr *bufmgr,
 866                                 const char *name,
 867                                 void *addr,
 868                                 uint32_t tiling_mode,
 869                                 uint32_t stride,
 870                                 unsigned long size,
 871                                 unsigned long flags)
 872 {
 873         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 874         drm_intel_bo_gem *bo_gem;
 875         int ret;
 876         struct drm_i915_gem_userptr userptr;
 877
 878         /* Tiling with userptr surfaces is not supported
 879          * on all hardware so refuse it for time being.
 880          */
 881         if (tiling_mode != I915_TILING_NONE)
 882                 return NULL;
 883
 884         bo_gem = calloc(1, sizeof(*bo_gem));
 885         if (!bo_gem)
 886                 return NULL;
 887
 888         bo_gem->bo.size = size;
 889
 890         VG_CLEAR(userptr);
 891         userptr.user_ptr = (__u64)((unsigned long)addr);
 892         userptr.user_size = size;
 893         userptr.flags = flags;
 894
 895         ret = drmIoctl(bufmgr_gem->fd,
 896                         DRM_IOCTL_I915_GEM_USERPTR,
 897                         &userptr);
 898         if (ret != 0) {
 899                 DBG("bo_create_userptr: "
 900                     "ioctl failed with user ptr %p size 0x%lx, "
 901                     "user flags 0x%lx\n", addr, size, flags);
 902                 free(bo_gem);
 903                 return NULL;
 904         }
 905
 906         bo_gem->gem_handle = userptr.handle;
 907         bo_gem->bo.handle = bo_gem->gem_handle;
 908         bo_gem->bo.bufmgr    = bufmgr;
 909         bo_gem->is_userptr   = true;
 910         bo_gem->bo.virtual   = addr;
 911         /* Save the address provided by user */
 912         bo_gem->user_virtual = addr;
 913         bo_gem->tiling_mode  = I915_TILING_NONE;
 914         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 915         bo_gem->stride       = 0;
 916
 917         DRMINITLISTHEAD(&bo_gem->name_list);
 918         DRMINITLISTHEAD(&bo_gem->vma_list);
 919
 920         bo_gem->name = name;
 921         atomic_set(&bo_gem->refcount, 1);
 922         bo_gem->validate_index = -1;
 923         bo_gem->reloc_tree_fences = 0;
 924         bo_gem->used_as_reloc_target = false;
 925         bo_gem->has_error = false;
 926         bo_gem->reusable = false;
 927
 928         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 929
 930         DBG("bo_create_userptr: "
 931             "ptr %p buf %d (%s) size %ldb, stride 0x%x, tile mode %d\n",
 932                 addr, bo_gem->gem_handle, bo_gem->name,
 933                 size, stride, tiling_mode);
 934
 935         return &bo_gem->bo;
 936 }
 937
 938 /**
 939  * Returns a drm_intel_bo wrapping the given buffer object handle.
 940  *
 941  * This can be used when one application needs to pass a buffer object
 942  * to another.
 943  */
 944 drm_public drm_intel_bo *
 945 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 946                                   const char *name,
 947                                   unsigned int handle)
 948 {
 949         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 950         drm_intel_bo_gem *bo_gem;
 951         int ret;
 952         struct drm_gem_open open_arg;
 953         struct drm_i915_gem_get_tiling get_tiling;
 954         drmMMListHead *list;
 955
 956         /* At the moment most applications only have a few named bo.
 957          * For instance, in a DRI client only the render buffers passed
 958          * between X and the client are named. And since X returns the
 959          * alternating names for the front/back buffer a linear search
 960          * provides a sufficiently fast match.
 961          */
 962         pthread_mutex_lock(&bufmgr_gem->lock);
 963         for (list = bufmgr_gem->named.next;
 964              list != &bufmgr_gem->named;
 965              list = list->next) {
 966                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 967                 if (bo_gem->global_name == handle) {
 968                         drm_intel_gem_bo_reference(&bo_gem->bo);
 969                         pthread_mutex_unlock(&bufmgr_gem->lock);
 970                         return &bo_gem->bo;
 971                 }
 972         }
 973
 974         VG_CLEAR(open_arg);
 975         open_arg.name = handle;
 976         ret = drmIoctl(bufmgr_gem->fd,
 977                        DRM_IOCTL_GEM_OPEN,
 978                        &open_arg);
 979         if (ret != 0) {
 980                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 981                     name, handle, strerror(errno));
 982                 pthread_mutex_unlock(&bufmgr_gem->lock);
 983                 return NULL;
 984         }
 985         /* Now see if someone has used a prime handle to get this
 986          * object from the kernel before by looking through the list
 987          * again for a matching gem_handle
 988          */
 989         for (list = bufmgr_gem->named.next;
 990              list != &bufmgr_gem->named;
 991              list = list->next) {
 992                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 993                 if (bo_gem->gem_handle == open_arg.handle) {
 994                         drm_intel_gem_bo_reference(&bo_gem->bo);
 995                         pthread_mutex_unlock(&bufmgr_gem->lock);
 996                         return &bo_gem->bo;
 997                 }
 998         }
 999
1000         bo_gem = calloc(1, sizeof(*bo_gem));
1001         if (!bo_gem) {
1002                 pthread_mutex_unlock(&bufmgr_gem->lock);
1003                 return NULL;
1004         }
1005
1006         bo_gem->bo.size = open_arg.size;
1007         bo_gem->bo.offset = 0;
1008         bo_gem->bo.offset64 = 0;
1009         bo_gem->bo.virtual = NULL;
1010         bo_gem->bo.bufmgr = bufmgr;
1011         bo_gem->name = name;
1012         atomic_set(&bo_gem->refcount, 1);
1013         bo_gem->validate_index = -1;
1014         bo_gem->gem_handle = open_arg.handle;
1015         bo_gem->bo.handle = open_arg.handle;
1016         bo_gem->global_name = handle;
1017         bo_gem->reusable = false;
1018
1019         VG_CLEAR(get_tiling);
1020         get_tiling.handle = bo_gem->gem_handle;
1021         ret = drmIoctl(bufmgr_gem->fd,
1022                        DRM_IOCTL_I915_GEM_GET_TILING,
1023                        &get_tiling);
1024         if (ret != 0) {
1025                 drm_intel_gem_bo_unreference(&bo_gem->bo);
1026                 pthread_mutex_unlock(&bufmgr_gem->lock);
1027                 return NULL;
1028         }
1029         bo_gem->tiling_mode = get_tiling.tiling_mode;
1030         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
1031         /* XXX stride is unknown */
1032         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1033
1034         DRMINITLISTHEAD(&bo_gem->vma_list);
1035         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1036         pthread_mutex_unlock(&bufmgr_gem->lock);
1037         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
1038
1039         return &bo_gem->bo;
1040 }
1041
1042 static void
1043 drm_intel_gem_bo_free(drm_intel_bo *bo)
1044 {
1045         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1046         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1047         struct drm_gem_close close;
1048         int ret;
1049
1050         DRMLISTDEL(&bo_gem->vma_list);
1051         if (bo_gem->mem_virtual) {
1052                 VG(VALGRIND_FREELIKE_BLOCK(bo_gem->mem_virtual, 0));
1053                 drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1054                 bufmgr_gem->vma_count--;
1055         }
1056         if (bo_gem->gtt_virtual) {
1057                 drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1058                 bufmgr_gem->vma_count--;
1059         }
1060
1061         /* Close this object */
1062         VG_CLEAR(close);
1063         close.handle = bo_gem->gem_handle;
1064         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
1065         if (ret != 0) {
1066                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
1067                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
1068         }
1069         free(bo_gem->aub_annotations);
1070         free(bo);
1071 }
1072
1073 static void
1074 drm_intel_gem_bo_mark_mmaps_incoherent(drm_intel_bo *bo)
1075 {
1076 #if HAVE_VALGRIND
1077         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1078
1079         if (bo_gem->mem_virtual)
1080                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->mem_virtual, bo->size);
1081
1082         if (bo_gem->gtt_virtual)
1083                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->gtt_virtual, bo->size);
1084 #endif
1085 }
1086
1087 /** Frees all cached buffers significantly older than @time. */
1088 static void
1089 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
1090 {
1091         int i;
1092
1093         if (bufmgr_gem->time == time)
1094                 return;
1095
1096         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1097                 struct drm_intel_gem_bo_bucket *bucket =
1098                     &bufmgr_gem->cache_bucket[i];
1099
1100                 while (!DRMLISTEMPTY(&bucket->head)) {
1101                         drm_intel_bo_gem *bo_gem;
1102
1103                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1104                                               bucket->head.next, head);
1105                         if (time - bo_gem->free_time <= 1)
1106                                 break;
1107
1108                         DRMLISTDEL(&bo_gem->head);
1109
1110                         drm_intel_gem_bo_free(&bo_gem->bo);
1111                 }
1112         }
1113
1114         bufmgr_gem->time = time;
1115 }
1116
1117 static void drm_intel_gem_bo_purge_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem)
1118 {
1119         int limit;
1120
1121         DBG("%s: cached=%d, open=%d, limit=%d\n", __FUNCTION__,
1122             bufmgr_gem->vma_count, bufmgr_gem->vma_open, bufmgr_gem->vma_max);
1123
1124         if (bufmgr_gem->vma_max < 0)
1125                 return;
1126
1127         /* We may need to evict a few entries in order to create new mmaps */
1128         limit = bufmgr_gem->vma_max - 2*bufmgr_gem->vma_open;
1129         if (limit < 0)
1130                 limit = 0;
1131
1132         while (bufmgr_gem->vma_count > limit) {
1133                 drm_intel_bo_gem *bo_gem;
1134
1135                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1136                                       bufmgr_gem->vma_cache.next,
1137                                       vma_list);
1138                 assert(bo_gem->map_count == 0);
1139                 DRMLISTDELINIT(&bo_gem->vma_list);
1140
1141                 if (bo_gem->mem_virtual) {
1142                         drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1143                         bo_gem->mem_virtual = NULL;
1144                         bufmgr_gem->vma_count--;
1145                 }
1146                 if (bo_gem->gtt_virtual) {
1147                         drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1148                         bo_gem->gtt_virtual = NULL;
1149                         bufmgr_gem->vma_count--;
1150                 }
1151         }
1152 }
1153
1154 static void drm_intel_gem_bo_close_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1155                                        drm_intel_bo_gem *bo_gem)
1156 {
1157         bufmgr_gem->vma_open--;
1158         DRMLISTADDTAIL(&bo_gem->vma_list, &bufmgr_gem->vma_cache);
1159         if (bo_gem->mem_virtual)
1160                 bufmgr_gem->vma_count++;
1161         if (bo_gem->gtt_virtual)
1162                 bufmgr_gem->vma_count++;
1163         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1164 }
1165
1166 static void drm_intel_gem_bo_open_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1167                                       drm_intel_bo_gem *bo_gem)
1168 {
1169         bufmgr_gem->vma_open++;
1170         DRMLISTDEL(&bo_gem->vma_list);
1171         if (bo_gem->mem_virtual)
1172                 bufmgr_gem->vma_count--;
1173         if (bo_gem->gtt_virtual)
1174                 bufmgr_gem->vma_count--;
1175         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1176 }
1177
1178 static void
1179 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
1180 {
1181         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1182         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1183         struct drm_intel_gem_bo_bucket *bucket;
1184         int i;
1185
1186         /* Unreference all the target buffers */
1187         for (i = 0; i < bo_gem->reloc_count; i++) {
1188                 if (bo_gem->reloc_target_info[i].bo != bo) {
1189                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1190                                                                   reloc_target_info[i].bo,
1191                                                                   time);
1192                 }
1193         }
1194         bo_gem->reloc_count = 0;
1195         bo_gem->used_as_reloc_target = false;
1196
1197         DBG("bo_unreference final: %d (%s)\n",
1198             bo_gem->gem_handle, bo_gem->name);
1199
1200         /* release memory associated with this object */
1201         if (bo_gem->reloc_target_info) {
1202                 free(bo_gem->reloc_target_info);
1203                 bo_gem->reloc_target_info = NULL;
1204         }
1205         if (bo_gem->relocs) {
1206                 free(bo_gem->relocs);
1207                 bo_gem->relocs = NULL;
1208         }
1209
1210         /* Clear any left-over mappings */
1211         if (bo_gem->map_count) {
1212                 DBG("bo freed with non-zero map-count %d\n", bo_gem->map_count);
1213                 bo_gem->map_count = 0;
1214                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1215                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1216         }
1217
1218         DRMLISTDEL(&bo_gem->name_list);
1219
1220         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
1221         /* Put the buffer into our internal cache for reuse if we can. */
1222         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
1223             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
1224                                               I915_MADV_DONTNEED)) {
1225                 bo_gem->free_time = time;
1226
1227                 bo_gem->name = NULL;
1228                 bo_gem->validate_index = -1;
1229
1230                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
1231         } else {
1232                 drm_intel_gem_bo_free(bo);
1233         }
1234 }
1235
1236 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
1237                                                       time_t time)
1238 {
1239         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1240
1241         assert(atomic_read(&bo_gem->refcount) > 0);
1242         if (atomic_dec_and_test(&bo_gem->refcount))
1243                 drm_intel_gem_bo_unreference_final(bo, time);
1244 }
1245
1246 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
1247 {
1248         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1249
1250         assert(atomic_read(&bo_gem->refcount) > 0);
1251
1252         if (atomic_add_unless(&bo_gem->refcount, -1, 1)) {
1253                 drm_intel_bufmgr_gem *bufmgr_gem =
1254                     (drm_intel_bufmgr_gem *) bo->bufmgr;
1255                 struct timespec time;
1256
1257                 clock_gettime(CLOCK_MONOTONIC, &time);
1258
1259                 pthread_mutex_lock(&bufmgr_gem->lock);
1260
1261                 if (atomic_dec_and_test(&bo_gem->refcount)) {
1262                         drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
1263                         drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
1264                 }
1265
1266                 pthread_mutex_unlock(&bufmgr_gem->lock);
1267         }
1268 }
1269
1270 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1271 {
1272         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1273         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1274         struct drm_i915_gem_set_domain set_domain;
1275         int ret;
1276
1277         if (bo_gem->is_userptr) {
1278                 /* Return the same user ptr */
1279                 bo->virtual = bo_gem->user_virtual;
1280                 return 0;
1281         }
1282
1283         pthread_mutex_lock(&bufmgr_gem->lock);
1284
1285         if (bo_gem->map_count++ == 0)
1286                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1287
1288         if (!bo_gem->mem_virtual) {
1289                 struct drm_i915_gem_mmap mmap_arg;
1290
1291                 DBG("bo_map: %d (%s), map_count=%d\n",
1292                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1293
1294                 VG_CLEAR(mmap_arg);
1295                 mmap_arg.handle = bo_gem->gem_handle;
1296                 mmap_arg.offset = 0;
1297                 mmap_arg.size = bo->size;
1298                 ret = drmIoctl(bufmgr_gem->fd,
1299                                DRM_IOCTL_I915_GEM_MMAP,
1300                                &mmap_arg);
1301                 if (ret != 0) {
1302                         ret = -errno;
1303                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1304                             __FILE__, __LINE__, bo_gem->gem_handle,
1305                             bo_gem->name, strerror(errno));
1306                         if (--bo_gem->map_count == 0)
1307                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1308                         pthread_mutex_unlock(&bufmgr_gem->lock);
1309                         return ret;
1310                 }
1311                 VG(VALGRIND_MALLOCLIKE_BLOCK(mmap_arg.addr_ptr, mmap_arg.size, 0, 1));
1312                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1313         }
1314         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1315             bo_gem->mem_virtual);
1316         bo->virtual = bo_gem->mem_virtual;
1317
1318         VG_CLEAR(set_domain);
1319         set_domain.handle = bo_gem->gem_handle;
1320         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1321         if (write_enable)
1322                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1323         else
1324                 set_domain.write_domain = 0;
1325         ret = drmIoctl(bufmgr_gem->fd,
1326                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1327                        &set_domain);
1328         if (ret != 0) {
1329                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1330                     __FILE__, __LINE__, bo_gem->gem_handle,
1331                     strerror(errno));
1332         }
1333
1334         if (write_enable)
1335                 bo_gem->mapped_cpu_write = true;
1336
1337         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1338         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->mem_virtual, bo->size));
1339         pthread_mutex_unlock(&bufmgr_gem->lock);
1340
1341         return 0;
1342 }
1343
1344 static int
1345 map_gtt(drm_intel_bo *bo)
1346 {
1347         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1348         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1349         int ret;
1350
1351         if (bo_gem->is_userptr)
1352                 return -EINVAL;
1353
1354         if (bo_gem->map_count++ == 0)
1355                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1356
1357         /* Get a mapping of the buffer if we haven't before. */
1358         if (bo_gem->gtt_virtual == NULL) {
1359                 struct drm_i915_gem_mmap_gtt mmap_arg;
1360
1361                 DBG("bo_map_gtt: mmap %d (%s), map_count=%d\n",
1362                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1363
1364                 VG_CLEAR(mmap_arg);
1365                 mmap_arg.handle = bo_gem->gem_handle;
1366
1367                 /* Get the fake offset back... */
1368                 ret = drmIoctl(bufmgr_gem->fd,
1369                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1370                                &mmap_arg);
1371                 if (ret != 0) {
1372                         ret = -errno;
1373                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1374                             __FILE__, __LINE__,
1375                             bo_gem->gem_handle, bo_gem->name,
1376                             strerror(errno));
1377                         if (--bo_gem->map_count == 0)
1378                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1379                         return ret;
1380                 }
1381
1382                 /* and mmap it */
1383                 bo_gem->gtt_virtual = drm_mmap(0, bo->size, PROT_READ | PROT_WRITE,
1384                                                MAP_SHARED, bufmgr_gem->fd,
1385                                                mmap_arg.offset);
1386                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1387                         bo_gem->gtt_virtual = NULL;
1388                         ret = -errno;
1389                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1390                             __FILE__, __LINE__,
1391                             bo_gem->gem_handle, bo_gem->name,
1392                             strerror(errno));
1393                         if (--bo_gem->map_count == 0)
1394                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1395                         return ret;
1396                 }
1397         }
1398
1399         bo->virtual = bo_gem->gtt_virtual;
1400
1401         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1402             bo_gem->gtt_virtual);
1403
1404         return 0;
1405 }
1406
1407 drm_public int
1408 drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1409 {
1410         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1411         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1412         struct drm_i915_gem_set_domain set_domain;
1413         int ret;
1414
1415         pthread_mutex_lock(&bufmgr_gem->lock);
1416
1417         ret = map_gtt(bo);
1418         if (ret) {
1419                 pthread_mutex_unlock(&bufmgr_gem->lock);
1420                 return ret;
1421         }
1422
1423         /* Now move it to the GTT domain so that the GPU and CPU
1424          * caches are flushed and the GPU isn't actively using the
1425          * buffer.
1426          *
1427          * The pagefault handler does this domain change for us when
1428          * it has unbound the BO from the GTT, but it's up to us to
1429          * tell it when we're about to use things if we had done
1430          * rendering and it still happens to be bound to the GTT.
1431          */
1432         VG_CLEAR(set_domain);
1433         set_domain.handle = bo_gem->gem_handle;
1434         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1435         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1436         ret = drmIoctl(bufmgr_gem->fd,
1437                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1438                        &set_domain);
1439         if (ret != 0) {
1440                 DBG("%s:%d: Error setting domain %d: %s\n",
1441                     __FILE__, __LINE__, bo_gem->gem_handle,
1442                     strerror(errno));
1443         }
1444
1445         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1446         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1447         pthread_mutex_unlock(&bufmgr_gem->lock);
1448
1449         return 0;
1450 }
1451
1452 /**
1453  * Performs a mapping of the buffer object like the normal GTT
1454  * mapping, but avoids waiting for the GPU to be done reading from or
1455  * rendering to the buffer.
1456  *
1457  * This is used in the implementation of GL_ARB_map_buffer_range: The
1458  * user asks to create a buffer, then does a mapping, fills some
1459  * space, runs a drawing command, then asks to map it again without
1460  * synchronizing because it guarantees that it won't write over the
1461  * data that the GPU is busy using (or, more specifically, that if it
1462  * does write over the data, it acknowledges that rendering is
1463  * undefined).
1464  */
1465
1466 drm_public int
1467 drm_intel_gem_bo_map_unsynchronized(drm_intel_bo *bo)
1468 {
1469         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1470 #ifdef HAVE_VALGRIND
1471         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1472 #endif
1473         int ret;
1474
1475         /* If the CPU cache isn't coherent with the GTT, then use a
1476          * regular synchronized mapping.  The problem is that we don't
1477          * track where the buffer was last used on the CPU side in
1478          * terms of drm_intel_bo_map vs drm_intel_gem_bo_map_gtt, so
1479          * we would potentially corrupt the buffer even when the user
1480          * does reasonable things.
1481          */
1482         if (!bufmgr_gem->has_llc)
1483                 return drm_intel_gem_bo_map_gtt(bo);
1484
1485         pthread_mutex_lock(&bufmgr_gem->lock);
1486
1487         ret = map_gtt(bo);
1488         if (ret == 0) {
1489                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1490                 VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1491         }
1492
1493         pthread_mutex_unlock(&bufmgr_gem->lock);
1494
1495         return ret;
1496 }
1497
1498 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1499 {
1500         drm_intel_bufmgr_gem *bufmgr_gem;
1501         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1502         int ret = 0;
1503
1504         if (bo == NULL)
1505                 return 0;
1506
1507         if (bo_gem->is_userptr)
1508                 return 0;
1509
1510         bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1511
1512         pthread_mutex_lock(&bufmgr_gem->lock);
1513
1514         if (bo_gem->map_count <= 0) {
1515                 DBG("attempted to unmap an unmapped bo\n");
1516                 pthread_mutex_unlock(&bufmgr_gem->lock);
1517                 /* Preserve the old behaviour of just treating this as a
1518                  * no-op rather than reporting the error.
1519                  */
1520                 return 0;
1521         }
1522
1523         if (bo_gem->mapped_cpu_write) {
1524                 struct drm_i915_gem_sw_finish sw_finish;
1525
1526                 /* Cause a flush to happen if the buffer's pinned for
1527                  * scanout, so the results show up in a timely manner.
1528                  * Unlike GTT set domains, this only does work if the
1529                  * buffer should be scanout-related.
1530                  */
1531                 VG_CLEAR(sw_finish);
1532                 sw_finish.handle = bo_gem->gem_handle;
1533                 ret = drmIoctl(bufmgr_gem->fd,
1534                                DRM_IOCTL_I915_GEM_SW_FINISH,
1535                                &sw_finish);
1536                 ret = ret == -1 ? -errno : 0;
1537
1538                 bo_gem->mapped_cpu_write = false;
1539         }
1540
1541         /* We need to unmap after every innovation as we cannot track
1542          * an open vma for every bo as that will exhaasut the system
1543          * limits and cause later failures.
1544          */
1545         if (--bo_gem->map_count == 0) {
1546                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1547                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1548                 bo->virtual = NULL;
1549         }
1550         pthread_mutex_unlock(&bufmgr_gem->lock);
1551
1552         return ret;
1553 }
1554
1555 drm_public int
1556 drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1557 {
1558         return drm_intel_gem_bo_unmap(bo);
1559 }
1560
1561 static int
1562 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1563                          unsigned long size, const void *data)
1564 {
1565         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1566         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1567         struct drm_i915_gem_pwrite pwrite;
1568         int ret;
1569
1570         if (bo_gem->is_userptr)
1571                 return -EINVAL;
1572
1573         VG_CLEAR(pwrite);
1574         pwrite.handle = bo_gem->gem_handle;
1575         pwrite.offset = offset;
1576         pwrite.size = size;
1577         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1578         ret = drmIoctl(bufmgr_gem->fd,
1579                        DRM_IOCTL_I915_GEM_PWRITE,
1580                        &pwrite);
1581         if (ret != 0) {
1582                 ret = -errno;
1583                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1584                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1585                     (int)size, strerror(errno));
1586         }
1587
1588         return ret;
1589 }
1590
1591 static int
1592 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1593 {
1594         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1595         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1596         int ret;
1597
1598         VG_CLEAR(get_pipe_from_crtc_id);
1599         get_pipe_from_crtc_id.crtc_id = crtc_id;
1600         ret = drmIoctl(bufmgr_gem->fd,
1601                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1602                        &get_pipe_from_crtc_id);
1603         if (ret != 0) {
1604                 /* We return -1 here to signal that we don't
1605                  * know which pipe is associated with this crtc.
1606                  * This lets the caller know that this information
1607                  * isn't available; using the wrong pipe for
1608                  * vblank waiting can cause the chipset to lock up
1609                  */
1610                 return -1;
1611         }
1612
1613         return get_pipe_from_crtc_id.pipe;
1614 }
1615
1616 static int
1617 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1618                              unsigned long size, void *data)
1619 {
1620         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1621         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1622         struct drm_i915_gem_pread pread;
1623         int ret;
1624
1625         if (bo_gem->is_userptr)
1626                 return -EINVAL;
1627
1628         VG_CLEAR(pread);
1629         pread.handle = bo_gem->gem_handle;
1630         pread.offset = offset;
1631         pread.size = size;
1632         pread.data_ptr = (uint64_t) (uintptr_t) data;
1633         ret = drmIoctl(bufmgr_gem->fd,
1634                        DRM_IOCTL_I915_GEM_PREAD,
1635                        &pread);
1636         if (ret != 0) {
1637                 ret = -errno;
1638                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1639                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1640                     (int)size, strerror(errno));
1641         }
1642
1643         return ret;
1644 }
1645
1646 /** Waits for all GPU rendering with the object to have completed. */
1647 static void
1648 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1649 {
1650         drm_intel_gem_bo_start_gtt_access(bo, 1);
1651 }
1652
1653 /**
1654  * Waits on a BO for the given amount of time.
1655  *
1656  * @bo: buffer object to wait for
1657  * @timeout_ns: amount of time to wait in nanoseconds.
1658  *   If value is less than 0, an infinite wait will occur.
1659  *
1660  * Returns 0 if the wait was successful ie. the last batch referencing the
1661  * object has completed within the allotted time. Otherwise some negative return
1662  * value describes the error. Of particular interest is -ETIME when the wait has
1663  * failed to yield the desired result.
1664  *
1665  * Similar to drm_intel_gem_bo_wait_rendering except a timeout parameter allows
1666  * the operation to give up after a certain amount of time. Another subtle
1667  * difference is the internal locking semantics are different (this variant does
1668  * not hold the lock for the duration of the wait). This makes the wait subject
1669  * to a larger userspace race window.
1670  *
1671  * The implementation shall wait until the object is no longer actively
1672  * referenced within a batch buffer at the time of the call. The wait will
1673  * not guarantee that the buffer is re-issued via another thread, or an flinked
1674  * handle. Userspace must make sure this race does not occur if such precision
1675  * is important.
1676  */
1677 drm_public int
1678 drm_intel_gem_bo_wait(drm_intel_bo *bo, int64_t timeout_ns)
1679 {
1680         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1681         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1682         struct drm_i915_gem_wait wait;
1683         int ret;
1684
1685         if (!bufmgr_gem->has_wait_timeout) {
1686                 DBG("%s:%d: Timed wait is not supported. Falling back to "
1687                     "infinite wait\n", __FILE__, __LINE__);
1688                 if (timeout_ns) {
1689                         drm_intel_gem_bo_wait_rendering(bo);
1690                         return 0;
1691                 } else {
1692                         return drm_intel_gem_bo_busy(bo) ? -ETIME : 0;
1693                 }
1694         }
1695
1696         wait.bo_handle = bo_gem->gem_handle;
1697         wait.timeout_ns = timeout_ns;
1698         wait.flags = 0;
1699         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_WAIT, &wait);
1700         if (ret == -1)
1701                 return -errno;
1702
1703         return ret;
1704 }
1705
1706 /**
1707  * Sets the object to the GTT read and possibly write domain, used by the X
1708  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1709  *
1710  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1711  * can do tiled pixmaps this way.
1712  */
1713 drm_public void
1714 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1715 {
1716         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1717         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1718         struct drm_i915_gem_set_domain set_domain;
1719         int ret;
1720
1721         VG_CLEAR(set_domain);
1722         set_domain.handle = bo_gem->gem_handle;
1723         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1724         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1725         ret = drmIoctl(bufmgr_gem->fd,
1726                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1727                        &set_domain);
1728         if (ret != 0) {
1729                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1730                     __FILE__, __LINE__, bo_gem->gem_handle,
1731                     set_domain.read_domains, set_domain.write_domain,
1732                     strerror(errno));
1733         }
1734 }
1735
1736 static void
1737 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1738 {
1739         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1740         int i;
1741
1742         free(bufmgr_gem->exec2_objects);
1743         free(bufmgr_gem->exec_objects);
1744         free(bufmgr_gem->exec_bos);
1745         free(bufmgr_gem->aub_filename);
1746
1747         pthread_mutex_destroy(&bufmgr_gem->lock);
1748
1749         /* Free any cached buffer objects we were going to reuse */
1750         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1751                 struct drm_intel_gem_bo_bucket *bucket =
1752                     &bufmgr_gem->cache_bucket[i];
1753                 drm_intel_bo_gem *bo_gem;
1754
1755                 while (!DRMLISTEMPTY(&bucket->head)) {
1756                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1757                                               bucket->head.next, head);
1758                         DRMLISTDEL(&bo_gem->head);
1759
1760                         drm_intel_gem_bo_free(&bo_gem->bo);
1761                 }
1762         }
1763
1764         free(bufmgr);
1765 }
1766
1767 /**
1768  * Adds the target buffer to the validation list and adds the relocation
1769  * to the reloc_buffer's relocation list.
1770  *
1771  * The relocation entry at the given offset must already contain the
1772  * precomputed relocation value, because the kernel will optimize out
1773  * the relocation entry write when the buffer hasn't moved from the
1774  * last known offset in target_bo.
1775  */
1776 static int
1777 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1778                  drm_intel_bo *target_bo, uint32_t target_offset,
1779                  uint32_t read_domains, uint32_t write_domain,
1780                  bool need_fence)
1781 {
1782         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1783         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1784         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1785         bool fenced_command;
1786
1787         if (bo_gem->has_error)
1788                 return -ENOMEM;
1789
1790         if (target_bo_gem->has_error) {
1791                 bo_gem->has_error = true;
1792                 return -ENOMEM;
1793         }
1794
1795         /* We never use HW fences for rendering on 965+ */
1796         if (bufmgr_gem->gen >= 4)
1797                 need_fence = false;
1798
1799         fenced_command = need_fence;
1800         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1801                 need_fence = false;
1802
1803         /* Create a new relocation list if needed */
1804         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1805                 return -ENOMEM;
1806
1807         /* Check overflow */
1808         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1809
1810         /* Check args */
1811         assert(offset <= bo->size - 4);
1812         assert((write_domain & (write_domain - 1)) == 0);
1813
1814         /* Make sure that we're not adding a reloc to something whose size has
1815          * already been accounted for.
1816          */
1817         assert(!bo_gem->used_as_reloc_target);
1818         if (target_bo_gem != bo_gem) {
1819                 target_bo_gem->used_as_reloc_target = true;
1820                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1821         }
1822         /* An object needing a fence is a tiled buffer, so it won't have
1823          * relocs to other buffers.
1824          */
1825         if (need_fence)
1826                 target_bo_gem->reloc_tree_fences = 1;
1827         bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1828
1829         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1830         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1831         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1832             target_bo_gem->gem_handle;
1833         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1834         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1835         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset64;
1836
1837         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1838         if (target_bo != bo)
1839                 drm_intel_gem_bo_reference(target_bo);
1840         if (fenced_command)
1841                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1842                         DRM_INTEL_RELOC_FENCE;
1843         else
1844                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1845
1846         bo_gem->reloc_count++;
1847
1848         return 0;
1849 }
1850
1851 static int
1852 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1853                             drm_intel_bo *target_bo, uint32_t target_offset,
1854                             uint32_t read_domains, uint32_t write_domain)
1855 {
1856         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1857
1858         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1859                                 read_domains, write_domain,
1860                                 !bufmgr_gem->fenced_relocs);
1861 }
1862
1863 static int
1864 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1865                                   drm_intel_bo *target_bo,
1866                                   uint32_t target_offset,
1867                                   uint32_t read_domains, uint32_t write_domain)
1868 {
1869         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1870                                 read_domains, write_domain, true);
1871 }
1872
1873 drm_public int
1874 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1875 {
1876         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1877
1878         return bo_gem->reloc_count;
1879 }
1880
1881 /**
1882  * Removes existing relocation entries in the BO after "start".
1883  *
1884  * This allows a user to avoid a two-step process for state setup with
1885  * counting up all the buffer objects and doing a
1886  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1887  * relocations for the state setup.  Instead, save the state of the
1888  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1889  * state, and then check if it still fits in the aperture.
1890  *
1891  * Any further drm_intel_bufmgr_check_aperture_space() queries
1892  * involving this buffer in the tree are undefined after this call.
1893  */
1894 drm_public void
1895 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1896 {
1897         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1898         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1899         int i;
1900         struct timespec time;
1901
1902         clock_gettime(CLOCK_MONOTONIC, &time);
1903
1904         assert(bo_gem->reloc_count >= start);
1905
1906         /* Unreference the cleared target buffers */
1907         pthread_mutex_lock(&bufmgr_gem->lock);
1908
1909         for (i = start; i < bo_gem->reloc_count; i++) {
1910                 drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) bo_gem->reloc_target_info[i].bo;
1911                 if (&target_bo_gem->bo != bo) {
1912                         bo_gem->reloc_tree_fences -= target_bo_gem->reloc_tree_fences;
1913                         drm_intel_gem_bo_unreference_locked_timed(&target_bo_gem->bo,
1914                                                                   time.tv_sec);
1915                 }
1916         }
1917         bo_gem->reloc_count = start;
1918
1919         pthread_mutex_unlock(&bufmgr_gem->lock);
1920
1921 }
1922
1923 /**
1924  * Walk the tree of relocations rooted at BO and accumulate the list of
1925  * validations to be performed and update the relocation buffers with
1926  * index values into the validation list.
1927  */
1928 static void
1929 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1930 {
1931         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1932         int i;
1933
1934         if (bo_gem->relocs == NULL)
1935                 return;
1936
1937         for (i = 0; i < bo_gem->reloc_count; i++) {
1938                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1939
1940                 if (target_bo == bo)
1941                         continue;
1942
1943                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1944
1945                 /* Continue walking the tree depth-first. */
1946                 drm_intel_gem_bo_process_reloc(target_bo);
1947
1948                 /* Add the target to the validate list */
1949                 drm_intel_add_validate_buffer(target_bo);
1950         }
1951 }
1952
1953 static void
1954 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1955 {
1956         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1957         int i;
1958
1959         if (bo_gem->relocs == NULL)
1960                 return;
1961
1962         for (i = 0; i < bo_gem->reloc_count; i++) {
1963                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1964                 int need_fence;
1965
1966                 if (target_bo == bo)
1967                         continue;
1968
1969                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1970
1971                 /* Continue walking the tree depth-first. */
1972                 drm_intel_gem_bo_process_reloc2(target_bo);
1973
1974                 need_fence = (bo_gem->reloc_target_info[i].flags &
1975                               DRM_INTEL_RELOC_FENCE);
1976
1977                 /* Add the target to the validate list */
1978                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1979         }
1980 }
1981
1982
1983 static void
1984 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1985 {
1986         int i;
1987
1988         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1989                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1990                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1991
1992                 /* Update the buffer offset */
1993                 if (bufmgr_gem->exec_objects[i].offset != bo->offset64) {
1994                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
1995                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
1996                             (unsigned long long)bufmgr_gem->exec_objects[i].
1997                             offset);
1998                         bo->offset64 = bufmgr_gem->exec_objects[i].offset;
1999                         bo->offset = bufmgr_gem->exec_objects[i].offset;
2000                 }
2001         }
2002 }
2003
2004 static void
2005 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
2006 {
2007         int i;
2008
2009         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2010                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2011                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2012
2013                 /* Update the buffer offset */
2014                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset64) {
2015                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2016                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2017                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
2018                         bo->offset64 = bufmgr_gem->exec2_objects[i].offset;
2019                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
2020                 }
2021         }
2022 }
2023
2024 static void
2025 aub_out(drm_intel_bufmgr_gem *bufmgr_gem, uint32_t data)
2026 {
2027         fwrite(&data, 1, 4, bufmgr_gem->aub_file);
2028 }
2029
2030 static void
2031 aub_out_data(drm_intel_bufmgr_gem *bufmgr_gem, void *data, size_t size)
2032 {
2033         fwrite(data, 1, size, bufmgr_gem->aub_file);
2034 }
2035
2036 static void
2037 aub_write_bo_data(drm_intel_bo *bo, uint32_t offset, uint32_t size)
2038 {
2039         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2040         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2041         uint32_t *data;
2042         unsigned int i;
2043
2044         data = malloc(bo->size);
2045         drm_intel_bo_get_subdata(bo, offset, size, data);
2046
2047         /* Easy mode: write out bo with no relocations */
2048         if (!bo_gem->reloc_count) {
2049                 aub_out_data(bufmgr_gem, data, size);
2050                 free(data);
2051                 return;
2052         }
2053
2054         /* Otherwise, handle the relocations while writing. */
2055         for (i = 0; i < size / 4; i++) {
2056                 int r;
2057                 for (r = 0; r < bo_gem->reloc_count; r++) {
2058                         struct drm_i915_gem_relocation_entry *reloc;
2059                         drm_intel_reloc_target *info;
2060
2061                         reloc = &bo_gem->relocs[r];
2062                         info = &bo_gem->reloc_target_info[r];
2063
2064                         if (reloc->offset == offset + i * 4) {
2065                                 drm_intel_bo_gem *target_gem;
2066                                 uint32_t val;
2067
2068                                 target_gem = (drm_intel_bo_gem *)info->bo;
2069
2070                                 val = reloc->delta;
2071                                 val += target_gem->aub_offset;
2072
2073                                 aub_out(bufmgr_gem, val);
2074                                 data[i] = val;
2075                                 break;
2076                         }
2077                 }
2078                 if (r == bo_gem->reloc_count) {
2079                         /* no relocation, just the data */
2080                         aub_out(bufmgr_gem, data[i]);
2081                 }
2082         }
2083
2084         free(data);
2085 }
2086
2087 static void
2088 aub_bo_get_address(drm_intel_bo *bo)
2089 {
2090         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2091         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2092
2093         /* Give the object a graphics address in the AUB file.  We
2094          * don't just use the GEM object address because we do AUB
2095          * dumping before execution -- we want to successfully log
2096          * when the hardware might hang, and we might even want to aub
2097          * capture for a driver trying to execute on a different
2098          * generation of hardware by disabling the actual kernel exec
2099          * call.
2100          */
2101         bo_gem->aub_offset = bufmgr_gem->aub_offset;
2102         bufmgr_gem->aub_offset += bo->size;
2103         /* XXX: Handle aperture overflow. */
2104         assert(bufmgr_gem->aub_offset < 256 * 1024 * 1024);
2105 }
2106
2107 static void
2108 aub_write_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2109                       uint32_t offset, uint32_t size)
2110 {
2111         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2112         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2113
2114         aub_out(bufmgr_gem,
2115                 CMD_AUB_TRACE_HEADER_BLOCK |
2116                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2117         aub_out(bufmgr_gem,
2118                 AUB_TRACE_MEMTYPE_GTT | type | AUB_TRACE_OP_DATA_WRITE);
2119         aub_out(bufmgr_gem, subtype);
2120         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2121         aub_out(bufmgr_gem, size);
2122         if (bufmgr_gem->gen >= 8)
2123                 aub_out(bufmgr_gem, 0);
2124         aub_write_bo_data(bo, offset, size);
2125 }
2126
2127 /**
2128  * Break up large objects into multiple writes.  Otherwise a 128kb VBO
2129  * would overflow the 16 bits of size field in the packet header and
2130  * everything goes badly after that.
2131  */
2132 static void
2133 aub_write_large_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2134                             uint32_t offset, uint32_t size)
2135 {
2136         uint32_t block_size;
2137         uint32_t sub_offset;
2138
2139         for (sub_offset = 0; sub_offset < size; sub_offset += block_size) {
2140                 block_size = size - sub_offset;
2141
2142                 if (block_size > 8 * 4096)
2143                         block_size = 8 * 4096;
2144
2145                 aub_write_trace_block(bo, type, subtype, offset + sub_offset,
2146                                       block_size);
2147         }
2148 }
2149
2150 static void
2151 aub_write_bo(drm_intel_bo *bo)
2152 {
2153         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2154         uint32_t offset = 0;
2155         unsigned i;
2156
2157         aub_bo_get_address(bo);
2158
2159         /* Write out each annotated section separately. */
2160         for (i = 0; i < bo_gem->aub_annotation_count; ++i) {
2161                 drm_intel_aub_annotation *annotation =
2162                         &bo_gem->aub_annotations[i];
2163                 uint32_t ending_offset = annotation->ending_offset;
2164                 if (ending_offset > bo->size)
2165                         ending_offset = bo->size;
2166                 if (ending_offset > offset) {
2167                         aub_write_large_trace_block(bo, annotation->type,
2168                                                     annotation->subtype,
2169                                                     offset,
2170                                                     ending_offset - offset);
2171                         offset = ending_offset;
2172                 }
2173         }
2174
2175         /* Write out any remaining unannotated data */
2176         if (offset < bo->size) {
2177                 aub_write_large_trace_block(bo, AUB_TRACE_TYPE_NOTYPE, 0,
2178                                             offset, bo->size - offset);
2179         }
2180 }
2181
2182 /*
2183  * Make a ringbuffer on fly and dump it
2184  */
2185 static void
2186 aub_build_dump_ringbuffer(drm_intel_bufmgr_gem *bufmgr_gem,
2187                           uint32_t batch_buffer, int ring_flag)
2188 {
2189         uint32_t ringbuffer[4096];
2190         int ring = AUB_TRACE_TYPE_RING_PRB0; /* The default ring */
2191         int ring_count = 0;
2192
2193         if (ring_flag == I915_EXEC_BSD)
2194                 ring = AUB_TRACE_TYPE_RING_PRB1;
2195         else if (ring_flag == I915_EXEC_BLT)
2196                 ring = AUB_TRACE_TYPE_RING_PRB2;
2197
2198         /* Make a ring buffer to execute our batchbuffer. */
2199         memset(ringbuffer, 0, sizeof(ringbuffer));
2200         if (bufmgr_gem->gen >= 8) {
2201                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START | (3 - 2);
2202                 ringbuffer[ring_count++] = batch_buffer;
2203                 ringbuffer[ring_count++] = 0;
2204         } else {
2205                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START;
2206                 ringbuffer[ring_count++] = batch_buffer;
2207         }
2208
2209         /* Write out the ring.  This appears to trigger execution of
2210          * the ring in the simulator.
2211          */
2212         aub_out(bufmgr_gem,
2213                 CMD_AUB_TRACE_HEADER_BLOCK |
2214                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2215         aub_out(bufmgr_gem,
2216                 AUB_TRACE_MEMTYPE_GTT | ring | AUB_TRACE_OP_COMMAND_WRITE);
2217         aub_out(bufmgr_gem, 0); /* general/surface subtype */
2218         aub_out(bufmgr_gem, bufmgr_gem->aub_offset);
2219         aub_out(bufmgr_gem, ring_count * 4);
2220         if (bufmgr_gem->gen >= 8)
2221                 aub_out(bufmgr_gem, 0);
2222
2223         /* FIXME: Need some flush operations here? */
2224         aub_out_data(bufmgr_gem, ringbuffer, ring_count * 4);
2225
2226         /* Update offset pointer */
2227         bufmgr_gem->aub_offset += 4096;
2228 }
2229
2230 drm_public void
2231 drm_intel_gem_bo_aub_dump_bmp(drm_intel_bo *bo,
2232                               int x1, int y1, int width, int height,
2233                               enum aub_dump_bmp_format format,
2234                               int pitch, int offset)
2235 {
2236         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2237         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2238         uint32_t cpp;
2239
2240         switch (format) {
2241         case AUB_DUMP_BMP_FORMAT_8BIT:
2242                 cpp = 1;
2243                 break;
2244         case AUB_DUMP_BMP_FORMAT_ARGB_4444:
2245                 cpp = 2;
2246                 break;
2247         case AUB_DUMP_BMP_FORMAT_ARGB_0888:
2248         case AUB_DUMP_BMP_FORMAT_ARGB_8888:
2249                 cpp = 4;
2250                 break;
2251         default:
2252                 printf("Unknown AUB dump format %d\n", format);
2253                 return;
2254         }
2255
2256         if (!bufmgr_gem->aub_file)
2257                 return;
2258
2259         aub_out(bufmgr_gem, CMD_AUB_DUMP_BMP | 4);
2260         aub_out(bufmgr_gem, (y1 << 16) | x1);
2261         aub_out(bufmgr_gem,
2262                 (format << 24) |
2263                 (cpp << 19) |
2264                 pitch / 4);
2265         aub_out(bufmgr_gem, (height << 16) | width);
2266         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2267         aub_out(bufmgr_gem,
2268                 ((bo_gem->tiling_mode != I915_TILING_NONE) ? (1 << 2) : 0) |
2269                 ((bo_gem->tiling_mode == I915_TILING_Y) ? (1 << 3) : 0));
2270 }
2271
2272 static void
2273 aub_exec(drm_intel_bo *bo, int ring_flag, int used)
2274 {
2275         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2276         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2277         int i;
2278         bool batch_buffer_needs_annotations;
2279
2280         if (!bufmgr_gem->aub_file)
2281                 return;
2282
2283         /* If batch buffer is not annotated, annotate it the best we
2284          * can.
2285          */
2286         batch_buffer_needs_annotations = bo_gem->aub_annotation_count == 0;
2287         if (batch_buffer_needs_annotations) {
2288                 drm_intel_aub_annotation annotations[2] = {
2289                         { AUB_TRACE_TYPE_BATCH, 0, used },
2290                         { AUB_TRACE_TYPE_NOTYPE, 0, bo->size }
2291                 };
2292                 drm_intel_bufmgr_gem_set_aub_annotations(bo, annotations, 2);
2293         }
2294
2295         /* Write out all buffers to AUB memory */
2296         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2297                 aub_write_bo(bufmgr_gem->exec_bos[i]);
2298         }
2299
2300         /* Remove any annotations we added */
2301         if (batch_buffer_needs_annotations)
2302                 drm_intel_bufmgr_gem_set_aub_annotations(bo, NULL, 0);
2303
2304         /* Dump ring buffer */
2305         aub_build_dump_ringbuffer(bufmgr_gem, bo_gem->aub_offset, ring_flag);
2306
2307         fflush(bufmgr_gem->aub_file);
2308
2309         /*
2310          * One frame has been dumped. So reset the aub_offset for the next frame.
2311          *
2312          * FIXME: Can we do this?
2313          */
2314         bufmgr_gem->aub_offset = 0x10000;
2315 }
2316
2317 static int
2318 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
2319                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
2320 {
2321         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2322         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2323         struct drm_i915_gem_execbuffer execbuf;
2324         int ret, i;
2325
2326         if (bo_gem->has_error)
2327                 return -ENOMEM;
2328
2329         pthread_mutex_lock(&bufmgr_gem->lock);
2330         /* Update indices and set up the validate list. */
2331         drm_intel_gem_bo_process_reloc(bo);
2332
2333         /* Add the batch buffer to the validation list.  There are no
2334          * relocations pointing to it.
2335          */
2336         drm_intel_add_validate_buffer(bo);
2337
2338         VG_CLEAR(execbuf);
2339         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
2340         execbuf.buffer_count = bufmgr_gem->exec_count;
2341         execbuf.batch_start_offset = 0;
2342         execbuf.batch_len = used;
2343         execbuf.cliprects_ptr = (uintptr_t) cliprects;
2344         execbuf.num_cliprects = num_cliprects;
2345         execbuf.DR1 = 0;
2346         execbuf.DR4 = DR4;
2347
2348         ret = drmIoctl(bufmgr_gem->fd,
2349                        DRM_IOCTL_I915_GEM_EXECBUFFER,
2350                        &execbuf);
2351         if (ret != 0) {
2352                 ret = -errno;
2353                 if (errno == ENOSPC) {
2354                         DBG("Execbuffer fails to pin. "
2355                             "Estimate: %u. Actual: %u. Available: %u\n",
2356                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2357                                                                bufmgr_gem->
2358                                                                exec_count),
2359                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2360                                                               bufmgr_gem->
2361                                                               exec_count),
2362                             (unsigned int)bufmgr_gem->gtt_size);
2363                 }
2364         }
2365         drm_intel_update_buffer_offsets(bufmgr_gem);
2366
2367         if (bufmgr_gem->bufmgr.debug)
2368                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2369
2370         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2371                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2372                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2373
2374                 bo_gem->idle = false;
2375
2376                 /* Disconnect the buffer from the validate list */
2377                 bo_gem->validate_index = -1;
2378                 bufmgr_gem->exec_bos[i] = NULL;
2379         }
2380         bufmgr_gem->exec_count = 0;
2381         pthread_mutex_unlock(&bufmgr_gem->lock);
2382
2383         return ret;
2384 }
2385
2386 static int
2387 do_exec2(drm_intel_bo *bo, int used, drm_intel_context *ctx,
2388          drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2389          unsigned int flags)
2390 {
2391         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
2392         struct drm_i915_gem_execbuffer2 execbuf;
2393         int ret = 0;
2394         int i;
2395
2396         switch (flags & 0x7) {
2397         default:
2398                 return -EINVAL;
2399         case I915_EXEC_BLT:
2400                 if (!bufmgr_gem->has_blt)
2401                         return -EINVAL;
2402                 break;
2403         case I915_EXEC_BSD:
2404                 if (!bufmgr_gem->has_bsd)
2405                         return -EINVAL;
2406                 break;
2407         case I915_EXEC_VEBOX:
2408                 if (!bufmgr_gem->has_vebox)
2409                         return -EINVAL;
2410                 break;
2411         case I915_EXEC_RENDER:
2412         case I915_EXEC_DEFAULT:
2413                 break;
2414         }
2415
2416         pthread_mutex_lock(&bufmgr_gem->lock);
2417         /* Update indices and set up the validate list. */
2418         drm_intel_gem_bo_process_reloc2(bo);
2419
2420         /* Add the batch buffer to the validation list.  There are no relocations
2421          * pointing to it.
2422          */
2423         drm_intel_add_validate_buffer2(bo, 0);
2424
2425         VG_CLEAR(execbuf);
2426         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
2427         execbuf.buffer_count = bufmgr_gem->exec_count;
2428         execbuf.batch_start_offset = 0;
2429         execbuf.batch_len = used;
2430         execbuf.cliprects_ptr = (uintptr_t)cliprects;
2431         execbuf.num_cliprects = num_cliprects;
2432         execbuf.DR1 = 0;
2433         execbuf.DR4 = DR4;
2434         execbuf.flags = flags;
2435         if (ctx == NULL)
2436                 i915_execbuffer2_set_context_id(execbuf, 0);
2437         else
2438                 i915_execbuffer2_set_context_id(execbuf, ctx->ctx_id);
2439         execbuf.rsvd2 = 0;
2440
2441         aub_exec(bo, flags, used);
2442
2443         if (bufmgr_gem->no_exec)
2444                 goto skip_execution;
2445
2446         ret = drmIoctl(bufmgr_gem->fd,
2447                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
2448                        &execbuf);
2449         if (ret != 0) {
2450                 ret = -errno;
2451                 if (ret == -ENOSPC) {
2452                         DBG("Execbuffer fails to pin. "
2453                             "Estimate: %u. Actual: %u. Available: %u\n",
2454                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2455                                                                bufmgr_gem->exec_count),
2456                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2457                                                               bufmgr_gem->exec_count),
2458                             (unsigned int) bufmgr_gem->gtt_size);
2459                 }
2460         }
2461         drm_intel_update_buffer_offsets2(bufmgr_gem);
2462
2463 skip_execution:
2464         if (bufmgr_gem->bufmgr.debug)
2465                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2466
2467         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2468                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2469                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2470
2471                 bo_gem->idle = false;
2472
2473                 /* Disconnect the buffer from the validate list */
2474                 bo_gem->validate_index = -1;
2475                 bufmgr_gem->exec_bos[i] = NULL;
2476         }
2477         bufmgr_gem->exec_count = 0;
2478         pthread_mutex_unlock(&bufmgr_gem->lock);
2479
2480         return ret;
2481 }
2482
2483 static int
2484 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
2485                        drm_clip_rect_t *cliprects, int num_cliprects,
2486                        int DR4)
2487 {
2488         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2489                         I915_EXEC_RENDER);
2490 }
2491
2492 static int
2493 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
2494                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2495                         unsigned int flags)
2496 {
2497         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2498                         flags);
2499 }
2500
2501 drm_public int
2502 drm_intel_gem_bo_context_exec(drm_intel_bo *bo, drm_intel_context *ctx,
2503                               int used, unsigned int flags)
2504 {
2505         return do_exec2(bo, used, ctx, NULL, 0, 0, flags);
2506 }
2507
2508 static int
2509 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
2510 {
2511         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2512         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2513         struct drm_i915_gem_pin pin;
2514         int ret;
2515
2516         VG_CLEAR(pin);
2517         pin.handle = bo_gem->gem_handle;
2518         pin.alignment = alignment;
2519
2520         ret = drmIoctl(bufmgr_gem->fd,
2521                        DRM_IOCTL_I915_GEM_PIN,
2522                        &pin);
2523         if (ret != 0)
2524                 return -errno;
2525
2526         bo->offset64 = pin.offset;
2527         bo->offset = pin.offset;
2528         return 0;
2529 }
2530
2531 static int
2532 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
2533 {
2534         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2535         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2536         struct drm_i915_gem_unpin unpin;
2537         int ret;
2538
2539         VG_CLEAR(unpin);
2540         unpin.handle = bo_gem->gem_handle;
2541
2542         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
2543         if (ret != 0)
2544                 return -errno;
2545
2546         return 0;
2547 }
2548
2549 static int
2550 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
2551                                      uint32_t tiling_mode,
2552                                      uint32_t stride)
2553 {
2554         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2555         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2556         struct drm_i915_gem_set_tiling set_tiling;
2557         int ret;
2558
2559         if (bo_gem->global_name == 0 &&
2560             tiling_mode == bo_gem->tiling_mode &&
2561             stride == bo_gem->stride)
2562                 return 0;
2563
2564         memset(&set_tiling, 0, sizeof(set_tiling));
2565         do {
2566                 /* set_tiling is slightly broken and overwrites the
2567                  * input on the error path, so we have to open code
2568                  * rmIoctl.
2569                  */
2570                 set_tiling.handle = bo_gem->gem_handle;
2571                 set_tiling.tiling_mode = tiling_mode;
2572                 set_tiling.stride = stride;
2573
2574                 ret = ioctl(bufmgr_gem->fd,
2575                             DRM_IOCTL_I915_GEM_SET_TILING,
2576                             &set_tiling);
2577         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
2578         if (ret == -1)
2579                 return -errno;
2580
2581         bo_gem->tiling_mode = set_tiling.tiling_mode;
2582         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
2583         bo_gem->stride = set_tiling.stride;
2584         return 0;
2585 }
2586
2587 static int
2588 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2589                             uint32_t stride)
2590 {
2591         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2592         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2593         int ret;
2594
2595         /* Tiling with userptr surfaces is not supported
2596          * on all hardware so refuse it for time being.
2597          */
2598         if (bo_gem->is_userptr)
2599                 return -EINVAL;
2600
2601         /* Linear buffers have no stride. By ensuring that we only ever use
2602          * stride 0 with linear buffers, we simplify our code.
2603          */
2604         if (*tiling_mode == I915_TILING_NONE)
2605                 stride = 0;
2606
2607         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
2608         if (ret == 0)
2609                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2610
2611         *tiling_mode = bo_gem->tiling_mode;
2612         return ret;
2613 }
2614
2615 static int
2616 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2617                             uint32_t * swizzle_mode)
2618 {
2619         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2620
2621         *tiling_mode = bo_gem->tiling_mode;
2622         *swizzle_mode = bo_gem->swizzle_mode;
2623         return 0;
2624 }
2625
2626 drm_public drm_intel_bo *
2627 drm_intel_bo_gem_create_from_prime(drm_intel_bufmgr *bufmgr, int prime_fd, int size)
2628 {
2629         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2630         int ret;
2631         uint32_t handle;
2632         drm_intel_bo_gem *bo_gem;
2633         struct drm_i915_gem_get_tiling get_tiling;
2634         drmMMListHead *list;
2635
2636         ret = drmPrimeFDToHandle(bufmgr_gem->fd, prime_fd, &handle);
2637
2638         /*
2639          * See if the kernel has already returned this buffer to us. Just as
2640          * for named buffers, we must not create two bo's pointing at the same
2641          * kernel object
2642          */
2643         pthread_mutex_lock(&bufmgr_gem->lock);
2644         for (list = bufmgr_gem->named.next;
2645              list != &bufmgr_gem->named;
2646              list = list->next) {
2647                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
2648                 if (bo_gem->gem_handle == handle) {
2649                         drm_intel_gem_bo_reference(&bo_gem->bo);
2650                         pthread_mutex_unlock(&bufmgr_gem->lock);
2651                         return &bo_gem->bo;
2652                 }
2653         }
2654
2655         if (ret) {
2656           fprintf(stderr,"ret is %d %d\n", ret, errno);
2657           pthread_mutex_unlock(&bufmgr_gem->lock);
2658                 return NULL;
2659         }
2660
2661         bo_gem = calloc(1, sizeof(*bo_gem));
2662         if (!bo_gem) {
2663                 pthread_mutex_unlock(&bufmgr_gem->lock);
2664                 return NULL;
2665         }
2666         /* Determine size of bo.  The fd-to-handle ioctl really should
2667          * return the size, but it doesn't.  If we have kernel 3.12 or
2668          * later, we can lseek on the prime fd to get the size.  Older
2669          * kernels will just fail, in which case we fall back to the
2670          * provided (estimated or guess size). */
2671         ret = lseek(prime_fd, 0, SEEK_END);
2672         if (ret != -1)
2673                 bo_gem->bo.size = ret;
2674         else
2675                 bo_gem->bo.size = size;
2676
2677         bo_gem->bo.handle = handle;
2678         bo_gem->bo.bufmgr = bufmgr;
2679
2680         bo_gem->gem_handle = handle;
2681
2682         atomic_set(&bo_gem->refcount, 1);
2683
2684         bo_gem->name = "prime";
2685         bo_gem->validate_index = -1;
2686         bo_gem->reloc_tree_fences = 0;
2687         bo_gem->used_as_reloc_target = false;
2688         bo_gem->has_error = false;
2689         bo_gem->reusable = false;
2690
2691         DRMINITLISTHEAD(&bo_gem->vma_list);
2692         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2693         pthread_mutex_unlock(&bufmgr_gem->lock);
2694
2695         VG_CLEAR(get_tiling);
2696         get_tiling.handle = bo_gem->gem_handle;
2697         ret = drmIoctl(bufmgr_gem->fd,
2698                        DRM_IOCTL_I915_GEM_GET_TILING,
2699                        &get_tiling);
2700         if (ret != 0) {
2701                 drm_intel_gem_bo_unreference(&bo_gem->bo);
2702                 return NULL;
2703         }
2704         bo_gem->tiling_mode = get_tiling.tiling_mode;
2705         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
2706         /* XXX stride is unknown */
2707         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2708
2709         return &bo_gem->bo;
2710 }
2711
2712 drm_public int
2713 drm_intel_bo_gem_export_to_prime(drm_intel_bo *bo, int *prime_fd)
2714 {
2715         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2716         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2717
2718         pthread_mutex_lock(&bufmgr_gem->lock);
2719         if (DRMLISTEMPTY(&bo_gem->name_list))
2720                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2721         pthread_mutex_unlock(&bufmgr_gem->lock);
2722
2723         if (drmPrimeHandleToFD(bufmgr_gem->fd, bo_gem->gem_handle,
2724                                DRM_CLOEXEC, prime_fd) != 0)
2725                 return -errno;
2726
2727         bo_gem->reusable = false;
2728
2729         return 0;
2730 }
2731
2732 static int
2733 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
2734 {
2735         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2736         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2737         int ret;
2738
2739         if (!bo_gem->global_name) {
2740                 struct drm_gem_flink flink;
2741
2742                 VG_CLEAR(flink);
2743                 flink.handle = bo_gem->gem_handle;
2744
2745                 pthread_mutex_lock(&bufmgr_gem->lock);
2746
2747                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
2748                 if (ret != 0) {
2749                         pthread_mutex_unlock(&bufmgr_gem->lock);
2750                         return -errno;
2751                 }
2752
2753                 bo_gem->global_name = flink.name;
2754                 bo_gem->reusable = false;
2755
2756                 if (DRMLISTEMPTY(&bo_gem->name_list))
2757                         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2758                 pthread_mutex_unlock(&bufmgr_gem->lock);
2759         }
2760
2761         *name = bo_gem->global_name;
2762         return 0;
2763 }
2764
2765 /**
2766  * Enables unlimited caching of buffer objects for reuse.
2767  *
2768  * This is potentially very memory expensive, as the cache at each bucket
2769  * size is only bounded by how many buffers of that size we've managed to have
2770  * in flight at once.
2771  */
2772 drm_public void
2773 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
2774 {
2775         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2776
2777         bufmgr_gem->bo_reuse = true;
2778 }
2779
2780 /**
2781  * Enable use of fenced reloc type.
2782  *
2783  * New code should enable this to avoid unnecessary fence register
2784  * allocation.  If this option is not enabled, all relocs will have fence
2785  * register allocated.
2786  */
2787 drm_public void
2788 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
2789 {
2790         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2791
2792         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
2793                 bufmgr_gem->fenced_relocs = true;
2794 }
2795
2796 /**
2797  * Return the additional aperture space required by the tree of buffer objects
2798  * rooted at bo.
2799  */
2800 static int
2801 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
2802 {
2803         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2804         int i;
2805         int total = 0;
2806
2807         if (bo == NULL || bo_gem->included_in_check_aperture)
2808                 return 0;
2809
2810         total += bo->size;
2811         bo_gem->included_in_check_aperture = true;
2812
2813         for (i = 0; i < bo_gem->reloc_count; i++)
2814                 total +=
2815                     drm_intel_gem_bo_get_aperture_space(bo_gem->
2816                                                         reloc_target_info[i].bo);
2817
2818         return total;
2819 }
2820
2821 /**
2822  * Count the number of buffers in this list that need a fence reg
2823  *
2824  * If the count is greater than the number of available regs, we'll have
2825  * to ask the caller to resubmit a batch with fewer tiled buffers.
2826  *
2827  * This function over-counts if the same buffer is used multiple times.
2828  */
2829 static unsigned int
2830 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
2831 {
2832         int i;
2833         unsigned int total = 0;
2834
2835         for (i = 0; i < count; i++) {
2836                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2837
2838                 if (bo_gem == NULL)
2839                         continue;
2840
2841                 total += bo_gem->reloc_tree_fences;
2842         }
2843         return total;
2844 }
2845
2846 /**
2847  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
2848  * for the next drm_intel_bufmgr_check_aperture_space() call.
2849  */
2850 static void
2851 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
2852 {
2853         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2854         int i;
2855
2856         if (bo == NULL || !bo_gem->included_in_check_aperture)
2857                 return;
2858
2859         bo_gem->included_in_check_aperture = false;
2860
2861         for (i = 0; i < bo_gem->reloc_count; i++)
2862                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
2863                                                            reloc_target_info[i].bo);
2864 }
2865
2866 /**
2867  * Return a conservative estimate for the amount of aperture required
2868  * for a collection of buffers. This may double-count some buffers.
2869  */
2870 static unsigned int
2871 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
2872 {
2873         int i;
2874         unsigned int total = 0;
2875
2876         for (i = 0; i < count; i++) {
2877                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2878                 if (bo_gem != NULL)
2879                         total += bo_gem->reloc_tree_size;
2880         }
2881         return total;
2882 }
2883
2884 /**
2885  * Return the amount of aperture needed for a collection of buffers.
2886  * This avoids double counting any buffers, at the cost of looking
2887  * at every buffer in the set.
2888  */
2889 static unsigned int
2890 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
2891 {
2892         int i;
2893         unsigned int total = 0;
2894
2895         for (i = 0; i < count; i++) {
2896                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2897                 /* For the first buffer object in the array, we get an
2898                  * accurate count back for its reloc_tree size (since nothing
2899                  * had been flagged as being counted yet).  We can save that
2900                  * value out as a more conservative reloc_tree_size that
2901                  * avoids double-counting target buffers.  Since the first
2902                  * buffer happens to usually be the batch buffer in our
2903                  * callers, this can pull us back from doing the tree
2904                  * walk on every new batch emit.
2905                  */
2906                 if (i == 0) {
2907                         drm_intel_bo_gem *bo_gem =
2908                             (drm_intel_bo_gem *) bo_array[i];
2909                         bo_gem->reloc_tree_size = total;
2910                 }
2911         }
2912
2913         for (i = 0; i < count; i++)
2914                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2915         return total;
2916 }
2917
2918 /**
2919  * Return -1 if the batchbuffer should be flushed before attempting to
2920  * emit rendering referencing the buffers pointed to by bo_array.
2921  *
2922  * This is required because if we try to emit a batchbuffer with relocations
2923  * to a tree of buffers that won't simultaneously fit in the aperture,
2924  * the rendering will return an error at a point where the software is not
2925  * prepared to recover from it.
2926  *
2927  * However, we also want to emit the batchbuffer significantly before we reach
2928  * the limit, as a series of batchbuffers each of which references buffers
2929  * covering almost all of the aperture means that at each emit we end up
2930  * waiting to evict a buffer from the last rendering, and we get synchronous
2931  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2932  * get better parallelism.
2933  */
2934 static int
2935 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2936 {
2937         drm_intel_bufmgr_gem *bufmgr_gem =
2938             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2939         unsigned int total = 0;
2940         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2941         int total_fences;
2942
2943         /* Check for fence reg constraints if necessary */
2944         if (bufmgr_gem->available_fences) {
2945                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2946                 if (total_fences > bufmgr_gem->available_fences)
2947                         return -ENOSPC;
2948         }
2949
2950         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2951
2952         if (total > threshold)
2953                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2954
2955         if (total > threshold) {
2956                 DBG("check_space: overflowed available aperture, "
2957                     "%dkb vs %dkb\n",
2958                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2959                 return -ENOSPC;
2960         } else {
2961                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2962                     (int)bufmgr_gem->gtt_size / 1024);
2963                 return 0;
2964         }
2965 }
2966
2967 /*
2968  * Disable buffer reuse for objects which are shared with the kernel
2969  * as scanout buffers
2970  */
2971 static int
2972 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2973 {
2974         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2975
2976         bo_gem->reusable = false;
2977         return 0;
2978 }
2979
2980 static int
2981 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2982 {
2983         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2984
2985         return bo_gem->reusable;
2986 }
2987
2988 static int
2989 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2990 {
2991         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2992         int i;
2993
2994         for (i = 0; i < bo_gem->reloc_count; i++) {
2995                 if (bo_gem->reloc_target_info[i].bo == target_bo)
2996                         return 1;
2997                 if (bo == bo_gem->reloc_target_info[i].bo)
2998                         continue;
2999                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
3000                                                 target_bo))
3001                         return 1;
3002         }
3003
3004         return 0;
3005 }
3006
3007 /** Return true if target_bo is referenced by bo's relocation tree. */
3008 static int
3009 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
3010 {
3011         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
3012
3013         if (bo == NULL || target_bo == NULL)
3014                 return 0;
3015         if (target_bo_gem->used_as_reloc_target)
3016                 return _drm_intel_gem_bo_references(bo, target_bo);
3017         return 0;
3018 }
3019
3020 static void
3021 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
3022 {
3023         unsigned int i = bufmgr_gem->num_buckets;
3024
3025         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
3026
3027         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
3028         bufmgr_gem->cache_bucket[i].size = size;
3029         bufmgr_gem->num_buckets++;
3030 }
3031
3032 static void
3033 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
3034 {
3035         unsigned long size, cache_max_size = 64 * 1024 * 1024;
3036
3037         /* OK, so power of two buckets was too wasteful of memory.
3038          * Give 3 other sizes between each power of two, to hopefully
3039          * cover things accurately enough.  (The alternative is
3040          * probably to just go for exact matching of sizes, and assume
3041          * that for things like composited window resize the tiled
3042          * width/height alignment and rounding of sizes to pages will
3043          * get us useful cache hit rates anyway)
3044          */
3045         add_bucket(bufmgr_gem, 4096);
3046         add_bucket(bufmgr_gem, 4096 * 2);
3047         add_bucket(bufmgr_gem, 4096 * 3);
3048
3049         /* Initialize the linked lists for BO reuse cache. */
3050         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
3051                 add_bucket(bufmgr_gem, size);
3052
3053                 add_bucket(bufmgr_gem, size + size * 1 / 4);
3054                 add_bucket(bufmgr_gem, size + size * 2 / 4);
3055                 add_bucket(bufmgr_gem, size + size * 3 / 4);
3056         }
3057 }
3058
3059 drm_public void
3060 drm_intel_bufmgr_gem_set_vma_cache_size(drm_intel_bufmgr *bufmgr, int limit)
3061 {
3062         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3063
3064         bufmgr_gem->vma_max = limit;
3065
3066         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
3067 }
3068
3069 /**
3070  * Get the PCI ID for the device.  This can be overridden by setting the
3071  * INTEL_DEVID_OVERRIDE environment variable to the desired ID.
3072  */
3073 static int
3074 get_pci_device_id(drm_intel_bufmgr_gem *bufmgr_gem)
3075 {
3076         char *devid_override;
3077         int devid;
3078         int ret;
3079         drm_i915_getparam_t gp;
3080
3081         if (geteuid() == getuid()) {
3082                 devid_override = getenv("INTEL_DEVID_OVERRIDE");
3083                 if (devid_override) {
3084                         bufmgr_gem->no_exec = true;
3085                         return strtod(devid_override, NULL);
3086                 }
3087         }
3088
3089         VG_CLEAR(devid);
3090         VG_CLEAR(gp);
3091         gp.param = I915_PARAM_CHIPSET_ID;
3092         gp.value = &devid;
3093         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3094         if (ret) {
3095                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
3096                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
3097         }
3098         return devid;
3099 }
3100
3101 drm_public int
3102 drm_intel_bufmgr_gem_get_devid(drm_intel_bufmgr *bufmgr)
3103 {
3104         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3105
3106         return bufmgr_gem->pci_device;
3107 }
3108
3109 /**
3110  * Sets the AUB filename.
3111  *
3112  * This function has to be called before drm_intel_bufmgr_gem_set_aub_dump()
3113  * for it to have any effect.
3114  */
3115 drm_public void
3116 drm_intel_bufmgr_gem_set_aub_filename(drm_intel_bufmgr *bufmgr,
3117                                       const char *filename)
3118 {
3119         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3120
3121         free(bufmgr_gem->aub_filename);
3122         if (filename)
3123                 bufmgr_gem->aub_filename = strdup(filename);
3124 }
3125
3126 /**
3127  * Sets up AUB dumping.
3128  *
3129  * This is a trace file format that can be used with the simulator.
3130  * Packets are emitted in a format somewhat like GPU command packets.
3131  * You can set up a GTT and upload your objects into the referenced
3132  * space, then send off batchbuffers and get BMPs out the other end.
3133  */
3134 drm_public void
3135 drm_intel_bufmgr_gem_set_aub_dump(drm_intel_bufmgr *bufmgr, int enable)
3136 {
3137         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3138         int entry = 0x200003;
3139         int i;
3140         int gtt_size = 0x10000;
3141         const char *filename;
3142
3143         if (!enable) {
3144                 if (bufmgr_gem->aub_file) {
3145                         fclose(bufmgr_gem->aub_file);
3146                         bufmgr_gem->aub_file = NULL;
3147                 }
3148                 return;
3149         }
3150
3151         if (geteuid() != getuid())
3152                 return;
3153
3154         if (bufmgr_gem->aub_filename)
3155                 filename = bufmgr_gem->aub_filename;
3156         else
3157                 filename = "intel.aub";
3158         bufmgr_gem->aub_file = fopen(filename, "w+");
3159         if (!bufmgr_gem->aub_file)
3160                 return;
3161
3162         /* Start allocating objects from just after the GTT. */
3163         bufmgr_gem->aub_offset = gtt_size;
3164
3165         /* Start with a (required) version packet. */
3166         aub_out(bufmgr_gem, CMD_AUB_HEADER | (13 - 2));
3167         aub_out(bufmgr_gem,
3168                 (4 << AUB_HEADER_MAJOR_SHIFT) |
3169                 (0 << AUB_HEADER_MINOR_SHIFT));
3170         for (i = 0; i < 8; i++) {
3171                 aub_out(bufmgr_gem, 0); /* app name */
3172         }
3173         aub_out(bufmgr_gem, 0); /* timestamp */
3174         aub_out(bufmgr_gem, 0); /* timestamp */
3175         aub_out(bufmgr_gem, 0); /* comment len */
3176
3177         /* Set up the GTT. The max we can handle is 256M */
3178         aub_out(bufmgr_gem, CMD_AUB_TRACE_HEADER_BLOCK | ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
3179         aub_out(bufmgr_gem, AUB_TRACE_MEMTYPE_NONLOCAL | 0 | AUB_TRACE_OP_DATA_WRITE);
3180         aub_out(bufmgr_gem, 0); /* subtype */
3181         aub_out(bufmgr_gem, 0); /* offset */
3182         aub_out(bufmgr_gem, gtt_size); /* size */
3183         if (bufmgr_gem->gen >= 8)
3184                 aub_out(bufmgr_gem, 0);
3185         for (i = 0x000; i < gtt_size; i += 4, entry += 0x1000) {
3186                 aub_out(bufmgr_gem, entry);
3187         }
3188 }
3189
3190 drm_public drm_intel_context *
3191 drm_intel_gem_context_create(drm_intel_bufmgr *bufmgr)
3192 {
3193         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3194         struct drm_i915_gem_context_create create;
3195         drm_intel_context *context = NULL;
3196         int ret;
3197
3198         context = calloc(1, sizeof(*context));
3199         if (!context)
3200                 return NULL;
3201
3202         VG_CLEAR(create);
3203         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_CREATE, &create);
3204         if (ret != 0) {
3205                 DBG("DRM_IOCTL_I915_GEM_CONTEXT_CREATE failed: %s\n",
3206                     strerror(errno));
3207                 free(context);
3208                 return NULL;
3209         }
3210
3211         context->ctx_id = create.ctx_id;
3212         context->bufmgr = bufmgr;
3213
3214         return context;
3215 }
3216
3217 drm_public void
3218 drm_intel_gem_context_destroy(drm_intel_context *ctx)
3219 {
3220         drm_intel_bufmgr_gem *bufmgr_gem;
3221         struct drm_i915_gem_context_destroy destroy;
3222         int ret;
3223
3224         if (ctx == NULL)
3225                 return;
3226
3227         VG_CLEAR(destroy);
3228
3229         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3230         destroy.ctx_id = ctx->ctx_id;
3231         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_DESTROY,
3232                        &destroy);
3233         if (ret != 0)
3234                 fprintf(stderr, "DRM_IOCTL_I915_GEM_CONTEXT_DESTROY failed: %s\n",
3235                         strerror(errno));
3236
3237         free(ctx);
3238 }
3239
3240 drm_public int
3241 drm_intel_get_reset_stats(drm_intel_context *ctx,
3242                           uint32_t *reset_count,
3243                           uint32_t *active,
3244                           uint32_t *pending)
3245 {
3246         drm_intel_bufmgr_gem *bufmgr_gem;
3247         struct drm_i915_reset_stats stats;
3248         int ret;
3249
3250         if (ctx == NULL)
3251                 return -EINVAL;
3252
3253         memset(&stats, 0, sizeof(stats));
3254
3255         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3256         stats.ctx_id = ctx->ctx_id;
3257         ret = drmIoctl(bufmgr_gem->fd,
3258                        DRM_IOCTL_I915_GET_RESET_STATS,
3259                        &stats);
3260         if (ret == 0) {
3261                 if (reset_count != NULL)
3262                         *reset_count = stats.reset_count;
3263
3264                 if (active != NULL)
3265                         *active = stats.batch_active;
3266
3267                 if (pending != NULL)
3268                         *pending = stats.batch_pending;
3269         }
3270
3271         return ret;
3272 }
3273
3274 drm_public int
3275 drm_intel_reg_read(drm_intel_bufmgr *bufmgr,
3276                    uint32_t offset,
3277                    uint64_t *result)
3278 {
3279         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3280         struct drm_i915_reg_read reg_read;
3281         int ret;
3282
3283         VG_CLEAR(reg_read);
3284         reg_read.offset = offset;
3285
3286         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_REG_READ, &reg_read);
3287
3288         *result = reg_read.val;
3289         return ret;
3290 }
3291
3292
3293 /**
3294  * Annotate the given bo for use in aub dumping.
3295  *
3296  * \param annotations is an array of drm_intel_aub_annotation objects
3297  * describing the type of data in various sections of the bo.  Each
3298  * element of the array specifies the type and subtype of a section of
3299  * the bo, and the past-the-end offset of that section.  The elements
3300  * of \c annotations must be sorted so that ending_offset is
3301  * increasing.
3302  *
3303  * \param count is the number of elements in the \c annotations array.
3304  * If \c count is zero, then \c annotations will not be dereferenced.
3305  *
3306  * Annotations are copied into a private data structure, so caller may
3307  * re-use the memory pointed to by \c annotations after the call
3308  * returns.
3309  *
3310  * Annotations are stored for the lifetime of the bo; to reset to the
3311  * default state (no annotations), call this function with a \c count
3312  * of zero.
3313  */
3314 drm_public void
3315 drm_intel_bufmgr_gem_set_aub_annotations(drm_intel_bo *bo,
3316                                          drm_intel_aub_annotation *annotations,
3317                                          unsigned count)
3318 {
3319         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
3320         unsigned size = sizeof(*annotations) * count;
3321         drm_intel_aub_annotation *new_annotations =
3322                 count > 0 ? realloc(bo_gem->aub_annotations, size) : NULL;
3323         if (new_annotations == NULL) {
3324                 free(bo_gem->aub_annotations);
3325                 bo_gem->aub_annotations = NULL;
3326                 bo_gem->aub_annotation_count = 0;
3327                 return;
3328         }
3329         memcpy(new_annotations, annotations, size);
3330         bo_gem->aub_annotations = new_annotations;
3331         bo_gem->aub_annotation_count = count;
3332 }
3333
3334 static pthread_mutex_t bufmgr_list_mutex = PTHREAD_MUTEX_INITIALIZER;
3335 static drmMMListHead bufmgr_list = { &bufmgr_list, &bufmgr_list };
3336
3337 static drm_intel_bufmgr_gem *
3338 drm_intel_bufmgr_gem_find(int fd)
3339 {
3340         drm_intel_bufmgr_gem *bufmgr_gem;
3341
3342         DRMLISTFOREACHENTRY(bufmgr_gem, &bufmgr_list, managers) {
3343                 if (bufmgr_gem->fd == fd) {
3344                         atomic_inc(&bufmgr_gem->refcount);
3345                         return bufmgr_gem;
3346                 }
3347         }
3348
3349         return NULL;
3350 }
3351
3352 static void
3353 drm_intel_bufmgr_gem_unref(drm_intel_bufmgr *bufmgr)
3354 {
3355         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3356
3357         if (atomic_add_unless(&bufmgr_gem->refcount, -1, 1)) {
3358                 pthread_mutex_lock(&bufmgr_list_mutex);
3359
3360                 if (atomic_dec_and_test(&bufmgr_gem->refcount)) {
3361                         DRMLISTDEL(&bufmgr_gem->managers);
3362                         drm_intel_bufmgr_gem_destroy(bufmgr);
3363                 }
3364
3365                 pthread_mutex_unlock(&bufmgr_list_mutex);
3366         }
3367 }
3368
3369 static bool
3370 has_userptr(drm_intel_bufmgr_gem *bufmgr_gem)
3371 {
3372         int ret;
3373         void *ptr;
3374         long pgsz;
3375         struct drm_i915_gem_userptr userptr;
3376         struct drm_gem_close close_bo;
3377
3378         pgsz = sysconf(_SC_PAGESIZE);
3379         assert(pgsz > 0);
3380
3381         ret = posix_memalign(&ptr, pgsz, pgsz);
3382         if (ret) {
3383                 DBG("Failed to get a page (%ld) for userptr detection!\n",
3384                         pgsz);
3385                 return false;
3386         }
3387
3388         memset(&userptr, 0, sizeof(userptr));
3389         userptr.user_ptr = (__u64)(unsigned long)ptr;
3390         userptr.user_size = pgsz;
3391
3392 retry:
3393         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_USERPTR, &userptr);
3394         if (ret) {
3395                 if (errno == ENODEV && userptr.flags == 0) {
3396                         userptr.flags = I915_USERPTR_UNSYNCHRONIZED;
3397                         goto retry;
3398                 }
3399                 free(ptr);
3400                 return false;
3401         }
3402
3403         close_bo.handle = userptr.handle;
3404         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close_bo);
3405         free(ptr);
3406         if (ret) {
3407                 fprintf(stderr, "Failed to release test userptr object! (%d) "
3408                                 "i915 kernel driver may not be sane!\n", errno);
3409                 return false;
3410         }
3411
3412         return true;
3413 }
3414
3415 /**
3416  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
3417  * and manage map buffer objections.
3418  *
3419  * \param fd File descriptor of the opened DRM device.
3420  */
3421 drm_public drm_intel_bufmgr *
3422 drm_intel_bufmgr_gem_init(int fd, int batch_size)
3423 {
3424         drm_intel_bufmgr_gem *bufmgr_gem;
3425         struct drm_i915_gem_get_aperture aperture;
3426         drm_i915_getparam_t gp;
3427         int ret, tmp;
3428         bool exec2 = false;
3429
3430         pthread_mutex_lock(&bufmgr_list_mutex);
3431
3432         bufmgr_gem = drm_intel_bufmgr_gem_find(fd);
3433         if (bufmgr_gem)
3434                 goto exit;
3435
3436         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
3437         if (bufmgr_gem == NULL)
3438                 goto exit;
3439
3440         bufmgr_gem->fd = fd;
3441         atomic_set(&bufmgr_gem->refcount, 1);
3442
3443         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
3444                 free(bufmgr_gem);
3445                 bufmgr_gem = NULL;
3446                 goto exit;
3447         }
3448
3449         ret = drmIoctl(bufmgr_gem->fd,
3450                        DRM_IOCTL_I915_GEM_GET_APERTURE,
3451                        &aperture);
3452
3453         if (ret == 0)
3454                 bufmgr_gem->gtt_size = aperture.aper_available_size;
3455         else {
3456                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
3457                         strerror(errno));
3458                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
3459                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
3460                         "May lead to reduced performance or incorrect "
3461                         "rendering.\n",
3462                         (int)bufmgr_gem->gtt_size / 1024);
3463         }
3464
3465         bufmgr_gem->pci_device = get_pci_device_id(bufmgr_gem);
3466
3467         if (IS_GEN2(bufmgr_gem->pci_device))
3468                 bufmgr_gem->gen = 2;
3469         else if (IS_GEN3(bufmgr_gem->pci_device))
3470                 bufmgr_gem->gen = 3;
3471         else if (IS_GEN4(bufmgr_gem->pci_device))
3472                 bufmgr_gem->gen = 4;
3473         else if (IS_GEN5(bufmgr_gem->pci_device))
3474                 bufmgr_gem->gen = 5;
3475         else if (IS_GEN6(bufmgr_gem->pci_device))
3476                 bufmgr_gem->gen = 6;
3477         else if (IS_GEN7(bufmgr_gem->pci_device))
3478                 bufmgr_gem->gen = 7;
3479         else if (IS_GEN8(bufmgr_gem->pci_device))
3480                 bufmgr_gem->gen = 8;
3481         else if (IS_GEN9(bufmgr_gem->pci_device))
3482                 bufmgr_gem->gen = 9;
3483         else {
3484                 free(bufmgr_gem);
3485                 bufmgr_gem = NULL;
3486                 goto exit;
3487         }
3488
3489         if (IS_GEN3(bufmgr_gem->pci_device) &&
3490             bufmgr_gem->gtt_size > 256*1024*1024) {
3491                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
3492                  * be used for tiled blits. To simplify the accounting, just
3493                  * substract the unmappable part (fixed to 256MB on all known
3494                  * gen3 devices) if the kernel advertises it. */
3495                 bufmgr_gem->gtt_size -= 256*1024*1024;
3496         }
3497
3498         VG_CLEAR(gp);
3499         gp.value = &tmp;
3500
3501         gp.param = I915_PARAM_HAS_EXECBUF2;
3502         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3503         if (!ret)
3504                 exec2 = true;
3505
3506         gp.param = I915_PARAM_HAS_BSD;
3507         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3508         bufmgr_gem->has_bsd = ret == 0;
3509
3510         gp.param = I915_PARAM_HAS_BLT;
3511         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3512         bufmgr_gem->has_blt = ret == 0;
3513
3514         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
3515         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3516         bufmgr_gem->has_relaxed_fencing = ret == 0;
3517
3518         if (has_userptr(bufmgr_gem))
3519                 bufmgr_gem->bufmgr.bo_alloc_userptr =
3520                         drm_intel_gem_bo_alloc_userptr;
3521
3522         gp.param = I915_PARAM_HAS_WAIT_TIMEOUT;
3523         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3524         bufmgr_gem->has_wait_timeout = ret == 0;
3525
3526         gp.param = I915_PARAM_HAS_LLC;
3527         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3528         if (ret != 0) {
3529                 /* Kernel does not supports HAS_LLC query, fallback to GPU
3530                  * generation detection and assume that we have LLC on GEN6/7
3531                  */
3532                 bufmgr_gem->has_llc = (IS_GEN6(bufmgr_gem->pci_device) |
3533                                 IS_GEN7(bufmgr_gem->pci_device));
3534         } else
3535                 bufmgr_gem->has_llc = *gp.value;
3536
3537         gp.param = I915_PARAM_HAS_VEBOX;
3538         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3539         bufmgr_gem->has_vebox = (ret == 0) & (*gp.value > 0);
3540
3541         if (bufmgr_gem->gen < 4) {
3542                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
3543                 gp.value = &bufmgr_gem->available_fences;
3544                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3545                 if (ret) {
3546                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
3547                                 errno);
3548                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
3549                                 *gp.value);
3550                         bufmgr_gem->available_fences = 0;
3551                 } else {
3552                         /* XXX The kernel reports the total number of fences,
3553                          * including any that may be pinned.
3554                          *
3555                          * We presume that there will be at least one pinned
3556                          * fence for the scanout buffer, but there may be more
3557                          * than one scanout and the user may be manually
3558                          * pinning buffers. Let's move to execbuffer2 and
3559                          * thereby forget the insanity of using fences...
3560                          */
3561                         bufmgr_gem->available_fences -= 2;
3562                         if (bufmgr_gem->available_fences < 0)
3563                                 bufmgr_gem->available_fences = 0;
3564                 }
3565         }
3566
3567         /* Let's go with one relocation per every 2 dwords (but round down a bit
3568          * since a power of two will mean an extra page allocation for the reloc
3569          * buffer).
3570          *
3571          * Every 4 was too few for the blender benchmark.
3572          */
3573         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
3574
3575         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
3576         bufmgr_gem->bufmgr.bo_alloc_for_render =
3577             drm_intel_gem_bo_alloc_for_render;
3578         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
3579         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
3580         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
3581         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
3582         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
3583         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
3584         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
3585         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
3586         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
3587         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
3588         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
3589         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
3590         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
3591         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
3592         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
3593         /* Use the new one if available */
3594         if (exec2) {
3595                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
3596                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
3597         } else
3598                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
3599         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
3600         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
3601         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_unref;
3602         bufmgr_gem->bufmgr.debug = 0;
3603         bufmgr_gem->bufmgr.check_aperture_space =
3604             drm_intel_gem_check_aperture_space;
3605         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
3606         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
3607         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
3608             drm_intel_gem_get_pipe_from_crtc_id;
3609         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
3610
3611         DRMINITLISTHEAD(&bufmgr_gem->named);
3612         init_cache_buckets(bufmgr_gem);
3613
3614         DRMINITLISTHEAD(&bufmgr_gem->vma_cache);
3615         bufmgr_gem->vma_max = -1; /* unlimited by default */
3616
3617         DRMLISTADD(&bufmgr_gem->managers, &bufmgr_list);
3618
3619 exit:
3620         pthread_mutex_unlock(&bufmgr_list_mutex);
3621
3622         return bufmgr_gem != NULL ? &bufmgr_gem->bufmgr : NULL;
3623 }