intel/intel_bufmgr_gem.c

   1 /**************************************************************************
   2  *
   3  * Copyright © 2007 Red Hat Inc.
   4  * Copyright © 2007-2012 Intel Corporation
   5  * Copyright 2006 Tungsten Graphics, Inc., Bismarck, ND., USA
   6  * All Rights Reserved.
   7  *
   8  * Permission is hereby granted, free of charge, to any person obtaining a
   9  * copy of this software and associated documentation files (the
  10  * "Software"), to deal in the Software without restriction, including
  11  * without limitation the rights to use, copy, modify, merge, publish,
  12  * distribute, sub license, and/or sell copies of the Software, and to
  13  * permit persons to whom the Software is furnished to do so, subject to
  14  * the following conditions:
  15  *
  16  * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
  17  * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
  18  * FITNESS FOR A PARTICULAR PURPOSE AND NON-INFRINGEMENT. IN NO EVENT SHALL
  19  * THE COPYRIGHT HOLDERS, AUTHORS AND/OR ITS SUPPLIERS BE LIABLE FOR ANY CLAIM,
  20  * DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR
  21  * OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE
  22  * USE OR OTHER DEALINGS IN THE SOFTWARE.
  23  *
  24  * The above copyright notice and this permission notice (including the
  25  * next paragraph) shall be included in all copies or substantial portions
  26  * of the Software.
  27  *
  28  *
  29  **************************************************************************/
  30 /*
  31  * Authors: Thomas Hellström <thomas-at-tungstengraphics-dot-com>
  32  *          Keith Whitwell <keithw-at-tungstengraphics-dot-com>
  33  *          Eric Anholt <eric@anholt.net>
  34  *          Dave Airlie <airlied@linux.ie>
  35  */
  36
  37 #ifdef HAVE_CONFIG_H
  38 #include "config.h"
  39 #endif
  40
  41 #include <xf86drm.h>
  42 #include <xf86atomic.h>
  43 #include <fcntl.h>
  44 #include <stdio.h>
  45 #include <stdlib.h>
  46 #include <string.h>
  47 #include <unistd.h>
  48 #include <assert.h>
  49 #include <pthread.h>
  50 #include <sys/ioctl.h>
  51 #include <sys/stat.h>
  52 #include <sys/types.h>
  53 #include <stdbool.h>
  54
  55 #include "errno.h"
  56 #ifndef ETIME
  57 #define ETIME ETIMEDOUT
  58 #endif
  59 #include "libdrm.h"
  60 #include "libdrm_lists.h"
  61 #include "intel_bufmgr.h"
  62 #include "intel_bufmgr_priv.h"
  63 #include "intel_chipset.h"
  64 #include "intel_aub.h"
  65 #include "string.h"
  66
  67 #include "i915_drm.h"
  68
  69 #ifdef HAVE_VALGRIND
  70 #include <valgrind.h>
  71 #include <memcheck.h>
  72 #define VG(x) x
  73 #else
  74 #define VG(x)
  75 #endif
  76
  77 #define memclear(s) memset(&s, 0, sizeof(s))
  78
  79 #define DBG(...) do {                                   \
  80         if (bufmgr_gem->bufmgr.debug)                   \
  81                 fprintf(stderr, __VA_ARGS__);           \
  82 } while (0)
  83
  84 #define ARRAY_SIZE(x) (sizeof(x) / sizeof((x)[0]))
  85
  86 typedef struct _drm_intel_bo_gem drm_intel_bo_gem;
  87
  88 struct drm_intel_gem_bo_bucket {
  89         drmMMListHead head;
  90         unsigned long size;
  91 };
  92
  93 typedef struct _drm_intel_bufmgr_gem {
  94         drm_intel_bufmgr bufmgr;
  95
  96         atomic_t refcount;
  97
  98         int fd;
  99
 100         int max_relocs;
 101
 102         pthread_mutex_t lock;
 103
 104         struct drm_i915_gem_exec_object *exec_objects;
 105         struct drm_i915_gem_exec_object2 *exec2_objects;
 106         drm_intel_bo **exec_bos;
 107         int exec_size;
 108         int exec_count;
 109
 110         /** Array of lists of cached gem objects of power-of-two sizes */
 111         struct drm_intel_gem_bo_bucket cache_bucket[14 * 4];
 112         int num_buckets;
 113         time_t time;
 114
 115         drmMMListHead managers;
 116
 117         drmMMListHead named;
 118         drmMMListHead vma_cache;
 119         int vma_count, vma_open, vma_max;
 120
 121         uint64_t gtt_size;
 122         int available_fences;
 123         int pci_device;
 124         int gen;
 125         unsigned int has_bsd : 1;
 126         unsigned int has_blt : 1;
 127         unsigned int has_relaxed_fencing : 1;
 128         unsigned int has_llc : 1;
 129         unsigned int has_wait_timeout : 1;
 130         unsigned int bo_reuse : 1;
 131         unsigned int no_exec : 1;
 132         unsigned int has_vebox : 1;
 133         bool fenced_relocs;
 134
 135         char *aub_filename;
 136         FILE *aub_file;
 137         uint32_t aub_offset;
 138 } drm_intel_bufmgr_gem;
 139
 140 #define DRM_INTEL_RELOC_FENCE (1<<0)
 141
 142 typedef struct _drm_intel_reloc_target_info {
 143         drm_intel_bo *bo;
 144         int flags;
 145 } drm_intel_reloc_target;
 146
 147 struct _drm_intel_bo_gem {
 148         drm_intel_bo bo;
 149
 150         atomic_t refcount;
 151         uint32_t gem_handle;
 152         const char *name;
 153
 154         /**
 155          * Kenel-assigned global name for this object
 156          *
 157          * List contains both flink named and prime fd'd objects
 158          */
 159         unsigned int global_name;
 160         drmMMListHead name_list;
 161
 162         /**
 163          * Index of the buffer within the validation list while preparing a
 164          * batchbuffer execution.
 165          */
 166         int validate_index;
 167
 168         /**
 169          * Current tiling mode
 170          */
 171         uint32_t tiling_mode;
 172         uint32_t swizzle_mode;
 173         unsigned long stride;
 174
 175         time_t free_time;
 176
 177         /** Array passed to the DRM containing relocation information. */
 178         struct drm_i915_gem_relocation_entry *relocs;
 179         /**
 180          * Array of info structs corresponding to relocs[i].target_handle etc
 181          */
 182         drm_intel_reloc_target *reloc_target_info;
 183         /** Number of entries in relocs */
 184         int reloc_count;
 185         /** Mapped address for the buffer, saved across map/unmap cycles */
 186         void *mem_virtual;
 187         /** GTT virtual address for the buffer, saved across map/unmap cycles */
 188         void *gtt_virtual;
 189         /**
 190          * Virtual address of the buffer allocated by user, used for userptr
 191          * objects only.
 192          */
 193         void *user_virtual;
 194         int map_count;
 195         drmMMListHead vma_list;
 196
 197         /** BO cache list */
 198         drmMMListHead head;
 199
 200         /**
 201          * Boolean of whether this BO and its children have been included in
 202          * the current drm_intel_bufmgr_check_aperture_space() total.
 203          */
 204         bool included_in_check_aperture;
 205
 206         /**
 207          * Boolean of whether this buffer has been used as a relocation
 208          * target and had its size accounted for, and thus can't have any
 209          * further relocations added to it.
 210          */
 211         bool used_as_reloc_target;
 212
 213         /**
 214          * Boolean of whether we have encountered an error whilst building the relocation tree.
 215          */
 216         bool has_error;
 217
 218         /**
 219          * Boolean of whether this buffer can be re-used
 220          */
 221         bool reusable;
 222
 223         /**
 224          * Boolean of whether the GPU is definitely not accessing the buffer.
 225          *
 226          * This is only valid when reusable, since non-reusable
 227          * buffers are those that have been shared wth other
 228          * processes, so we don't know their state.
 229          */
 230         bool idle;
 231
 232         /**
 233          * Boolean of whether this buffer was allocated with userptr
 234          */
 235         bool is_userptr;
 236
 237         /**
 238          * Size in bytes of this buffer and its relocation descendents.
 239          *
 240          * Used to avoid costly tree walking in
 241          * drm_intel_bufmgr_check_aperture in the common case.
 242          */
 243         int reloc_tree_size;
 244
 245         /**
 246          * Number of potential fence registers required by this buffer and its
 247          * relocations.
 248          */
 249         int reloc_tree_fences;
 250
 251         /** Flags that we may need to do the SW_FINSIH ioctl on unmap. */
 252         bool mapped_cpu_write;
 253
 254         uint32_t aub_offset;
 255
 256         drm_intel_aub_annotation *aub_annotations;
 257         unsigned aub_annotation_count;
 258 };
 259
 260 static unsigned int
 261 drm_intel_gem_estimate_batch_space(drm_intel_bo ** bo_array, int count);
 262
 263 static unsigned int
 264 drm_intel_gem_compute_batch_space(drm_intel_bo ** bo_array, int count);
 265
 266 static int
 267 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
 268                             uint32_t * swizzle_mode);
 269
 270 static int
 271 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
 272                                      uint32_t tiling_mode,
 273                                      uint32_t stride);
 274
 275 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
 276                                                       time_t time);
 277
 278 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo);
 279
 280 static void drm_intel_gem_bo_free(drm_intel_bo *bo);
 281
 282 static unsigned long
 283 drm_intel_gem_bo_tile_size(drm_intel_bufmgr_gem *bufmgr_gem, unsigned long size,
 284                            uint32_t *tiling_mode)
 285 {
 286         unsigned long min_size, max_size;
 287         unsigned long i;
 288
 289         if (*tiling_mode == I915_TILING_NONE)
 290                 return size;
 291
 292         /* 965+ just need multiples of page size for tiling */
 293         if (bufmgr_gem->gen >= 4)
 294                 return ROUND_UP_TO(size, 4096);
 295
 296         /* Older chips need powers of two, of at least 512k or 1M */
 297         if (bufmgr_gem->gen == 3) {
 298                 min_size = 1024*1024;
 299                 max_size = 128*1024*1024;
 300         } else {
 301                 min_size = 512*1024;
 302                 max_size = 64*1024*1024;
 303         }
 304
 305         if (size > max_size) {
 306                 *tiling_mode = I915_TILING_NONE;
 307                 return size;
 308         }
 309
 310         /* Do we need to allocate every page for the fence? */
 311         if (bufmgr_gem->has_relaxed_fencing)
 312                 return ROUND_UP_TO(size, 4096);
 313
 314         for (i = min_size; i < size; i <<= 1)
 315                 ;
 316
 317         return i;
 318 }
 319
 320 /*
 321  * Round a given pitch up to the minimum required for X tiling on a
 322  * given chip.  We use 512 as the minimum to allow for a later tiling
 323  * change.
 324  */
 325 static unsigned long
 326 drm_intel_gem_bo_tile_pitch(drm_intel_bufmgr_gem *bufmgr_gem,
 327                             unsigned long pitch, uint32_t *tiling_mode)
 328 {
 329         unsigned long tile_width;
 330         unsigned long i;
 331
 332         /* If untiled, then just align it so that we can do rendering
 333          * to it with the 3D engine.
 334          */
 335         if (*tiling_mode == I915_TILING_NONE)
 336                 return ALIGN(pitch, 64);
 337
 338         if (*tiling_mode == I915_TILING_X
 339                         || (IS_915(bufmgr_gem->pci_device)
 340                             && *tiling_mode == I915_TILING_Y))
 341                 tile_width = 512;
 342         else
 343                 tile_width = 128;
 344
 345         /* 965 is flexible */
 346         if (bufmgr_gem->gen >= 4)
 347                 return ROUND_UP_TO(pitch, tile_width);
 348
 349         /* The older hardware has a maximum pitch of 8192 with tiled
 350          * surfaces, so fallback to untiled if it's too large.
 351          */
 352         if (pitch > 8192) {
 353                 *tiling_mode = I915_TILING_NONE;
 354                 return ALIGN(pitch, 64);
 355         }
 356
 357         /* Pre-965 needs power of two tile width */
 358         for (i = tile_width; i < pitch; i <<= 1)
 359                 ;
 360
 361         return i;
 362 }
 363
 364 static struct drm_intel_gem_bo_bucket *
 365 drm_intel_gem_bo_bucket_for_size(drm_intel_bufmgr_gem *bufmgr_gem,
 366                                  unsigned long size)
 367 {
 368         int i;
 369
 370         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
 371                 struct drm_intel_gem_bo_bucket *bucket =
 372                     &bufmgr_gem->cache_bucket[i];
 373                 if (bucket->size >= size) {
 374                         return bucket;
 375                 }
 376         }
 377
 378         return NULL;
 379 }
 380
 381 static void
 382 drm_intel_gem_dump_validation_list(drm_intel_bufmgr_gem *bufmgr_gem)
 383 {
 384         int i, j;
 385
 386         for (i = 0; i < bufmgr_gem->exec_count; i++) {
 387                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
 388                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 389
 390                 if (bo_gem->relocs == NULL) {
 391                         DBG("%2d: %d (%s)\n", i, bo_gem->gem_handle,
 392                             bo_gem->name);
 393                         continue;
 394                 }
 395
 396                 for (j = 0; j < bo_gem->reloc_count; j++) {
 397                         drm_intel_bo *target_bo = bo_gem->reloc_target_info[j].bo;
 398                         drm_intel_bo_gem *target_gem =
 399                             (drm_intel_bo_gem *) target_bo;
 400
 401                         DBG("%2d: %d (%s)@0x%08llx -> "
 402                             "%d (%s)@0x%08lx + 0x%08x\n",
 403                             i,
 404                             bo_gem->gem_handle, bo_gem->name,
 405                             (unsigned long long)bo_gem->relocs[j].offset,
 406                             target_gem->gem_handle,
 407                             target_gem->name,
 408                             target_bo->offset64,
 409                             bo_gem->relocs[j].delta);
 410                 }
 411         }
 412 }
 413
 414 static inline void
 415 drm_intel_gem_bo_reference(drm_intel_bo *bo)
 416 {
 417         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 418
 419         atomic_inc(&bo_gem->refcount);
 420 }
 421
 422 /**
 423  * Adds the given buffer to the list of buffers to be validated (moved into the
 424  * appropriate memory type) with the next batch submission.
 425  *
 426  * If a buffer is validated multiple times in a batch submission, it ends up
 427  * with the intersection of the memory type flags and the union of the
 428  * access flags.
 429  */
 430 static void
 431 drm_intel_add_validate_buffer(drm_intel_bo *bo)
 432 {
 433         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 434         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 435         int index;
 436
 437         if (bo_gem->validate_index != -1)
 438                 return;
 439
 440         /* Extend the array of validation entries as necessary. */
 441         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 442                 int new_size = bufmgr_gem->exec_size * 2;
 443
 444                 if (new_size == 0)
 445                         new_size = 5;
 446
 447                 bufmgr_gem->exec_objects =
 448                     realloc(bufmgr_gem->exec_objects,
 449                             sizeof(*bufmgr_gem->exec_objects) * new_size);
 450                 bufmgr_gem->exec_bos =
 451                     realloc(bufmgr_gem->exec_bos,
 452                             sizeof(*bufmgr_gem->exec_bos) * new_size);
 453                 bufmgr_gem->exec_size = new_size;
 454         }
 455
 456         index = bufmgr_gem->exec_count;
 457         bo_gem->validate_index = index;
 458         /* Fill in array entry */
 459         bufmgr_gem->exec_objects[index].handle = bo_gem->gem_handle;
 460         bufmgr_gem->exec_objects[index].relocation_count = bo_gem->reloc_count;
 461         bufmgr_gem->exec_objects[index].relocs_ptr = (uintptr_t) bo_gem->relocs;
 462         bufmgr_gem->exec_objects[index].alignment = 0;
 463         bufmgr_gem->exec_objects[index].offset = 0;
 464         bufmgr_gem->exec_bos[index] = bo;
 465         bufmgr_gem->exec_count++;
 466 }
 467
 468 static void
 469 drm_intel_add_validate_buffer2(drm_intel_bo *bo, int need_fence)
 470 {
 471         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
 472         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
 473         int index;
 474
 475         if (bo_gem->validate_index != -1) {
 476                 if (need_fence)
 477                         bufmgr_gem->exec2_objects[bo_gem->validate_index].flags |=
 478                                 EXEC_OBJECT_NEEDS_FENCE;
 479                 return;
 480         }
 481
 482         /* Extend the array of validation entries as necessary. */
 483         if (bufmgr_gem->exec_count == bufmgr_gem->exec_size) {
 484                 int new_size = bufmgr_gem->exec_size * 2;
 485
 486                 if (new_size == 0)
 487                         new_size = 5;
 488
 489                 bufmgr_gem->exec2_objects =
 490                         realloc(bufmgr_gem->exec2_objects,
 491                                 sizeof(*bufmgr_gem->exec2_objects) * new_size);
 492                 bufmgr_gem->exec_bos =
 493                         realloc(bufmgr_gem->exec_bos,
 494                                 sizeof(*bufmgr_gem->exec_bos) * new_size);
 495                 bufmgr_gem->exec_size = new_size;
 496         }
 497
 498         index = bufmgr_gem->exec_count;
 499         bo_gem->validate_index = index;
 500         /* Fill in array entry */
 501         bufmgr_gem->exec2_objects[index].handle = bo_gem->gem_handle;
 502         bufmgr_gem->exec2_objects[index].relocation_count = bo_gem->reloc_count;
 503         bufmgr_gem->exec2_objects[index].relocs_ptr = (uintptr_t)bo_gem->relocs;
 504         bufmgr_gem->exec2_objects[index].alignment = 0;
 505         bufmgr_gem->exec2_objects[index].offset = 0;
 506         bufmgr_gem->exec_bos[index] = bo;
 507         bufmgr_gem->exec2_objects[index].flags = 0;
 508         bufmgr_gem->exec2_objects[index].rsvd1 = 0;
 509         bufmgr_gem->exec2_objects[index].rsvd2 = 0;
 510         if (need_fence) {
 511                 bufmgr_gem->exec2_objects[index].flags |=
 512                         EXEC_OBJECT_NEEDS_FENCE;
 513         }
 514         bufmgr_gem->exec_count++;
 515 }
 516
 517 #define RELOC_BUF_SIZE(x) ((I915_RELOC_HEADER + x * I915_RELOC0_STRIDE) * \
 518         sizeof(uint32_t))
 519
 520 static void
 521 drm_intel_bo_gem_set_in_aperture_size(drm_intel_bufmgr_gem *bufmgr_gem,
 522                                       drm_intel_bo_gem *bo_gem)
 523 {
 524         int size;
 525
 526         assert(!bo_gem->used_as_reloc_target);
 527
 528         /* The older chipsets are far-less flexible in terms of tiling,
 529          * and require tiled buffer to be size aligned in the aperture.
 530          * This means that in the worst possible case we will need a hole
 531          * twice as large as the object in order for it to fit into the
 532          * aperture. Optimal packing is for wimps.
 533          */
 534         size = bo_gem->bo.size;
 535         if (bufmgr_gem->gen < 4 && bo_gem->tiling_mode != I915_TILING_NONE) {
 536                 int min_size;
 537
 538                 if (bufmgr_gem->has_relaxed_fencing) {
 539                         if (bufmgr_gem->gen == 3)
 540                                 min_size = 1024*1024;
 541                         else
 542                                 min_size = 512*1024;
 543
 544                         while (min_size < size)
 545                                 min_size *= 2;
 546                 } else
 547                         min_size = size;
 548
 549                 /* Account for worst-case alignment. */
 550                 size = 2 * min_size;
 551         }
 552
 553         bo_gem->reloc_tree_size = size;
 554 }
 555
 556 static int
 557 drm_intel_setup_reloc_list(drm_intel_bo *bo)
 558 {
 559         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 560         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 561         unsigned int max_relocs = bufmgr_gem->max_relocs;
 562
 563         if (bo->size / 4 < max_relocs)
 564                 max_relocs = bo->size / 4;
 565
 566         bo_gem->relocs = malloc(max_relocs *
 567                                 sizeof(struct drm_i915_gem_relocation_entry));
 568         bo_gem->reloc_target_info = malloc(max_relocs *
 569                                            sizeof(drm_intel_reloc_target));
 570         if (bo_gem->relocs == NULL || bo_gem->reloc_target_info == NULL) {
 571                 bo_gem->has_error = true;
 572
 573                 free (bo_gem->relocs);
 574                 bo_gem->relocs = NULL;
 575
 576                 free (bo_gem->reloc_target_info);
 577                 bo_gem->reloc_target_info = NULL;
 578
 579                 return 1;
 580         }
 581
 582         return 0;
 583 }
 584
 585 static int
 586 drm_intel_gem_bo_busy(drm_intel_bo *bo)
 587 {
 588         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
 589         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
 590         struct drm_i915_gem_busy busy;
 591         int ret;
 592
 593         if (bo_gem->reusable && bo_gem->idle)
 594                 return false;
 595
 596         memclear(busy);
 597         busy.handle = bo_gem->gem_handle;
 598
 599         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_BUSY, &busy);
 600         if (ret == 0) {
 601                 bo_gem->idle = !busy.busy;
 602                 return busy.busy;
 603         } else {
 604                 return false;
 605         }
 606         return (ret == 0 && busy.busy);
 607 }
 608
 609 static int
 610 drm_intel_gem_bo_madvise_internal(drm_intel_bufmgr_gem *bufmgr_gem,
 611                                   drm_intel_bo_gem *bo_gem, int state)
 612 {
 613         struct drm_i915_gem_madvise madv;
 614
 615         memclear(madv);
 616         madv.handle = bo_gem->gem_handle;
 617         madv.madv = state;
 618         madv.retained = 1;
 619         drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_MADVISE, &madv);
 620
 621         return madv.retained;
 622 }
 623
 624 static int
 625 drm_intel_gem_bo_madvise(drm_intel_bo *bo, int madv)
 626 {
 627         return drm_intel_gem_bo_madvise_internal
 628                 ((drm_intel_bufmgr_gem *) bo->bufmgr,
 629                  (drm_intel_bo_gem *) bo,
 630                  madv);
 631 }
 632
 633 /* drop the oldest entries that have been purged by the kernel */
 634 static void
 635 drm_intel_gem_bo_cache_purge_bucket(drm_intel_bufmgr_gem *bufmgr_gem,
 636                                     struct drm_intel_gem_bo_bucket *bucket)
 637 {
 638         while (!DRMLISTEMPTY(&bucket->head)) {
 639                 drm_intel_bo_gem *bo_gem;
 640
 641                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 642                                       bucket->head.next, head);
 643                 if (drm_intel_gem_bo_madvise_internal
 644                     (bufmgr_gem, bo_gem, I915_MADV_DONTNEED))
 645                         break;
 646
 647                 DRMLISTDEL(&bo_gem->head);
 648                 drm_intel_gem_bo_free(&bo_gem->bo);
 649         }
 650 }
 651
 652 static drm_intel_bo *
 653 drm_intel_gem_bo_alloc_internal(drm_intel_bufmgr *bufmgr,
 654                                 const char *name,
 655                                 unsigned long size,
 656                                 unsigned long flags,
 657                                 uint32_t tiling_mode,
 658                                 unsigned long stride)
 659 {
 660         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 661         drm_intel_bo_gem *bo_gem;
 662         unsigned int page_size = getpagesize();
 663         int ret;
 664         struct drm_intel_gem_bo_bucket *bucket;
 665         bool alloc_from_cache;
 666         unsigned long bo_size;
 667         bool for_render = false;
 668
 669         if (flags & BO_ALLOC_FOR_RENDER)
 670                 for_render = true;
 671
 672         /* Round the allocated size up to a power of two number of pages. */
 673         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, size);
 674
 675         /* If we don't have caching at this size, don't actually round the
 676          * allocation up.
 677          */
 678         if (bucket == NULL) {
 679                 bo_size = size;
 680                 if (bo_size < page_size)
 681                         bo_size = page_size;
 682         } else {
 683                 bo_size = bucket->size;
 684         }
 685
 686         pthread_mutex_lock(&bufmgr_gem->lock);
 687         /* Get a buffer out of the cache if available */
 688 retry:
 689         alloc_from_cache = false;
 690         if (bucket != NULL && !DRMLISTEMPTY(&bucket->head)) {
 691                 if (for_render) {
 692                         /* Allocate new render-target BOs from the tail (MRU)
 693                          * of the list, as it will likely be hot in the GPU
 694                          * cache and in the aperture for us.
 695                          */
 696                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 697                                               bucket->head.prev, head);
 698                         DRMLISTDEL(&bo_gem->head);
 699                         alloc_from_cache = true;
 700                 } else {
 701                         /* For non-render-target BOs (where we're probably
 702                          * going to map it first thing in order to fill it
 703                          * with data), check if the last BO in the cache is
 704                          * unbusy, and only reuse in that case. Otherwise,
 705                          * allocating a new buffer is probably faster than
 706                          * waiting for the GPU to finish.
 707                          */
 708                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
 709                                               bucket->head.next, head);
 710                         if (!drm_intel_gem_bo_busy(&bo_gem->bo)) {
 711                                 alloc_from_cache = true;
 712                                 DRMLISTDEL(&bo_gem->head);
 713                         }
 714                 }
 715
 716                 if (alloc_from_cache) {
 717                         if (!drm_intel_gem_bo_madvise_internal
 718                             (bufmgr_gem, bo_gem, I915_MADV_WILLNEED)) {
 719                                 drm_intel_gem_bo_free(&bo_gem->bo);
 720                                 drm_intel_gem_bo_cache_purge_bucket(bufmgr_gem,
 721                                                                     bucket);
 722                                 goto retry;
 723                         }
 724
 725                         if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 726                                                                  tiling_mode,
 727                                                                  stride)) {
 728                                 drm_intel_gem_bo_free(&bo_gem->bo);
 729                                 goto retry;
 730                         }
 731                 }
 732         }
 733         pthread_mutex_unlock(&bufmgr_gem->lock);
 734
 735         if (!alloc_from_cache) {
 736                 struct drm_i915_gem_create create;
 737
 738                 bo_gem = calloc(1, sizeof(*bo_gem));
 739                 if (!bo_gem)
 740                         return NULL;
 741
 742                 bo_gem->bo.size = bo_size;
 743
 744                 memclear(create);
 745                 create.size = bo_size;
 746
 747                 ret = drmIoctl(bufmgr_gem->fd,
 748                                DRM_IOCTL_I915_GEM_CREATE,
 749                                &create);
 750                 bo_gem->gem_handle = create.handle;
 751                 bo_gem->bo.handle = bo_gem->gem_handle;
 752                 if (ret != 0) {
 753                         free(bo_gem);
 754                         return NULL;
 755                 }
 756                 bo_gem->bo.bufmgr = bufmgr;
 757
 758                 bo_gem->tiling_mode = I915_TILING_NONE;
 759                 bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 760                 bo_gem->stride = 0;
 761
 762                 /* drm_intel_gem_bo_free calls DRMLISTDEL() for an uninitialized
 763                    list (vma_list), so better set the list head here */
 764                 DRMINITLISTHEAD(&bo_gem->name_list);
 765                 DRMINITLISTHEAD(&bo_gem->vma_list);
 766                 if (drm_intel_gem_bo_set_tiling_internal(&bo_gem->bo,
 767                                                          tiling_mode,
 768                                                          stride)) {
 769                     drm_intel_gem_bo_free(&bo_gem->bo);
 770                     return NULL;
 771                 }
 772         }
 773
 774         bo_gem->name = name;
 775         atomic_set(&bo_gem->refcount, 1);
 776         bo_gem->validate_index = -1;
 777         bo_gem->reloc_tree_fences = 0;
 778         bo_gem->used_as_reloc_target = false;
 779         bo_gem->has_error = false;
 780         bo_gem->reusable = true;
 781         bo_gem->aub_annotations = NULL;
 782         bo_gem->aub_annotation_count = 0;
 783
 784         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 785
 786         DBG("bo_create: buf %d (%s) %ldb\n",
 787             bo_gem->gem_handle, bo_gem->name, size);
 788
 789         return &bo_gem->bo;
 790 }
 791
 792 static drm_intel_bo *
 793 drm_intel_gem_bo_alloc_for_render(drm_intel_bufmgr *bufmgr,
 794                                   const char *name,
 795                                   unsigned long size,
 796                                   unsigned int alignment)
 797 {
 798         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size,
 799                                                BO_ALLOC_FOR_RENDER,
 800                                                I915_TILING_NONE, 0);
 801 }
 802
 803 static drm_intel_bo *
 804 drm_intel_gem_bo_alloc(drm_intel_bufmgr *bufmgr,
 805                        const char *name,
 806                        unsigned long size,
 807                        unsigned int alignment)
 808 {
 809         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, 0,
 810                                                I915_TILING_NONE, 0);
 811 }
 812
 813 static drm_intel_bo *
 814 drm_intel_gem_bo_alloc_tiled(drm_intel_bufmgr *bufmgr, const char *name,
 815                              int x, int y, int cpp, uint32_t *tiling_mode,
 816                              unsigned long *pitch, unsigned long flags)
 817 {
 818         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
 819         unsigned long size, stride;
 820         uint32_t tiling;
 821
 822         do {
 823                 unsigned long aligned_y, height_alignment;
 824
 825                 tiling = *tiling_mode;
 826
 827                 /* If we're tiled, our allocations are in 8 or 32-row blocks,
 828                  * so failure to align our height means that we won't allocate
 829                  * enough pages.
 830                  *
 831                  * If we're untiled, we still have to align to 2 rows high
 832                  * because the data port accesses 2x2 blocks even if the
 833                  * bottom row isn't to be rendered, so failure to align means
 834                  * we could walk off the end of the GTT and fault.  This is
 835                  * documented on 965, and may be the case on older chipsets
 836                  * too so we try to be careful.
 837                  */
 838                 aligned_y = y;
 839                 height_alignment = 2;
 840
 841                 if ((bufmgr_gem->gen == 2) && tiling != I915_TILING_NONE)
 842                         height_alignment = 16;
 843                 else if (tiling == I915_TILING_X
 844                         || (IS_915(bufmgr_gem->pci_device)
 845                             && tiling == I915_TILING_Y))
 846                         height_alignment = 8;
 847                 else if (tiling == I915_TILING_Y)
 848                         height_alignment = 32;
 849                 aligned_y = ALIGN(y, height_alignment);
 850
 851                 stride = x * cpp;
 852                 stride = drm_intel_gem_bo_tile_pitch(bufmgr_gem, stride, tiling_mode);
 853                 size = stride * aligned_y;
 854                 size = drm_intel_gem_bo_tile_size(bufmgr_gem, size, tiling_mode);
 855         } while (*tiling_mode != tiling);
 856         *pitch = stride;
 857
 858         if (tiling == I915_TILING_NONE)
 859                 stride = 0;
 860
 861         return drm_intel_gem_bo_alloc_internal(bufmgr, name, size, flags,
 862                                                tiling, stride);
 863 }
 864
 865 static drm_intel_bo *
 866 drm_intel_gem_bo_alloc_userptr(drm_intel_bufmgr *bufmgr,
 867                                 const char *name,
 868                                 void *addr,
 869                                 uint32_t tiling_mode,
 870                                 uint32_t stride,
 871                                 unsigned long size,
 872                                 unsigned long flags)
 873 {
 874         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 875         drm_intel_bo_gem *bo_gem;
 876         int ret;
 877         struct drm_i915_gem_userptr userptr;
 878
 879         /* Tiling with userptr surfaces is not supported
 880          * on all hardware so refuse it for time being.
 881          */
 882         if (tiling_mode != I915_TILING_NONE)
 883                 return NULL;
 884
 885         bo_gem = calloc(1, sizeof(*bo_gem));
 886         if (!bo_gem)
 887                 return NULL;
 888
 889         bo_gem->bo.size = size;
 890
 891         memclear(userptr);
 892         userptr.user_ptr = (__u64)((unsigned long)addr);
 893         userptr.user_size = size;
 894         userptr.flags = flags;
 895
 896         ret = drmIoctl(bufmgr_gem->fd,
 897                         DRM_IOCTL_I915_GEM_USERPTR,
 898                         &userptr);
 899         if (ret != 0) {
 900                 DBG("bo_create_userptr: "
 901                     "ioctl failed with user ptr %p size 0x%lx, "
 902                     "user flags 0x%lx\n", addr, size, flags);
 903                 free(bo_gem);
 904                 return NULL;
 905         }
 906
 907         bo_gem->gem_handle = userptr.handle;
 908         bo_gem->bo.handle = bo_gem->gem_handle;
 909         bo_gem->bo.bufmgr    = bufmgr;
 910         bo_gem->is_userptr   = true;
 911         bo_gem->bo.virtual   = addr;
 912         /* Save the address provided by user */
 913         bo_gem->user_virtual = addr;
 914         bo_gem->tiling_mode  = I915_TILING_NONE;
 915         bo_gem->swizzle_mode = I915_BIT_6_SWIZZLE_NONE;
 916         bo_gem->stride       = 0;
 917
 918         DRMINITLISTHEAD(&bo_gem->name_list);
 919         DRMINITLISTHEAD(&bo_gem->vma_list);
 920
 921         bo_gem->name = name;
 922         atomic_set(&bo_gem->refcount, 1);
 923         bo_gem->validate_index = -1;
 924         bo_gem->reloc_tree_fences = 0;
 925         bo_gem->used_as_reloc_target = false;
 926         bo_gem->has_error = false;
 927         bo_gem->reusable = false;
 928
 929         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
 930
 931         DBG("bo_create_userptr: "
 932             "ptr %p buf %d (%s) size %ldb, stride 0x%x, tile mode %d\n",
 933                 addr, bo_gem->gem_handle, bo_gem->name,
 934                 size, stride, tiling_mode);
 935
 936         return &bo_gem->bo;
 937 }
 938
 939 /**
 940  * Returns a drm_intel_bo wrapping the given buffer object handle.
 941  *
 942  * This can be used when one application needs to pass a buffer object
 943  * to another.
 944  */
 945 drm_public drm_intel_bo *
 946 drm_intel_bo_gem_create_from_name(drm_intel_bufmgr *bufmgr,
 947                                   const char *name,
 948                                   unsigned int handle)
 949 {
 950         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
 951         drm_intel_bo_gem *bo_gem;
 952         int ret;
 953         struct drm_gem_open open_arg;
 954         struct drm_i915_gem_get_tiling get_tiling;
 955         drmMMListHead *list;
 956
 957         /* At the moment most applications only have a few named bo.
 958          * For instance, in a DRI client only the render buffers passed
 959          * between X and the client are named. And since X returns the
 960          * alternating names for the front/back buffer a linear search
 961          * provides a sufficiently fast match.
 962          */
 963         pthread_mutex_lock(&bufmgr_gem->lock);
 964         for (list = bufmgr_gem->named.next;
 965              list != &bufmgr_gem->named;
 966              list = list->next) {
 967                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 968                 if (bo_gem->global_name == handle) {
 969                         drm_intel_gem_bo_reference(&bo_gem->bo);
 970                         pthread_mutex_unlock(&bufmgr_gem->lock);
 971                         return &bo_gem->bo;
 972                 }
 973         }
 974
 975         memclear(open_arg);
 976         open_arg.name = handle;
 977         ret = drmIoctl(bufmgr_gem->fd,
 978                        DRM_IOCTL_GEM_OPEN,
 979                        &open_arg);
 980         if (ret != 0) {
 981                 DBG("Couldn't reference %s handle 0x%08x: %s\n",
 982                     name, handle, strerror(errno));
 983                 pthread_mutex_unlock(&bufmgr_gem->lock);
 984                 return NULL;
 985         }
 986         /* Now see if someone has used a prime handle to get this
 987          * object from the kernel before by looking through the list
 988          * again for a matching gem_handle
 989          */
 990         for (list = bufmgr_gem->named.next;
 991              list != &bufmgr_gem->named;
 992              list = list->next) {
 993                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
 994                 if (bo_gem->gem_handle == open_arg.handle) {
 995                         drm_intel_gem_bo_reference(&bo_gem->bo);
 996                         pthread_mutex_unlock(&bufmgr_gem->lock);
 997                         return &bo_gem->bo;
 998                 }
 999         }
1000
1001         bo_gem = calloc(1, sizeof(*bo_gem));
1002         if (!bo_gem) {
1003                 pthread_mutex_unlock(&bufmgr_gem->lock);
1004                 return NULL;
1005         }
1006
1007         bo_gem->bo.size = open_arg.size;
1008         bo_gem->bo.offset = 0;
1009         bo_gem->bo.offset64 = 0;
1010         bo_gem->bo.virtual = NULL;
1011         bo_gem->bo.bufmgr = bufmgr;
1012         bo_gem->name = name;
1013         atomic_set(&bo_gem->refcount, 1);
1014         bo_gem->validate_index = -1;
1015         bo_gem->gem_handle = open_arg.handle;
1016         bo_gem->bo.handle = open_arg.handle;
1017         bo_gem->global_name = handle;
1018         bo_gem->reusable = false;
1019
1020         memclear(get_tiling);
1021         get_tiling.handle = bo_gem->gem_handle;
1022         ret = drmIoctl(bufmgr_gem->fd,
1023                        DRM_IOCTL_I915_GEM_GET_TILING,
1024                        &get_tiling);
1025         if (ret != 0) {
1026                 drm_intel_gem_bo_unreference(&bo_gem->bo);
1027                 pthread_mutex_unlock(&bufmgr_gem->lock);
1028                 return NULL;
1029         }
1030         bo_gem->tiling_mode = get_tiling.tiling_mode;
1031         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
1032         /* XXX stride is unknown */
1033         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
1034
1035         DRMINITLISTHEAD(&bo_gem->vma_list);
1036         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
1037         pthread_mutex_unlock(&bufmgr_gem->lock);
1038         DBG("bo_create_from_handle: %d (%s)\n", handle, bo_gem->name);
1039
1040         return &bo_gem->bo;
1041 }
1042
1043 static void
1044 drm_intel_gem_bo_free(drm_intel_bo *bo)
1045 {
1046         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1047         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1048         struct drm_gem_close close;
1049         int ret;
1050
1051         DRMLISTDEL(&bo_gem->vma_list);
1052         if (bo_gem->mem_virtual) {
1053                 VG(VALGRIND_FREELIKE_BLOCK(bo_gem->mem_virtual, 0));
1054                 drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1055                 bufmgr_gem->vma_count--;
1056         }
1057         if (bo_gem->gtt_virtual) {
1058                 drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1059                 bufmgr_gem->vma_count--;
1060         }
1061
1062         /* Close this object */
1063         memclear(close);
1064         close.handle = bo_gem->gem_handle;
1065         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close);
1066         if (ret != 0) {
1067                 DBG("DRM_IOCTL_GEM_CLOSE %d failed (%s): %s\n",
1068                     bo_gem->gem_handle, bo_gem->name, strerror(errno));
1069         }
1070         free(bo_gem->aub_annotations);
1071         free(bo);
1072 }
1073
1074 static void
1075 drm_intel_gem_bo_mark_mmaps_incoherent(drm_intel_bo *bo)
1076 {
1077 #if HAVE_VALGRIND
1078         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1079
1080         if (bo_gem->mem_virtual)
1081                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->mem_virtual, bo->size);
1082
1083         if (bo_gem->gtt_virtual)
1084                 VALGRIND_MAKE_MEM_NOACCESS(bo_gem->gtt_virtual, bo->size);
1085 #endif
1086 }
1087
1088 /** Frees all cached buffers significantly older than @time. */
1089 static void
1090 drm_intel_gem_cleanup_bo_cache(drm_intel_bufmgr_gem *bufmgr_gem, time_t time)
1091 {
1092         int i;
1093
1094         if (bufmgr_gem->time == time)
1095                 return;
1096
1097         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1098                 struct drm_intel_gem_bo_bucket *bucket =
1099                     &bufmgr_gem->cache_bucket[i];
1100
1101                 while (!DRMLISTEMPTY(&bucket->head)) {
1102                         drm_intel_bo_gem *bo_gem;
1103
1104                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1105                                               bucket->head.next, head);
1106                         if (time - bo_gem->free_time <= 1)
1107                                 break;
1108
1109                         DRMLISTDEL(&bo_gem->head);
1110
1111                         drm_intel_gem_bo_free(&bo_gem->bo);
1112                 }
1113         }
1114
1115         bufmgr_gem->time = time;
1116 }
1117
1118 static void drm_intel_gem_bo_purge_vma_cache(drm_intel_bufmgr_gem *bufmgr_gem)
1119 {
1120         int limit;
1121
1122         DBG("%s: cached=%d, open=%d, limit=%d\n", __FUNCTION__,
1123             bufmgr_gem->vma_count, bufmgr_gem->vma_open, bufmgr_gem->vma_max);
1124
1125         if (bufmgr_gem->vma_max < 0)
1126                 return;
1127
1128         /* We may need to evict a few entries in order to create new mmaps */
1129         limit = bufmgr_gem->vma_max - 2*bufmgr_gem->vma_open;
1130         if (limit < 0)
1131                 limit = 0;
1132
1133         while (bufmgr_gem->vma_count > limit) {
1134                 drm_intel_bo_gem *bo_gem;
1135
1136                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1137                                       bufmgr_gem->vma_cache.next,
1138                                       vma_list);
1139                 assert(bo_gem->map_count == 0);
1140                 DRMLISTDELINIT(&bo_gem->vma_list);
1141
1142                 if (bo_gem->mem_virtual) {
1143                         drm_munmap(bo_gem->mem_virtual, bo_gem->bo.size);
1144                         bo_gem->mem_virtual = NULL;
1145                         bufmgr_gem->vma_count--;
1146                 }
1147                 if (bo_gem->gtt_virtual) {
1148                         drm_munmap(bo_gem->gtt_virtual, bo_gem->bo.size);
1149                         bo_gem->gtt_virtual = NULL;
1150                         bufmgr_gem->vma_count--;
1151                 }
1152         }
1153 }
1154
1155 static void drm_intel_gem_bo_close_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1156                                        drm_intel_bo_gem *bo_gem)
1157 {
1158         bufmgr_gem->vma_open--;
1159         DRMLISTADDTAIL(&bo_gem->vma_list, &bufmgr_gem->vma_cache);
1160         if (bo_gem->mem_virtual)
1161                 bufmgr_gem->vma_count++;
1162         if (bo_gem->gtt_virtual)
1163                 bufmgr_gem->vma_count++;
1164         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1165 }
1166
1167 static void drm_intel_gem_bo_open_vma(drm_intel_bufmgr_gem *bufmgr_gem,
1168                                       drm_intel_bo_gem *bo_gem)
1169 {
1170         bufmgr_gem->vma_open++;
1171         DRMLISTDEL(&bo_gem->vma_list);
1172         if (bo_gem->mem_virtual)
1173                 bufmgr_gem->vma_count--;
1174         if (bo_gem->gtt_virtual)
1175                 bufmgr_gem->vma_count--;
1176         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
1177 }
1178
1179 static void
1180 drm_intel_gem_bo_unreference_final(drm_intel_bo *bo, time_t time)
1181 {
1182         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1183         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1184         struct drm_intel_gem_bo_bucket *bucket;
1185         int i;
1186
1187         /* Unreference all the target buffers */
1188         for (i = 0; i < bo_gem->reloc_count; i++) {
1189                 if (bo_gem->reloc_target_info[i].bo != bo) {
1190                         drm_intel_gem_bo_unreference_locked_timed(bo_gem->
1191                                                                   reloc_target_info[i].bo,
1192                                                                   time);
1193                 }
1194         }
1195         bo_gem->reloc_count = 0;
1196         bo_gem->used_as_reloc_target = false;
1197
1198         DBG("bo_unreference final: %d (%s)\n",
1199             bo_gem->gem_handle, bo_gem->name);
1200
1201         /* release memory associated with this object */
1202         if (bo_gem->reloc_target_info) {
1203                 free(bo_gem->reloc_target_info);
1204                 bo_gem->reloc_target_info = NULL;
1205         }
1206         if (bo_gem->relocs) {
1207                 free(bo_gem->relocs);
1208                 bo_gem->relocs = NULL;
1209         }
1210
1211         /* Clear any left-over mappings */
1212         if (bo_gem->map_count) {
1213                 DBG("bo freed with non-zero map-count %d\n", bo_gem->map_count);
1214                 bo_gem->map_count = 0;
1215                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1216                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1217         }
1218
1219         DRMLISTDEL(&bo_gem->name_list);
1220
1221         bucket = drm_intel_gem_bo_bucket_for_size(bufmgr_gem, bo->size);
1222         /* Put the buffer into our internal cache for reuse if we can. */
1223         if (bufmgr_gem->bo_reuse && bo_gem->reusable && bucket != NULL &&
1224             drm_intel_gem_bo_madvise_internal(bufmgr_gem, bo_gem,
1225                                               I915_MADV_DONTNEED)) {
1226                 bo_gem->free_time = time;
1227
1228                 bo_gem->name = NULL;
1229                 bo_gem->validate_index = -1;
1230
1231                 DRMLISTADDTAIL(&bo_gem->head, &bucket->head);
1232         } else {
1233                 drm_intel_gem_bo_free(bo);
1234         }
1235 }
1236
1237 static void drm_intel_gem_bo_unreference_locked_timed(drm_intel_bo *bo,
1238                                                       time_t time)
1239 {
1240         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1241
1242         assert(atomic_read(&bo_gem->refcount) > 0);
1243         if (atomic_dec_and_test(&bo_gem->refcount))
1244                 drm_intel_gem_bo_unreference_final(bo, time);
1245 }
1246
1247 static void drm_intel_gem_bo_unreference(drm_intel_bo *bo)
1248 {
1249         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1250
1251         assert(atomic_read(&bo_gem->refcount) > 0);
1252
1253         if (atomic_add_unless(&bo_gem->refcount, -1, 1)) {
1254                 drm_intel_bufmgr_gem *bufmgr_gem =
1255                     (drm_intel_bufmgr_gem *) bo->bufmgr;
1256                 struct timespec time;
1257
1258                 clock_gettime(CLOCK_MONOTONIC, &time);
1259
1260                 pthread_mutex_lock(&bufmgr_gem->lock);
1261
1262                 if (atomic_dec_and_test(&bo_gem->refcount)) {
1263                         drm_intel_gem_bo_unreference_final(bo, time.tv_sec);
1264                         drm_intel_gem_cleanup_bo_cache(bufmgr_gem, time.tv_sec);
1265                 }
1266
1267                 pthread_mutex_unlock(&bufmgr_gem->lock);
1268         }
1269 }
1270
1271 static int drm_intel_gem_bo_map(drm_intel_bo *bo, int write_enable)
1272 {
1273         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1274         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1275         struct drm_i915_gem_set_domain set_domain;
1276         int ret;
1277
1278         if (bo_gem->is_userptr) {
1279                 /* Return the same user ptr */
1280                 bo->virtual = bo_gem->user_virtual;
1281                 return 0;
1282         }
1283
1284         pthread_mutex_lock(&bufmgr_gem->lock);
1285
1286         if (bo_gem->map_count++ == 0)
1287                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1288
1289         if (!bo_gem->mem_virtual) {
1290                 struct drm_i915_gem_mmap mmap_arg;
1291
1292                 DBG("bo_map: %d (%s), map_count=%d\n",
1293                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1294
1295                 memclear(mmap_arg);
1296                 mmap_arg.handle = bo_gem->gem_handle;
1297                 mmap_arg.size = bo->size;
1298                 ret = drmIoctl(bufmgr_gem->fd,
1299                                DRM_IOCTL_I915_GEM_MMAP,
1300                                &mmap_arg);
1301                 if (ret != 0) {
1302                         ret = -errno;
1303                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1304                             __FILE__, __LINE__, bo_gem->gem_handle,
1305                             bo_gem->name, strerror(errno));
1306                         if (--bo_gem->map_count == 0)
1307                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1308                         pthread_mutex_unlock(&bufmgr_gem->lock);
1309                         return ret;
1310                 }
1311                 VG(VALGRIND_MALLOCLIKE_BLOCK(mmap_arg.addr_ptr, mmap_arg.size, 0, 1));
1312                 bo_gem->mem_virtual = (void *)(uintptr_t) mmap_arg.addr_ptr;
1313         }
1314         DBG("bo_map: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1315             bo_gem->mem_virtual);
1316         bo->virtual = bo_gem->mem_virtual;
1317
1318         memclear(set_domain);
1319         set_domain.handle = bo_gem->gem_handle;
1320         set_domain.read_domains = I915_GEM_DOMAIN_CPU;
1321         if (write_enable)
1322                 set_domain.write_domain = I915_GEM_DOMAIN_CPU;
1323         else
1324                 set_domain.write_domain = 0;
1325         ret = drmIoctl(bufmgr_gem->fd,
1326                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1327                        &set_domain);
1328         if (ret != 0) {
1329                 DBG("%s:%d: Error setting to CPU domain %d: %s\n",
1330                     __FILE__, __LINE__, bo_gem->gem_handle,
1331                     strerror(errno));
1332         }
1333
1334         if (write_enable)
1335                 bo_gem->mapped_cpu_write = true;
1336
1337         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1338         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->mem_virtual, bo->size));
1339         pthread_mutex_unlock(&bufmgr_gem->lock);
1340
1341         return 0;
1342 }
1343
1344 static int
1345 map_gtt(drm_intel_bo *bo)
1346 {
1347         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1348         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1349         int ret;
1350
1351         if (bo_gem->is_userptr)
1352                 return -EINVAL;
1353
1354         if (bo_gem->map_count++ == 0)
1355                 drm_intel_gem_bo_open_vma(bufmgr_gem, bo_gem);
1356
1357         /* Get a mapping of the buffer if we haven't before. */
1358         if (bo_gem->gtt_virtual == NULL) {
1359                 struct drm_i915_gem_mmap_gtt mmap_arg;
1360
1361                 DBG("bo_map_gtt: mmap %d (%s), map_count=%d\n",
1362                     bo_gem->gem_handle, bo_gem->name, bo_gem->map_count);
1363
1364                 memclear(mmap_arg);
1365                 mmap_arg.handle = bo_gem->gem_handle;
1366
1367                 /* Get the fake offset back... */
1368                 ret = drmIoctl(bufmgr_gem->fd,
1369                                DRM_IOCTL_I915_GEM_MMAP_GTT,
1370                                &mmap_arg);
1371                 if (ret != 0) {
1372                         ret = -errno;
1373                         DBG("%s:%d: Error preparing buffer map %d (%s): %s .\n",
1374                             __FILE__, __LINE__,
1375                             bo_gem->gem_handle, bo_gem->name,
1376                             strerror(errno));
1377                         if (--bo_gem->map_count == 0)
1378                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1379                         return ret;
1380                 }
1381
1382                 /* and mmap it */
1383                 bo_gem->gtt_virtual = drm_mmap(0, bo->size, PROT_READ | PROT_WRITE,
1384                                                MAP_SHARED, bufmgr_gem->fd,
1385                                                mmap_arg.offset);
1386                 if (bo_gem->gtt_virtual == MAP_FAILED) {
1387                         bo_gem->gtt_virtual = NULL;
1388                         ret = -errno;
1389                         DBG("%s:%d: Error mapping buffer %d (%s): %s .\n",
1390                             __FILE__, __LINE__,
1391                             bo_gem->gem_handle, bo_gem->name,
1392                             strerror(errno));
1393                         if (--bo_gem->map_count == 0)
1394                                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1395                         return ret;
1396                 }
1397         }
1398
1399         bo->virtual = bo_gem->gtt_virtual;
1400
1401         DBG("bo_map_gtt: %d (%s) -> %p\n", bo_gem->gem_handle, bo_gem->name,
1402             bo_gem->gtt_virtual);
1403
1404         return 0;
1405 }
1406
1407 drm_public int
1408 drm_intel_gem_bo_map_gtt(drm_intel_bo *bo)
1409 {
1410         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1411         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1412         struct drm_i915_gem_set_domain set_domain;
1413         int ret;
1414
1415         pthread_mutex_lock(&bufmgr_gem->lock);
1416
1417         ret = map_gtt(bo);
1418         if (ret) {
1419                 pthread_mutex_unlock(&bufmgr_gem->lock);
1420                 return ret;
1421         }
1422
1423         /* Now move it to the GTT domain so that the GPU and CPU
1424          * caches are flushed and the GPU isn't actively using the
1425          * buffer.
1426          *
1427          * The pagefault handler does this domain change for us when
1428          * it has unbound the BO from the GTT, but it's up to us to
1429          * tell it when we're about to use things if we had done
1430          * rendering and it still happens to be bound to the GTT.
1431          */
1432         memclear(set_domain);
1433         set_domain.handle = bo_gem->gem_handle;
1434         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1435         set_domain.write_domain = I915_GEM_DOMAIN_GTT;
1436         ret = drmIoctl(bufmgr_gem->fd,
1437                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1438                        &set_domain);
1439         if (ret != 0) {
1440                 DBG("%s:%d: Error setting domain %d: %s\n",
1441                     __FILE__, __LINE__, bo_gem->gem_handle,
1442                     strerror(errno));
1443         }
1444
1445         drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1446         VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1447         pthread_mutex_unlock(&bufmgr_gem->lock);
1448
1449         return 0;
1450 }
1451
1452 /**
1453  * Performs a mapping of the buffer object like the normal GTT
1454  * mapping, but avoids waiting for the GPU to be done reading from or
1455  * rendering to the buffer.
1456  *
1457  * This is used in the implementation of GL_ARB_map_buffer_range: The
1458  * user asks to create a buffer, then does a mapping, fills some
1459  * space, runs a drawing command, then asks to map it again without
1460  * synchronizing because it guarantees that it won't write over the
1461  * data that the GPU is busy using (or, more specifically, that if it
1462  * does write over the data, it acknowledges that rendering is
1463  * undefined).
1464  */
1465
1466 drm_public int
1467 drm_intel_gem_bo_map_unsynchronized(drm_intel_bo *bo)
1468 {
1469         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1470 #ifdef HAVE_VALGRIND
1471         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1472 #endif
1473         int ret;
1474
1475         /* If the CPU cache isn't coherent with the GTT, then use a
1476          * regular synchronized mapping.  The problem is that we don't
1477          * track where the buffer was last used on the CPU side in
1478          * terms of drm_intel_bo_map vs drm_intel_gem_bo_map_gtt, so
1479          * we would potentially corrupt the buffer even when the user
1480          * does reasonable things.
1481          */
1482         if (!bufmgr_gem->has_llc)
1483                 return drm_intel_gem_bo_map_gtt(bo);
1484
1485         pthread_mutex_lock(&bufmgr_gem->lock);
1486
1487         ret = map_gtt(bo);
1488         if (ret == 0) {
1489                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1490                 VG(VALGRIND_MAKE_MEM_DEFINED(bo_gem->gtt_virtual, bo->size));
1491         }
1492
1493         pthread_mutex_unlock(&bufmgr_gem->lock);
1494
1495         return ret;
1496 }
1497
1498 static int drm_intel_gem_bo_unmap(drm_intel_bo *bo)
1499 {
1500         drm_intel_bufmgr_gem *bufmgr_gem;
1501         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1502         int ret = 0;
1503
1504         if (bo == NULL)
1505                 return 0;
1506
1507         if (bo_gem->is_userptr)
1508                 return 0;
1509
1510         bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1511
1512         pthread_mutex_lock(&bufmgr_gem->lock);
1513
1514         if (bo_gem->map_count <= 0) {
1515                 DBG("attempted to unmap an unmapped bo\n");
1516                 pthread_mutex_unlock(&bufmgr_gem->lock);
1517                 /* Preserve the old behaviour of just treating this as a
1518                  * no-op rather than reporting the error.
1519                  */
1520                 return 0;
1521         }
1522
1523         if (bo_gem->mapped_cpu_write) {
1524                 struct drm_i915_gem_sw_finish sw_finish;
1525
1526                 /* Cause a flush to happen if the buffer's pinned for
1527                  * scanout, so the results show up in a timely manner.
1528                  * Unlike GTT set domains, this only does work if the
1529                  * buffer should be scanout-related.
1530                  */
1531                 memclear(sw_finish);
1532                 sw_finish.handle = bo_gem->gem_handle;
1533                 ret = drmIoctl(bufmgr_gem->fd,
1534                                DRM_IOCTL_I915_GEM_SW_FINISH,
1535                                &sw_finish);
1536                 ret = ret == -1 ? -errno : 0;
1537
1538                 bo_gem->mapped_cpu_write = false;
1539         }
1540
1541         /* We need to unmap after every innovation as we cannot track
1542          * an open vma for every bo as that will exhaasut the system
1543          * limits and cause later failures.
1544          */
1545         if (--bo_gem->map_count == 0) {
1546                 drm_intel_gem_bo_close_vma(bufmgr_gem, bo_gem);
1547                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1548                 bo->virtual = NULL;
1549         }
1550         pthread_mutex_unlock(&bufmgr_gem->lock);
1551
1552         return ret;
1553 }
1554
1555 drm_public int
1556 drm_intel_gem_bo_unmap_gtt(drm_intel_bo *bo)
1557 {
1558         return drm_intel_gem_bo_unmap(bo);
1559 }
1560
1561 static int
1562 drm_intel_gem_bo_subdata(drm_intel_bo *bo, unsigned long offset,
1563                          unsigned long size, const void *data)
1564 {
1565         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1566         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1567         struct drm_i915_gem_pwrite pwrite;
1568         int ret;
1569
1570         if (bo_gem->is_userptr)
1571                 return -EINVAL;
1572
1573         memclear(pwrite);
1574         pwrite.handle = bo_gem->gem_handle;
1575         pwrite.offset = offset;
1576         pwrite.size = size;
1577         pwrite.data_ptr = (uint64_t) (uintptr_t) data;
1578         ret = drmIoctl(bufmgr_gem->fd,
1579                        DRM_IOCTL_I915_GEM_PWRITE,
1580                        &pwrite);
1581         if (ret != 0) {
1582                 ret = -errno;
1583                 DBG("%s:%d: Error writing data to buffer %d: (%d %d) %s .\n",
1584                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1585                     (int)size, strerror(errno));
1586         }
1587
1588         return ret;
1589 }
1590
1591 static int
1592 drm_intel_gem_get_pipe_from_crtc_id(drm_intel_bufmgr *bufmgr, int crtc_id)
1593 {
1594         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1595         struct drm_i915_get_pipe_from_crtc_id get_pipe_from_crtc_id;
1596         int ret;
1597
1598         memclear(get_pipe_from_crtc_id);
1599         get_pipe_from_crtc_id.crtc_id = crtc_id;
1600         ret = drmIoctl(bufmgr_gem->fd,
1601                        DRM_IOCTL_I915_GET_PIPE_FROM_CRTC_ID,
1602                        &get_pipe_from_crtc_id);
1603         if (ret != 0) {
1604                 /* We return -1 here to signal that we don't
1605                  * know which pipe is associated with this crtc.
1606                  * This lets the caller know that this information
1607                  * isn't available; using the wrong pipe for
1608                  * vblank waiting can cause the chipset to lock up
1609                  */
1610                 return -1;
1611         }
1612
1613         return get_pipe_from_crtc_id.pipe;
1614 }
1615
1616 static int
1617 drm_intel_gem_bo_get_subdata(drm_intel_bo *bo, unsigned long offset,
1618                              unsigned long size, void *data)
1619 {
1620         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1621         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1622         struct drm_i915_gem_pread pread;
1623         int ret;
1624
1625         if (bo_gem->is_userptr)
1626                 return -EINVAL;
1627
1628         memclear(pread);
1629         pread.handle = bo_gem->gem_handle;
1630         pread.offset = offset;
1631         pread.size = size;
1632         pread.data_ptr = (uint64_t) (uintptr_t) data;
1633         ret = drmIoctl(bufmgr_gem->fd,
1634                        DRM_IOCTL_I915_GEM_PREAD,
1635                        &pread);
1636         if (ret != 0) {
1637                 ret = -errno;
1638                 DBG("%s:%d: Error reading data from buffer %d: (%d %d) %s .\n",
1639                     __FILE__, __LINE__, bo_gem->gem_handle, (int)offset,
1640                     (int)size, strerror(errno));
1641         }
1642
1643         return ret;
1644 }
1645
1646 /** Waits for all GPU rendering with the object to have completed. */
1647 static void
1648 drm_intel_gem_bo_wait_rendering(drm_intel_bo *bo)
1649 {
1650         drm_intel_gem_bo_start_gtt_access(bo, 1);
1651 }
1652
1653 /**
1654  * Waits on a BO for the given amount of time.
1655  *
1656  * @bo: buffer object to wait for
1657  * @timeout_ns: amount of time to wait in nanoseconds.
1658  *   If value is less than 0, an infinite wait will occur.
1659  *
1660  * Returns 0 if the wait was successful ie. the last batch referencing the
1661  * object has completed within the allotted time. Otherwise some negative return
1662  * value describes the error. Of particular interest is -ETIME when the wait has
1663  * failed to yield the desired result.
1664  *
1665  * Similar to drm_intel_gem_bo_wait_rendering except a timeout parameter allows
1666  * the operation to give up after a certain amount of time. Another subtle
1667  * difference is the internal locking semantics are different (this variant does
1668  * not hold the lock for the duration of the wait). This makes the wait subject
1669  * to a larger userspace race window.
1670  *
1671  * The implementation shall wait until the object is no longer actively
1672  * referenced within a batch buffer at the time of the call. The wait will
1673  * not guarantee that the buffer is re-issued via another thread, or an flinked
1674  * handle. Userspace must make sure this race does not occur if such precision
1675  * is important.
1676  *
1677  * Note that some kernels have broken the inifite wait for negative values
1678  * promise, upgrade to latest stable kernels if this is the case.
1679  */
1680 drm_public int
1681 drm_intel_gem_bo_wait(drm_intel_bo *bo, int64_t timeout_ns)
1682 {
1683         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1684         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1685         struct drm_i915_gem_wait wait;
1686         int ret;
1687
1688         if (!bufmgr_gem->has_wait_timeout) {
1689                 DBG("%s:%d: Timed wait is not supported. Falling back to "
1690                     "infinite wait\n", __FILE__, __LINE__);
1691                 if (timeout_ns) {
1692                         drm_intel_gem_bo_wait_rendering(bo);
1693                         return 0;
1694                 } else {
1695                         return drm_intel_gem_bo_busy(bo) ? -ETIME : 0;
1696                 }
1697         }
1698
1699         memclear(wait);
1700         wait.bo_handle = bo_gem->gem_handle;
1701         wait.timeout_ns = timeout_ns;
1702         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_WAIT, &wait);
1703         if (ret == -1)
1704                 return -errno;
1705
1706         return ret;
1707 }
1708
1709 /**
1710  * Sets the object to the GTT read and possibly write domain, used by the X
1711  * 2D driver in the absence of kernel support to do drm_intel_gem_bo_map_gtt().
1712  *
1713  * In combination with drm_intel_gem_bo_pin() and manual fence management, we
1714  * can do tiled pixmaps this way.
1715  */
1716 drm_public void
1717 drm_intel_gem_bo_start_gtt_access(drm_intel_bo *bo, int write_enable)
1718 {
1719         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1720         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1721         struct drm_i915_gem_set_domain set_domain;
1722         int ret;
1723
1724         memclear(set_domain);
1725         set_domain.handle = bo_gem->gem_handle;
1726         set_domain.read_domains = I915_GEM_DOMAIN_GTT;
1727         set_domain.write_domain = write_enable ? I915_GEM_DOMAIN_GTT : 0;
1728         ret = drmIoctl(bufmgr_gem->fd,
1729                        DRM_IOCTL_I915_GEM_SET_DOMAIN,
1730                        &set_domain);
1731         if (ret != 0) {
1732                 DBG("%s:%d: Error setting memory domains %d (%08x %08x): %s .\n",
1733                     __FILE__, __LINE__, bo_gem->gem_handle,
1734                     set_domain.read_domains, set_domain.write_domain,
1735                     strerror(errno));
1736         }
1737 }
1738
1739 static void
1740 drm_intel_bufmgr_gem_destroy(drm_intel_bufmgr *bufmgr)
1741 {
1742         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
1743         int i;
1744
1745         free(bufmgr_gem->exec2_objects);
1746         free(bufmgr_gem->exec_objects);
1747         free(bufmgr_gem->exec_bos);
1748         free(bufmgr_gem->aub_filename);
1749
1750         pthread_mutex_destroy(&bufmgr_gem->lock);
1751
1752         /* Free any cached buffer objects we were going to reuse */
1753         for (i = 0; i < bufmgr_gem->num_buckets; i++) {
1754                 struct drm_intel_gem_bo_bucket *bucket =
1755                     &bufmgr_gem->cache_bucket[i];
1756                 drm_intel_bo_gem *bo_gem;
1757
1758                 while (!DRMLISTEMPTY(&bucket->head)) {
1759                         bo_gem = DRMLISTENTRY(drm_intel_bo_gem,
1760                                               bucket->head.next, head);
1761                         DRMLISTDEL(&bo_gem->head);
1762
1763                         drm_intel_gem_bo_free(&bo_gem->bo);
1764                 }
1765         }
1766
1767         free(bufmgr);
1768 }
1769
1770 /**
1771  * Adds the target buffer to the validation list and adds the relocation
1772  * to the reloc_buffer's relocation list.
1773  *
1774  * The relocation entry at the given offset must already contain the
1775  * precomputed relocation value, because the kernel will optimize out
1776  * the relocation entry write when the buffer hasn't moved from the
1777  * last known offset in target_bo.
1778  */
1779 static int
1780 do_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1781                  drm_intel_bo *target_bo, uint32_t target_offset,
1782                  uint32_t read_domains, uint32_t write_domain,
1783                  bool need_fence)
1784 {
1785         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1786         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1787         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
1788         bool fenced_command;
1789
1790         if (bo_gem->has_error)
1791                 return -ENOMEM;
1792
1793         if (target_bo_gem->has_error) {
1794                 bo_gem->has_error = true;
1795                 return -ENOMEM;
1796         }
1797
1798         /* We never use HW fences for rendering on 965+ */
1799         if (bufmgr_gem->gen >= 4)
1800                 need_fence = false;
1801
1802         fenced_command = need_fence;
1803         if (target_bo_gem->tiling_mode == I915_TILING_NONE)
1804                 need_fence = false;
1805
1806         /* Create a new relocation list if needed */
1807         if (bo_gem->relocs == NULL && drm_intel_setup_reloc_list(bo))
1808                 return -ENOMEM;
1809
1810         /* Check overflow */
1811         assert(bo_gem->reloc_count < bufmgr_gem->max_relocs);
1812
1813         /* Check args */
1814         assert(offset <= bo->size - 4);
1815         assert((write_domain & (write_domain - 1)) == 0);
1816
1817         /* An object needing a fence is a tiled buffer, so it won't have
1818          * relocs to other buffers.
1819          */
1820         if (need_fence) {
1821                 assert(target_bo_gem->reloc_count == 0);
1822                 target_bo_gem->reloc_tree_fences = 1;
1823         }
1824
1825         /* Make sure that we're not adding a reloc to something whose size has
1826          * already been accounted for.
1827          */
1828         assert(!bo_gem->used_as_reloc_target);
1829         if (target_bo_gem != bo_gem) {
1830                 target_bo_gem->used_as_reloc_target = true;
1831                 bo_gem->reloc_tree_size += target_bo_gem->reloc_tree_size;
1832                 bo_gem->reloc_tree_fences += target_bo_gem->reloc_tree_fences;
1833         }
1834
1835         bo_gem->relocs[bo_gem->reloc_count].offset = offset;
1836         bo_gem->relocs[bo_gem->reloc_count].delta = target_offset;
1837         bo_gem->relocs[bo_gem->reloc_count].target_handle =
1838             target_bo_gem->gem_handle;
1839         bo_gem->relocs[bo_gem->reloc_count].read_domains = read_domains;
1840         bo_gem->relocs[bo_gem->reloc_count].write_domain = write_domain;
1841         bo_gem->relocs[bo_gem->reloc_count].presumed_offset = target_bo->offset64;
1842
1843         bo_gem->reloc_target_info[bo_gem->reloc_count].bo = target_bo;
1844         if (target_bo != bo)
1845                 drm_intel_gem_bo_reference(target_bo);
1846         if (fenced_command)
1847                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags =
1848                         DRM_INTEL_RELOC_FENCE;
1849         else
1850                 bo_gem->reloc_target_info[bo_gem->reloc_count].flags = 0;
1851
1852         bo_gem->reloc_count++;
1853
1854         return 0;
1855 }
1856
1857 static int
1858 drm_intel_gem_bo_emit_reloc(drm_intel_bo *bo, uint32_t offset,
1859                             drm_intel_bo *target_bo, uint32_t target_offset,
1860                             uint32_t read_domains, uint32_t write_domain)
1861 {
1862         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
1863
1864         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1865                                 read_domains, write_domain,
1866                                 !bufmgr_gem->fenced_relocs);
1867 }
1868
1869 static int
1870 drm_intel_gem_bo_emit_reloc_fence(drm_intel_bo *bo, uint32_t offset,
1871                                   drm_intel_bo *target_bo,
1872                                   uint32_t target_offset,
1873                                   uint32_t read_domains, uint32_t write_domain)
1874 {
1875         return do_bo_emit_reloc(bo, offset, target_bo, target_offset,
1876                                 read_domains, write_domain, true);
1877 }
1878
1879 drm_public int
1880 drm_intel_gem_bo_get_reloc_count(drm_intel_bo *bo)
1881 {
1882         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1883
1884         return bo_gem->reloc_count;
1885 }
1886
1887 /**
1888  * Removes existing relocation entries in the BO after "start".
1889  *
1890  * This allows a user to avoid a two-step process for state setup with
1891  * counting up all the buffer objects and doing a
1892  * drm_intel_bufmgr_check_aperture_space() before emitting any of the
1893  * relocations for the state setup.  Instead, save the state of the
1894  * batchbuffer including drm_intel_gem_get_reloc_count(), emit all the
1895  * state, and then check if it still fits in the aperture.
1896  *
1897  * Any further drm_intel_bufmgr_check_aperture_space() queries
1898  * involving this buffer in the tree are undefined after this call.
1899  */
1900 drm_public void
1901 drm_intel_gem_bo_clear_relocs(drm_intel_bo *bo, int start)
1902 {
1903         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
1904         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1905         int i;
1906         struct timespec time;
1907
1908         clock_gettime(CLOCK_MONOTONIC, &time);
1909
1910         assert(bo_gem->reloc_count >= start);
1911
1912         /* Unreference the cleared target buffers */
1913         pthread_mutex_lock(&bufmgr_gem->lock);
1914
1915         for (i = start; i < bo_gem->reloc_count; i++) {
1916                 drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) bo_gem->reloc_target_info[i].bo;
1917                 if (&target_bo_gem->bo != bo) {
1918                         bo_gem->reloc_tree_fences -= target_bo_gem->reloc_tree_fences;
1919                         drm_intel_gem_bo_unreference_locked_timed(&target_bo_gem->bo,
1920                                                                   time.tv_sec);
1921                 }
1922         }
1923         bo_gem->reloc_count = start;
1924
1925         pthread_mutex_unlock(&bufmgr_gem->lock);
1926
1927 }
1928
1929 /**
1930  * Walk the tree of relocations rooted at BO and accumulate the list of
1931  * validations to be performed and update the relocation buffers with
1932  * index values into the validation list.
1933  */
1934 static void
1935 drm_intel_gem_bo_process_reloc(drm_intel_bo *bo)
1936 {
1937         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1938         int i;
1939
1940         if (bo_gem->relocs == NULL)
1941                 return;
1942
1943         for (i = 0; i < bo_gem->reloc_count; i++) {
1944                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1945
1946                 if (target_bo == bo)
1947                         continue;
1948
1949                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1950
1951                 /* Continue walking the tree depth-first. */
1952                 drm_intel_gem_bo_process_reloc(target_bo);
1953
1954                 /* Add the target to the validate list */
1955                 drm_intel_add_validate_buffer(target_bo);
1956         }
1957 }
1958
1959 static void
1960 drm_intel_gem_bo_process_reloc2(drm_intel_bo *bo)
1961 {
1962         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
1963         int i;
1964
1965         if (bo_gem->relocs == NULL)
1966                 return;
1967
1968         for (i = 0; i < bo_gem->reloc_count; i++) {
1969                 drm_intel_bo *target_bo = bo_gem->reloc_target_info[i].bo;
1970                 int need_fence;
1971
1972                 if (target_bo == bo)
1973                         continue;
1974
1975                 drm_intel_gem_bo_mark_mmaps_incoherent(bo);
1976
1977                 /* Continue walking the tree depth-first. */
1978                 drm_intel_gem_bo_process_reloc2(target_bo);
1979
1980                 need_fence = (bo_gem->reloc_target_info[i].flags &
1981                               DRM_INTEL_RELOC_FENCE);
1982
1983                 /* Add the target to the validate list */
1984                 drm_intel_add_validate_buffer2(target_bo, need_fence);
1985         }
1986 }
1987
1988
1989 static void
1990 drm_intel_update_buffer_offsets(drm_intel_bufmgr_gem *bufmgr_gem)
1991 {
1992         int i;
1993
1994         for (i = 0; i < bufmgr_gem->exec_count; i++) {
1995                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
1996                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
1997
1998                 /* Update the buffer offset */
1999                 if (bufmgr_gem->exec_objects[i].offset != bo->offset64) {
2000                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2001                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2002                             (unsigned long long)bufmgr_gem->exec_objects[i].
2003                             offset);
2004                         bo->offset64 = bufmgr_gem->exec_objects[i].offset;
2005                         bo->offset = bufmgr_gem->exec_objects[i].offset;
2006                 }
2007         }
2008 }
2009
2010 static void
2011 drm_intel_update_buffer_offsets2 (drm_intel_bufmgr_gem *bufmgr_gem)
2012 {
2013         int i;
2014
2015         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2016                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2017                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2018
2019                 /* Update the buffer offset */
2020                 if (bufmgr_gem->exec2_objects[i].offset != bo->offset64) {
2021                         DBG("BO %d (%s) migrated: 0x%08lx -> 0x%08llx\n",
2022                             bo_gem->gem_handle, bo_gem->name, bo->offset64,
2023                             (unsigned long long)bufmgr_gem->exec2_objects[i].offset);
2024                         bo->offset64 = bufmgr_gem->exec2_objects[i].offset;
2025                         bo->offset = bufmgr_gem->exec2_objects[i].offset;
2026                 }
2027         }
2028 }
2029
2030 static void
2031 aub_out(drm_intel_bufmgr_gem *bufmgr_gem, uint32_t data)
2032 {
2033         fwrite(&data, 1, 4, bufmgr_gem->aub_file);
2034 }
2035
2036 static void
2037 aub_out_data(drm_intel_bufmgr_gem *bufmgr_gem, void *data, size_t size)
2038 {
2039         fwrite(data, 1, size, bufmgr_gem->aub_file);
2040 }
2041
2042 static void
2043 aub_write_bo_data(drm_intel_bo *bo, uint32_t offset, uint32_t size)
2044 {
2045         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2046         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2047         uint32_t *data;
2048         unsigned int i;
2049
2050         data = malloc(bo->size);
2051         drm_intel_bo_get_subdata(bo, offset, size, data);
2052
2053         /* Easy mode: write out bo with no relocations */
2054         if (!bo_gem->reloc_count) {
2055                 aub_out_data(bufmgr_gem, data, size);
2056                 free(data);
2057                 return;
2058         }
2059
2060         /* Otherwise, handle the relocations while writing. */
2061         for (i = 0; i < size / 4; i++) {
2062                 int r;
2063                 for (r = 0; r < bo_gem->reloc_count; r++) {
2064                         struct drm_i915_gem_relocation_entry *reloc;
2065                         drm_intel_reloc_target *info;
2066
2067                         reloc = &bo_gem->relocs[r];
2068                         info = &bo_gem->reloc_target_info[r];
2069
2070                         if (reloc->offset == offset + i * 4) {
2071                                 drm_intel_bo_gem *target_gem;
2072                                 uint32_t val;
2073
2074                                 target_gem = (drm_intel_bo_gem *)info->bo;
2075
2076                                 val = reloc->delta;
2077                                 val += target_gem->aub_offset;
2078
2079                                 aub_out(bufmgr_gem, val);
2080                                 data[i] = val;
2081                                 break;
2082                         }
2083                 }
2084                 if (r == bo_gem->reloc_count) {
2085                         /* no relocation, just the data */
2086                         aub_out(bufmgr_gem, data[i]);
2087                 }
2088         }
2089
2090         free(data);
2091 }
2092
2093 static void
2094 aub_bo_get_address(drm_intel_bo *bo)
2095 {
2096         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2097         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2098
2099         /* Give the object a graphics address in the AUB file.  We
2100          * don't just use the GEM object address because we do AUB
2101          * dumping before execution -- we want to successfully log
2102          * when the hardware might hang, and we might even want to aub
2103          * capture for a driver trying to execute on a different
2104          * generation of hardware by disabling the actual kernel exec
2105          * call.
2106          */
2107         bo_gem->aub_offset = bufmgr_gem->aub_offset;
2108         bufmgr_gem->aub_offset += bo->size;
2109         /* XXX: Handle aperture overflow. */
2110         assert(bufmgr_gem->aub_offset < 256 * 1024 * 1024);
2111 }
2112
2113 static void
2114 aub_write_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2115                       uint32_t offset, uint32_t size)
2116 {
2117         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2118         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2119
2120         aub_out(bufmgr_gem,
2121                 CMD_AUB_TRACE_HEADER_BLOCK |
2122                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2123         aub_out(bufmgr_gem,
2124                 AUB_TRACE_MEMTYPE_GTT | type | AUB_TRACE_OP_DATA_WRITE);
2125         aub_out(bufmgr_gem, subtype);
2126         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2127         aub_out(bufmgr_gem, size);
2128         if (bufmgr_gem->gen >= 8)
2129                 aub_out(bufmgr_gem, 0);
2130         aub_write_bo_data(bo, offset, size);
2131 }
2132
2133 /**
2134  * Break up large objects into multiple writes.  Otherwise a 128kb VBO
2135  * would overflow the 16 bits of size field in the packet header and
2136  * everything goes badly after that.
2137  */
2138 static void
2139 aub_write_large_trace_block(drm_intel_bo *bo, uint32_t type, uint32_t subtype,
2140                             uint32_t offset, uint32_t size)
2141 {
2142         uint32_t block_size;
2143         uint32_t sub_offset;
2144
2145         for (sub_offset = 0; sub_offset < size; sub_offset += block_size) {
2146                 block_size = size - sub_offset;
2147
2148                 if (block_size > 8 * 4096)
2149                         block_size = 8 * 4096;
2150
2151                 aub_write_trace_block(bo, type, subtype, offset + sub_offset,
2152                                       block_size);
2153         }
2154 }
2155
2156 static void
2157 aub_write_bo(drm_intel_bo *bo)
2158 {
2159         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2160         uint32_t offset = 0;
2161         unsigned i;
2162
2163         aub_bo_get_address(bo);
2164
2165         /* Write out each annotated section separately. */
2166         for (i = 0; i < bo_gem->aub_annotation_count; ++i) {
2167                 drm_intel_aub_annotation *annotation =
2168                         &bo_gem->aub_annotations[i];
2169                 uint32_t ending_offset = annotation->ending_offset;
2170                 if (ending_offset > bo->size)
2171                         ending_offset = bo->size;
2172                 if (ending_offset > offset) {
2173                         aub_write_large_trace_block(bo, annotation->type,
2174                                                     annotation->subtype,
2175                                                     offset,
2176                                                     ending_offset - offset);
2177                         offset = ending_offset;
2178                 }
2179         }
2180
2181         /* Write out any remaining unannotated data */
2182         if (offset < bo->size) {
2183                 aub_write_large_trace_block(bo, AUB_TRACE_TYPE_NOTYPE, 0,
2184                                             offset, bo->size - offset);
2185         }
2186 }
2187
2188 /*
2189  * Make a ringbuffer on fly and dump it
2190  */
2191 static void
2192 aub_build_dump_ringbuffer(drm_intel_bufmgr_gem *bufmgr_gem,
2193                           uint32_t batch_buffer, int ring_flag)
2194 {
2195         uint32_t ringbuffer[4096];
2196         int ring = AUB_TRACE_TYPE_RING_PRB0; /* The default ring */
2197         int ring_count = 0;
2198
2199         if (ring_flag == I915_EXEC_BSD)
2200                 ring = AUB_TRACE_TYPE_RING_PRB1;
2201         else if (ring_flag == I915_EXEC_BLT)
2202                 ring = AUB_TRACE_TYPE_RING_PRB2;
2203
2204         /* Make a ring buffer to execute our batchbuffer. */
2205         memset(ringbuffer, 0, sizeof(ringbuffer));
2206         if (bufmgr_gem->gen >= 8) {
2207                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START | (3 - 2);
2208                 ringbuffer[ring_count++] = batch_buffer;
2209                 ringbuffer[ring_count++] = 0;
2210         } else {
2211                 ringbuffer[ring_count++] = AUB_MI_BATCH_BUFFER_START;
2212                 ringbuffer[ring_count++] = batch_buffer;
2213         }
2214
2215         /* Write out the ring.  This appears to trigger execution of
2216          * the ring in the simulator.
2217          */
2218         aub_out(bufmgr_gem,
2219                 CMD_AUB_TRACE_HEADER_BLOCK |
2220                 ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
2221         aub_out(bufmgr_gem,
2222                 AUB_TRACE_MEMTYPE_GTT | ring | AUB_TRACE_OP_COMMAND_WRITE);
2223         aub_out(bufmgr_gem, 0); /* general/surface subtype */
2224         aub_out(bufmgr_gem, bufmgr_gem->aub_offset);
2225         aub_out(bufmgr_gem, ring_count * 4);
2226         if (bufmgr_gem->gen >= 8)
2227                 aub_out(bufmgr_gem, 0);
2228
2229         /* FIXME: Need some flush operations here? */
2230         aub_out_data(bufmgr_gem, ringbuffer, ring_count * 4);
2231
2232         /* Update offset pointer */
2233         bufmgr_gem->aub_offset += 4096;
2234 }
2235
2236 drm_public void
2237 drm_intel_gem_bo_aub_dump_bmp(drm_intel_bo *bo,
2238                               int x1, int y1, int width, int height,
2239                               enum aub_dump_bmp_format format,
2240                               int pitch, int offset)
2241 {
2242         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2243         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2244         uint32_t cpp;
2245
2246         switch (format) {
2247         case AUB_DUMP_BMP_FORMAT_8BIT:
2248                 cpp = 1;
2249                 break;
2250         case AUB_DUMP_BMP_FORMAT_ARGB_4444:
2251                 cpp = 2;
2252                 break;
2253         case AUB_DUMP_BMP_FORMAT_ARGB_0888:
2254         case AUB_DUMP_BMP_FORMAT_ARGB_8888:
2255                 cpp = 4;
2256                 break;
2257         default:
2258                 printf("Unknown AUB dump format %d\n", format);
2259                 return;
2260         }
2261
2262         if (!bufmgr_gem->aub_file)
2263                 return;
2264
2265         aub_out(bufmgr_gem, CMD_AUB_DUMP_BMP | 4);
2266         aub_out(bufmgr_gem, (y1 << 16) | x1);
2267         aub_out(bufmgr_gem,
2268                 (format << 24) |
2269                 (cpp << 19) |
2270                 pitch / 4);
2271         aub_out(bufmgr_gem, (height << 16) | width);
2272         aub_out(bufmgr_gem, bo_gem->aub_offset + offset);
2273         aub_out(bufmgr_gem,
2274                 ((bo_gem->tiling_mode != I915_TILING_NONE) ? (1 << 2) : 0) |
2275                 ((bo_gem->tiling_mode == I915_TILING_Y) ? (1 << 3) : 0));
2276 }
2277
2278 static void
2279 aub_exec(drm_intel_bo *bo, int ring_flag, int used)
2280 {
2281         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2282         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2283         int i;
2284         bool batch_buffer_needs_annotations;
2285
2286         if (!bufmgr_gem->aub_file)
2287                 return;
2288
2289         /* If batch buffer is not annotated, annotate it the best we
2290          * can.
2291          */
2292         batch_buffer_needs_annotations = bo_gem->aub_annotation_count == 0;
2293         if (batch_buffer_needs_annotations) {
2294                 drm_intel_aub_annotation annotations[2] = {
2295                         { AUB_TRACE_TYPE_BATCH, 0, used },
2296                         { AUB_TRACE_TYPE_NOTYPE, 0, bo->size }
2297                 };
2298                 drm_intel_bufmgr_gem_set_aub_annotations(bo, annotations, 2);
2299         }
2300
2301         /* Write out all buffers to AUB memory */
2302         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2303                 aub_write_bo(bufmgr_gem->exec_bos[i]);
2304         }
2305
2306         /* Remove any annotations we added */
2307         if (batch_buffer_needs_annotations)
2308                 drm_intel_bufmgr_gem_set_aub_annotations(bo, NULL, 0);
2309
2310         /* Dump ring buffer */
2311         aub_build_dump_ringbuffer(bufmgr_gem, bo_gem->aub_offset, ring_flag);
2312
2313         fflush(bufmgr_gem->aub_file);
2314
2315         /*
2316          * One frame has been dumped. So reset the aub_offset for the next frame.
2317          *
2318          * FIXME: Can we do this?
2319          */
2320         bufmgr_gem->aub_offset = 0x10000;
2321 }
2322
2323 static int
2324 drm_intel_gem_bo_exec(drm_intel_bo *bo, int used,
2325                       drm_clip_rect_t * cliprects, int num_cliprects, int DR4)
2326 {
2327         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2328         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2329         struct drm_i915_gem_execbuffer execbuf;
2330         int ret, i;
2331
2332         if (bo_gem->has_error)
2333                 return -ENOMEM;
2334
2335         pthread_mutex_lock(&bufmgr_gem->lock);
2336         /* Update indices and set up the validate list. */
2337         drm_intel_gem_bo_process_reloc(bo);
2338
2339         /* Add the batch buffer to the validation list.  There are no
2340          * relocations pointing to it.
2341          */
2342         drm_intel_add_validate_buffer(bo);
2343
2344         memclear(execbuf);
2345         execbuf.buffers_ptr = (uintptr_t) bufmgr_gem->exec_objects;
2346         execbuf.buffer_count = bufmgr_gem->exec_count;
2347         execbuf.batch_start_offset = 0;
2348         execbuf.batch_len = used;
2349         execbuf.cliprects_ptr = (uintptr_t) cliprects;
2350         execbuf.num_cliprects = num_cliprects;
2351         execbuf.DR1 = 0;
2352         execbuf.DR4 = DR4;
2353
2354         ret = drmIoctl(bufmgr_gem->fd,
2355                        DRM_IOCTL_I915_GEM_EXECBUFFER,
2356                        &execbuf);
2357         if (ret != 0) {
2358                 ret = -errno;
2359                 if (errno == ENOSPC) {
2360                         DBG("Execbuffer fails to pin. "
2361                             "Estimate: %u. Actual: %u. Available: %u\n",
2362                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2363                                                                bufmgr_gem->
2364                                                                exec_count),
2365                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2366                                                               bufmgr_gem->
2367                                                               exec_count),
2368                             (unsigned int)bufmgr_gem->gtt_size);
2369                 }
2370         }
2371         drm_intel_update_buffer_offsets(bufmgr_gem);
2372
2373         if (bufmgr_gem->bufmgr.debug)
2374                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2375
2376         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2377                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2378                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2379
2380                 bo_gem->idle = false;
2381
2382                 /* Disconnect the buffer from the validate list */
2383                 bo_gem->validate_index = -1;
2384                 bufmgr_gem->exec_bos[i] = NULL;
2385         }
2386         bufmgr_gem->exec_count = 0;
2387         pthread_mutex_unlock(&bufmgr_gem->lock);
2388
2389         return ret;
2390 }
2391
2392 static int
2393 do_exec2(drm_intel_bo *bo, int used, drm_intel_context *ctx,
2394          drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2395          unsigned int flags)
2396 {
2397         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bo->bufmgr;
2398         struct drm_i915_gem_execbuffer2 execbuf;
2399         int ret = 0;
2400         int i;
2401
2402         switch (flags & 0x7) {
2403         default:
2404                 return -EINVAL;
2405         case I915_EXEC_BLT:
2406                 if (!bufmgr_gem->has_blt)
2407                         return -EINVAL;
2408                 break;
2409         case I915_EXEC_BSD:
2410                 if (!bufmgr_gem->has_bsd)
2411                         return -EINVAL;
2412                 break;
2413         case I915_EXEC_VEBOX:
2414                 if (!bufmgr_gem->has_vebox)
2415                         return -EINVAL;
2416                 break;
2417         case I915_EXEC_RENDER:
2418         case I915_EXEC_DEFAULT:
2419                 break;
2420         }
2421
2422         pthread_mutex_lock(&bufmgr_gem->lock);
2423         /* Update indices and set up the validate list. */
2424         drm_intel_gem_bo_process_reloc2(bo);
2425
2426         /* Add the batch buffer to the validation list.  There are no relocations
2427          * pointing to it.
2428          */
2429         drm_intel_add_validate_buffer2(bo, 0);
2430
2431         memclear(execbuf);
2432         execbuf.buffers_ptr = (uintptr_t)bufmgr_gem->exec2_objects;
2433         execbuf.buffer_count = bufmgr_gem->exec_count;
2434         execbuf.batch_start_offset = 0;
2435         execbuf.batch_len = used;
2436         execbuf.cliprects_ptr = (uintptr_t)cliprects;
2437         execbuf.num_cliprects = num_cliprects;
2438         execbuf.DR1 = 0;
2439         execbuf.DR4 = DR4;
2440         execbuf.flags = flags;
2441         if (ctx == NULL)
2442                 i915_execbuffer2_set_context_id(execbuf, 0);
2443         else
2444                 i915_execbuffer2_set_context_id(execbuf, ctx->ctx_id);
2445         execbuf.rsvd2 = 0;
2446
2447         aub_exec(bo, flags, used);
2448
2449         if (bufmgr_gem->no_exec)
2450                 goto skip_execution;
2451
2452         ret = drmIoctl(bufmgr_gem->fd,
2453                        DRM_IOCTL_I915_GEM_EXECBUFFER2,
2454                        &execbuf);
2455         if (ret != 0) {
2456                 ret = -errno;
2457                 if (ret == -ENOSPC) {
2458                         DBG("Execbuffer fails to pin. "
2459                             "Estimate: %u. Actual: %u. Available: %u\n",
2460                             drm_intel_gem_estimate_batch_space(bufmgr_gem->exec_bos,
2461                                                                bufmgr_gem->exec_count),
2462                             drm_intel_gem_compute_batch_space(bufmgr_gem->exec_bos,
2463                                                               bufmgr_gem->exec_count),
2464                             (unsigned int) bufmgr_gem->gtt_size);
2465                 }
2466         }
2467         drm_intel_update_buffer_offsets2(bufmgr_gem);
2468
2469 skip_execution:
2470         if (bufmgr_gem->bufmgr.debug)
2471                 drm_intel_gem_dump_validation_list(bufmgr_gem);
2472
2473         for (i = 0; i < bufmgr_gem->exec_count; i++) {
2474                 drm_intel_bo *bo = bufmgr_gem->exec_bos[i];
2475                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *)bo;
2476
2477                 bo_gem->idle = false;
2478
2479                 /* Disconnect the buffer from the validate list */
2480                 bo_gem->validate_index = -1;
2481                 bufmgr_gem->exec_bos[i] = NULL;
2482         }
2483         bufmgr_gem->exec_count = 0;
2484         pthread_mutex_unlock(&bufmgr_gem->lock);
2485
2486         return ret;
2487 }
2488
2489 static int
2490 drm_intel_gem_bo_exec2(drm_intel_bo *bo, int used,
2491                        drm_clip_rect_t *cliprects, int num_cliprects,
2492                        int DR4)
2493 {
2494         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2495                         I915_EXEC_RENDER);
2496 }
2497
2498 static int
2499 drm_intel_gem_bo_mrb_exec2(drm_intel_bo *bo, int used,
2500                         drm_clip_rect_t *cliprects, int num_cliprects, int DR4,
2501                         unsigned int flags)
2502 {
2503         return do_exec2(bo, used, NULL, cliprects, num_cliprects, DR4,
2504                         flags);
2505 }
2506
2507 drm_public int
2508 drm_intel_gem_bo_context_exec(drm_intel_bo *bo, drm_intel_context *ctx,
2509                               int used, unsigned int flags)
2510 {
2511         return do_exec2(bo, used, ctx, NULL, 0, 0, flags);
2512 }
2513
2514 static int
2515 drm_intel_gem_bo_pin(drm_intel_bo *bo, uint32_t alignment)
2516 {
2517         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2518         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2519         struct drm_i915_gem_pin pin;
2520         int ret;
2521
2522         memclear(pin);
2523         pin.handle = bo_gem->gem_handle;
2524         pin.alignment = alignment;
2525
2526         ret = drmIoctl(bufmgr_gem->fd,
2527                        DRM_IOCTL_I915_GEM_PIN,
2528                        &pin);
2529         if (ret != 0)
2530                 return -errno;
2531
2532         bo->offset64 = pin.offset;
2533         bo->offset = pin.offset;
2534         return 0;
2535 }
2536
2537 static int
2538 drm_intel_gem_bo_unpin(drm_intel_bo *bo)
2539 {
2540         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2541         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2542         struct drm_i915_gem_unpin unpin;
2543         int ret;
2544
2545         memclear(unpin);
2546         unpin.handle = bo_gem->gem_handle;
2547
2548         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_UNPIN, &unpin);
2549         if (ret != 0)
2550                 return -errno;
2551
2552         return 0;
2553 }
2554
2555 static int
2556 drm_intel_gem_bo_set_tiling_internal(drm_intel_bo *bo,
2557                                      uint32_t tiling_mode,
2558                                      uint32_t stride)
2559 {
2560         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2561         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2562         struct drm_i915_gem_set_tiling set_tiling;
2563         int ret;
2564
2565         if (bo_gem->global_name == 0 &&
2566             tiling_mode == bo_gem->tiling_mode &&
2567             stride == bo_gem->stride)
2568                 return 0;
2569
2570         memset(&set_tiling, 0, sizeof(set_tiling));
2571         do {
2572                 /* set_tiling is slightly broken and overwrites the
2573                  * input on the error path, so we have to open code
2574                  * rmIoctl.
2575                  */
2576                 set_tiling.handle = bo_gem->gem_handle;
2577                 set_tiling.tiling_mode = tiling_mode;
2578                 set_tiling.stride = stride;
2579
2580                 ret = ioctl(bufmgr_gem->fd,
2581                             DRM_IOCTL_I915_GEM_SET_TILING,
2582                             &set_tiling);
2583         } while (ret == -1 && (errno == EINTR || errno == EAGAIN));
2584         if (ret == -1)
2585                 return -errno;
2586
2587         bo_gem->tiling_mode = set_tiling.tiling_mode;
2588         bo_gem->swizzle_mode = set_tiling.swizzle_mode;
2589         bo_gem->stride = set_tiling.stride;
2590         return 0;
2591 }
2592
2593 static int
2594 drm_intel_gem_bo_set_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2595                             uint32_t stride)
2596 {
2597         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2598         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2599         int ret;
2600
2601         /* Tiling with userptr surfaces is not supported
2602          * on all hardware so refuse it for time being.
2603          */
2604         if (bo_gem->is_userptr)
2605                 return -EINVAL;
2606
2607         /* Linear buffers have no stride. By ensuring that we only ever use
2608          * stride 0 with linear buffers, we simplify our code.
2609          */
2610         if (*tiling_mode == I915_TILING_NONE)
2611                 stride = 0;
2612
2613         ret = drm_intel_gem_bo_set_tiling_internal(bo, *tiling_mode, stride);
2614         if (ret == 0)
2615                 drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2616
2617         *tiling_mode = bo_gem->tiling_mode;
2618         return ret;
2619 }
2620
2621 static int
2622 drm_intel_gem_bo_get_tiling(drm_intel_bo *bo, uint32_t * tiling_mode,
2623                             uint32_t * swizzle_mode)
2624 {
2625         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2626
2627         *tiling_mode = bo_gem->tiling_mode;
2628         *swizzle_mode = bo_gem->swizzle_mode;
2629         return 0;
2630 }
2631
2632 drm_public drm_intel_bo *
2633 drm_intel_bo_gem_create_from_prime(drm_intel_bufmgr *bufmgr, int prime_fd, int size)
2634 {
2635         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2636         int ret;
2637         uint32_t handle;
2638         drm_intel_bo_gem *bo_gem;
2639         struct drm_i915_gem_get_tiling get_tiling;
2640         drmMMListHead *list;
2641
2642         ret = drmPrimeFDToHandle(bufmgr_gem->fd, prime_fd, &handle);
2643
2644         /*
2645          * See if the kernel has already returned this buffer to us. Just as
2646          * for named buffers, we must not create two bo's pointing at the same
2647          * kernel object
2648          */
2649         pthread_mutex_lock(&bufmgr_gem->lock);
2650         for (list = bufmgr_gem->named.next;
2651              list != &bufmgr_gem->named;
2652              list = list->next) {
2653                 bo_gem = DRMLISTENTRY(drm_intel_bo_gem, list, name_list);
2654                 if (bo_gem->gem_handle == handle) {
2655                         drm_intel_gem_bo_reference(&bo_gem->bo);
2656                         pthread_mutex_unlock(&bufmgr_gem->lock);
2657                         return &bo_gem->bo;
2658                 }
2659         }
2660
2661         if (ret) {
2662           fprintf(stderr,"ret is %d %d\n", ret, errno);
2663           pthread_mutex_unlock(&bufmgr_gem->lock);
2664                 return NULL;
2665         }
2666
2667         bo_gem = calloc(1, sizeof(*bo_gem));
2668         if (!bo_gem) {
2669                 pthread_mutex_unlock(&bufmgr_gem->lock);
2670                 return NULL;
2671         }
2672         /* Determine size of bo.  The fd-to-handle ioctl really should
2673          * return the size, but it doesn't.  If we have kernel 3.12 or
2674          * later, we can lseek on the prime fd to get the size.  Older
2675          * kernels will just fail, in which case we fall back to the
2676          * provided (estimated or guess size). */
2677         ret = lseek(prime_fd, 0, SEEK_END);
2678         if (ret != -1)
2679                 bo_gem->bo.size = ret;
2680         else
2681                 bo_gem->bo.size = size;
2682
2683         bo_gem->bo.handle = handle;
2684         bo_gem->bo.bufmgr = bufmgr;
2685
2686         bo_gem->gem_handle = handle;
2687
2688         atomic_set(&bo_gem->refcount, 1);
2689
2690         bo_gem->name = "prime";
2691         bo_gem->validate_index = -1;
2692         bo_gem->reloc_tree_fences = 0;
2693         bo_gem->used_as_reloc_target = false;
2694         bo_gem->has_error = false;
2695         bo_gem->reusable = false;
2696
2697         DRMINITLISTHEAD(&bo_gem->vma_list);
2698         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2699         pthread_mutex_unlock(&bufmgr_gem->lock);
2700
2701         memclear(get_tiling);
2702         get_tiling.handle = bo_gem->gem_handle;
2703         ret = drmIoctl(bufmgr_gem->fd,
2704                        DRM_IOCTL_I915_GEM_GET_TILING,
2705                        &get_tiling);
2706         if (ret != 0) {
2707                 drm_intel_gem_bo_unreference(&bo_gem->bo);
2708                 return NULL;
2709         }
2710         bo_gem->tiling_mode = get_tiling.tiling_mode;
2711         bo_gem->swizzle_mode = get_tiling.swizzle_mode;
2712         /* XXX stride is unknown */
2713         drm_intel_bo_gem_set_in_aperture_size(bufmgr_gem, bo_gem);
2714
2715         return &bo_gem->bo;
2716 }
2717
2718 drm_public int
2719 drm_intel_bo_gem_export_to_prime(drm_intel_bo *bo, int *prime_fd)
2720 {
2721         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2722         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2723
2724         pthread_mutex_lock(&bufmgr_gem->lock);
2725         if (DRMLISTEMPTY(&bo_gem->name_list))
2726                 DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2727         pthread_mutex_unlock(&bufmgr_gem->lock);
2728
2729         if (drmPrimeHandleToFD(bufmgr_gem->fd, bo_gem->gem_handle,
2730                                DRM_CLOEXEC, prime_fd) != 0)
2731                 return -errno;
2732
2733         bo_gem->reusable = false;
2734
2735         return 0;
2736 }
2737
2738 static int
2739 drm_intel_gem_bo_flink(drm_intel_bo *bo, uint32_t * name)
2740 {
2741         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bo->bufmgr;
2742         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2743         int ret;
2744
2745         if (!bo_gem->global_name) {
2746                 struct drm_gem_flink flink;
2747
2748                 memclear(flink);
2749                 flink.handle = bo_gem->gem_handle;
2750
2751                 pthread_mutex_lock(&bufmgr_gem->lock);
2752
2753                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_FLINK, &flink);
2754                 if (ret != 0) {
2755                         pthread_mutex_unlock(&bufmgr_gem->lock);
2756                         return -errno;
2757                 }
2758
2759                 bo_gem->global_name = flink.name;
2760                 bo_gem->reusable = false;
2761
2762                 if (DRMLISTEMPTY(&bo_gem->name_list))
2763                         DRMLISTADDTAIL(&bo_gem->name_list, &bufmgr_gem->named);
2764                 pthread_mutex_unlock(&bufmgr_gem->lock);
2765         }
2766
2767         *name = bo_gem->global_name;
2768         return 0;
2769 }
2770
2771 /**
2772  * Enables unlimited caching of buffer objects for reuse.
2773  *
2774  * This is potentially very memory expensive, as the cache at each bucket
2775  * size is only bounded by how many buffers of that size we've managed to have
2776  * in flight at once.
2777  */
2778 drm_public void
2779 drm_intel_bufmgr_gem_enable_reuse(drm_intel_bufmgr *bufmgr)
2780 {
2781         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *) bufmgr;
2782
2783         bufmgr_gem->bo_reuse = true;
2784 }
2785
2786 /**
2787  * Enable use of fenced reloc type.
2788  *
2789  * New code should enable this to avoid unnecessary fence register
2790  * allocation.  If this option is not enabled, all relocs will have fence
2791  * register allocated.
2792  */
2793 drm_public void
2794 drm_intel_bufmgr_gem_enable_fenced_relocs(drm_intel_bufmgr *bufmgr)
2795 {
2796         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
2797
2798         if (bufmgr_gem->bufmgr.bo_exec == drm_intel_gem_bo_exec2)
2799                 bufmgr_gem->fenced_relocs = true;
2800 }
2801
2802 /**
2803  * Return the additional aperture space required by the tree of buffer objects
2804  * rooted at bo.
2805  */
2806 static int
2807 drm_intel_gem_bo_get_aperture_space(drm_intel_bo *bo)
2808 {
2809         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2810         int i;
2811         int total = 0;
2812
2813         if (bo == NULL || bo_gem->included_in_check_aperture)
2814                 return 0;
2815
2816         total += bo->size;
2817         bo_gem->included_in_check_aperture = true;
2818
2819         for (i = 0; i < bo_gem->reloc_count; i++)
2820                 total +=
2821                     drm_intel_gem_bo_get_aperture_space(bo_gem->
2822                                                         reloc_target_info[i].bo);
2823
2824         return total;
2825 }
2826
2827 /**
2828  * Count the number of buffers in this list that need a fence reg
2829  *
2830  * If the count is greater than the number of available regs, we'll have
2831  * to ask the caller to resubmit a batch with fewer tiled buffers.
2832  *
2833  * This function over-counts if the same buffer is used multiple times.
2834  */
2835 static unsigned int
2836 drm_intel_gem_total_fences(drm_intel_bo ** bo_array, int count)
2837 {
2838         int i;
2839         unsigned int total = 0;
2840
2841         for (i = 0; i < count; i++) {
2842                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2843
2844                 if (bo_gem == NULL)
2845                         continue;
2846
2847                 total += bo_gem->reloc_tree_fences;
2848         }
2849         return total;
2850 }
2851
2852 /**
2853  * Clear the flag set by drm_intel_gem_bo_get_aperture_space() so we're ready
2854  * for the next drm_intel_bufmgr_check_aperture_space() call.
2855  */
2856 static void
2857 drm_intel_gem_bo_clear_aperture_space_flag(drm_intel_bo *bo)
2858 {
2859         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2860         int i;
2861
2862         if (bo == NULL || !bo_gem->included_in_check_aperture)
2863                 return;
2864
2865         bo_gem->included_in_check_aperture = false;
2866
2867         for (i = 0; i < bo_gem->reloc_count; i++)
2868                 drm_intel_gem_bo_clear_aperture_space_flag(bo_gem->
2869                                                            reloc_target_info[i].bo);
2870 }
2871
2872 /**
2873  * Return a conservative estimate for the amount of aperture required
2874  * for a collection of buffers. This may double-count some buffers.
2875  */
2876 static unsigned int
2877 drm_intel_gem_estimate_batch_space(drm_intel_bo **bo_array, int count)
2878 {
2879         int i;
2880         unsigned int total = 0;
2881
2882         for (i = 0; i < count; i++) {
2883                 drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo_array[i];
2884                 if (bo_gem != NULL)
2885                         total += bo_gem->reloc_tree_size;
2886         }
2887         return total;
2888 }
2889
2890 /**
2891  * Return the amount of aperture needed for a collection of buffers.
2892  * This avoids double counting any buffers, at the cost of looking
2893  * at every buffer in the set.
2894  */
2895 static unsigned int
2896 drm_intel_gem_compute_batch_space(drm_intel_bo **bo_array, int count)
2897 {
2898         int i;
2899         unsigned int total = 0;
2900
2901         for (i = 0; i < count; i++) {
2902                 total += drm_intel_gem_bo_get_aperture_space(bo_array[i]);
2903                 /* For the first buffer object in the array, we get an
2904                  * accurate count back for its reloc_tree size (since nothing
2905                  * had been flagged as being counted yet).  We can save that
2906                  * value out as a more conservative reloc_tree_size that
2907                  * avoids double-counting target buffers.  Since the first
2908                  * buffer happens to usually be the batch buffer in our
2909                  * callers, this can pull us back from doing the tree
2910                  * walk on every new batch emit.
2911                  */
2912                 if (i == 0) {
2913                         drm_intel_bo_gem *bo_gem =
2914                             (drm_intel_bo_gem *) bo_array[i];
2915                         bo_gem->reloc_tree_size = total;
2916                 }
2917         }
2918
2919         for (i = 0; i < count; i++)
2920                 drm_intel_gem_bo_clear_aperture_space_flag(bo_array[i]);
2921         return total;
2922 }
2923
2924 /**
2925  * Return -1 if the batchbuffer should be flushed before attempting to
2926  * emit rendering referencing the buffers pointed to by bo_array.
2927  *
2928  * This is required because if we try to emit a batchbuffer with relocations
2929  * to a tree of buffers that won't simultaneously fit in the aperture,
2930  * the rendering will return an error at a point where the software is not
2931  * prepared to recover from it.
2932  *
2933  * However, we also want to emit the batchbuffer significantly before we reach
2934  * the limit, as a series of batchbuffers each of which references buffers
2935  * covering almost all of the aperture means that at each emit we end up
2936  * waiting to evict a buffer from the last rendering, and we get synchronous
2937  * performance.  By emitting smaller batchbuffers, we eat some CPU overhead to
2938  * get better parallelism.
2939  */
2940 static int
2941 drm_intel_gem_check_aperture_space(drm_intel_bo **bo_array, int count)
2942 {
2943         drm_intel_bufmgr_gem *bufmgr_gem =
2944             (drm_intel_bufmgr_gem *) bo_array[0]->bufmgr;
2945         unsigned int total = 0;
2946         unsigned int threshold = bufmgr_gem->gtt_size * 3 / 4;
2947         int total_fences;
2948
2949         /* Check for fence reg constraints if necessary */
2950         if (bufmgr_gem->available_fences) {
2951                 total_fences = drm_intel_gem_total_fences(bo_array, count);
2952                 if (total_fences > bufmgr_gem->available_fences)
2953                         return -ENOSPC;
2954         }
2955
2956         total = drm_intel_gem_estimate_batch_space(bo_array, count);
2957
2958         if (total > threshold)
2959                 total = drm_intel_gem_compute_batch_space(bo_array, count);
2960
2961         if (total > threshold) {
2962                 DBG("check_space: overflowed available aperture, "
2963                     "%dkb vs %dkb\n",
2964                     total / 1024, (int)bufmgr_gem->gtt_size / 1024);
2965                 return -ENOSPC;
2966         } else {
2967                 DBG("drm_check_space: total %dkb vs bufgr %dkb\n", total / 1024,
2968                     (int)bufmgr_gem->gtt_size / 1024);
2969                 return 0;
2970         }
2971 }
2972
2973 /*
2974  * Disable buffer reuse for objects which are shared with the kernel
2975  * as scanout buffers
2976  */
2977 static int
2978 drm_intel_gem_bo_disable_reuse(drm_intel_bo *bo)
2979 {
2980         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2981
2982         bo_gem->reusable = false;
2983         return 0;
2984 }
2985
2986 static int
2987 drm_intel_gem_bo_is_reusable(drm_intel_bo *bo)
2988 {
2989         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2990
2991         return bo_gem->reusable;
2992 }
2993
2994 static int
2995 _drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
2996 {
2997         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
2998         int i;
2999
3000         for (i = 0; i < bo_gem->reloc_count; i++) {
3001                 if (bo_gem->reloc_target_info[i].bo == target_bo)
3002                         return 1;
3003                 if (bo == bo_gem->reloc_target_info[i].bo)
3004                         continue;
3005                 if (_drm_intel_gem_bo_references(bo_gem->reloc_target_info[i].bo,
3006                                                 target_bo))
3007                         return 1;
3008         }
3009
3010         return 0;
3011 }
3012
3013 /** Return true if target_bo is referenced by bo's relocation tree. */
3014 static int
3015 drm_intel_gem_bo_references(drm_intel_bo *bo, drm_intel_bo *target_bo)
3016 {
3017         drm_intel_bo_gem *target_bo_gem = (drm_intel_bo_gem *) target_bo;
3018
3019         if (bo == NULL || target_bo == NULL)
3020                 return 0;
3021         if (target_bo_gem->used_as_reloc_target)
3022                 return _drm_intel_gem_bo_references(bo, target_bo);
3023         return 0;
3024 }
3025
3026 static void
3027 add_bucket(drm_intel_bufmgr_gem *bufmgr_gem, int size)
3028 {
3029         unsigned int i = bufmgr_gem->num_buckets;
3030
3031         assert(i < ARRAY_SIZE(bufmgr_gem->cache_bucket));
3032
3033         DRMINITLISTHEAD(&bufmgr_gem->cache_bucket[i].head);
3034         bufmgr_gem->cache_bucket[i].size = size;
3035         bufmgr_gem->num_buckets++;
3036 }
3037
3038 static void
3039 init_cache_buckets(drm_intel_bufmgr_gem *bufmgr_gem)
3040 {
3041         unsigned long size, cache_max_size = 64 * 1024 * 1024;
3042
3043         /* OK, so power of two buckets was too wasteful of memory.
3044          * Give 3 other sizes between each power of two, to hopefully
3045          * cover things accurately enough.  (The alternative is
3046          * probably to just go for exact matching of sizes, and assume
3047          * that for things like composited window resize the tiled
3048          * width/height alignment and rounding of sizes to pages will
3049          * get us useful cache hit rates anyway)
3050          */
3051         add_bucket(bufmgr_gem, 4096);
3052         add_bucket(bufmgr_gem, 4096 * 2);
3053         add_bucket(bufmgr_gem, 4096 * 3);
3054
3055         /* Initialize the linked lists for BO reuse cache. */
3056         for (size = 4 * 4096; size <= cache_max_size; size *= 2) {
3057                 add_bucket(bufmgr_gem, size);
3058
3059                 add_bucket(bufmgr_gem, size + size * 1 / 4);
3060                 add_bucket(bufmgr_gem, size + size * 2 / 4);
3061                 add_bucket(bufmgr_gem, size + size * 3 / 4);
3062         }
3063 }
3064
3065 drm_public void
3066 drm_intel_bufmgr_gem_set_vma_cache_size(drm_intel_bufmgr *bufmgr, int limit)
3067 {
3068         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3069
3070         bufmgr_gem->vma_max = limit;
3071
3072         drm_intel_gem_bo_purge_vma_cache(bufmgr_gem);
3073 }
3074
3075 /**
3076  * Get the PCI ID for the device.  This can be overridden by setting the
3077  * INTEL_DEVID_OVERRIDE environment variable to the desired ID.
3078  */
3079 static int
3080 get_pci_device_id(drm_intel_bufmgr_gem *bufmgr_gem)
3081 {
3082         char *devid_override;
3083         int devid = 0;
3084         int ret;
3085         drm_i915_getparam_t gp;
3086
3087         if (geteuid() == getuid()) {
3088                 devid_override = getenv("INTEL_DEVID_OVERRIDE");
3089                 if (devid_override) {
3090                         bufmgr_gem->no_exec = true;
3091                         return strtod(devid_override, NULL);
3092                 }
3093         }
3094
3095         memclear(gp);
3096         gp.param = I915_PARAM_CHIPSET_ID;
3097         gp.value = &devid;
3098         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3099         if (ret) {
3100                 fprintf(stderr, "get chip id failed: %d [%d]\n", ret, errno);
3101                 fprintf(stderr, "param: %d, val: %d\n", gp.param, *gp.value);
3102         }
3103         return devid;
3104 }
3105
3106 drm_public int
3107 drm_intel_bufmgr_gem_get_devid(drm_intel_bufmgr *bufmgr)
3108 {
3109         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3110
3111         return bufmgr_gem->pci_device;
3112 }
3113
3114 /**
3115  * Sets the AUB filename.
3116  *
3117  * This function has to be called before drm_intel_bufmgr_gem_set_aub_dump()
3118  * for it to have any effect.
3119  */
3120 drm_public void
3121 drm_intel_bufmgr_gem_set_aub_filename(drm_intel_bufmgr *bufmgr,
3122                                       const char *filename)
3123 {
3124         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3125
3126         free(bufmgr_gem->aub_filename);
3127         if (filename)
3128                 bufmgr_gem->aub_filename = strdup(filename);
3129 }
3130
3131 /**
3132  * Sets up AUB dumping.
3133  *
3134  * This is a trace file format that can be used with the simulator.
3135  * Packets are emitted in a format somewhat like GPU command packets.
3136  * You can set up a GTT and upload your objects into the referenced
3137  * space, then send off batchbuffers and get BMPs out the other end.
3138  */
3139 drm_public void
3140 drm_intel_bufmgr_gem_set_aub_dump(drm_intel_bufmgr *bufmgr, int enable)
3141 {
3142         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3143         int entry = 0x200003;
3144         int i;
3145         int gtt_size = 0x10000;
3146         const char *filename;
3147
3148         if (!enable) {
3149                 if (bufmgr_gem->aub_file) {
3150                         fclose(bufmgr_gem->aub_file);
3151                         bufmgr_gem->aub_file = NULL;
3152                 }
3153                 return;
3154         }
3155
3156         if (geteuid() != getuid())
3157                 return;
3158
3159         if (bufmgr_gem->aub_filename)
3160                 filename = bufmgr_gem->aub_filename;
3161         else
3162                 filename = "intel.aub";
3163         bufmgr_gem->aub_file = fopen(filename, "w+");
3164         if (!bufmgr_gem->aub_file)
3165                 return;
3166
3167         /* Start allocating objects from just after the GTT. */
3168         bufmgr_gem->aub_offset = gtt_size;
3169
3170         /* Start with a (required) version packet. */
3171         aub_out(bufmgr_gem, CMD_AUB_HEADER | (13 - 2));
3172         aub_out(bufmgr_gem,
3173                 (4 << AUB_HEADER_MAJOR_SHIFT) |
3174                 (0 << AUB_HEADER_MINOR_SHIFT));
3175         for (i = 0; i < 8; i++) {
3176                 aub_out(bufmgr_gem, 0); /* app name */
3177         }
3178         aub_out(bufmgr_gem, 0); /* timestamp */
3179         aub_out(bufmgr_gem, 0); /* timestamp */
3180         aub_out(bufmgr_gem, 0); /* comment len */
3181
3182         /* Set up the GTT. The max we can handle is 256M */
3183         aub_out(bufmgr_gem, CMD_AUB_TRACE_HEADER_BLOCK | ((bufmgr_gem->gen >= 8 ? 6 : 5) - 2));
3184         /* Need to use GTT_ENTRY type for recent emulator */
3185         aub_out(bufmgr_gem, AUB_TRACE_MEMTYPE_GTT_ENTRY | 0 | AUB_TRACE_OP_DATA_WRITE);
3186         aub_out(bufmgr_gem, 0); /* subtype */
3187         aub_out(bufmgr_gem, 0); /* offset */
3188         aub_out(bufmgr_gem, gtt_size); /* size */
3189         if (bufmgr_gem->gen >= 8)
3190                 aub_out(bufmgr_gem, 0);
3191         for (i = 0x000; i < gtt_size; i += 4, entry += 0x1000) {
3192                 aub_out(bufmgr_gem, entry);
3193         }
3194 }
3195
3196 drm_public drm_intel_context *
3197 drm_intel_gem_context_create(drm_intel_bufmgr *bufmgr)
3198 {
3199         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3200         struct drm_i915_gem_context_create create;
3201         drm_intel_context *context = NULL;
3202         int ret;
3203
3204         context = calloc(1, sizeof(*context));
3205         if (!context)
3206                 return NULL;
3207
3208         memclear(create);
3209         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_CREATE, &create);
3210         if (ret != 0) {
3211                 DBG("DRM_IOCTL_I915_GEM_CONTEXT_CREATE failed: %s\n",
3212                     strerror(errno));
3213                 free(context);
3214                 return NULL;
3215         }
3216
3217         context->ctx_id = create.ctx_id;
3218         context->bufmgr = bufmgr;
3219
3220         return context;
3221 }
3222
3223 drm_public void
3224 drm_intel_gem_context_destroy(drm_intel_context *ctx)
3225 {
3226         drm_intel_bufmgr_gem *bufmgr_gem;
3227         struct drm_i915_gem_context_destroy destroy;
3228         int ret;
3229
3230         if (ctx == NULL)
3231                 return;
3232
3233         memclear(destroy);
3234
3235         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3236         destroy.ctx_id = ctx->ctx_id;
3237         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_CONTEXT_DESTROY,
3238                        &destroy);
3239         if (ret != 0)
3240                 fprintf(stderr, "DRM_IOCTL_I915_GEM_CONTEXT_DESTROY failed: %s\n",
3241                         strerror(errno));
3242
3243         free(ctx);
3244 }
3245
3246 drm_public int
3247 drm_intel_get_reset_stats(drm_intel_context *ctx,
3248                           uint32_t *reset_count,
3249                           uint32_t *active,
3250                           uint32_t *pending)
3251 {
3252         drm_intel_bufmgr_gem *bufmgr_gem;
3253         struct drm_i915_reset_stats stats;
3254         int ret;
3255
3256         if (ctx == NULL)
3257                 return -EINVAL;
3258
3259         memclear(stats);
3260
3261         bufmgr_gem = (drm_intel_bufmgr_gem *)ctx->bufmgr;
3262         stats.ctx_id = ctx->ctx_id;
3263         ret = drmIoctl(bufmgr_gem->fd,
3264                        DRM_IOCTL_I915_GET_RESET_STATS,
3265                        &stats);
3266         if (ret == 0) {
3267                 if (reset_count != NULL)
3268                         *reset_count = stats.reset_count;
3269
3270                 if (active != NULL)
3271                         *active = stats.batch_active;
3272
3273                 if (pending != NULL)
3274                         *pending = stats.batch_pending;
3275         }
3276
3277         return ret;
3278 }
3279
3280 drm_public int
3281 drm_intel_reg_read(drm_intel_bufmgr *bufmgr,
3282                    uint32_t offset,
3283                    uint64_t *result)
3284 {
3285         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3286         struct drm_i915_reg_read reg_read;
3287         int ret;
3288
3289         memclear(reg_read);
3290         reg_read.offset = offset;
3291
3292         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_REG_READ, &reg_read);
3293
3294         *result = reg_read.val;
3295         return ret;
3296 }
3297
3298
3299 /**
3300  * Annotate the given bo for use in aub dumping.
3301  *
3302  * \param annotations is an array of drm_intel_aub_annotation objects
3303  * describing the type of data in various sections of the bo.  Each
3304  * element of the array specifies the type and subtype of a section of
3305  * the bo, and the past-the-end offset of that section.  The elements
3306  * of \c annotations must be sorted so that ending_offset is
3307  * increasing.
3308  *
3309  * \param count is the number of elements in the \c annotations array.
3310  * If \c count is zero, then \c annotations will not be dereferenced.
3311  *
3312  * Annotations are copied into a private data structure, so caller may
3313  * re-use the memory pointed to by \c annotations after the call
3314  * returns.
3315  *
3316  * Annotations are stored for the lifetime of the bo; to reset to the
3317  * default state (no annotations), call this function with a \c count
3318  * of zero.
3319  */
3320 drm_public void
3321 drm_intel_bufmgr_gem_set_aub_annotations(drm_intel_bo *bo,
3322                                          drm_intel_aub_annotation *annotations,
3323                                          unsigned count)
3324 {
3325         drm_intel_bo_gem *bo_gem = (drm_intel_bo_gem *) bo;
3326         unsigned size = sizeof(*annotations) * count;
3327         drm_intel_aub_annotation *new_annotations =
3328                 count > 0 ? realloc(bo_gem->aub_annotations, size) : NULL;
3329         if (new_annotations == NULL) {
3330                 free(bo_gem->aub_annotations);
3331                 bo_gem->aub_annotations = NULL;
3332                 bo_gem->aub_annotation_count = 0;
3333                 return;
3334         }
3335         memcpy(new_annotations, annotations, size);
3336         bo_gem->aub_annotations = new_annotations;
3337         bo_gem->aub_annotation_count = count;
3338 }
3339
3340 static pthread_mutex_t bufmgr_list_mutex = PTHREAD_MUTEX_INITIALIZER;
3341 static drmMMListHead bufmgr_list = { &bufmgr_list, &bufmgr_list };
3342
3343 static drm_intel_bufmgr_gem *
3344 drm_intel_bufmgr_gem_find(int fd)
3345 {
3346         drm_intel_bufmgr_gem *bufmgr_gem;
3347
3348         DRMLISTFOREACHENTRY(bufmgr_gem, &bufmgr_list, managers) {
3349                 if (bufmgr_gem->fd == fd) {
3350                         atomic_inc(&bufmgr_gem->refcount);
3351                         return bufmgr_gem;
3352                 }
3353         }
3354
3355         return NULL;
3356 }
3357
3358 static void
3359 drm_intel_bufmgr_gem_unref(drm_intel_bufmgr *bufmgr)
3360 {
3361         drm_intel_bufmgr_gem *bufmgr_gem = (drm_intel_bufmgr_gem *)bufmgr;
3362
3363         if (atomic_add_unless(&bufmgr_gem->refcount, -1, 1)) {
3364                 pthread_mutex_lock(&bufmgr_list_mutex);
3365
3366                 if (atomic_dec_and_test(&bufmgr_gem->refcount)) {
3367                         DRMLISTDEL(&bufmgr_gem->managers);
3368                         drm_intel_bufmgr_gem_destroy(bufmgr);
3369                 }
3370
3371                 pthread_mutex_unlock(&bufmgr_list_mutex);
3372         }
3373 }
3374
3375 static bool
3376 has_userptr(drm_intel_bufmgr_gem *bufmgr_gem)
3377 {
3378         int ret;
3379         void *ptr;
3380         long pgsz;
3381         struct drm_i915_gem_userptr userptr;
3382         struct drm_gem_close close_bo;
3383
3384         pgsz = sysconf(_SC_PAGESIZE);
3385         assert(pgsz > 0);
3386
3387         ret = posix_memalign(&ptr, pgsz, pgsz);
3388         if (ret) {
3389                 DBG("Failed to get a page (%ld) for userptr detection!\n",
3390                         pgsz);
3391                 return false;
3392         }
3393
3394         memclear(userptr);
3395         userptr.user_ptr = (__u64)(unsigned long)ptr;
3396         userptr.user_size = pgsz;
3397
3398 retry:
3399         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GEM_USERPTR, &userptr);
3400         if (ret) {
3401                 if (errno == ENODEV && userptr.flags == 0) {
3402                         userptr.flags = I915_USERPTR_UNSYNCHRONIZED;
3403                         goto retry;
3404                 }
3405                 free(ptr);
3406                 return false;
3407         }
3408
3409         memclear(close_bo);
3410         close_bo.handle = userptr.handle;
3411         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_GEM_CLOSE, &close_bo);
3412         free(ptr);
3413         if (ret) {
3414                 fprintf(stderr, "Failed to release test userptr object! (%d) "
3415                                 "i915 kernel driver may not be sane!\n", errno);
3416                 return false;
3417         }
3418
3419         return true;
3420 }
3421
3422 /**
3423  * Initializes the GEM buffer manager, which uses the kernel to allocate, map,
3424  * and manage map buffer objections.
3425  *
3426  * \param fd File descriptor of the opened DRM device.
3427  */
3428 drm_public drm_intel_bufmgr *
3429 drm_intel_bufmgr_gem_init(int fd, int batch_size)
3430 {
3431         drm_intel_bufmgr_gem *bufmgr_gem;
3432         struct drm_i915_gem_get_aperture aperture;
3433         drm_i915_getparam_t gp;
3434         int ret, tmp;
3435         bool exec2 = false;
3436
3437         pthread_mutex_lock(&bufmgr_list_mutex);
3438
3439         bufmgr_gem = drm_intel_bufmgr_gem_find(fd);
3440         if (bufmgr_gem)
3441                 goto exit;
3442
3443         bufmgr_gem = calloc(1, sizeof(*bufmgr_gem));
3444         if (bufmgr_gem == NULL)
3445                 goto exit;
3446
3447         bufmgr_gem->fd = fd;
3448         atomic_set(&bufmgr_gem->refcount, 1);
3449
3450         if (pthread_mutex_init(&bufmgr_gem->lock, NULL) != 0) {
3451                 free(bufmgr_gem);
3452                 bufmgr_gem = NULL;
3453                 goto exit;
3454         }
3455
3456         memclear(aperture);
3457         ret = drmIoctl(bufmgr_gem->fd,
3458                        DRM_IOCTL_I915_GEM_GET_APERTURE,
3459                        &aperture);
3460
3461         if (ret == 0)
3462                 bufmgr_gem->gtt_size = aperture.aper_available_size;
3463         else {
3464                 fprintf(stderr, "DRM_IOCTL_I915_GEM_APERTURE failed: %s\n",
3465                         strerror(errno));
3466                 bufmgr_gem->gtt_size = 128 * 1024 * 1024;
3467                 fprintf(stderr, "Assuming %dkB available aperture size.\n"
3468                         "May lead to reduced performance or incorrect "
3469                         "rendering.\n",
3470                         (int)bufmgr_gem->gtt_size / 1024);
3471         }
3472
3473         bufmgr_gem->pci_device = get_pci_device_id(bufmgr_gem);
3474
3475         if (IS_GEN2(bufmgr_gem->pci_device))
3476                 bufmgr_gem->gen = 2;
3477         else if (IS_GEN3(bufmgr_gem->pci_device))
3478                 bufmgr_gem->gen = 3;
3479         else if (IS_GEN4(bufmgr_gem->pci_device))
3480                 bufmgr_gem->gen = 4;
3481         else if (IS_GEN5(bufmgr_gem->pci_device))
3482                 bufmgr_gem->gen = 5;
3483         else if (IS_GEN6(bufmgr_gem->pci_device))
3484                 bufmgr_gem->gen = 6;
3485         else if (IS_GEN7(bufmgr_gem->pci_device))
3486                 bufmgr_gem->gen = 7;
3487         else if (IS_GEN8(bufmgr_gem->pci_device))
3488                 bufmgr_gem->gen = 8;
3489         else if (IS_GEN9(bufmgr_gem->pci_device))
3490                 bufmgr_gem->gen = 9;
3491         else {
3492                 free(bufmgr_gem);
3493                 bufmgr_gem = NULL;
3494                 goto exit;
3495         }
3496
3497         if (IS_GEN3(bufmgr_gem->pci_device) &&
3498             bufmgr_gem->gtt_size > 256*1024*1024) {
3499                 /* The unmappable part of gtt on gen 3 (i.e. above 256MB) can't
3500                  * be used for tiled blits. To simplify the accounting, just
3501                  * substract the unmappable part (fixed to 256MB on all known
3502                  * gen3 devices) if the kernel advertises it. */
3503                 bufmgr_gem->gtt_size -= 256*1024*1024;
3504         }
3505
3506         memclear(gp);
3507         gp.value = &tmp;
3508
3509         gp.param = I915_PARAM_HAS_EXECBUF2;
3510         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3511         if (!ret)
3512                 exec2 = true;
3513
3514         gp.param = I915_PARAM_HAS_BSD;
3515         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3516         bufmgr_gem->has_bsd = ret == 0;
3517
3518         gp.param = I915_PARAM_HAS_BLT;
3519         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3520         bufmgr_gem->has_blt = ret == 0;
3521
3522         gp.param = I915_PARAM_HAS_RELAXED_FENCING;
3523         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3524         bufmgr_gem->has_relaxed_fencing = ret == 0;
3525
3526         if (has_userptr(bufmgr_gem))
3527                 bufmgr_gem->bufmgr.bo_alloc_userptr =
3528                         drm_intel_gem_bo_alloc_userptr;
3529
3530         gp.param = I915_PARAM_HAS_WAIT_TIMEOUT;
3531         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3532         bufmgr_gem->has_wait_timeout = ret == 0;
3533
3534         gp.param = I915_PARAM_HAS_LLC;
3535         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3536         if (ret != 0) {
3537                 /* Kernel does not supports HAS_LLC query, fallback to GPU
3538                  * generation detection and assume that we have LLC on GEN6/7
3539                  */
3540                 bufmgr_gem->has_llc = (IS_GEN6(bufmgr_gem->pci_device) |
3541                                 IS_GEN7(bufmgr_gem->pci_device));
3542         } else
3543                 bufmgr_gem->has_llc = *gp.value;
3544
3545         gp.param = I915_PARAM_HAS_VEBOX;
3546         ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3547         bufmgr_gem->has_vebox = (ret == 0) & (*gp.value > 0);
3548
3549         if (bufmgr_gem->gen < 4) {
3550                 gp.param = I915_PARAM_NUM_FENCES_AVAIL;
3551                 gp.value = &bufmgr_gem->available_fences;
3552                 ret = drmIoctl(bufmgr_gem->fd, DRM_IOCTL_I915_GETPARAM, &gp);
3553                 if (ret) {
3554                         fprintf(stderr, "get fences failed: %d [%d]\n", ret,
3555                                 errno);
3556                         fprintf(stderr, "param: %d, val: %d\n", gp.param,
3557                                 *gp.value);
3558                         bufmgr_gem->available_fences = 0;
3559                 } else {
3560                         /* XXX The kernel reports the total number of fences,
3561                          * including any that may be pinned.
3562                          *
3563                          * We presume that there will be at least one pinned
3564                          * fence for the scanout buffer, but there may be more
3565                          * than one scanout and the user may be manually
3566                          * pinning buffers. Let's move to execbuffer2 and
3567                          * thereby forget the insanity of using fences...
3568                          */
3569                         bufmgr_gem->available_fences -= 2;
3570                         if (bufmgr_gem->available_fences < 0)
3571                                 bufmgr_gem->available_fences = 0;
3572                 }
3573         }
3574
3575         /* Let's go with one relocation per every 2 dwords (but round down a bit
3576          * since a power of two will mean an extra page allocation for the reloc
3577          * buffer).
3578          *
3579          * Every 4 was too few for the blender benchmark.
3580          */
3581         bufmgr_gem->max_relocs = batch_size / sizeof(uint32_t) / 2 - 2;
3582
3583         bufmgr_gem->bufmgr.bo_alloc = drm_intel_gem_bo_alloc;
3584         bufmgr_gem->bufmgr.bo_alloc_for_render =
3585             drm_intel_gem_bo_alloc_for_render;
3586         bufmgr_gem->bufmgr.bo_alloc_tiled = drm_intel_gem_bo_alloc_tiled;
3587         bufmgr_gem->bufmgr.bo_reference = drm_intel_gem_bo_reference;
3588         bufmgr_gem->bufmgr.bo_unreference = drm_intel_gem_bo_unreference;
3589         bufmgr_gem->bufmgr.bo_map = drm_intel_gem_bo_map;
3590         bufmgr_gem->bufmgr.bo_unmap = drm_intel_gem_bo_unmap;
3591         bufmgr_gem->bufmgr.bo_subdata = drm_intel_gem_bo_subdata;
3592         bufmgr_gem->bufmgr.bo_get_subdata = drm_intel_gem_bo_get_subdata;
3593         bufmgr_gem->bufmgr.bo_wait_rendering = drm_intel_gem_bo_wait_rendering;
3594         bufmgr_gem->bufmgr.bo_emit_reloc = drm_intel_gem_bo_emit_reloc;
3595         bufmgr_gem->bufmgr.bo_emit_reloc_fence = drm_intel_gem_bo_emit_reloc_fence;
3596         bufmgr_gem->bufmgr.bo_pin = drm_intel_gem_bo_pin;
3597         bufmgr_gem->bufmgr.bo_unpin = drm_intel_gem_bo_unpin;
3598         bufmgr_gem->bufmgr.bo_get_tiling = drm_intel_gem_bo_get_tiling;
3599         bufmgr_gem->bufmgr.bo_set_tiling = drm_intel_gem_bo_set_tiling;
3600         bufmgr_gem->bufmgr.bo_flink = drm_intel_gem_bo_flink;
3601         /* Use the new one if available */
3602         if (exec2) {
3603                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec2;
3604                 bufmgr_gem->bufmgr.bo_mrb_exec = drm_intel_gem_bo_mrb_exec2;
3605         } else
3606                 bufmgr_gem->bufmgr.bo_exec = drm_intel_gem_bo_exec;
3607         bufmgr_gem->bufmgr.bo_busy = drm_intel_gem_bo_busy;
3608         bufmgr_gem->bufmgr.bo_madvise = drm_intel_gem_bo_madvise;
3609         bufmgr_gem->bufmgr.destroy = drm_intel_bufmgr_gem_unref;
3610         bufmgr_gem->bufmgr.debug = 0;
3611         bufmgr_gem->bufmgr.check_aperture_space =
3612             drm_intel_gem_check_aperture_space;
3613         bufmgr_gem->bufmgr.bo_disable_reuse = drm_intel_gem_bo_disable_reuse;
3614         bufmgr_gem->bufmgr.bo_is_reusable = drm_intel_gem_bo_is_reusable;
3615         bufmgr_gem->bufmgr.get_pipe_from_crtc_id =
3616             drm_intel_gem_get_pipe_from_crtc_id;
3617         bufmgr_gem->bufmgr.bo_references = drm_intel_gem_bo_references;
3618
3619         DRMINITLISTHEAD(&bufmgr_gem->named);
3620         init_cache_buckets(bufmgr_gem);
3621
3622         DRMINITLISTHEAD(&bufmgr_gem->vma_cache);
3623         bufmgr_gem->vma_max = -1; /* unlimited by default */
3624
3625         DRMLISTADD(&bufmgr_gem->managers, &bufmgr_list);
3626
3627 exit:
3628         pthread_mutex_unlock(&bufmgr_list_mutex);
3629
3630         return bufmgr_gem != NULL ? &bufmgr_gem->bufmgr : NULL;
3631 }