test/CodeGen/AArch64/neon-scalar-neg.ll

   1 ; RUN: llc < %s -verify-machineinstrs -mtriple=aarch64-none-linux-gnu -mattr=+neon | FileCheck %s
   2
   3 define i64 @test_vnegd_s64(i64 %a) {
   4 ; CHECK: test_vnegd_s64
   5 ; CHECK: neg {{d[0-9]+}}, {{d[0-9]+}}
   6 entry:
   7   %vneg.i = insertelement <1 x i64> undef, i64 %a, i32 0
   8   %vneg1.i = tail call <1 x i64> @llvm.aarch64.neon.vneg(<1 x i64> %vneg.i)
   9   %0 = extractelement <1 x i64> %vneg1.i, i32 0
  10   ret i64 %0
  11 }
  12
  13 declare <1 x i64> @llvm.aarch64.neon.vneg(<1 x i64>)
  14
  15 define i8 @test_vqnegb_s8(i8 %a) {
  16 ; CHECK: test_vqnegb_s8
  17 ; CHECK: sqneg {{b[0-9]+}}, {{b[0-9]+}}
  18 entry:
  19   %vqneg.i = insertelement <1 x i8> undef, i8 %a, i32 0
  20   %vqneg1.i = call <1 x i8> @llvm.arm.neon.vqneg.v1i8(<1 x i8> %vqneg.i)
  21   %0 = extractelement <1 x i8> %vqneg1.i, i32 0
  22   ret i8 %0
  23 }
  24
  25 declare <1 x i8> @llvm.arm.neon.vqneg.v1i8(<1 x i8>)
  26
  27 define i16 @test_vqnegh_s16(i16 %a) {
  28 ; CHECK: test_vqnegh_s16
  29 ; CHECK: sqneg {{h[0-9]+}}, {{h[0-9]+}}
  30 entry:
  31   %vqneg.i = insertelement <1 x i16> undef, i16 %a, i32 0
  32   %vqneg1.i = call <1 x i16> @llvm.arm.neon.vqneg.v1i16(<1 x i16> %vqneg.i)
  33   %0 = extractelement <1 x i16> %vqneg1.i, i32 0
  34   ret i16 %0
  35 }
  36
  37 declare <1 x i16> @llvm.arm.neon.vqneg.v1i16(<1 x i16>)
  38
  39 define i32 @test_vqnegs_s32(i32 %a) {
  40 ; CHECK: test_vqnegs_s32
  41 ; CHECK: sqneg {{s[0-9]+}}, {{s[0-9]+}}
  42 entry:
  43   %vqneg.i = insertelement <1 x i32> undef, i32 %a, i32 0
  44   %vqneg1.i = call <1 x i32> @llvm.arm.neon.vqneg.v1i32(<1 x i32> %vqneg.i)
  45   %0 = extractelement <1 x i32> %vqneg1.i, i32 0
  46   ret i32 %0
  47 }
  48
  49 declare <1 x i32> @llvm.arm.neon.vqneg.v1i32(<1 x i32>)
  50
  51 define i64 @test_vqnegd_s64(i64 %a) {
  52 ; CHECK: test_vqnegd_s64
  53 ; CHECK: sqneg {{d[0-9]+}}, {{d[0-9]+}}
  54 entry:
  55   %vqneg.i = insertelement <1 x i64> undef, i64 %a, i32 0
  56   %vqneg1.i = call <1 x i64> @llvm.arm.neon.vqneg.v1i64(<1 x i64> %vqneg.i)
  57   %0 = extractelement <1 x i64> %vqneg1.i, i32 0
  58   ret i64 %0
  59 }
  60
  61 declare <1 x i64> @llvm.arm.neon.vqneg.v1i64(<1 x i64>)