src/mesa/drivers/dri/i965/brw_state_upload.c

   1 /*
   2  Copyright (C) Intel Corp.  2006.  All Rights Reserved.
   3  Intel funded Tungsten Graphics (http://www.tungstengraphics.com) to
   4  develop this 3D driver.
   5
   6  Permission is hereby granted, free of charge, to any person obtaining
   7  a copy of this software and associated documentation files (the
   8  "Software"), to deal in the Software without restriction, including
   9  without limitation the rights to use, copy, modify, merge, publish,
  10  distribute, sublicense, and/or sell copies of the Software, and to
  11  permit persons to whom the Software is furnished to do so, subject to
  12  the following conditions:
  13
  14  The above copyright notice and this permission notice (including the
  15  next paragraph) shall be included in all copies or substantial
  16  portions of the Software.
  17
  18  THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  19  EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  20  MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  21  IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  22  LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  23  OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  24  WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  25
  26  **********************************************************************/
  27  /*
  28   * Authors:
  29   *   Keith Whitwell <keith@tungstengraphics.com>
  30   */
  31
  32
  33
  34 #include "brw_context.h"
  35 #include "brw_state.h"
  36 #include "drivers/common/meta.h"
  37 #include "intel_batchbuffer.h"
  38 #include "intel_buffers.h"
  39
  40 static const struct brw_tracked_state *gen4_atoms[] =
  41 {
  42    &brw_vs_prog, /* must do before GS prog, state base address. */
  43    &brw_gs_prog, /* must do before state base address */
  44    &brw_clip_prog, /* must do before state base address */
  45    &brw_sf_prog, /* must do before state base address */
  46    &brw_wm_prog, /* must do before state base address */
  47
  48    /* Once all the programs are done, we know how large urb entry
  49     * sizes need to be and can decide if we need to change the urb
  50     * layout.
  51     */
  52    &brw_curbe_offsets,
  53    &brw_recalculate_urb_fence,
  54
  55    &brw_cc_vp,
  56    &brw_cc_unit,
  57
  58    /* Surface state setup.  Must come before the VS/WM unit.  The binding
  59     * table upload must be last.
  60     */
  61    &brw_vs_pull_constants,
  62    &brw_wm_pull_constants,
  63    &brw_renderbuffer_surfaces,
  64    &brw_texture_surfaces,
  65    &brw_vs_binding_table,
  66    &brw_wm_binding_table,
  67
  68    &brw_samplers,
  69
  70    /* These set up state for brw_psp_urb_cbs */
  71    &brw_wm_unit,
  72    &brw_sf_vp,
  73    &brw_sf_unit,
  74    &brw_vs_unit,                /* always required, enabled or not */
  75    &brw_clip_unit,
  76    &brw_gs_unit,
  77
  78    /* Command packets:
  79     */
  80    &brw_invariant_state,
  81    &brw_state_base_address,
  82
  83    &brw_binding_table_pointers,
  84    &brw_blend_constant_color,
  85
  86    &brw_depthbuffer,
  87
  88    &brw_polygon_stipple,
  89    &brw_polygon_stipple_offset,
  90
  91    &brw_line_stipple,
  92    &brw_aa_line_parameters,
  93
  94    &brw_psp_urb_cbs,
  95
  96    &brw_drawing_rect,
  97    &brw_indices,
  98    &brw_index_buffer,
  99    &brw_vertices,
 100
 101    &brw_constant_buffer
 102 };
 103
 104 static const struct brw_tracked_state *gen6_atoms[] =
 105 {
 106    &brw_vs_prog, /* must do before state base address */
 107    &brw_gs_prog, /* must do before state base address */
 108    &brw_wm_prog, /* must do before state base address */
 109
 110    &gen6_clip_vp,
 111    &gen6_sf_vp,
 112
 113    /* Command packets: */
 114
 115    /* must do before binding table pointers, cc state ptrs */
 116    &brw_state_base_address,
 117
 118    &brw_cc_vp,
 119    &gen6_viewport_state,        /* must do after *_vp stages */
 120
 121    &gen6_urb,
 122    &gen6_blend_state,           /* must do before cc unit */
 123    &gen6_color_calc_state,      /* must do before cc unit */
 124    &gen6_depth_stencil_state,   /* must do before cc unit */
 125    &gen6_cc_state_pointers,
 126
 127    &gen6_vs_push_constants, /* Before vs_state */
 128    &gen6_wm_push_constants, /* Before wm_state */
 129
 130    /* Surface state setup.  Must come before the VS/WM unit.  The binding
 131     * table upload must be last.
 132     */
 133    &brw_vs_pull_constants,
 134    &brw_vs_ubo_surfaces,
 135    &brw_wm_pull_constants,
 136    &brw_wm_ubo_surfaces,
 137    &gen6_renderbuffer_surfaces,
 138    &brw_texture_surfaces,
 139    &gen6_sol_surface,
 140    &brw_vs_binding_table,
 141    &gen6_gs_binding_table,
 142    &brw_wm_binding_table,
 143
 144    &brw_samplers,
 145    &gen6_sampler_state,
 146    &gen6_multisample_state,
 147
 148    &gen6_vs_state,
 149    &gen6_gs_state,
 150    &gen6_clip_state,
 151    &gen6_sf_state,
 152    &gen6_wm_state,
 153
 154    &gen6_scissor_state,
 155
 156    &gen6_binding_table_pointers,
 157
 158    &brw_depthbuffer,
 159
 160    &brw_polygon_stipple,
 161    &brw_polygon_stipple_offset,
 162
 163    &brw_line_stipple,
 164    &brw_aa_line_parameters,
 165
 166    &brw_drawing_rect,
 167
 168    &brw_indices,
 169    &brw_index_buffer,
 170    &brw_vertices,
 171 };
 172
 173 static const struct brw_tracked_state *gen7_atoms[] =
 174 {
 175    &brw_vs_prog,
 176    &brw_wm_prog,
 177
 178    /* Command packets: */
 179    &gen7_push_constant_alloc,
 180
 181    /* must do before binding table pointers, cc state ptrs */
 182    &brw_state_base_address,
 183
 184    &brw_cc_vp,
 185    &gen7_cc_viewport_state_pointer, /* must do after brw_cc_vp */
 186    &gen7_sf_clip_viewport,
 187
 188    &gen7_urb,
 189    &gen6_blend_state,           /* must do before cc unit */
 190    &gen6_color_calc_state,      /* must do before cc unit */
 191    &gen6_depth_stencil_state,   /* must do before cc unit */
 192    &gen7_blend_state_pointer,
 193    &gen7_cc_state_pointer,
 194    &gen7_depth_stencil_state_pointer,
 195
 196    &gen6_vs_push_constants, /* Before vs_state */
 197    &gen6_wm_push_constants, /* Before wm_surfaces and constant_buffer */
 198
 199    /* Surface state setup.  Must come before the VS/WM unit.  The binding
 200     * table upload must be last.
 201     */
 202    &brw_vs_pull_constants,
 203    &brw_vs_ubo_surfaces,
 204    &brw_wm_pull_constants,
 205    &brw_wm_ubo_surfaces,
 206    &gen6_renderbuffer_surfaces,
 207    &brw_texture_surfaces,
 208    &brw_vs_binding_table,
 209    &brw_wm_binding_table,
 210
 211    &gen7_samplers,
 212    &gen6_multisample_state,
 213
 214    &gen7_disable_stages,
 215    &gen7_vs_state,
 216    &gen7_sol_state,
 217    &gen7_clip_state,
 218    &gen7_sbe_state,
 219    &gen7_sf_state,
 220    &gen7_wm_state,
 221    &gen7_ps_state,
 222
 223    &gen6_scissor_state,
 224
 225    &gen7_depthbuffer,
 226
 227    &brw_polygon_stipple,
 228    &brw_polygon_stipple_offset,
 229
 230    &brw_line_stipple,
 231    &brw_aa_line_parameters,
 232
 233    &brw_drawing_rect,
 234
 235    &brw_indices,
 236    &brw_index_buffer,
 237    &brw_vertices,
 238
 239    &haswell_cut_index,
 240 };
 241
 242 static void
 243 brw_upload_initial_gpu_state(struct brw_context *brw)
 244 {
 245    struct intel_context *intel = &brw->intel;
 246
 247    /* On platforms with hardware contexts, we can set our initial GPU state
 248     * right away rather than doing it via state atoms.  This saves a small
 249     * amount of overhead on every draw call.
 250     */
 251    if (!intel->hw_ctx)
 252       return;
 253
 254    brw_upload_invariant_state(brw);
 255 }
 256
 257 void brw_init_state( struct brw_context *brw )
 258 {
 259    const struct brw_tracked_state **atoms;
 260    int num_atoms;
 261
 262    brw_init_caches(brw);
 263
 264    if (brw->intel.gen >= 7) {
 265       atoms = gen7_atoms;
 266       num_atoms = ARRAY_SIZE(gen7_atoms);
 267    } else if (brw->intel.gen == 6) {
 268       atoms = gen6_atoms;
 269       num_atoms = ARRAY_SIZE(gen6_atoms);
 270    } else {
 271       atoms = gen4_atoms;
 272       num_atoms = ARRAY_SIZE(gen4_atoms);
 273    }
 274
 275    brw->atoms = atoms;
 276    brw->num_atoms = num_atoms;
 277
 278    while (num_atoms--) {
 279       assert((*atoms)->dirty.mesa |
 280              (*atoms)->dirty.brw |
 281              (*atoms)->dirty.cache);
 282       assert((*atoms)->emit);
 283       atoms++;
 284    }
 285
 286    brw_upload_initial_gpu_state(brw);
 287 }
 288
 289
 290 void brw_destroy_state( struct brw_context *brw )
 291 {
 292    brw_destroy_caches(brw);
 293 }
 294
 295 /***********************************************************************
 296  */
 297
 298 static bool
 299 check_state(const struct brw_state_flags *a, const struct brw_state_flags *b)
 300 {
 301    return ((a->mesa & b->mesa) |
 302            (a->brw & b->brw) |
 303            (a->cache & b->cache)) != 0;
 304 }
 305
 306 static void accumulate_state( struct brw_state_flags *a,
 307                               const struct brw_state_flags *b )
 308 {
 309    a->mesa |= b->mesa;
 310    a->brw |= b->brw;
 311    a->cache |= b->cache;
 312 }
 313
 314
 315 static void xor_states( struct brw_state_flags *result,
 316                              const struct brw_state_flags *a,
 317                               const struct brw_state_flags *b )
 318 {
 319    result->mesa = a->mesa ^ b->mesa;
 320    result->brw = a->brw ^ b->brw;
 321    result->cache = a->cache ^ b->cache;
 322 }
 323
 324 struct dirty_bit_map {
 325    uint32_t bit;
 326    char *name;
 327    uint32_t count;
 328 };
 329
 330 #define DEFINE_BIT(name) {name, #name, 0}
 331
 332 static struct dirty_bit_map mesa_bits[] = {
 333    DEFINE_BIT(_NEW_MODELVIEW),
 334    DEFINE_BIT(_NEW_PROJECTION),
 335    DEFINE_BIT(_NEW_TEXTURE_MATRIX),
 336    DEFINE_BIT(_NEW_COLOR),
 337    DEFINE_BIT(_NEW_DEPTH),
 338    DEFINE_BIT(_NEW_EVAL),
 339    DEFINE_BIT(_NEW_FOG),
 340    DEFINE_BIT(_NEW_HINT),
 341    DEFINE_BIT(_NEW_LIGHT),
 342    DEFINE_BIT(_NEW_LINE),
 343    DEFINE_BIT(_NEW_PIXEL),
 344    DEFINE_BIT(_NEW_POINT),
 345    DEFINE_BIT(_NEW_POLYGON),
 346    DEFINE_BIT(_NEW_POLYGONSTIPPLE),
 347    DEFINE_BIT(_NEW_SCISSOR),
 348    DEFINE_BIT(_NEW_STENCIL),
 349    DEFINE_BIT(_NEW_TEXTURE),
 350    DEFINE_BIT(_NEW_TRANSFORM),
 351    DEFINE_BIT(_NEW_VIEWPORT),
 352    DEFINE_BIT(_NEW_ARRAY),
 353    DEFINE_BIT(_NEW_RENDERMODE),
 354    DEFINE_BIT(_NEW_BUFFERS),
 355    DEFINE_BIT(_NEW_MULTISAMPLE),
 356    DEFINE_BIT(_NEW_TRACK_MATRIX),
 357    DEFINE_BIT(_NEW_PROGRAM),
 358    DEFINE_BIT(_NEW_PROGRAM_CONSTANTS),
 359    DEFINE_BIT(_NEW_BUFFER_OBJECT),
 360    DEFINE_BIT(_NEW_FRAG_CLAMP),
 361    DEFINE_BIT(_NEW_VARYING_VP_INPUTS),
 362    {0, 0, 0}
 363 };
 364
 365 static struct dirty_bit_map brw_bits[] = {
 366    DEFINE_BIT(BRW_NEW_URB_FENCE),
 367    DEFINE_BIT(BRW_NEW_FRAGMENT_PROGRAM),
 368    DEFINE_BIT(BRW_NEW_VERTEX_PROGRAM),
 369    DEFINE_BIT(BRW_NEW_CURBE_OFFSETS),
 370    DEFINE_BIT(BRW_NEW_REDUCED_PRIMITIVE),
 371    DEFINE_BIT(BRW_NEW_PRIMITIVE),
 372    DEFINE_BIT(BRW_NEW_CONTEXT),
 373    DEFINE_BIT(BRW_NEW_PSP),
 374    DEFINE_BIT(BRW_NEW_SURFACES),
 375    DEFINE_BIT(BRW_NEW_VS_BINDING_TABLE),
 376    DEFINE_BIT(BRW_NEW_GS_BINDING_TABLE),
 377    DEFINE_BIT(BRW_NEW_PS_BINDING_TABLE),
 378    DEFINE_BIT(BRW_NEW_INDICES),
 379    DEFINE_BIT(BRW_NEW_VERTICES),
 380    DEFINE_BIT(BRW_NEW_BATCH),
 381    DEFINE_BIT(BRW_NEW_INDEX_BUFFER),
 382    DEFINE_BIT(BRW_NEW_VS_CONSTBUF),
 383    DEFINE_BIT(BRW_NEW_PROGRAM_CACHE),
 384    DEFINE_BIT(BRW_NEW_STATE_BASE_ADDRESS),
 385    DEFINE_BIT(BRW_NEW_VUE_MAP_GEOM_OUT),
 386    DEFINE_BIT(BRW_NEW_TRANSFORM_FEEDBACK),
 387    DEFINE_BIT(BRW_NEW_RASTERIZER_DISCARD),
 388    DEFINE_BIT(BRW_NEW_UNIFORM_BUFFER),
 389    DEFINE_BIT(BRW_NEW_META_IN_PROGRESS),
 390    {0, 0, 0}
 391 };
 392
 393 static struct dirty_bit_map cache_bits[] = {
 394    DEFINE_BIT(CACHE_NEW_BLEND_STATE),
 395    DEFINE_BIT(CACHE_NEW_DEPTH_STENCIL_STATE),
 396    DEFINE_BIT(CACHE_NEW_COLOR_CALC_STATE),
 397    DEFINE_BIT(CACHE_NEW_CC_VP),
 398    DEFINE_BIT(CACHE_NEW_CC_UNIT),
 399    DEFINE_BIT(CACHE_NEW_WM_PROG),
 400    DEFINE_BIT(CACHE_NEW_SAMPLER),
 401    DEFINE_BIT(CACHE_NEW_WM_UNIT),
 402    DEFINE_BIT(CACHE_NEW_SF_PROG),
 403    DEFINE_BIT(CACHE_NEW_SF_VP),
 404    DEFINE_BIT(CACHE_NEW_SF_UNIT),
 405    DEFINE_BIT(CACHE_NEW_VS_UNIT),
 406    DEFINE_BIT(CACHE_NEW_VS_PROG),
 407    DEFINE_BIT(CACHE_NEW_GS_UNIT),
 408    DEFINE_BIT(CACHE_NEW_GS_PROG),
 409    DEFINE_BIT(CACHE_NEW_CLIP_VP),
 410    DEFINE_BIT(CACHE_NEW_CLIP_UNIT),
 411    DEFINE_BIT(CACHE_NEW_CLIP_PROG),
 412    {0, 0, 0}
 413 };
 414
 415
 416 static void
 417 brw_update_dirty_count(struct dirty_bit_map *bit_map, int32_t bits)
 418 {
 419    int i;
 420
 421    for (i = 0; i < 32; i++) {
 422       if (bit_map[i].bit == 0)
 423          return;
 424
 425       if (bit_map[i].bit & bits)
 426          bit_map[i].count++;
 427    }
 428 }
 429
 430 static void
 431 brw_print_dirty_count(struct dirty_bit_map *bit_map)
 432 {
 433    int i;
 434
 435    for (i = 0; i < 32; i++) {
 436       if (bit_map[i].bit == 0)
 437          return;
 438
 439       fprintf(stderr, "0x%08x: %12d (%s)\n",
 440               bit_map[i].bit, bit_map[i].count, bit_map[i].name);
 441    }
 442 }
 443
 444 /***********************************************************************
 445  * Emit all state:
 446  */
 447 void brw_upload_state(struct brw_context *brw)
 448 {
 449    struct gl_context *ctx = &brw->intel.ctx;
 450    struct intel_context *intel = &brw->intel;
 451    struct brw_state_flags *state = &brw->state.dirty;
 452    int i;
 453    static int dirty_count = 0;
 454
 455    state->mesa |= brw->intel.NewGLState;
 456    brw->intel.NewGLState = 0;
 457
 458    state->brw |= ctx->NewDriverState;
 459    ctx->NewDriverState = 0;
 460
 461    if (brw->emit_state_always) {
 462       state->mesa |= ~0;
 463       state->brw |= ~0;
 464       state->cache |= ~0;
 465    }
 466
 467    if (brw->fragment_program != ctx->FragmentProgram._Current) {
 468       brw->fragment_program = ctx->FragmentProgram._Current;
 469       brw->state.dirty.brw |= BRW_NEW_FRAGMENT_PROGRAM;
 470    }
 471
 472    if (brw->vertex_program != ctx->VertexProgram._Current) {
 473       brw->vertex_program = ctx->VertexProgram._Current;
 474       brw->state.dirty.brw |= BRW_NEW_VERTEX_PROGRAM;
 475    }
 476
 477    if (brw->meta_in_progress != _mesa_meta_in_progress(ctx)) {
 478       brw->meta_in_progress = _mesa_meta_in_progress(ctx);
 479       brw->state.dirty.brw |= BRW_NEW_META_IN_PROGRESS;
 480    }
 481
 482    if ((state->mesa | state->cache | state->brw) == 0)
 483       return;
 484
 485    intel_check_front_buffer_rendering(intel);
 486
 487    if (unlikely(INTEL_DEBUG)) {
 488       /* Debug version which enforces various sanity checks on the
 489        * state flags which are generated and checked to help ensure
 490        * state atoms are ordered correctly in the list.
 491        */
 492       struct brw_state_flags examined, prev;
 493       memset(&examined, 0, sizeof(examined));
 494       prev = *state;
 495
 496       for (i = 0; i < brw->num_atoms; i++) {
 497          const struct brw_tracked_state *atom = brw->atoms[i];
 498          struct brw_state_flags generated;
 499
 500          if (check_state(state, &atom->dirty)) {
 501             atom->emit(brw);
 502          }
 503
 504          accumulate_state(&examined, &atom->dirty);
 505
 506          /* generated = (prev ^ state)
 507           * if (examined & generated)
 508           *     fail;
 509           */
 510          xor_states(&generated, &prev, state);
 511          assert(!check_state(&examined, &generated));
 512          prev = *state;
 513       }
 514    }
 515    else {
 516       for (i = 0; i < brw->num_atoms; i++) {
 517          const struct brw_tracked_state *atom = brw->atoms[i];
 518
 519          if (check_state(state, &atom->dirty)) {
 520             atom->emit(brw);
 521          }
 522       }
 523    }
 524
 525    if (unlikely(INTEL_DEBUG & DEBUG_STATE)) {
 526       brw_update_dirty_count(mesa_bits, state->mesa);
 527       brw_update_dirty_count(brw_bits, state->brw);
 528       brw_update_dirty_count(cache_bits, state->cache);
 529       if (dirty_count++ % 1000 == 0) {
 530          brw_print_dirty_count(mesa_bits);
 531          brw_print_dirty_count(brw_bits);
 532          brw_print_dirty_count(cache_bits);
 533          fprintf(stderr, "\n");
 534       }
 535    }
 536
 537    memset(state, 0, sizeof(*state));
 538 }