src/mesa/drivers/dri/i965/brw_state_upload.c

   1 /*
   2  Copyright (C) Intel Corp.  2006.  All Rights Reserved.
   3  Intel funded Tungsten Graphics (http://www.tungstengraphics.com) to
   4  develop this 3D driver.
   5
   6  Permission is hereby granted, free of charge, to any person obtaining
   7  a copy of this software and associated documentation files (the
   8  "Software"), to deal in the Software without restriction, including
   9  without limitation the rights to use, copy, modify, merge, publish,
  10  distribute, sublicense, and/or sell copies of the Software, and to
  11  permit persons to whom the Software is furnished to do so, subject to
  12  the following conditions:
  13
  14  The above copyright notice and this permission notice (including the
  15  next paragraph) shall be included in all copies or substantial
  16  portions of the Software.
  17
  18  THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND,
  19  EXPRESS OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF
  20  MERCHANTABILITY, FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT.
  21  IN NO EVENT SHALL THE COPYRIGHT OWNER(S) AND/OR ITS SUPPLIERS BE
  22  LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN AN ACTION
  23  OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN CONNECTION
  24  WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE.
  25
  26  **********************************************************************/
  27  /*
  28   * Authors:
  29   *   Keith Whitwell <keith@tungstengraphics.com>
  30   */
  31
  32
  33
  34 #include "brw_context.h"
  35 #include "brw_state.h"
  36 #include "drivers/common/meta.h"
  37 #include "intel_batchbuffer.h"
  38 #include "intel_buffers.h"
  39
  40 static const struct brw_tracked_state *gen4_atoms[] =
  41 {
  42    &brw_vs_prog, /* must do before GS prog, state base address. */
  43    &brw_gs_prog, /* must do before state base address */
  44    &brw_clip_prog, /* must do before state base address */
  45    &brw_sf_prog, /* must do before state base address */
  46    &brw_wm_prog, /* must do before state base address */
  47
  48    /* Once all the programs are done, we know how large urb entry
  49     * sizes need to be and can decide if we need to change the urb
  50     * layout.
  51     */
  52    &brw_curbe_offsets,
  53    &brw_recalculate_urb_fence,
  54
  55    &brw_cc_vp,
  56    &brw_cc_unit,
  57
  58    /* Surface state setup.  Must come before the VS/WM unit.  The binding
  59     * table upload must be last.
  60     */
  61    &brw_vs_pull_constants,
  62    &brw_wm_pull_constants,
  63    &brw_renderbuffer_surfaces,
  64    &brw_texture_surfaces,
  65    &brw_vs_binding_table,
  66    &brw_wm_binding_table,
  67
  68    &brw_samplers,
  69
  70    /* These set up state for brw_psp_urb_cbs */
  71    &brw_wm_unit,
  72    &brw_sf_vp,
  73    &brw_sf_unit,
  74    &brw_vs_unit,                /* always required, enabled or not */
  75    &brw_clip_unit,
  76    &brw_gs_unit,
  77
  78    /* Command packets:
  79     */
  80    &brw_invariant_state,
  81    &brw_state_base_address,
  82
  83    &brw_binding_table_pointers,
  84    &brw_blend_constant_color,
  85
  86    &brw_depthbuffer,
  87
  88    &brw_polygon_stipple,
  89    &brw_polygon_stipple_offset,
  90
  91    &brw_line_stipple,
  92    &brw_aa_line_parameters,
  93
  94    &brw_psp_urb_cbs,
  95
  96    &brw_drawing_rect,
  97    &brw_indices,
  98    &brw_index_buffer,
  99    &brw_vertices,
 100
 101    &brw_constant_buffer
 102 };
 103
 104 static const struct brw_tracked_state *gen6_atoms[] =
 105 {
 106    &brw_vs_prog, /* must do before state base address */
 107    &brw_gs_prog, /* must do before state base address */
 108    &brw_wm_prog, /* must do before state base address */
 109
 110    &gen6_clip_vp,
 111    &gen6_sf_vp,
 112
 113    /* Command packets: */
 114
 115    /* must do before binding table pointers, cc state ptrs */
 116    &brw_state_base_address,
 117
 118    &brw_cc_vp,
 119    &gen6_viewport_state,        /* must do after *_vp stages */
 120
 121    &gen6_urb,
 122    &gen6_blend_state,           /* must do before cc unit */
 123    &gen6_color_calc_state,      /* must do before cc unit */
 124    &gen6_depth_stencil_state,   /* must do before cc unit */
 125    &gen6_cc_state_pointers,
 126
 127    &gen6_vs_push_constants, /* Before vs_state */
 128    &gen6_wm_push_constants, /* Before wm_state */
 129
 130    /* Surface state setup.  Must come before the VS/WM unit.  The binding
 131     * table upload must be last.
 132     */
 133    &brw_vs_pull_constants,
 134    &brw_vs_ubo_surfaces,
 135    &brw_wm_pull_constants,
 136    &brw_wm_ubo_surfaces,
 137    &gen6_renderbuffer_surfaces,
 138    &brw_texture_surfaces,
 139    &gen6_sol_surface,
 140    &brw_vs_binding_table,
 141    &gen6_gs_binding_table,
 142    &brw_wm_binding_table,
 143
 144    &brw_samplers,
 145    &gen6_sampler_state,
 146    &gen6_multisample_state,
 147
 148    &gen6_vs_state,
 149    &gen6_gs_state,
 150    &gen6_clip_state,
 151    &gen6_sf_state,
 152    &gen6_wm_state,
 153
 154    &gen6_scissor_state,
 155
 156    &gen6_binding_table_pointers,
 157
 158    &brw_depthbuffer,
 159
 160    &brw_polygon_stipple,
 161    &brw_polygon_stipple_offset,
 162
 163    &brw_line_stipple,
 164    &brw_aa_line_parameters,
 165
 166    &brw_drawing_rect,
 167
 168    &brw_indices,
 169    &brw_index_buffer,
 170    &brw_vertices,
 171 };
 172
 173 static const struct brw_tracked_state *gen7_atoms[] =
 174 {
 175    &brw_vs_prog,
 176    &brw_wm_prog,
 177
 178    /* Command packets: */
 179
 180    /* must do before binding table pointers, cc state ptrs */
 181    &brw_state_base_address,
 182
 183    &brw_cc_vp,
 184    &gen7_cc_viewport_state_pointer, /* must do after brw_cc_vp */
 185    &gen7_sf_clip_viewport,
 186
 187    &gen7_urb,
 188    &gen6_blend_state,           /* must do before cc unit */
 189    &gen6_color_calc_state,      /* must do before cc unit */
 190    &gen6_depth_stencil_state,   /* must do before cc unit */
 191    &gen7_depth_stencil_state_pointer,
 192
 193    &gen6_vs_push_constants, /* Before vs_state */
 194    &gen6_wm_push_constants, /* Before wm_surfaces and constant_buffer */
 195
 196    /* Surface state setup.  Must come before the VS/WM unit.  The binding
 197     * table upload must be last.
 198     */
 199    &brw_vs_pull_constants,
 200    &brw_vs_ubo_surfaces,
 201    &brw_wm_pull_constants,
 202    &brw_wm_ubo_surfaces,
 203    &gen6_renderbuffer_surfaces,
 204    &brw_texture_surfaces,
 205    &brw_vs_binding_table,
 206    &brw_wm_binding_table,
 207
 208    &gen7_samplers,
 209    &gen6_multisample_state,
 210
 211    &gen7_disable_stages,
 212    &gen7_vs_state,
 213    &gen7_sol_state,
 214    &gen7_clip_state,
 215    &gen7_sbe_state,
 216    &gen7_sf_state,
 217    &gen7_wm_state,
 218    &gen7_ps_state,
 219
 220    &gen6_scissor_state,
 221
 222    &gen7_depthbuffer,
 223
 224    &brw_polygon_stipple,
 225    &brw_polygon_stipple_offset,
 226
 227    &brw_line_stipple,
 228    &brw_aa_line_parameters,
 229
 230    &brw_drawing_rect,
 231
 232    &brw_indices,
 233    &brw_index_buffer,
 234    &brw_vertices,
 235
 236    &haswell_cut_index,
 237 };
 238
 239 static void
 240 brw_upload_initial_gpu_state(struct brw_context *brw)
 241 {
 242    struct intel_context *intel = &brw->intel;
 243
 244    /* On platforms with hardware contexts, we can set our initial GPU state
 245     * right away rather than doing it via state atoms.  This saves a small
 246     * amount of overhead on every draw call.
 247     */
 248    if (!intel->hw_ctx)
 249       return;
 250
 251    brw_upload_invariant_state(brw);
 252
 253    if (intel->gen >= 7) {
 254       gen7_allocate_push_constants(brw);
 255    }
 256 }
 257
 258 void brw_init_state( struct brw_context *brw )
 259 {
 260    const struct brw_tracked_state **atoms;
 261    int num_atoms;
 262
 263    brw_init_caches(brw);
 264
 265    if (brw->intel.gen >= 7) {
 266       atoms = gen7_atoms;
 267       num_atoms = ARRAY_SIZE(gen7_atoms);
 268    } else if (brw->intel.gen == 6) {
 269       atoms = gen6_atoms;
 270       num_atoms = ARRAY_SIZE(gen6_atoms);
 271    } else {
 272       atoms = gen4_atoms;
 273       num_atoms = ARRAY_SIZE(gen4_atoms);
 274    }
 275
 276    brw->atoms = atoms;
 277    brw->num_atoms = num_atoms;
 278
 279    while (num_atoms--) {
 280       assert((*atoms)->dirty.mesa |
 281              (*atoms)->dirty.brw |
 282              (*atoms)->dirty.cache);
 283       assert((*atoms)->emit);
 284       atoms++;
 285    }
 286
 287    brw_upload_initial_gpu_state(brw);
 288 }
 289
 290
 291 void brw_destroy_state( struct brw_context *brw )
 292 {
 293    brw_destroy_caches(brw);
 294 }
 295
 296 /***********************************************************************
 297  */
 298
 299 static bool
 300 check_state(const struct brw_state_flags *a, const struct brw_state_flags *b)
 301 {
 302    return ((a->mesa & b->mesa) |
 303            (a->brw & b->brw) |
 304            (a->cache & b->cache)) != 0;
 305 }
 306
 307 static void accumulate_state( struct brw_state_flags *a,
 308                               const struct brw_state_flags *b )
 309 {
 310    a->mesa |= b->mesa;
 311    a->brw |= b->brw;
 312    a->cache |= b->cache;
 313 }
 314
 315
 316 static void xor_states( struct brw_state_flags *result,
 317                              const struct brw_state_flags *a,
 318                               const struct brw_state_flags *b )
 319 {
 320    result->mesa = a->mesa ^ b->mesa;
 321    result->brw = a->brw ^ b->brw;
 322    result->cache = a->cache ^ b->cache;
 323 }
 324
 325 struct dirty_bit_map {
 326    uint32_t bit;
 327    char *name;
 328    uint32_t count;
 329 };
 330
 331 #define DEFINE_BIT(name) {name, #name, 0}
 332
 333 static struct dirty_bit_map mesa_bits[] = {
 334    DEFINE_BIT(_NEW_MODELVIEW),
 335    DEFINE_BIT(_NEW_PROJECTION),
 336    DEFINE_BIT(_NEW_TEXTURE_MATRIX),
 337    DEFINE_BIT(_NEW_COLOR),
 338    DEFINE_BIT(_NEW_DEPTH),
 339    DEFINE_BIT(_NEW_EVAL),
 340    DEFINE_BIT(_NEW_FOG),
 341    DEFINE_BIT(_NEW_HINT),
 342    DEFINE_BIT(_NEW_LIGHT),
 343    DEFINE_BIT(_NEW_LINE),
 344    DEFINE_BIT(_NEW_PIXEL),
 345    DEFINE_BIT(_NEW_POINT),
 346    DEFINE_BIT(_NEW_POLYGON),
 347    DEFINE_BIT(_NEW_POLYGONSTIPPLE),
 348    DEFINE_BIT(_NEW_SCISSOR),
 349    DEFINE_BIT(_NEW_STENCIL),
 350    DEFINE_BIT(_NEW_TEXTURE),
 351    DEFINE_BIT(_NEW_TRANSFORM),
 352    DEFINE_BIT(_NEW_VIEWPORT),
 353    DEFINE_BIT(_NEW_ARRAY),
 354    DEFINE_BIT(_NEW_RENDERMODE),
 355    DEFINE_BIT(_NEW_BUFFERS),
 356    DEFINE_BIT(_NEW_MULTISAMPLE),
 357    DEFINE_BIT(_NEW_TRACK_MATRIX),
 358    DEFINE_BIT(_NEW_PROGRAM),
 359    DEFINE_BIT(_NEW_PROGRAM_CONSTANTS),
 360    DEFINE_BIT(_NEW_BUFFER_OBJECT),
 361    DEFINE_BIT(_NEW_FRAG_CLAMP),
 362    DEFINE_BIT(_NEW_VARYING_VP_INPUTS),
 363    {0, 0, 0}
 364 };
 365
 366 static struct dirty_bit_map brw_bits[] = {
 367    DEFINE_BIT(BRW_NEW_URB_FENCE),
 368    DEFINE_BIT(BRW_NEW_FRAGMENT_PROGRAM),
 369    DEFINE_BIT(BRW_NEW_VERTEX_PROGRAM),
 370    DEFINE_BIT(BRW_NEW_CURBE_OFFSETS),
 371    DEFINE_BIT(BRW_NEW_REDUCED_PRIMITIVE),
 372    DEFINE_BIT(BRW_NEW_PRIMITIVE),
 373    DEFINE_BIT(BRW_NEW_CONTEXT),
 374    DEFINE_BIT(BRW_NEW_PSP),
 375    DEFINE_BIT(BRW_NEW_SURFACES),
 376    DEFINE_BIT(BRW_NEW_VS_BINDING_TABLE),
 377    DEFINE_BIT(BRW_NEW_GS_BINDING_TABLE),
 378    DEFINE_BIT(BRW_NEW_PS_BINDING_TABLE),
 379    DEFINE_BIT(BRW_NEW_INDICES),
 380    DEFINE_BIT(BRW_NEW_VERTICES),
 381    DEFINE_BIT(BRW_NEW_BATCH),
 382    DEFINE_BIT(BRW_NEW_INDEX_BUFFER),
 383    DEFINE_BIT(BRW_NEW_VS_CONSTBUF),
 384    DEFINE_BIT(BRW_NEW_PROGRAM_CACHE),
 385    DEFINE_BIT(BRW_NEW_STATE_BASE_ADDRESS),
 386    DEFINE_BIT(BRW_NEW_VUE_MAP_GEOM_OUT),
 387    DEFINE_BIT(BRW_NEW_TRANSFORM_FEEDBACK),
 388    DEFINE_BIT(BRW_NEW_RASTERIZER_DISCARD),
 389    DEFINE_BIT(BRW_NEW_UNIFORM_BUFFER),
 390    DEFINE_BIT(BRW_NEW_META_IN_PROGRESS),
 391    {0, 0, 0}
 392 };
 393
 394 static struct dirty_bit_map cache_bits[] = {
 395    DEFINE_BIT(CACHE_NEW_DEPTH_STENCIL_STATE),
 396    DEFINE_BIT(CACHE_NEW_CC_VP),
 397    DEFINE_BIT(CACHE_NEW_CC_UNIT),
 398    DEFINE_BIT(CACHE_NEW_WM_PROG),
 399    DEFINE_BIT(CACHE_NEW_SAMPLER),
 400    DEFINE_BIT(CACHE_NEW_WM_UNIT),
 401    DEFINE_BIT(CACHE_NEW_SF_PROG),
 402    DEFINE_BIT(CACHE_NEW_SF_VP),
 403    DEFINE_BIT(CACHE_NEW_SF_UNIT),
 404    DEFINE_BIT(CACHE_NEW_VS_UNIT),
 405    DEFINE_BIT(CACHE_NEW_VS_PROG),
 406    DEFINE_BIT(CACHE_NEW_GS_UNIT),
 407    DEFINE_BIT(CACHE_NEW_GS_PROG),
 408    DEFINE_BIT(CACHE_NEW_CLIP_VP),
 409    DEFINE_BIT(CACHE_NEW_CLIP_UNIT),
 410    DEFINE_BIT(CACHE_NEW_CLIP_PROG),
 411    {0, 0, 0}
 412 };
 413
 414
 415 static void
 416 brw_update_dirty_count(struct dirty_bit_map *bit_map, int32_t bits)
 417 {
 418    int i;
 419
 420    for (i = 0; i < 32; i++) {
 421       if (bit_map[i].bit == 0)
 422          return;
 423
 424       if (bit_map[i].bit & bits)
 425          bit_map[i].count++;
 426    }
 427 }
 428
 429 static void
 430 brw_print_dirty_count(struct dirty_bit_map *bit_map)
 431 {
 432    int i;
 433
 434    for (i = 0; i < 32; i++) {
 435       if (bit_map[i].bit == 0)
 436          return;
 437
 438       fprintf(stderr, "0x%08x: %12d (%s)\n",
 439               bit_map[i].bit, bit_map[i].count, bit_map[i].name);
 440    }
 441 }
 442
 443 /***********************************************************************
 444  * Emit all state:
 445  */
 446 void brw_upload_state(struct brw_context *brw)
 447 {
 448    struct gl_context *ctx = &brw->intel.ctx;
 449    struct intel_context *intel = &brw->intel;
 450    struct brw_state_flags *state = &brw->state.dirty;
 451    int i;
 452    static int dirty_count = 0;
 453
 454    state->mesa |= brw->intel.NewGLState;
 455    brw->intel.NewGLState = 0;
 456
 457    state->brw |= ctx->NewDriverState;
 458    ctx->NewDriverState = 0;
 459
 460    if (brw->emit_state_always) {
 461       state->mesa |= ~0;
 462       state->brw |= ~0;
 463       state->cache |= ~0;
 464    }
 465
 466    if (brw->fragment_program != ctx->FragmentProgram._Current) {
 467       brw->fragment_program = ctx->FragmentProgram._Current;
 468       brw->state.dirty.brw |= BRW_NEW_FRAGMENT_PROGRAM;
 469    }
 470
 471    if (brw->vertex_program != ctx->VertexProgram._Current) {
 472       brw->vertex_program = ctx->VertexProgram._Current;
 473       brw->state.dirty.brw |= BRW_NEW_VERTEX_PROGRAM;
 474    }
 475
 476    if (brw->meta_in_progress != _mesa_meta_in_progress(ctx)) {
 477       brw->meta_in_progress = _mesa_meta_in_progress(ctx);
 478       brw->state.dirty.brw |= BRW_NEW_META_IN_PROGRESS;
 479    }
 480
 481    if ((state->mesa | state->cache | state->brw) == 0)
 482       return;
 483
 484    intel_check_front_buffer_rendering(intel);
 485
 486    if (unlikely(INTEL_DEBUG)) {
 487       /* Debug version which enforces various sanity checks on the
 488        * state flags which are generated and checked to help ensure
 489        * state atoms are ordered correctly in the list.
 490        */
 491       struct brw_state_flags examined, prev;
 492       memset(&examined, 0, sizeof(examined));
 493       prev = *state;
 494
 495       for (i = 0; i < brw->num_atoms; i++) {
 496          const struct brw_tracked_state *atom = brw->atoms[i];
 497          struct brw_state_flags generated;
 498
 499          if (check_state(state, &atom->dirty)) {
 500             atom->emit(brw);
 501          }
 502
 503          accumulate_state(&examined, &atom->dirty);
 504
 505          /* generated = (prev ^ state)
 506           * if (examined & generated)
 507           *     fail;
 508           */
 509          xor_states(&generated, &prev, state);
 510          assert(!check_state(&examined, &generated));
 511          prev = *state;
 512       }
 513    }
 514    else {
 515       for (i = 0; i < brw->num_atoms; i++) {
 516          const struct brw_tracked_state *atom = brw->atoms[i];
 517
 518          if (check_state(state, &atom->dirty)) {
 519             atom->emit(brw);
 520          }
 521       }
 522    }
 523
 524    if (unlikely(INTEL_DEBUG & DEBUG_STATE)) {
 525       brw_update_dirty_count(mesa_bits, state->mesa);
 526       brw_update_dirty_count(brw_bits, state->brw);
 527       brw_update_dirty_count(cache_bits, state->cache);
 528       if (dirty_count++ % 1000 == 0) {
 529          brw_print_dirty_count(mesa_bits);
 530          brw_print_dirty_count(brw_bits);
 531          brw_print_dirty_count(cache_bits);
 532          fprintf(stderr, "\n");
 533       }
 534    }
 535
 536    memset(state, 0, sizeof(*state));
 537 }