tegra.c

   1 /*
   2  * Copyright 2014 The Chromium OS Authors. All rights reserved.
   3  * Use of this source code is governed by a BSD-style license that can be
   4  * found in the LICENSE file.
   5  */
   6
   7 #ifdef DRV_TEGRA
   8
   9 #include <assert.h>
  10 #include <stdio.h>
  11 #include <string.h>
  12 #include <sys/mman.h>
  13 #include <tegra_drm.h>
  14 #include <xf86drm.h>
  15
  16 #include "drv_priv.h"
  17 #include "helpers.h"
  18 #include "util.h"
  19
  20 /*
  21  * GOB (Group Of Bytes) is the basic unit of the blocklinear layout.
  22  * GOBs are arranged to blocks, where the height of the block (measured
  23  * in GOBs) is configurable.
  24  */
  25 #define NV_BLOCKLINEAR_GOB_HEIGHT 8
  26 #define NV_BLOCKLINEAR_GOB_WIDTH 64
  27 #define NV_DEFAULT_BLOCK_HEIGHT_LOG2 4
  28 #define NV_PREFERRED_PAGE_SIZE (128 * 1024)
  29
  30 // clang-format off
  31 enum nv_mem_kind
  32 {
  33         NV_MEM_KIND_PITCH = 0,
  34         NV_MEM_KIND_C32_2CRA = 0xdb,
  35         NV_MEM_KIND_GENERIC_16Bx2 = 0xfe,
  36 };
  37
  38 enum tegra_map_type {
  39         TEGRA_READ_TILED_BUFFER = 0,
  40         TEGRA_WRITE_TILED_BUFFER = 1,
  41 };
  42 // clang-format on
  43
  44 struct tegra_private_map_data {
  45         void *tiled;
  46         void *untiled;
  47         uint32_t map_flags;
  48 };
  49
  50 static const uint32_t render_target_formats[] = { DRM_FORMAT_ARGB8888, DRM_FORMAT_XRGB8888 };
  51
  52 static int compute_block_height_log2(int height)
  53 {
  54         int block_height_log2 = NV_DEFAULT_BLOCK_HEIGHT_LOG2;
  55
  56         if (block_height_log2 > 0) {
  57                 /* Shrink, if a smaller block height could cover the whole
  58                  * surface height. */
  59                 int proposed = NV_BLOCKLINEAR_GOB_HEIGHT << (block_height_log2 - 1);
  60                 while (proposed >= height) {
  61                         block_height_log2--;
  62                         if (block_height_log2 == 0)
  63                                 break;
  64                         proposed /= 2;
  65                 }
  66         }
  67         return block_height_log2;
  68 }
  69
  70 static void compute_layout_blocklinear(int width, int height, int format, enum nv_mem_kind *kind,
  71                                        uint32_t *block_height_log2, uint32_t *stride,
  72                                        uint32_t *size)
  73 {
  74         int pitch = drv_stride_from_format(format, width, 0);
  75
  76         /* Align to blocklinear blocks. */
  77         pitch = ALIGN(pitch, NV_BLOCKLINEAR_GOB_WIDTH);
  78
  79         /* Compute padded height. */
  80         *block_height_log2 = compute_block_height_log2(height);
  81         int block_height = 1 << *block_height_log2;
  82         int padded_height = ALIGN(height, NV_BLOCKLINEAR_GOB_HEIGHT * block_height);
  83
  84         int bytes = pitch * padded_height;
  85
  86         /* Pad the allocation to the preferred page size.
  87          * This will reduce the required page table size (see discussion in NV
  88          * bug 1321091), and also acts as a WAR for NV bug 1325421.
  89          */
  90         bytes = ALIGN(bytes, NV_PREFERRED_PAGE_SIZE);
  91
  92         *kind = NV_MEM_KIND_C32_2CRA;
  93         *stride = pitch;
  94         *size = bytes;
  95 }
  96
  97 static void compute_layout_linear(int width, int height, int format, uint32_t *stride,
  98                                   uint32_t *size)
  99 {
 100         *stride = ALIGN(drv_stride_from_format(format, width, 0), 64);
 101         *size = *stride * height;
 102 }
 103
 104 static void transfer_tile(struct bo *bo, uint8_t *tiled, uint8_t *untiled, enum tegra_map_type type,
 105                           uint32_t bytes_per_pixel, uint32_t gob_top, uint32_t gob_left,
 106                           uint32_t gob_size_pixels, uint8_t *tiled_last)
 107 {
 108         uint8_t *tmp;
 109         uint32_t x, y, k;
 110         for (k = 0; k < gob_size_pixels; k++) {
 111                 /*
 112                  * Given the kth pixel starting from the tile specified by
 113                  * gob_top and gob_left, unswizzle to get the standard (x, y)
 114                  * representation.
 115                  */
 116                 x = gob_left + (((k >> 3) & 8) | ((k >> 1) & 4) | (k & 3));
 117                 y = gob_top + ((k >> 7 << 3) | ((k >> 3) & 6) | ((k >> 2) & 1));
 118
 119                 if (tiled >= tiled_last)
 120                         return;
 121
 122                 if (x >= bo->width || y >= bo->height) {
 123                         tiled += bytes_per_pixel;
 124                         continue;
 125                 }
 126
 127                 tmp = untiled + y * bo->strides[0] + x * bytes_per_pixel;
 128
 129                 if (type == TEGRA_READ_TILED_BUFFER)
 130                         memcpy(tmp, tiled, bytes_per_pixel);
 131                 else if (type == TEGRA_WRITE_TILED_BUFFER)
 132                         memcpy(tiled, tmp, bytes_per_pixel);
 133
 134                 /* Move on to next pixel. */
 135                 tiled += bytes_per_pixel;
 136         }
 137 }
 138
 139 static void transfer_tiled_memory(struct bo *bo, uint8_t *tiled, uint8_t *untiled,
 140                                   enum tegra_map_type type)
 141 {
 142         uint32_t gob_width, gob_height, gob_size_bytes, gob_size_pixels, gob_count_x, gob_count_y,
 143             gob_top, gob_left;
 144         uint32_t i, j, offset;
 145         uint8_t *tmp, *tiled_last;
 146         uint32_t bytes_per_pixel = drv_stride_from_format(bo->format, 1, 0);
 147
 148         /*
 149          * The blocklinear format consists of 8*(2^n) x 64 byte sized tiles,
 150          * where 0 <= n <= 4.
 151          */
 152         gob_width = DIV_ROUND_UP(NV_BLOCKLINEAR_GOB_WIDTH, bytes_per_pixel);
 153         gob_height = NV_BLOCKLINEAR_GOB_HEIGHT * (1 << NV_DEFAULT_BLOCK_HEIGHT_LOG2);
 154         /* Calculate the height from maximum possible gob height */
 155         while (gob_height > NV_BLOCKLINEAR_GOB_HEIGHT && gob_height >= 2 * bo->height)
 156                 gob_height /= 2;
 157
 158         gob_size_bytes = gob_height * NV_BLOCKLINEAR_GOB_WIDTH;
 159         gob_size_pixels = gob_height * gob_width;
 160
 161         gob_count_x = DIV_ROUND_UP(bo->strides[0], NV_BLOCKLINEAR_GOB_WIDTH);
 162         gob_count_y = DIV_ROUND_UP(bo->height, gob_height);
 163
 164         tiled_last = tiled + bo->total_size;
 165
 166         offset = 0;
 167         for (j = 0; j < gob_count_y; j++) {
 168                 gob_top = j * gob_height;
 169                 for (i = 0; i < gob_count_x; i++) {
 170                         tmp = tiled + offset;
 171                         gob_left = i * gob_width;
 172
 173                         transfer_tile(bo, tmp, untiled, type, bytes_per_pixel, gob_top, gob_left,
 174                                       gob_size_pixels, tiled_last);
 175
 176                         offset += gob_size_bytes;
 177                 }
 178         }
 179 }
 180
 181 static int tegra_init(struct driver *drv)
 182 {
 183         int ret;
 184         struct format_metadata metadata;
 185         uint64_t use_flags = BO_USE_RENDER_MASK;
 186
 187         metadata.tiling = NV_MEM_KIND_PITCH;
 188         metadata.priority = 1;
 189         metadata.modifier = DRM_FORMAT_MOD_NONE;
 190
 191         ret = drv_add_combinations(drv, render_target_formats, ARRAY_SIZE(render_target_formats),
 192                                    &metadata, use_flags);
 193         if (ret)
 194                 return ret;
 195
 196         drv_modify_combination(drv, DRM_FORMAT_XRGB8888, &metadata, BO_USE_CURSOR | BO_USE_SCANOUT);
 197         drv_modify_combination(drv, DRM_FORMAT_ARGB8888, &metadata, BO_USE_CURSOR | BO_USE_SCANOUT);
 198
 199         use_flags &= ~BO_USE_SW_WRITE_OFTEN;
 200         use_flags &= ~BO_USE_SW_READ_OFTEN;
 201         use_flags &= ~BO_USE_LINEAR;
 202
 203         metadata.tiling = NV_MEM_KIND_C32_2CRA;
 204         metadata.priority = 2;
 205
 206         ret = drv_add_combinations(drv, render_target_formats, ARRAY_SIZE(render_target_formats),
 207                                    &metadata, use_flags);
 208         if (ret)
 209                 return ret;
 210
 211         drv_modify_combination(drv, DRM_FORMAT_XRGB8888, &metadata, BO_USE_SCANOUT);
 212         drv_modify_combination(drv, DRM_FORMAT_ARGB8888, &metadata, BO_USE_SCANOUT);
 213         return 0;
 214 }
 215
 216 static int tegra_bo_create(struct bo *bo, uint32_t width, uint32_t height, uint32_t format,
 217                            uint64_t use_flags)
 218 {
 219         uint32_t size, stride, block_height_log2 = 0;
 220         enum nv_mem_kind kind = NV_MEM_KIND_PITCH;
 221         struct drm_tegra_gem_create gem_create;
 222         int ret;
 223
 224         if (use_flags &
 225             (BO_USE_CURSOR | BO_USE_LINEAR | BO_USE_SW_READ_OFTEN | BO_USE_SW_WRITE_OFTEN))
 226                 compute_layout_linear(width, height, format, &stride, &size);
 227         else
 228                 compute_layout_blocklinear(width, height, format, &kind, &block_height_log2,
 229                                            &stride, &size);
 230
 231         memset(&gem_create, 0, sizeof(gem_create));
 232         gem_create.size = size;
 233         gem_create.flags = 0;
 234
 235         ret = drmIoctl(bo->drv->fd, DRM_IOCTL_TEGRA_GEM_CREATE, &gem_create);
 236         if (ret) {
 237                 fprintf(stderr, "drv: DRM_IOCTL_TEGRA_GEM_CREATE failed (size=%zu)\n", size);
 238                 return ret;
 239         }
 240
 241         bo->handles[0].u32 = gem_create.handle;
 242         bo->offsets[0] = 0;
 243         bo->total_size = bo->sizes[0] = size;
 244         bo->strides[0] = stride;
 245
 246         if (kind != NV_MEM_KIND_PITCH) {
 247                 struct drm_tegra_gem_set_tiling gem_tile;
 248
 249                 memset(&gem_tile, 0, sizeof(gem_tile));
 250                 gem_tile.handle = bo->handles[0].u32;
 251                 gem_tile.mode = DRM_TEGRA_GEM_TILING_MODE_BLOCK;
 252                 gem_tile.value = block_height_log2;
 253
 254                 ret = drmCommandWriteRead(bo->drv->fd, DRM_TEGRA_GEM_SET_TILING, &gem_tile,
 255                                           sizeof(gem_tile));
 256                 if (ret < 0) {
 257                         drv_gem_bo_destroy(bo);
 258                         return ret;
 259                 }
 260
 261                 /* Encode blocklinear parameters for EGLImage creation. */
 262                 bo->tiling = (kind & 0xff) | ((block_height_log2 & 0xf) << 8);
 263                 bo->format_modifiers[0] = fourcc_mod_code(NV, bo->tiling);
 264         }
 265
 266         return 0;
 267 }
 268
 269 static int tegra_bo_import(struct bo *bo, struct drv_import_fd_data *data)
 270 {
 271         int ret;
 272         struct drm_tegra_gem_get_tiling gem_get_tiling;
 273
 274         ret = drv_prime_bo_import(bo, data);
 275         if (ret)
 276                 return ret;
 277
 278         /* TODO(gsingh): export modifiers and get rid of backdoor tiling. */
 279         memset(&gem_get_tiling, 0, sizeof(gem_get_tiling));
 280         gem_get_tiling.handle = bo->handles[0].u32;
 281
 282         ret = drmIoctl(bo->drv->fd, DRM_IOCTL_TEGRA_GEM_GET_TILING, &gem_get_tiling);
 283         if (ret) {
 284                 drv_gem_bo_destroy(bo);
 285                 return ret;
 286         }
 287
 288         /* NOTE(djmk): we only know about one tiled format, so if our drmIoctl call tells us we are
 289            tiled, assume it is this format (NV_MEM_KIND_C32_2CRA) otherwise linear (KIND_PITCH). */
 290         if (gem_get_tiling.mode == DRM_TEGRA_GEM_TILING_MODE_PITCH) {
 291                 bo->tiling = NV_MEM_KIND_PITCH;
 292         } else if (gem_get_tiling.mode == DRM_TEGRA_GEM_TILING_MODE_BLOCK) {
 293                 bo->tiling = NV_MEM_KIND_C32_2CRA;
 294         } else {
 295                 fprintf(stderr, "tegra_bo_import: unknown tile format %d", gem_get_tiling.mode);
 296                 drv_gem_bo_destroy(bo);
 297                 assert(0);
 298         }
 299
 300         bo->format_modifiers[0] = fourcc_mod_code(NV, bo->tiling);
 301         return 0;
 302 }
 303
 304 static void *tegra_bo_map(struct bo *bo, struct map_info *data, size_t plane, uint32_t map_flags)
 305 {
 306         int ret;
 307         struct drm_tegra_gem_mmap gem_map;
 308         struct tegra_private_map_data *priv;
 309
 310         memset(&gem_map, 0, sizeof(gem_map));
 311         gem_map.handle = bo->handles[0].u32;
 312
 313         ret = drmCommandWriteRead(bo->drv->fd, DRM_TEGRA_GEM_MMAP, &gem_map, sizeof(gem_map));
 314         if (ret < 0) {
 315                 fprintf(stderr, "drv: DRM_TEGRA_GEM_MMAP failed\n");
 316                 return MAP_FAILED;
 317         }
 318
 319         void *addr = mmap(0, bo->total_size, drv_get_prot(map_flags), MAP_SHARED, bo->drv->fd,
 320                           gem_map.offset);
 321         data->length = bo->total_size;
 322         if ((bo->tiling & 0xFF) == NV_MEM_KIND_C32_2CRA && addr != MAP_FAILED) {
 323                 priv = calloc(1, sizeof(*priv));
 324                 priv->untiled = calloc(1, bo->total_size);
 325                 priv->tiled = addr;
 326                 priv->map_flags = map_flags;
 327                 data->priv = priv;
 328                 transfer_tiled_memory(bo, priv->tiled, priv->untiled, TEGRA_READ_TILED_BUFFER);
 329                 addr = priv->untiled;
 330         }
 331
 332         return addr;
 333 }
 334
 335 static int tegra_bo_unmap(struct bo *bo, struct map_info *data)
 336 {
 337         if (data->priv) {
 338                 struct tegra_private_map_data *priv = data->priv;
 339                 data->addr = priv->tiled;
 340                 free(priv->untiled);
 341                 free(priv);
 342                 data->priv = NULL;
 343         }
 344
 345         return munmap(data->addr, data->length);
 346 }
 347
 348 static int tegra_bo_flush(struct bo *bo, struct map_info *data)
 349 {
 350         struct tegra_private_map_data *priv = data->priv;
 351
 352         if (priv && (priv->map_flags & BO_MAP_WRITE))
 353                 transfer_tiled_memory(bo, priv->tiled, priv->untiled, TEGRA_WRITE_TILED_BUFFER);
 354
 355         return 0;
 356 }
 357
 358 struct backend backend_tegra = {
 359         .name = "tegra",
 360         .init = tegra_init,
 361         .bo_create = tegra_bo_create,
 362         .bo_destroy = drv_gem_bo_destroy,
 363         .bo_import = tegra_bo_import,
 364         .bo_map = tegra_bo_map,
 365         .bo_unmap = tegra_bo_unmap,
 366         .bo_flush = tegra_bo_flush,
 367 };
 368
 369 #endif