tegra.c

   1 /*
   2  * Copyright 2014 The Chromium OS Authors. All rights reserved.
   3  * Use of this source code is governed by a BSD-style license that can be
   4  * found in the LICENSE file.
   5  */
   6
   7 #ifdef DRV_TEGRA
   8
   9 #include <assert.h>
  10 #include <stdio.h>
  11 #include <string.h>
  12 #include <sys/mman.h>
  13 #include <tegra_drm.h>
  14 #include <xf86drm.h>
  15
  16 #include "drv_priv.h"
  17 #include "helpers.h"
  18 #include "util.h"
  19
  20 /*
  21  * GOB (Group Of Bytes) is the basic unit of the blocklinear layout.
  22  * GOBs are arranged to blocks, where the height of the block (measured
  23  * in GOBs) is configurable.
  24  */
  25 #define NV_BLOCKLINEAR_GOB_HEIGHT 8
  26 #define NV_BLOCKLINEAR_GOB_WIDTH 64
  27 #define NV_DEFAULT_BLOCK_HEIGHT_LOG2 4
  28 #define NV_PREFERRED_PAGE_SIZE (128 * 1024)
  29
  30 // clang-format off
  31 enum nv_mem_kind
  32 {
  33         NV_MEM_KIND_PITCH = 0,
  34         NV_MEM_KIND_C32_2CRA = 0xdb,
  35         NV_MEM_KIND_GENERIC_16Bx2 = 0xfe,
  36 };
  37
  38 enum tegra_map_type {
  39         TEGRA_READ_TILED_BUFFER = 0,
  40         TEGRA_WRITE_TILED_BUFFER = 1,
  41 };
  42 // clang-format on
  43
  44 struct tegra_private_map_data {
  45         void *tiled;
  46         void *untiled;
  47 };
  48
  49 static const uint32_t render_target_formats[] = { DRM_FORMAT_ARGB8888, DRM_FORMAT_XRGB8888 };
  50
  51 static int compute_block_height_log2(int height)
  52 {
  53         int block_height_log2 = NV_DEFAULT_BLOCK_HEIGHT_LOG2;
  54
  55         if (block_height_log2 > 0) {
  56                 /* Shrink, if a smaller block height could cover the whole
  57                  * surface height. */
  58                 int proposed = NV_BLOCKLINEAR_GOB_HEIGHT << (block_height_log2 - 1);
  59                 while (proposed >= height) {
  60                         block_height_log2--;
  61                         if (block_height_log2 == 0)
  62                                 break;
  63                         proposed /= 2;
  64                 }
  65         }
  66         return block_height_log2;
  67 }
  68
  69 static void compute_layout_blocklinear(int width, int height, int format, enum nv_mem_kind *kind,
  70                                        uint32_t *block_height_log2, uint32_t *stride,
  71                                        uint32_t *size)
  72 {
  73         int pitch = drv_stride_from_format(format, width, 0);
  74
  75         /* Align to blocklinear blocks. */
  76         pitch = ALIGN(pitch, NV_BLOCKLINEAR_GOB_WIDTH);
  77
  78         /* Compute padded height. */
  79         *block_height_log2 = compute_block_height_log2(height);
  80         int block_height = 1 << *block_height_log2;
  81         int padded_height = ALIGN(height, NV_BLOCKLINEAR_GOB_HEIGHT * block_height);
  82
  83         int bytes = pitch * padded_height;
  84
  85         /* Pad the allocation to the preferred page size.
  86          * This will reduce the required page table size (see discussion in NV
  87          * bug 1321091), and also acts as a WAR for NV bug 1325421.
  88          */
  89         bytes = ALIGN(bytes, NV_PREFERRED_PAGE_SIZE);
  90
  91         *kind = NV_MEM_KIND_C32_2CRA;
  92         *stride = pitch;
  93         *size = bytes;
  94 }
  95
  96 static void compute_layout_linear(int width, int height, int format, uint32_t *stride,
  97                                   uint32_t *size)
  98 {
  99         *stride = ALIGN(drv_stride_from_format(format, width, 0), 64);
 100         *size = *stride * height;
 101 }
 102
 103 static void transfer_tile(struct bo *bo, uint8_t *tiled, uint8_t *untiled, enum tegra_map_type type,
 104                           uint32_t bytes_per_pixel, uint32_t gob_top, uint32_t gob_left,
 105                           uint32_t gob_size_pixels)
 106 {
 107         uint8_t *tmp;
 108         uint32_t x, y, k;
 109         for (k = 0; k < gob_size_pixels; k++) {
 110                 /*
 111                  * Given the kth pixel starting from the tile specified by
 112                  * gob_top and gob_left, unswizzle to get the standard (x, y)
 113                  * representation.
 114                  */
 115                 x = gob_left + (((k >> 3) & 8) | ((k >> 1) & 4) | (k & 3));
 116                 y = gob_top + ((k >> 7 << 3) | ((k >> 3) & 6) | ((k >> 2) & 1));
 117
 118                 tmp = untiled + (y * bo->strides[0]) + (x * bytes_per_pixel);
 119
 120                 if (type == TEGRA_READ_TILED_BUFFER)
 121                         memcpy(tmp, tiled, bytes_per_pixel);
 122                 else if (type == TEGRA_WRITE_TILED_BUFFER)
 123                         memcpy(tiled, tmp, bytes_per_pixel);
 124
 125                 /* Move on to next pixel. */
 126                 tiled += bytes_per_pixel;
 127         }
 128 }
 129
 130 static void transfer_tiled_memory(struct bo *bo, uint8_t *tiled, uint8_t *untiled,
 131                                   enum tegra_map_type type)
 132 {
 133         uint32_t gob_width, gob_height, gob_size_bytes, gob_size_pixels, gob_count_x, gob_count_y,
 134             gob_top, gob_left;
 135         uint32_t i, j, offset;
 136         uint8_t *tmp;
 137         uint32_t bytes_per_pixel = drv_stride_from_format(bo->format, 1, 0);
 138
 139         /*
 140          * The blocklinear format consists of 8*(2^n) x 64 byte sized tiles,
 141          * where 0 <= n <= 4.
 142          */
 143         gob_width = DIV_ROUND_UP(NV_BLOCKLINEAR_GOB_WIDTH, bytes_per_pixel);
 144         gob_height = NV_BLOCKLINEAR_GOB_HEIGHT * (1 << NV_DEFAULT_BLOCK_HEIGHT_LOG2);
 145         /* Calculate the height from maximum possible gob height */
 146         while (gob_height > NV_BLOCKLINEAR_GOB_HEIGHT && gob_height >= 2 * bo->height)
 147                 gob_height /= 2;
 148
 149         gob_size_bytes = gob_height * NV_BLOCKLINEAR_GOB_WIDTH;
 150         gob_size_pixels = gob_height * gob_width;
 151
 152         gob_count_x = DIV_ROUND_UP(bo->strides[0], NV_BLOCKLINEAR_GOB_WIDTH);
 153         gob_count_y = DIV_ROUND_UP(bo->height, gob_height);
 154
 155         offset = 0;
 156         for (j = 0; j < gob_count_y; j++) {
 157                 gob_top = j * gob_height;
 158                 for (i = 0; i < gob_count_x; i++) {
 159                         tmp = tiled + offset;
 160                         gob_left = i * gob_width;
 161
 162                         transfer_tile(bo, tmp, untiled, type, bytes_per_pixel, gob_top, gob_left,
 163                                       gob_size_pixels);
 164
 165                         offset += gob_size_bytes;
 166                 }
 167         }
 168 }
 169
 170 static int tegra_init(struct driver *drv)
 171 {
 172         int ret;
 173         struct format_metadata metadata;
 174         uint64_t flags = BO_USE_RENDER_MASK;
 175
 176         metadata.tiling = NV_MEM_KIND_PITCH;
 177         metadata.priority = 1;
 178         metadata.modifier = DRM_FORMAT_MOD_NONE;
 179
 180         ret = drv_add_combinations(drv, render_target_formats, ARRAY_SIZE(render_target_formats),
 181                                    &metadata, flags);
 182         if (ret)
 183                 return ret;
 184
 185         drv_modify_combination(drv, DRM_FORMAT_XRGB8888, &metadata, BO_USE_CURSOR | BO_USE_SCANOUT);
 186         drv_modify_combination(drv, DRM_FORMAT_ARGB8888, &metadata, BO_USE_CURSOR | BO_USE_SCANOUT);
 187
 188         flags &= ~BO_USE_SW_WRITE_OFTEN;
 189         flags &= ~BO_USE_SW_READ_OFTEN;
 190         flags &= ~BO_USE_LINEAR;
 191
 192         metadata.tiling = NV_MEM_KIND_C32_2CRA;
 193         metadata.priority = 2;
 194
 195         ret = drv_add_combinations(drv, render_target_formats, ARRAY_SIZE(render_target_formats),
 196                                    &metadata, flags);
 197         if (ret)
 198                 return ret;
 199
 200         drv_modify_combination(drv, DRM_FORMAT_XRGB8888, &metadata, BO_USE_SCANOUT);
 201         drv_modify_combination(drv, DRM_FORMAT_ARGB8888, &metadata, BO_USE_SCANOUT);
 202         return 0;
 203 }
 204
 205 static int tegra_bo_create(struct bo *bo, uint32_t width, uint32_t height, uint32_t format,
 206                            uint32_t flags)
 207 {
 208         uint32_t size, stride, block_height_log2 = 0;
 209         enum nv_mem_kind kind = NV_MEM_KIND_PITCH;
 210         struct drm_tegra_gem_create gem_create;
 211         int ret;
 212
 213         if (flags & (BO_USE_CURSOR | BO_USE_LINEAR | BO_USE_SW_READ_OFTEN | BO_USE_SW_WRITE_OFTEN))
 214                 compute_layout_linear(width, height, format, &stride, &size);
 215         else
 216                 compute_layout_blocklinear(width, height, format, &kind, &block_height_log2,
 217                                            &stride, &size);
 218
 219         memset(&gem_create, 0, sizeof(gem_create));
 220         gem_create.size = size;
 221         gem_create.flags = 0;
 222
 223         ret = drmIoctl(bo->drv->fd, DRM_IOCTL_TEGRA_GEM_CREATE, &gem_create);
 224         if (ret) {
 225                 fprintf(stderr, "drv: DRM_IOCTL_TEGRA_GEM_CREATE failed (size=%zu)\n", size);
 226                 return ret;
 227         }
 228
 229         bo->handles[0].u32 = gem_create.handle;
 230         bo->offsets[0] = 0;
 231         bo->total_size = bo->sizes[0] = size;
 232         bo->strides[0] = stride;
 233
 234         if (kind != NV_MEM_KIND_PITCH) {
 235                 struct drm_tegra_gem_set_tiling gem_tile;
 236
 237                 memset(&gem_tile, 0, sizeof(gem_tile));
 238                 gem_tile.handle = bo->handles[0].u32;
 239                 gem_tile.mode = DRM_TEGRA_GEM_TILING_MODE_BLOCK;
 240                 gem_tile.value = block_height_log2;
 241
 242                 ret = drmCommandWriteRead(bo->drv->fd, DRM_TEGRA_GEM_SET_TILING, &gem_tile,
 243                                           sizeof(gem_tile));
 244                 if (ret < 0) {
 245                         drv_gem_bo_destroy(bo);
 246                         return ret;
 247                 }
 248
 249                 /* Encode blocklinear parameters for EGLImage creation. */
 250                 bo->tiling = (kind & 0xff) | ((block_height_log2 & 0xf) << 8);
 251                 bo->format_modifiers[0] = fourcc_mod_code(NV, bo->tiling);
 252         }
 253
 254         return 0;
 255 }
 256
 257 static void *tegra_bo_map(struct bo *bo, struct map_info *data, size_t plane)
 258 {
 259         int ret;
 260         struct drm_tegra_gem_mmap gem_map;
 261         struct tegra_private_map_data *priv;
 262
 263         memset(&gem_map, 0, sizeof(gem_map));
 264         gem_map.handle = bo->handles[0].u32;
 265
 266         ret = drmCommandWriteRead(bo->drv->fd, DRM_TEGRA_GEM_MMAP, &gem_map, sizeof(gem_map));
 267         if (ret < 0) {
 268                 fprintf(stderr, "drv: DRM_TEGRA_GEM_MMAP failed\n");
 269                 return MAP_FAILED;
 270         }
 271
 272         void *addr = mmap(0, bo->total_size, PROT_READ | PROT_WRITE, MAP_SHARED, bo->drv->fd,
 273                           gem_map.offset);
 274
 275         data->length = bo->total_size;
 276         if ((bo->tiling & 0xFF) == NV_MEM_KIND_C32_2CRA && addr != MAP_FAILED) {
 277                 priv = calloc(1, sizeof(*priv));
 278                 priv->untiled = calloc(1, bo->total_size);
 279                 priv->tiled = addr;
 280                 data->priv = priv;
 281                 transfer_tiled_memory(bo, priv->tiled, priv->untiled, TEGRA_READ_TILED_BUFFER);
 282                 addr = priv->untiled;
 283         }
 284
 285         return addr;
 286 }
 287
 288 static int tegra_bo_unmap(struct bo *bo, struct map_info *data)
 289 {
 290         if (data->priv) {
 291                 struct tegra_private_map_data *priv = data->priv;
 292                 transfer_tiled_memory(bo, priv->tiled, priv->untiled, TEGRA_WRITE_TILED_BUFFER);
 293                 data->addr = priv->tiled;
 294                 free(priv->untiled);
 295                 free(priv);
 296                 data->priv = NULL;
 297         }
 298
 299         return munmap(data->addr, data->length);
 300 }
 301
 302 static int tegra_bo_import(struct bo *bo, struct drv_import_fd_data *data)
 303 {
 304         int ret;
 305         struct drm_tegra_gem_get_tiling gem_get_tiling;
 306
 307         ret = drv_prime_bo_import(bo, data);
 308         if (ret)
 309                 return ret;
 310
 311         /* TODO(gsingh): export modifiers and get rid of backdoor tiling. */
 312         memset(&gem_get_tiling, 0, sizeof(gem_get_tiling));
 313         gem_get_tiling.handle = bo->handles[0].u32;
 314
 315         ret = drmIoctl(bo->drv->fd, DRM_IOCTL_TEGRA_GEM_GET_TILING, &gem_get_tiling);
 316         if (ret) {
 317                 drv_gem_bo_destroy(bo);
 318                 return ret;
 319         }
 320
 321         /* NOTE(djmk): we only know about one tiled format, so if our drmIoctl call tells us we are
 322            tiled, assume it is this format (NV_MEM_KIND_C32_2CRA) otherwise linear (KIND_PITCH). */
 323         if (gem_get_tiling.mode == DRM_TEGRA_GEM_TILING_MODE_PITCH) {
 324                 bo->tiling = NV_MEM_KIND_PITCH;
 325         } else if (gem_get_tiling.mode == DRM_TEGRA_GEM_TILING_MODE_BLOCK) {
 326                 bo->tiling = NV_MEM_KIND_C32_2CRA;
 327         } else {
 328                 fprintf(stderr, "tegra_bo_import: unknown tile format %d", gem_get_tiling.mode);
 329                 drv_gem_bo_destroy(bo);
 330                 assert(0);
 331         }
 332
 333         bo->format_modifiers[0] = fourcc_mod_code(NV, bo->tiling);
 334         return 0;
 335 }
 336
 337 struct backend backend_tegra = {
 338         .name = "tegra",
 339         .init = tegra_init,
 340         .bo_create = tegra_bo_create,
 341         .bo_destroy = drv_gem_bo_destroy,
 342         .bo_import = tegra_bo_import,
 343         .bo_map = tegra_bo_map,
 344         .bo_unmap = tegra_bo_unmap,
 345 };
 346
 347 #endif