inc/CHIPSTICK_FR2433.asm

   1 ; -*- coding: utf-8 -*-
   2 ; CHIPSTICK_FR2433.inc
   3
   4 ; Fast Forth For Texas Instrument CHIPSTICK MSP430FR2433
   5 ;
   6 ; Copyright (C) <2016>  <J.M. THOORENS>
   7 ;
   8 ; This program is free software: you can redistribute it and/or modify
   9 ; it under the terms of the GNU General Public License as published by
  10 ; the Free Software Foundation, either version 3 of the License, or
  11 ; (at your option) any later version.
  12 ;
  13 ; This program is distributed in the hope that it will be useful,
  14 ; but WITHOUT ANY WARRANTY; without even the implied warranty of
  15 ; MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  16 ; GNU General Public License for more details.
  17 ;
  18 ; You should have received a copy of the GNU General Public License
  19 ; along with this program.  If not, see <http://www.gnu.org/licenses/>.
  20
  21 ; ======================================================================
  22 ; INIT CHIPSTICK MSP430FR2433
  23 ; ======================================================================
  24
  25 ; my USBtoUart :
  26 ; http://www.ebay.fr/itm/CP2102-USB-UART-Board-mini-Data-Transfer-Convertor-Module-Development-Board-/251433941479
  27
  28 ; for sd card socket be carefull : pin CD must be present !
  29 ; http://www.ebay.com/itm/2-PCS-SD-Card-Module-Slot-Socket-Reader-For-Arduino-MCU-/181211954262?pt=LH_DefaultDomain_0&hash=item2a3112fc56
  30
  31
  32 ; ChipStick PROG Header
  33 ; ------------------------
  34 ; PR1 - GND
  35 ; PR2 - TEST
  36 ; PR3 - VCC
  37 ; PR4 - UART0 RX
  38 ; PR5 - UART0 TX
  39 ; PR6 - /RST
  40
  41 ; ChipStick Header PL1
  42 ; ------------------------
  43 ; P1 - 24 - 3V3
  44 ; P2 - 20 - P3.2
  45 ; P3 -  4 - P1.5 UCA0 RX/SOMI
  46 ; P4 -  3 - P1.4 UCA0 TX/SIMO
  47 ; P5 -  5 - P1.6 UCA0 CLK
  48 ; P6 - 13 - P2.3
  49 ; P7 - 12 - P3.0
  50 ; P8 -  7 - P1.0 UCB0 STE
  51 ; P9 -  8 - P1.1 UCB0 CLK
  52 ; P10-  9 - P1.2 UCB0 SIMO/SDA
  53
  54 ; ChipStick Header PL2
  55 ; -------------------------
  56 ; P1 - 23 - GND
  57 ; P2 - 22 - P2.1 XIN
  58 ; P3 - 21 - P2.0 XOUT
  59 ; P4 -  2 - TEST
  60 ; P5 -  1 - /RST
  61 ; P6 - 17 - P2.6 UCA1 TX/SIMO
  62 ; P7 - 16 - P2.5 UCA1 RX/SOMI
  63 ; P8 - 15 - P2.4 UCA1 CLK
  64 ; P9 - 11 - P2.2
  65 ; P10- 10 - P1.3 UCB0 SOMI/SCL
  66
  67 ; LEDS:
  68 ; LED1 - 14 - P3.1 UCA1 STE
  69
  70 ; switch-keys:
  71 ; RST
  72
  73
  74 ; ===================================================================================
  75 ; in case of 3.3V powered by UARTtoUSB bridge, open J13 straps {RST,TST,V+,5V} BEFORE
  76 ; then wire VCC and GND of bridge onto J13 connector
  77 ; ===================================================================================
  78
  79 ; ---------------------------------------------------
  80 ; CHIPSTICK_FR2433 <--> OUTPUT WORLD
  81 ; ---------------------------------------------------
  82 ; P3.1 -                        LED1
  83
  84 ; P2.1  -             PL2.2  -  SW1
  85 ; P2.0  -             PL2.3  -  SW2
  86
  87 ;                                 +--4k7-< DeepRST <-- GND
  88 ;                                 |
  89 ; P1.4  - UCA0 TXD    PL1.4  -  <-+-> RX  UARTtoUSB bridge
  90 ; P1.5  - UCA0 RXD    PL1.3  -  <---- TX  UARTtoUSB bridge
  91 ; P3.2  - RTS         PL1.2  -  ----> CTS UARTtoUSB bridge (if TERMINALCTSRTS option)
  92
  93 ; P3.0  -             PL1.7  -  ----> /CS SPI_RAM
  94 ; P1.1  - UCB0 CLK    PL1.9  -  ----> CLK SPI_RAM
  95 ; P1.2  - UCB0 SIMO   PL1.10 -  ----> SI  SPI_RAM
  96 ; P1.3  - UCB0 SOMI   PL2.10 -  <---- S0  SPI_RAM
  97
  98
  99 ; P1.1  - UCB0 CLK    PL1.9  -  ----> SD_CLK
 100 ; P1.2  - UCB0 SIMO   PL1.10 -  ----> SD_SDI
 101 ; P1.3  - UCB0 SOMI   PL2.10 -  <---- SD_SDO
 102 ; P2.3  -             PL1.6  -  <---- SD_CD (Card Detect)
 103 ; P2.2  -             PL2.9  -  ----> SD_CS (Card Select)
 104
 105 ; P1.2  - UCB0 SDA    PL1.10 -  <---> SDA I2C Slave
 106 ; P1.3  - UCB0 SCL    PL2.10 -  ----> SCL I2C Slave
 107
 108 ; P2.2  -             PL2.9  -  ----> SCL I2C SoftMaster
 109 ; P2.0  -             PL2.3  -  <---> SDA I2C SoftMaster
 110
 111 ; P1.0  - UCB0 STE    PL1.8  -  <---- TSSOP32236 (IR RC5)
 112
 113 ; ----------------------------------------------------------------------
 114 ; POWER ON RESET AND INITIALIZATION : I/O
 115 ; ----------------------------------------------------------------------
 116
 117 ; ----------------------------------------------------------------------
 118 ; POWER ON RESET AND INITIALIZATION : PORT1/2
 119 ; ----------------------------------------------------------------------
 120
 121 ; reset state : Px{DIR,REN,SEL0,SEL1,SELC,IE,IFG,IV} = 0 ; Px{IN,OUT,IES} = ?
 122
 123 ; PORTx default wanted state : pins as input with pullup resistor
 124
 125             MOV #-1,&PAOUT  ; OUT1 for all pins
 126             BIS #-1,&PAREN  ; all pins with pull resistors
 127
 128 ; PORT1 usage
 129
 130     .IFDEF UCB0_TERM        ;
 131 TERM_SEL    .equ    P1SEL0
 132 TERM_REN    .equ    P1REN
 133 TERM_OUT    .equ    P1OUT
 134 BUS_TERM    .equ    0Ch     ; P1.2=SDA P1.3=SCL
 135     .ENDIF
 136
 137     .IFDEF UCB0_SD
 138 SD_SEL      .equ PASEL0     ; to configure UCB0
 139 SD_REN      .equ PAREN      ; to configure pullup resistors
 140 BUS_SD      .equ 000Eh      ; pins P1.1 as UCB0CLK, P1.2 as UCB0SIMO & P1.3 as UCB0SOMI
 141     .ENDIF
 142
 143     .IFDEF UCA0_TERM
 144 TERM_IN     .equ P1IN
 145 TERM_SEL    .equ P1SEL0
 146 TERM_REN    .equ P1REN
 147 TXD         .equ 10h        ; P1.4 = TXD + FORTH Deep_RST pin
 148 RXD         .equ 20h        ; P1.5
 149 BUS_TERM    .equ 30h
 150     .ENDIF
 151
 152 WIPE_IN     .equ    P1IN
 153 IO_WIPE     .equ    10h     ; P1.4 = FORTH Deep_RST pin
 154
 155     .IFDEF UCA0_SD
 156 BUS_SD    .equ 0070h        ; pins P1.4,P1.5,P1.6
 157 SD_SEL    .equ PASEL0
 158 SD_REN    .equ PAREN
 159     .ENDIF
 160
 161 ; PORT2 usage
 162 CD_SD       .equ 8          ; P2.3 as Card Detect
 163 SD_CDIN     .equ P2IN
 164
 165 CS_SD       .equ 4          ; P2.2 as Card Select
 166 SD_CSOUT    .equ P2OUT
 167 SD_CSDIR    .equ P2DIR
 168
 169 ; ----------------------------------------------------------------------
 170 ; POWER ON RESET AND INITIALIZATION : PORT3
 171 ; ----------------------------------------------------------------------
 172
 173 ; reset state : Px{DIR,REN,SEL0,SEL1,SELC,IE,IFG,IV} = 0 ; Px{IN,OUT,IES} = ?
 174
 175 ; PORT3 usage
 176 ; P3.1 -           LED1
 177
 178 HANDSHAKOUT .equ    P3OUT
 179 HANDSHAKIN  .equ    P3IN
 180 CTS         .equ    1           ; P3.0
 181 RTS         .equ    4           ; P3.2
 182
 183 ; RTS output is wired to the CTS input of UART2USB bridge
 184 ; CTS is not used by FORTH terminal
 185 ; configure RTS as output high to disable RX TERM during start FORTH
 186
 187 ; PORTx default wanted state : pins as input with pullup resistor
 188
 189             MOV.B #001h,&P3DIR  ; all pins as input else LED1 as output
 190             BIS.B #-1,&P3REN    ; all inputs with pull resistors
 191             MOV.B #0FDh,&P3OUT  ; all pins with pullup resistors and LED1 = output low
 192
 193     .IFDEF TERMINAL4WIRES
 194 ; RTS output is wired to the CTS input of UART2USB bridge
 195 ; configure RTS as output high to disable RX TERM during start FORTH
 196             BIS.B #RTS,&P3DIR   ; RTS as output high
 197         .IFDEF TERMINAL5WIRES
 198 ; CTS input must be wired to the RTS output of UART2USB bridge
 199 ; configure CTS as input low (true) to avoid lock when CTS is not wired
 200             BIC.B #CTS,&P3OUT   ; CTS input pulled down
 201         .ENDIF  ; TERMINAL5WIRES
 202     .ENDIF  ; TERMINAL4WIRES
 203
 204 ; ----------------------------------------------------------------------
 205 ; FRAM config
 206 ; ----------------------------------------------------------------------
 207
 208     .IF FREQUENCY >8
 209             MOV.B   #0A5h, &FRCTL0_H     ; enable FRCTL0 access
 210             MOV.B   #10h, &FRCTL0         ; 1 waitstate @ 16 MHz
 211             MOV.B   #01h, &FRCTL0_H       ; disable FRCTL0 access
 212     .ENDIF
 213
 214 ; ----------------------------------------------------------------------
 215 ; POWER ON RESET SYS config
 216 ; ----------------------------------------------------------------------
 217
 218 ; SYS code
 219 ;    BIC #1,&SYSCFG0 ; enable write program in FRAM
 220     MOV #0A500h,&SYSCFG0 ; enable write MAIN and INFO
 221
 222 ; ----------------------------------------------------------------------
 223 ; POWER ON RESET AND INITIALIZATION : CLOCK SYSTEM
 224 ; ----------------------------------------------------------------------
 225
 226 ; CS code for EXP430FR2433
 227
 228 ; to measure REFO frequency, output ACLK on P2.2:
 229 ;    BIS.B #4,&P2SEL1
 230 ;    BIS.B #4,&P2DIR
 231 ; result : REFO = 32.69kHz
 232
 233 ; ===================================================================
 234 ; need to adjust FLLN (and DCO) for each device of MSP430fr2xxx family ?
 235 ; (no problem with MSP430FR5xxx families without FLL).
 236 ; ===================================================================
 237
 238     .IF FREQUENCY = 0.25
 239
 240             MOV #0D6h,&CSCTL0          ; preset DCO = 0xD6 (measured value @ 0x180 ; to measure, type 0x180 @ U.)
 241
 242             MOV     #0001h,&CSCTL1      ; Set 1MHZ DCORSEL,disable DCOFTRIM,Modulation
 243 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 244 ;            MOV     #200Dh,&CSCTL2      ; Set FLLD=2 (DCOCLKCDIV=DCO/4),set FLLN=0Dh
 245                                         ; fCOCLKDIV = 32768 x (13+1) = 0.459 MHz ; measured :  MHz
 246 ;            MOV     #200Eh,&CSCTL2      ; Set FLLD=2 (DCOCLKCDIV=DCO/4),set FLLN=0Eh
 247                                         ; fCOCLKDIV = 32768 x (14+1) = 0.491 MHz ; measured :  MHz
 248             MOV     #200Fh,&CSCTL2      ; Set FLLD=2 (DCOCLKCDIV=DCO/4),set FLLN=0Fh
 249                                         ; fCOCLKDIV = 32768 x (15+1) = 0.524 MHz ; measured :  MHz
 250 ; =====================================
 251             MOV     #4,X
 252
 253     .ELSEIF FREQUENCY = 0.5
 254
 255             MOV #0D6h,&CSCTL0          ; preset DCO = 0xD6 (measured value @ 0x180 ; to measure, type 0x180 @ U.)
 256
 257             MOV     #0001h,&CSCTL1      ; Set 1MHZ DCORSEL,disable DCOFTRIM,Modulation
 258 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 259 ;            MOV     #100Dh,&CSCTL2      ; Set FLLD=1 (DCOCLKCDIV=DCO/2),set FLLN=0Dh
 260                                         ; fCOCLKDIV = 32768 x (13+1) = 0.459 MHz ; measured :  MHz
 261 ;            MOV     #100Eh,&CSCTL2      ; Set FLLD=1 (DCOCLKCDIV=DCO/2),set FLLN=0Eh
 262                                         ; fCOCLKDIV = 32768 x (14+1) = 0.491 MHz ; measured :  MHz
 263             MOV     #100Fh,&CSCTL2      ; Set FLLD=1 (DCOCLKCDIV=DCO/2),set FLLN=0Fh
 264                                         ; fCOCLKDIV = 32768 x (15+1) = 0.524 MHz ; measured :  MHz
 265 ; =====================================
 266             MOV     #8,X
 267
 268     .ELSEIF FREQUENCY = 1
 269
 270             MOV #00B4h,&CSCTL0          ; preset DCO = 0xB4 (measured value @ 0x180 ; to measure, type HEX 0x180 ?)
 271
 272             MOV     #0001h,&CSCTL1      ; Set 1MHZ DCORSEL,disable DCOFTRIM,Modulation
 273 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 274 ;            MOV     #001Dh,&CSCTL2        ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1Dh
 275                                         ; fCOCLKDIV = 32768 x (29+1) = 0.983 MHz ; measured : 0.989MHz
 276             MOV     #001Eh,&CSCTL2         ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1Eh
 277                                         ; fCOCLKDIV = 32768 x (30+1) = 1.015 MHz ; measured : 1.013MHz
 278 ;            MOV     #001Fh,&CSCTL2        ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1Fh
 279                                         ; fCOCLKDIV = 32768 x (31+1) = 1.049 MHz ; measured : 1.046MHz
 280 ; =====================================
 281             MOV     #16,X
 282
 283     .ELSEIF FREQUENCY = 2
 284
 285             MOV #00B4h,&CSCTL0          ; preset DCO = 0xB4 (measured value @ 0x180 ; to measure, type HEX 0x180 ?)
 286
 287             MOV     #0003h,&CSCTL1      ; Set 2MHZ DCORSEL,disable DCOFTRIM,Modulation
 288 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 289 ;            MOV     #003Bh,&CSCTL2        ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=3Bh
 290                                         ; fCOCLKDIV = 32768 x (59+1) = 1.996 MHz ; measured :  MHz
 291 ;            MOV     #003Ch,&CSCTL2         ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=3Ch
 292                                         ; fCOCLKDIV = 32768 x (60+1) = 1.998 MHz ; measured :  MHz
 293             MOV     #003Dh,&CSCTL2        ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=3Dh
 294                                         ; fCOCLKDIV = 32768 x (61+1) = 2.031 MHz ; measured :  MHz
 295 ; =====================================
 296             MOV     #32,X
 297
 298     .ELSEIF FREQUENCY = 4
 299
 300             MOV #00D2h,&CSCTL0          ; preset DCO = 0xD2 (measured value @ 0x180)
 301
 302             MOV     #0005h,&CSCTL1      ; Set 4MHZ DCORSEL,disable DCOFTRIM,Modulation
 303 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 304 ;            MOV     #0078h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=78h
 305                                         ; fCOCLKDIV = 32768 x (120+1) = 3.965 MHz ; measured : 3.96MHz
 306
 307             MOV     #0079h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=79h
 308                                         ; fCOCLKDIV = 32768 x (121+1) = 3.997 MHz ; measured : 3.99MHz
 309
 310 ;            MOV     #007Ah,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=7Ah
 311                                         ; fCOCLKDIV = 32768 x (122+1) = 4.030 MHz ; measured : 4.020MHz
 312 ; =====================================
 313             MOV     #64,X
 314
 315     .ELSEIF FREQUENCY = 8
 316
 317
 318             MOV #00F3h,&CSCTL0          ; preset DCO = 0xF2 (measured value @ 0x180)
 319
 320             MOV     #0007h,&CSCTL1      ; Set 8MHZ DCORSEL,disable DCOFTRIM,Modulation
 321 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 322 ;            MOV     #00F2h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=F2h
 323                                         ; fCOCLKDIV = 32768 x (242+1) = 7.963 MHz ; measured : 7.943MHz
 324 ;            MOV     #00F3h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=F3h
 325                                         ; fCOCLKDIV = 32768 x (243+1) = 7.995 MHz ; measured : 7.976MHz
 326 ;            MOV     #00F4h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=F4h
 327                                         ; fCOCLKDIV = 32768 x (244+1) = 8.028 MHz ; measured : 8.009MHz
 328
 329 ;            MOV     #00F5h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=F5h
 330                                         ; fCOCLKDIV = 32768 x (245+1) = 8.061 MHz ; measured : 8.042MHz
 331
 332 ;            MOV     #00F8h,&CSCTL2      ; don't work with cp2102 (by low value)
 333 ;            MOV     #00FAh,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=FAh
 334 ; ===================================================================
 335 ; CHIPSTICK_FR2433 : TLV area corrupted when welding ?
 336 ; ===================================================================
 337             MOV     #00FCh,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=FCh
 338                                         ; fCOCLKDIV = 32768 x (252+1) = 8.290 MHz  <============ why ?
 339
 340 ; =====================================
 341             MOV     #128,X
 342
 343     .ELSEIF FREQUENCY = 16
 344
 345             MOV #0129h,&CSCTL0          ; preset DCO = 0x129 (measured value @ 0x180)
 346
 347             MOV     #000Bh,&CSCTL1      ; Set 16MHZ DCORSEL,disable DCOFTRIM,Modulation
 348 ; ===================================== ;  fCOCLKDIV = REFO x (FLLN+1)
 349 ;            MOV     #01E6h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1E6h
 350                                         ; fCOCLKDIV = 32768 x 486+1) = 15.958 MHz ; measured : 15.92MHz
 351 ;            MOV     #01E7h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1E7h
 352                                         ; fCOCLKDIV = 32768 x 487+1) = 15.991 MHz ; measured : 15.95MHz
 353 ;            MOV     #01E8h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1E8h
 354                                         ; fCOCLKDIV = 32768 x 488+1) = 16.023 MHz ; measured : 15.99MHz
 355             MOV     #01E9h,&CSCTL2      ; Set FLLD=0 (DCOCLKCDIV=DCO),set FLLN=1E9h
 356                                         ; fCOCLKDIV = 32768 x 489+1) = 16.056 MHz ; measured : 16.02MHz
 357 ; =====================================
 358             MOV     #256,X
 359
 360     .ELSEIF
 361     .error "bad frequency setting, only 0.5,1,2,4,8,16 MHz"
 362     .ENDIF
 363
 364
 365     .IFDEF LF_XTAL
 366 ;           MOV     #0000h,&CSCTL3      ; FLL select XT1, FLLREFDIV=0 (default value)
 367             MOV     #0000h,&CSCTL4      ; ACLOCK select XT1, MCLK & SMCLK select DCOCLKDIV
 368
 369             BIS.B   #03,&P2SEL0         ; P2.0 as XOUT, P2.1 as XIN
 370
 371     .ELSE
 372             BIS     #0010h,&CSCTL3      ; FLL select REFCLOCK
 373 ;           MOV     #0100h,&CSCTL4      ; ACLOCK select REFO, MCLK & SMCLK select DCOCLKDIV (default value)
 374     .ENDIF
 375
 376             BIS &SYSRSTIV,&SAVE_SYSRSTIV; store volatile SYSRSTIV preserving a pending request for DEEP_RST
 377 ;            MOV &SAVE_SYSRSTIV,TOS  ;
 378 ;            CMP #2,TOS              ; POWER ON ?
 379 ;            JZ      ClockWaitX      ; yes
 380 ;            RRUM    #1,X            ; wait only 250 ms
 381 ClockWaitX  MOV     #5209,Y         ; wait 0.5s before starting after POR
 382                                     ;       ...because FLL lock time = 280 ms
 383 ClockWaitY  SUB     #1,Y            ;1
 384             JNZ     ClockWaitY      ;2 5209x3 = 15625 cycles delay = 15.625ms @ 1MHz
 385             SUB     #1,X            ; x 32 @ 1 MHZ = 500ms
 386             JNZ     ClockWaitX      ; time to stabilize power source ( 500ms )
 387
 388 ;WAITFLL     BIT #300h,&CSCTL7       ; wait FLL lock
 389 ;            JNZ WAITFLL
 390