prebuilt/linux-x86/toolchain/arm-eabi-4.4.0/man/man1/arm-eabi-as.1

   1 .\" Automatically generated by Pod::Man v1.37, Pod::Parser v1.32
   2 .\"
   3 .\" Standard preamble:
   4 .\" ========================================================================
   5 .de Sh \" Subsection heading
   6 .br
   7 .if t .Sp
   8 .ne 5
   9 .PP
  10 \fB\\$1\fR
  11 .PP
  12 ..
  13 .de Sp \" Vertical space (when we can't use .PP)
  14 .if t .sp .5v
  15 .if n .sp
  16 ..
  17 .de Vb \" Begin verbatim text
  18 .ft CW
  19 .nf
  20 .ne \\$1
  21 ..
  22 .de Ve \" End verbatim text
  23 .ft R
  24 .fi
  25 ..
  26 .\" Set up some character translations and predefined strings.  \*(-- will
  27 .\" give an unbreakable dash, \*(PI will give pi, \*(L" will give a left
  28 .\" double quote, and \*(R" will give a right double quote.  | will give a
  29 .\" real vertical bar.  \*(C+ will give a nicer C++.  Capital omega is used to
  30 .\" do unbreakable dashes and therefore won't be available.  \*(C` and \*(C'
  31 .\" expand to `' in nroff, nothing in troff, for use with C<>.
  32 .tr \(*W-|\(bv\*(Tr
  33 .ds C+ C\v'-.1v'\h'-1p'\s-2+\h'-1p'+\s0\v'.1v'\h'-1p'
  34 .ie n \{\
  35 .    ds -- \(*W-
  36 .    ds PI pi
  37 .    if (\n(.H=4u)&(1m=24u) .ds -- \(*W\h'-12u'\(*W\h'-12u'-\" diablo 10 pitch
  38 .    if (\n(.H=4u)&(1m=20u) .ds -- \(*W\h'-12u'\(*W\h'-8u'-\"  diablo 12 pitch
  39 .    ds L" ""
  40 .    ds R" ""
  41 .    ds C` ""
  42 .    ds C' ""
  43 'br\}
  44 .el\{\
  45 .    ds -- \|\(em\|
  46 .    ds PI \(*p
  47 .    ds L" ``
  48 .    ds R" ''
  49 'br\}
  50 .\"
  51 .\" If the F register is turned on, we'll generate index entries on stderr for
  52 .\" titles (.TH), headers (.SH), subsections (.Sh), items (.Ip), and index
  53 .\" entries marked with X<> in POD.  Of course, you'll have to process the
  54 .\" output yourself in some meaningful fashion.
  55 .if \nF \{\
  56 .    de IX
  57 .    tm Index:\\$1\t\\n%\t"\\$2"
  58 ..
  59 .    nr % 0
  60 .    rr F
  61 .\}
  62 .\"
  63 .\" For nroff, turn off justification.  Always turn off hyphenation; it makes
  64 .\" way too many mistakes in technical documents.
  65 .hy 0
  66 .\"
  67 .\" Accent mark definitions (@(#)ms.acc 1.5 88/02/08 SMI; from UCB 4.2).
  68 .\" Fear.  Run.  Save yourself.  No user-serviceable parts.
  69 .    \" fudge factors for nroff and troff
  70 .if n \{\
  71 .    ds #H 0
  72 .    ds #V .8m
  73 .    ds #F .3m
  74 .    ds #[ \f1
  75 .    ds #] \fP
  76 .\}
  77 .if t \{\
  78 .    ds #H ((1u-(\\\\n(.fu%2u))*.13m)
  79 .    ds #V .6m
  80 .    ds #F 0
  81 .    ds #[ \&
  82 .    ds #] \&
  83 .\}
  84 .    \" simple accents for nroff and troff
  85 .if n \{\
  86 .    ds ' \&
  87 .    ds ` \&
  88 .    ds ^ \&
  89 .    ds , \&
  90 .    ds ~ ~
  91 .    ds /
  92 .\}
  93 .if t \{\
  94 .    ds ' \\k:\h'-(\\n(.wu*8/10-\*(#H)'\'\h"|\\n:u"
  95 .    ds ` \\k:\h'-(\\n(.wu*8/10-\*(#H)'\`\h'|\\n:u'
  96 .    ds ^ \\k:\h'-(\\n(.wu*10/11-\*(#H)'^\h'|\\n:u'
  97 .    ds , \\k:\h'-(\\n(.wu*8/10)',\h'|\\n:u'
  98 .    ds ~ \\k:\h'-(\\n(.wu-\*(#H-.1m)'~\h'|\\n:u'
  99 .    ds / \\k:\h'-(\\n(.wu*8/10-\*(#H)'\z\(sl\h'|\\n:u'
 100 .\}
 101 .    \" troff and (daisy-wheel) nroff accents
 102 .ds : \\k:\h'-(\\n(.wu*8/10-\*(#H+.1m+\*(#F)'\v'-\*(#V'\z.\h'.2m+\*(#F'.\h'|\\n:u'\v'\*(#V'
 103 .ds 8 \h'\*(#H'\(*b\h'-\*(#H'
 104 .ds o \\k:\h'-(\\n(.wu+\w'\(de'u-\*(#H)/2u'\v'-.3n'\*(#[\z\(de\v'.3n'\h'|\\n:u'\*(#]
 105 .ds d- \h'\*(#H'\(pd\h'-\w'~'u'\v'-.25m'\f2\(hy\fP\v'.25m'\h'-\*(#H'
 106 .ds D- D\\k:\h'-\w'D'u'\v'-.11m'\z\(hy\v'.11m'\h'|\\n:u'
 107 .ds th \*(#[\v'.3m'\s+1I\s-1\v'-.3m'\h'-(\w'I'u*2/3)'\s-1o\s+1\*(#]
 108 .ds Th \*(#[\s+2I\s-2\h'-\w'I'u*3/5'\v'-.3m'o\v'.3m'\*(#]
 109 .ds ae a\h'-(\w'a'u*4/10)'e
 110 .ds Ae A\h'-(\w'A'u*4/10)'E
 111 .    \" corrections for vroff
 112 .if v .ds ~ \\k:\h'-(\\n(.wu*9/10-\*(#H)'\s-2\u~\d\s+2\h'|\\n:u'
 113 .if v .ds ^ \\k:\h'-(\\n(.wu*10/11-\*(#H)'\v'-.4m'^\v'.4m'\h'|\\n:u'
 114 .    \" for low resolution devices (crt and lpr)
 115 .if \n(.H>23 .if \n(.V>19 \
 116 \{\
 117 .    ds : e
 118 .    ds 8 ss
 119 .    ds o a
 120 .    ds d- d\h'-1'\(ga
 121 .    ds D- D\h'-1'\(hy
 122 .    ds th \o'bp'
 123 .    ds Th \o'LP'
 124 .    ds ae ae
 125 .    ds Ae AE
 126 .\}
 127 .rm #[ #] #H #V #F C
 128 .\" ========================================================================
 129 .\"
 130 .IX Title "AS 1"
 131 .TH AS 1 "2008-10-02" "binutils-2.18.92" "GNU Development Tools"
 132 .SH "NAME"
 133 AS \- the portable GNU assembler.
 134 .SH "SYNOPSIS"
 135 .IX Header "SYNOPSIS"
 136 as [\fB\-a\fR[\fBcdghlns\fR][=\fIfile\fR]] [\fB\-\-alternate\fR] [\fB\-D\fR]
 137  [\fB\-\-debug\-prefix\-map\fR \fIold\fR=\fInew\fR]
 138  [\fB\-\-defsym\fR \fIsym\fR=\fIval\fR] [\fB\-f\fR] [\fB\-g\fR] [\fB\-\-gstabs\fR]
 139  [\fB\-\-gstabs+\fR] [\fB\-\-gdwarf\-2\fR] [\fB\-\-help\fR] [\fB\-I\fR \fIdir\fR] [\fB\-J\fR]
 140  [\fB\-K\fR] [\fB\-L\fR] [\fB\-\-listing\-lhs\-width\fR=\fI\s-1NUM\s0\fR]
 141  [\fB\-\-listing\-lhs\-width2\fR=\fI\s-1NUM\s0\fR] [\fB\-\-listing\-rhs\-width\fR=\fI\s-1NUM\s0\fR]
 142  [\fB\-\-listing\-cont\-lines\fR=\fI\s-1NUM\s0\fR] [\fB\-\-keep\-locals\fR] [\fB\-o\fR
 143  \fIobjfile\fR] [\fB\-R\fR] [\fB\-\-reduce\-memory\-overheads\fR] [\fB\-\-statistics\fR]
 144  [\fB\-v\fR] [\fB\-version\fR] [\fB\-\-version\fR] [\fB\-W\fR] [\fB\-\-warn\fR]
 145  [\fB\-\-fatal\-warnings\fR] [\fB\-w\fR] [\fB\-x\fR] [\fB\-Z\fR] [\fB@\fR\fI\s-1FILE\s0\fR]
 146  [\fB\-\-target\-help\fR] [\fItarget-options\fR]
 147  [\fB\-\-\fR|\fIfiles\fR ...]
 148 .PP
 149 \&\fITarget Alpha options:\fR
 150    [\fB\-m\fR\fIcpu\fR]
 151    [\fB\-mdebug\fR | \fB\-no\-mdebug\fR]
 152    [\fB\-relax\fR] [\fB\-g\fR] [\fB\-G\fR\fIsize\fR]
 153    [\fB\-F\fR] [\fB\-32addr\fR]
 154 .PP
 155 \&\fITarget \s-1ARC\s0 options:\fR
 156    [\fB\-marc[5|6|7|8]\fR]
 157    [\fB\-EB\fR|\fB\-EL\fR]
 158 .PP
 159 \&\fITarget \s-1ARM\s0 options:\fR
 160    [\fB\-mcpu\fR=\fIprocessor\fR[+\fIextension\fR...]]
 161    [\fB\-march\fR=\fIarchitecture\fR[+\fIextension\fR...]]
 162    [\fB\-mfpu\fR=\fIfloating-point-format\fR]
 163    [\fB\-mfloat\-abi\fR=\fIabi\fR]
 164    [\fB\-meabi\fR=\fIver\fR]
 165    [\fB\-mthumb\fR]
 166    [\fB\-EB\fR|\fB\-EL\fR]
 167    [\fB\-mapcs\-32\fR|\fB\-mapcs\-26\fR|\fB\-mapcs\-float\fR|
 168     \fB\-mapcs\-reentrant\fR]
 169    [\fB\-mthumb\-interwork\fR] [\fB\-k\fR]
 170 .PP
 171 \&\fITarget \s-1CRIS\s0 options:\fR
 172    [\fB\-\-underscore\fR | \fB\-\-no\-underscore\fR]
 173    [\fB\-\-pic\fR] [\fB\-N\fR]
 174    [\fB\-\-emulation=criself\fR | \fB\-\-emulation=crisaout\fR]
 175    [\fB\-\-march=v0_v10\fR | \fB\-\-march=v10\fR | \fB\-\-march=v32\fR | \fB\-\-march=common_v10_v32\fR]
 176 .PP
 177 \&\fITarget D10V options:\fR
 178    [\fB\-O\fR]
 179 .PP
 180 \&\fITarget D30V options:\fR
 181    [\fB\-O\fR|\fB\-n\fR|\fB\-N\fR]
 182 .PP
 183 \&\fITarget H8/300 options:\fR
 184    [\-h\-tick\-hex]
 185 .PP
 186 \&\fITarget i386 options:\fR
 187    [\fB\-\-32\fR|\fB\-\-64\fR] [\fB\-n\fR]
 188    [\fB\-march\fR=\fI\s-1CPU\s0\fR[+\fI\s-1EXTENSION\s0\fR...]] [\fB\-mtune\fR=\fI\s-1CPU\s0\fR]
 189 .PP
 190 \&\fITarget i960 options:\fR
 191    [\fB\-ACA\fR|\fB\-ACA_A\fR|\fB\-ACB\fR|\fB\-ACC\fR|\fB\-AKA\fR|\fB\-AKB\fR|
 192     \fB\-AKC\fR|\fB\-AMC\fR]
 193    [\fB\-b\fR] [\fB\-no\-relax\fR]
 194 .PP
 195 \&\fITarget \s-1IA\-64\s0 options:\fR
 196    [\fB\-mconstant\-gp\fR|\fB\-mauto\-pic\fR]
 197    [\fB\-milp32\fR|\fB\-milp64\fR|\fB\-mlp64\fR|\fB\-mp64\fR]
 198    [\fB\-mle\fR|\fBmbe\fR]
 199    [\fB\-mtune=itanium1\fR|\fB\-mtune=itanium2\fR]
 200    [\fB\-munwind\-check=warning\fR|\fB\-munwind\-check=error\fR]
 201    [\fB\-mhint.b=ok\fR|\fB\-mhint.b=warning\fR|\fB\-mhint.b=error\fR]
 202    [\fB\-x\fR|\fB\-xexplicit\fR] [\fB\-xauto\fR] [\fB\-xdebug\fR]
 203 .PP
 204 \&\fITarget \s-1IP2K\s0 options:\fR
 205    [\fB\-mip2022\fR|\fB\-mip2022ext\fR]
 206 .PP
 207 \&\fITarget M32C options:\fR
 208    [\fB\-m32c\fR|\fB\-m16c\fR] [\-relax] [\-h\-tick\-hex]
 209 .PP
 210 \&\fITarget M32R options:\fR
 211    [\fB\-\-m32rx\fR|\fB\-\-[no\-]warn\-explicit\-parallel\-conflicts\fR|
 212    \fB\-\-W[n]p\fR]
 213 .PP
 214 \&\fITarget M680X0 options:\fR
 215    [\fB\-l\fR] [\fB\-m68000\fR|\fB\-m68010\fR|\fB\-m68020\fR|...]
 216 .PP
 217 \&\fITarget M68HC11 options:\fR
 218    [\fB\-m68hc11\fR|\fB\-m68hc12\fR|\fB\-m68hcs12\fR]
 219    [\fB\-mshort\fR|\fB\-mlong\fR]
 220    [\fB\-mshort\-double\fR|\fB\-mlong\-double\fR]
 221    [\fB\-\-force\-long\-branches\fR] [\fB\-\-short\-branches\fR]
 222    [\fB\-\-strict\-direct\-mode\fR] [\fB\-\-print\-insn\-syntax\fR]
 223    [\fB\-\-print\-opcodes\fR] [\fB\-\-generate\-example\fR]
 224 .PP
 225 \&\fITarget \s-1MCORE\s0 options:\fR
 226    [\fB\-jsri2bsr\fR] [\fB\-sifilter\fR] [\fB\-relax\fR]
 227    [\fB\-mcpu=[210|340]\fR]
 228 .PP
 229 \&\fITarget \s-1MIPS\s0 options:\fR
 230    [\fB\-nocpp\fR] [\fB\-EL\fR] [\fB\-EB\fR] [\fB\-O\fR[\fIoptimization level\fR]]
 231    [\fB\-g\fR[\fIdebug level\fR]] [\fB\-G\fR \fInum\fR] [\fB\-KPIC\fR] [\fB\-call_shared\fR]
 232    [\fB\-non_shared\fR] [\fB\-xgot\fR [\fB\-mvxworks\-pic\fR]
 233    [\fB\-mabi\fR=\fI\s-1ABI\s0\fR] [\fB\-32\fR] [\fB\-n32\fR] [\fB\-64\fR] [\fB\-mfp32\fR] [\fB\-mgp32\fR]
 234    [\fB\-march\fR=\fI\s-1CPU\s0\fR] [\fB\-mtune\fR=\fI\s-1CPU\s0\fR] [\fB\-mips1\fR] [\fB\-mips2\fR]
 235    [\fB\-mips3\fR] [\fB\-mips4\fR] [\fB\-mips5\fR] [\fB\-mips32\fR] [\fB\-mips32r2\fR]
 236    [\fB\-mips64\fR] [\fB\-mips64r2\fR]
 237    [\fB\-construct\-floats\fR] [\fB\-no\-construct\-floats\fR]
 238    [\fB\-trap\fR] [\fB\-no\-break\fR] [\fB\-break\fR] [\fB\-no\-trap\fR]
 239    [\fB\-mfix7000\fR] [\fB\-mno\-fix7000\fR]
 240    [\fB\-mips16\fR] [\fB\-no\-mips16\fR]
 241    [\fB\-msmartmips\fR] [\fB\-mno\-smartmips\fR]
 242    [\fB\-mips3d\fR] [\fB\-no\-mips3d\fR]
 243    [\fB\-mdmx\fR] [\fB\-no\-mdmx\fR]
 244    [\fB\-mdsp\fR] [\fB\-mno\-dsp\fR]
 245    [\fB\-mdspr2\fR] [\fB\-mno\-dspr2\fR]
 246    [\fB\-mmt\fR] [\fB\-mno\-mt\fR]
 247    [\fB\-mdebug\fR] [\fB\-no\-mdebug\fR]
 248    [\fB\-mpdr\fR] [\fB\-mno\-pdr\fR]
 249 .PP
 250 \&\fITarget \s-1MMIX\s0 options:\fR
 251    [\fB\-\-fixed\-special\-register\-names\fR] [\fB\-\-globalize\-symbols\fR]
 252    [\fB\-\-gnu\-syntax\fR] [\fB\-\-relax\fR] [\fB\-\-no\-predefined\-symbols\fR]
 253    [\fB\-\-no\-expand\fR] [\fB\-\-no\-merge\-gregs\fR] [\fB\-x\fR]
 254    [\fB\-\-linker\-allocated\-gregs\fR]
 255 .PP
 256 \&\fITarget \s-1PDP11\s0 options:\fR
 257    [\fB\-mpic\fR|\fB\-mno\-pic\fR] [\fB\-mall\fR] [\fB\-mno\-extensions\fR]
 258    [\fB\-m\fR\fIextension\fR|\fB\-mno\-\fR\fIextension\fR]
 259    [\fB\-m\fR\fIcpu\fR] [\fB\-m\fR\fImachine\fR]
 260 .PP
 261 \&\fITarget picoJava options:\fR
 262    [\fB\-mb\fR|\fB\-me\fR]
 263 .PP
 264 \&\fITarget PowerPC options:\fR
 265    [\fB\-mpwrx\fR|\fB\-mpwr2\fR|\fB\-mpwr\fR|\fB\-m601\fR|\fB\-mppc\fR|\fB\-mppc32\fR|\fB\-m603\fR|\fB\-m604\fR|
 266     \fB\-m403\fR|\fB\-m405\fR|\fB\-mppc64\fR|\fB\-m620\fR|\fB\-mppc64bridge\fR|\fB\-mbooke\fR|
 267     \fB\-mbooke32\fR|\fB\-mbooke64\fR]
 268    [\fB\-mcom\fR|\fB\-many\fR|\fB\-maltivec\fR|\fB\-mvsx\fR] [\fB\-memb\fR]
 269    [\fB\-mregnames\fR|\fB\-mno\-regnames\fR]
 270    [\fB\-mrelocatable\fR|\fB\-mrelocatable\-lib\fR]
 271    [\fB\-mlittle\fR|\fB\-mlittle\-endian\fR|\fB\-mbig\fR|\fB\-mbig\-endian\fR]
 272    [\fB\-msolaris\fR|\fB\-mno\-solaris\fR]
 273 .PP
 274 \&\fITarget \s-1SPARC\s0 options:\fR
 275    [\fB\-Av6\fR|\fB\-Av7\fR|\fB\-Av8\fR|\fB\-Asparclet\fR|\fB\-Asparclite\fR
 276     \fB\-Av8plus\fR|\fB\-Av8plusa\fR|\fB\-Av9\fR|\fB\-Av9a\fR]
 277    [\fB\-xarch=v8plus\fR|\fB\-xarch=v8plusa\fR] [\fB\-bump\fR]
 278    [\fB\-32\fR|\fB\-64\fR]
 279 .PP
 280 \&\fITarget \s-1TIC54X\s0 options:\fR
 281  [\fB\-mcpu=54[123589]\fR|\fB\-mcpu=54[56]lp\fR] [\fB\-mfar\-mode\fR|\fB\-mf\fR]
 282  [\fB\-merrors\-to\-file\fR \fI<filename>\fR|\fB\-me\fR \fI<filename>\fR]
 283 .PP
 284 \&\fITarget Z80 options:\fR
 285   [\fB\-z80\fR] [\fB\-r800\fR]
 286   [ \fB\-ignore\-undocumented\-instructions\fR] [\fB\-Wnud\fR]
 287   [ \fB\-ignore\-unportable\-instructions\fR] [\fB\-Wnup\fR]
 288   [ \fB\-warn\-undocumented\-instructions\fR] [\fB\-Wud\fR]
 289   [ \fB\-warn\-unportable\-instructions\fR] [\fB\-Wup\fR]
 290   [ \fB\-forbid\-undocumented\-instructions\fR] [\fB\-Fud\fR]
 291   [ \fB\-forbid\-unportable\-instructions\fR] [\fB\-Fup\fR]
 292 .PP
 293 \&\fITarget Xtensa options:\fR
 294  [\fB\-\-[no\-]text\-section\-literals\fR] [\fB\-\-[no\-]absolute\-literals\fR]
 295  [\fB\-\-[no\-]target\-align\fR] [\fB\-\-[no\-]longcalls\fR]
 296  [\fB\-\-[no\-]transform\fR]
 297  [\fB\-\-rename\-section\fR \fIoldname\fR=\fInewname\fR]
 298 .SH "DESCRIPTION"
 299 .IX Header "DESCRIPTION"
 300 \&\s-1GNU\s0 \fBas\fR is really a family of assemblers.
 301 If you use (or have used) the \s-1GNU\s0 assembler on one architecture, you
 302 should find a fairly similar environment when you use it on another
 303 architecture.  Each version has much in common with the others,
 304 including object file formats, most assembler directives (often called
 305 \&\fIpseudo-ops\fR) and assembler syntax.
 306 .PP
 307 \&\fBas\fR is primarily intended to assemble the output of the
 308 \&\s-1GNU\s0 C compiler \f(CW\*(C`gcc\*(C'\fR for use by the linker
 309 \&\f(CW\*(C`ld\*(C'\fR.  Nevertheless, we've tried to make \fBas\fR
 310 assemble correctly everything that other assemblers for the same
 311 machine would assemble.
 312 Any exceptions are documented explicitly.
 313 This doesn't mean \fBas\fR always uses the same syntax as another
 314 assembler for the same architecture; for example, we know of several
 315 incompatible versions of 680x0 assembly language syntax.
 316 .PP
 317 Each time you run \fBas\fR it assembles exactly one source
 318 program.  The source program is made up of one or more files.
 319 (The standard input is also a file.)
 320 .PP
 321 You give \fBas\fR a command line that has zero or more input file
 322 names.  The input files are read (from left file name to right).  A
 323 command line argument (in any position) that has no special meaning
 324 is taken to be an input file name.
 325 .PP
 326 If you give \fBas\fR no file names it attempts to read one input file
 327 from the \fBas\fR standard input, which is normally your terminal.  You
 328 may have to type \fBctl-D\fR to tell \fBas\fR there is no more program
 329 to assemble.
 330 .PP
 331 Use \fB\-\-\fR if you need to explicitly name the standard input file
 332 in your command line.
 333 .PP
 334 If the source is empty, \fBas\fR produces a small, empty object
 335 file.
 336 .PP
 337 \&\fBas\fR may write warnings and error messages to the standard error
 338 file (usually your terminal).  This should not happen when  a compiler
 339 runs \fBas\fR automatically.  Warnings report an assumption made so
 340 that \fBas\fR could keep assembling a flawed program; errors report a
 341 grave problem that stops the assembly.
 342 .PP
 343 If you are invoking \fBas\fR via the \s-1GNU\s0 C compiler,
 344 you can use the \fB\-Wa\fR option to pass arguments through to the assembler.
 345 The assembler arguments must be separated from each other (and the \fB\-Wa\fR)
 346 by commas.  For example:
 347 .PP
 348 .Vb 1
 349 \&        gcc -c -g -O -Wa,-alh,-L file.c
 350 .Ve
 351 .PP
 352 This passes two options to the assembler: \fB\-alh\fR (emit a listing to
 353 standard output with high-level and assembly source) and \fB\-L\fR (retain
 354 local symbols in the symbol table).
 355 .PP
 356 Usually you do not need to use this \fB\-Wa\fR mechanism, since many compiler
 357 command-line options are automatically passed to the assembler by the compiler.
 358 (You can call the \s-1GNU\s0 compiler driver with the \fB\-v\fR option to see
 359 precisely what options it passes to each compilation pass, including the
 360 assembler.)
 361 .SH "OPTIONS"
 362 .IX Header "OPTIONS"
 363 .IP "\fB@\fR\fIfile\fR" 4
 364 .IX Item "@file"
 365 Read command-line options from \fIfile\fR.  The options read are
 366 inserted in place of the original @\fIfile\fR option.  If \fIfile\fR
 367 does not exist, or cannot be read, then the option will be treated
 368 literally, and not removed.
 369 .Sp
 370 Options in \fIfile\fR are separated by whitespace.  A whitespace
 371 character may be included in an option by surrounding the entire
 372 option in either single or double quotes.  Any character (including a
 373 backslash) may be included by prefixing the character to be included
 374 with a backslash.  The \fIfile\fR may itself contain additional
 375 @\fIfile\fR options; any such options will be processed recursively.
 376 .IP "\fB\-a[cdghlmns]\fR" 4
 377 .IX Item "-a[cdghlmns]"
 378 Turn on listings, in any of a variety of ways:
 379 .RS 4
 380 .IP "\fB\-ac\fR" 4
 381 .IX Item "-ac"
 382 omit false conditionals
 383 .IP "\fB\-ad\fR" 4
 384 .IX Item "-ad"
 385 omit debugging directives
 386 .IP "\fB\-ag\fR" 4
 387 .IX Item "-ag"
 388 include general information, like as version and options passed
 389 .IP "\fB\-ah\fR" 4
 390 .IX Item "-ah"
 391 include high-level source
 392 .IP "\fB\-al\fR" 4
 393 .IX Item "-al"
 394 include assembly
 395 .IP "\fB\-am\fR" 4
 396 .IX Item "-am"
 397 include macro expansions
 398 .IP "\fB\-an\fR" 4
 399 .IX Item "-an"
 400 omit forms processing
 401 .IP "\fB\-as\fR" 4
 402 .IX Item "-as"
 403 include symbols
 404 .IP "\fB=file\fR" 4
 405 .IX Item "=file"
 406 set the name of the listing file
 407 .RE
 408 .RS 4
 409 .Sp
 410 You may combine these options; for example, use \fB\-aln\fR for assembly
 411 listing without forms processing.  The \fB=file\fR option, if used, must be
 412 the last one.  By itself, \fB\-a\fR defaults to \fB\-ahls\fR.
 413 .RE
 414 .IP "\fB\-\-alternate\fR" 4
 415 .IX Item "--alternate"
 416 Begin in alternate macro mode.
 417 .IP "\fB\-D\fR" 4
 418 .IX Item "-D"
 419 Ignored.  This option is accepted for script compatibility with calls to
 420 other assemblers.
 421 .IP "\fB\-\-debug\-prefix\-map\fR \fIold\fR\fB=\fR\fInew\fR" 4
 422 .IX Item "--debug-prefix-map old=new"
 423 When assembling files in directory \fI\fIold\fI\fR, record debugging
 424 information describing them as in \fI\fInew\fI\fR instead.
 425 .IP "\fB\-\-defsym\fR \fIsym\fR\fB=\fR\fIvalue\fR" 4
 426 .IX Item "--defsym sym=value"
 427 Define the symbol \fIsym\fR to be \fIvalue\fR before assembling the input file.
 428 \&\fIvalue\fR must be an integer constant.  As in C, a leading \fB0x\fR
 429 indicates a hexadecimal value, and a leading \fB0\fR indicates an octal
 430 value.  The value of the symbol can be overridden inside a source file via the
 431 use of a \f(CW\*(C`.set\*(C'\fR pseudo\-op.
 432 .IP "\fB\-f\fR" 4
 433 .IX Item "-f"
 434 \&\*(L"fast\*(R"\-\-\-skip whitespace and comment preprocessing (assume source is
 435 compiler output).
 436 .IP "\fB\-g\fR" 4
 437 .IX Item "-g"
 438 .PD 0
 439 .IP "\fB\-\-gen\-debug\fR" 4
 440 .IX Item "--gen-debug"
 441 .PD
 442 Generate debugging information for each assembler source line using whichever
 443 debug format is preferred by the target.  This currently means either \s-1STABS\s0,
 444 \&\s-1ECOFF\s0 or \s-1DWARF2\s0.
 445 .IP "\fB\-\-gstabs\fR" 4
 446 .IX Item "--gstabs"
 447 Generate stabs debugging information for each assembler line.  This
 448 may help debugging assembler code, if the debugger can handle it.
 449 .IP "\fB\-\-gstabs+\fR" 4
 450 .IX Item "--gstabs+"
 451 Generate stabs debugging information for each assembler line, with \s-1GNU\s0
 452 extensions that probably only gdb can handle, and that could make other
 453 debuggers crash or refuse to read your program.  This
 454 may help debugging assembler code.  Currently the only \s-1GNU\s0 extension is
 455 the location of the current working directory at assembling time.
 456 .IP "\fB\-\-gdwarf\-2\fR" 4
 457 .IX Item "--gdwarf-2"
 458 Generate \s-1DWARF2\s0 debugging information for each assembler line.  This
 459 may help debugging assembler code, if the debugger can handle it.  Note\-\-\-this
 460 option is only supported by some targets, not all of them.
 461 .IP "\fB\-\-help\fR" 4
 462 .IX Item "--help"
 463 Print a summary of the command line options and exit.
 464 .IP "\fB\-\-target\-help\fR" 4
 465 .IX Item "--target-help"
 466 Print a summary of all target specific options and exit.
 467 .IP "\fB\-I\fR \fIdir\fR" 4
 468 .IX Item "-I dir"
 469 Add directory \fIdir\fR to the search list for \f(CW\*(C`.include\*(C'\fR directives.
 470 .IP "\fB\-J\fR" 4
 471 .IX Item "-J"
 472 Don't warn about signed overflow.
 473 .IP "\fB\-K\fR" 4
 474 .IX Item "-K"
 475 Issue warnings when difference tables altered for long displacements.
 476 .IP "\fB\-L\fR" 4
 477 .IX Item "-L"
 478 .PD 0
 479 .IP "\fB\-\-keep\-locals\fR" 4
 480 .IX Item "--keep-locals"
 481 .PD
 482 Keep (in the symbol table) local symbols.  These symbols start with
 483 system-specific local label prefixes, typically \fB.L\fR for \s-1ELF\s0 systems
 484 or \fBL\fR for traditional a.out systems.
 485 .IP "\fB\-\-listing\-lhs\-width=\fR\fInumber\fR" 4
 486 .IX Item "--listing-lhs-width=number"
 487 Set the maximum width, in words, of the output data column for an assembler
 488 listing to \fInumber\fR.
 489 .IP "\fB\-\-listing\-lhs\-width2=\fR\fInumber\fR" 4
 490 .IX Item "--listing-lhs-width2=number"
 491 Set the maximum width, in words, of the output data column for continuation
 492 lines in an assembler listing to \fInumber\fR.
 493 .IP "\fB\-\-listing\-rhs\-width=\fR\fInumber\fR" 4
 494 .IX Item "--listing-rhs-width=number"
 495 Set the maximum width of an input source line, as displayed in a listing, to
 496 \&\fInumber\fR bytes.
 497 .IP "\fB\-\-listing\-cont\-lines=\fR\fInumber\fR" 4
 498 .IX Item "--listing-cont-lines=number"
 499 Set the maximum number of lines printed in a listing for a single line of input
 500 to \fInumber\fR + 1.
 501 .IP "\fB\-o\fR \fIobjfile\fR" 4
 502 .IX Item "-o objfile"
 503 Name the object-file output from \fBas\fR \fIobjfile\fR.
 504 .IP "\fB\-R\fR" 4
 505 .IX Item "-R"
 506 Fold the data section into the text section.
 507 .Sp
 508 Set the default size of \s-1GAS\s0's hash tables to a prime number close to
 509 \&\fInumber\fR.  Increasing this value can reduce the length of time it takes the
 510 assembler to perform its tasks, at the expense of increasing the assembler's
 511 memory requirements.  Similarly reducing this value can reduce the memory
 512 requirements at the expense of speed.
 513 .IP "\fB\-\-reduce\-memory\-overheads\fR" 4
 514 .IX Item "--reduce-memory-overheads"
 515 This option reduces \s-1GAS\s0's memory requirements, at the expense of making the
 516 assembly processes slower.  Currently this switch is a synonym for
 517 \&\fB\-\-hash\-size=4051\fR, but in the future it may have other effects as well.
 518 .IP "\fB\-\-statistics\fR" 4
 519 .IX Item "--statistics"
 520 Print the maximum space (in bytes) and total time (in seconds) used by
 521 assembly.
 522 .IP "\fB\-\-strip\-local\-absolute\fR" 4
 523 .IX Item "--strip-local-absolute"
 524 Remove local absolute symbols from the outgoing symbol table.
 525 .IP "\fB\-v\fR" 4
 526 .IX Item "-v"
 527 .PD 0
 528 .IP "\fB\-version\fR" 4
 529 .IX Item "-version"
 530 .PD
 531 Print the \fBas\fR version.
 532 .IP "\fB\-\-version\fR" 4
 533 .IX Item "--version"
 534 Print the \fBas\fR version and exit.
 535 .IP "\fB\-W\fR" 4
 536 .IX Item "-W"
 537 .PD 0
 538 .IP "\fB\-\-no\-warn\fR" 4
 539 .IX Item "--no-warn"
 540 .PD
 541 Suppress warning messages.
 542 .IP "\fB\-\-fatal\-warnings\fR" 4
 543 .IX Item "--fatal-warnings"
 544 Treat warnings as errors.
 545 .IP "\fB\-\-warn\fR" 4
 546 .IX Item "--warn"
 547 Don't suppress warning messages or treat them as errors.
 548 .IP "\fB\-w\fR" 4
 549 .IX Item "-w"
 550 Ignored.
 551 .IP "\fB\-x\fR" 4
 552 .IX Item "-x"
 553 Ignored.
 554 .IP "\fB\-Z\fR" 4
 555 .IX Item "-Z"
 556 Generate an object file even after errors.
 557 .IP "\fB\-\- |\fR \fIfiles\fR \fB...\fR" 4
 558 .IX Item "-- | files ..."
 559 Standard input, or source files to assemble.
 560 .PP
 561 The following options are available when as is configured for
 562 an \s-1ARC\s0 processor.
 563 .IP "\fB\-marc[5|6|7|8]\fR" 4
 564 .IX Item "-marc[5|6|7|8]"
 565 This option selects the core processor variant.
 566 .IP "\fB\-EB | \-EL\fR" 4
 567 .IX Item "-EB | -EL"
 568 Select either big-endian (\-EB) or little-endian (\-EL) output.
 569 .PP
 570 The following options are available when as is configured for the \s-1ARM\s0
 571 processor family.
 572 .IP "\fB\-mcpu=\fR\fIprocessor\fR\fB[+\fR\fIextension\fR\fB...]\fR" 4
 573 .IX Item "-mcpu=processor[+extension...]"
 574 Specify which \s-1ARM\s0 processor variant is the target.
 575 .IP "\fB\-march=\fR\fIarchitecture\fR\fB[+\fR\fIextension\fR\fB...]\fR" 4
 576 .IX Item "-march=architecture[+extension...]"
 577 Specify which \s-1ARM\s0 architecture variant is used by the target.
 578 .IP "\fB\-mfpu=\fR\fIfloating-point-format\fR" 4
 579 .IX Item "-mfpu=floating-point-format"
 580 Select which Floating Point architecture is the target.
 581 .IP "\fB\-mfloat\-abi=\fR\fIabi\fR" 4
 582 .IX Item "-mfloat-abi=abi"
 583 Select which floating point \s-1ABI\s0 is in use.
 584 .IP "\fB\-mthumb\fR" 4
 585 .IX Item "-mthumb"
 586 Enable Thumb only instruction decoding.
 587 .IP "\fB\-mapcs\-32 | \-mapcs\-26 | \-mapcs\-float | \-mapcs\-reentrant\fR" 4
 588 .IX Item "-mapcs-32 | -mapcs-26 | -mapcs-float | -mapcs-reentrant"
 589 Select which procedure calling convention is in use.
 590 .IP "\fB\-EB | \-EL\fR" 4
 591 .IX Item "-EB | -EL"
 592 Select either big-endian (\-EB) or little-endian (\-EL) output.
 593 .IP "\fB\-mthumb\-interwork\fR" 4
 594 .IX Item "-mthumb-interwork"
 595 Specify that the code has been generated with interworking between Thumb and
 596 \&\s-1ARM\s0 code in mind.
 597 .IP "\fB\-k\fR" 4
 598 .IX Item "-k"
 599 Specify that \s-1PIC\s0 code has been generated.
 600 .PP
 601 See the info pages for documentation of the CRIS-specific options.
 602 .PP
 603 The following options are available when as is configured for
 604 a D10V processor.
 605 .IP "\fB\-O\fR" 4
 606 .IX Item "-O"
 607 Optimize output by parallelizing instructions.
 608 .PP
 609 The following options are available when as is configured for a D30V
 610 processor.
 611 .IP "\fB\-O\fR" 4
 612 .IX Item "-O"
 613 Optimize output by parallelizing instructions.
 614 .IP "\fB\-n\fR" 4
 615 .IX Item "-n"
 616 Warn when nops are generated.
 617 .IP "\fB\-N\fR" 4
 618 .IX Item "-N"
 619 Warn when a nop after a 32\-bit multiply instruction is generated.
 620 .PP
 621 The following options are available when as is configured for the
 622 Intel 80960 processor.
 623 .IP "\fB\-ACA | \-ACA_A | \-ACB | \-ACC | \-AKA | \-AKB | \-AKC | \-AMC\fR" 4
 624 .IX Item "-ACA | -ACA_A | -ACB | -ACC | -AKA | -AKB | -AKC | -AMC"
 625 Specify which variant of the 960 architecture is the target.
 626 .IP "\fB\-b\fR" 4
 627 .IX Item "-b"
 628 Add code to collect statistics about branches taken.
 629 .IP "\fB\-no\-relax\fR" 4
 630 .IX Item "-no-relax"
 631 Do not alter compare-and-branch instructions for long displacements;
 632 error if necessary.
 633 .PP
 634 The following options are available when as is configured for the
 635 Ubicom \s-1IP2K\s0 series.
 636 .IP "\fB\-mip2022ext\fR" 4
 637 .IX Item "-mip2022ext"
 638 Specifies that the extended \s-1IP2022\s0 instructions are allowed.
 639 .IP "\fB\-mip2022\fR" 4
 640 .IX Item "-mip2022"
 641 Restores the default behaviour, which restricts the permitted instructions to
 642 just the basic \s-1IP2022\s0 ones.
 643 .PP
 644 The following options are available when as is configured for the
 645 Renesas M32C and M16C processors.
 646 .IP "\fB\-m32c\fR" 4
 647 .IX Item "-m32c"
 648 Assemble M32C instructions.
 649 .IP "\fB\-m16c\fR" 4
 650 .IX Item "-m16c"
 651 Assemble M16C instructions (the default).
 652 .IP "\fB\-relax\fR" 4
 653 .IX Item "-relax"
 654 Enable support for link-time relaxations.
 655 .IP "\fB\-h\-tick\-hex\fR" 4
 656 .IX Item "-h-tick-hex"
 657 Support H'00 style hex constants in addition to 0x00 style.
 658 .PP
 659 The following options are available when as is configured for the
 660 Renesas M32R (formerly Mitsubishi M32R) series.
 661 .IP "\fB\-\-m32rx\fR" 4
 662 .IX Item "--m32rx"
 663 Specify which processor in the M32R family is the target.  The default
 664 is normally the M32R, but this option changes it to the M32RX.
 665 .IP "\fB\-\-warn\-explicit\-parallel\-conflicts or \-\-Wp\fR" 4
 666 .IX Item "--warn-explicit-parallel-conflicts or --Wp"
 667 Produce warning messages when questionable parallel constructs are
 668 encountered.
 669 .IP "\fB\-\-no\-warn\-explicit\-parallel\-conflicts or \-\-Wnp\fR" 4
 670 .IX Item "--no-warn-explicit-parallel-conflicts or --Wnp"
 671 Do not produce warning messages when questionable parallel constructs are
 672 encountered.
 673 .PP
 674 The following options are available when as is configured for the
 675 Motorola 68000 series.
 676 .IP "\fB\-l\fR" 4
 677 .IX Item "-l"
 678 Shorten references to undefined symbols, to one word instead of two.
 679 .IP "\fB\-m68000 | \-m68008 | \-m68010 | \-m68020 | \-m68030\fR" 4
 680 .IX Item "-m68000 | -m68008 | -m68010 | -m68020 | -m68030"
 681 .PD 0
 682 .IP "\fB| \-m68040 | \-m68060 | \-m68302 | \-m68331 | \-m68332\fR" 4
 683 .IX Item "| -m68040 | -m68060 | -m68302 | -m68331 | -m68332"
 684 .IP "\fB| \-m68333 | \-m68340 | \-mcpu32 | \-m5200\fR" 4
 685 .IX Item "| -m68333 | -m68340 | -mcpu32 | -m5200"
 686 .PD
 687 Specify what processor in the 68000 family is the target.  The default
 688 is normally the 68020, but this can be changed at configuration time.
 689 .IP "\fB\-m68881 | \-m68882 | \-mno\-68881 | \-mno\-68882\fR" 4
 690 .IX Item "-m68881 | -m68882 | -mno-68881 | -mno-68882"
 691 The target machine does (or does not) have a floating-point coprocessor.
 692 The default is to assume a coprocessor for 68020, 68030, and cpu32.  Although
 693 the basic 68000 is not compatible with the 68881, a combination of the
 694 two can be specified, since it's possible to do emulation of the
 695 coprocessor instructions with the main processor.
 696 .IP "\fB\-m68851 | \-mno\-68851\fR" 4
 697 .IX Item "-m68851 | -mno-68851"
 698 The target machine does (or does not) have a memory-management
 699 unit coprocessor.  The default is to assume an \s-1MMU\s0 for 68020 and up.
 700 .PP
 701 For details about the \s-1PDP\-11\s0 machine dependent features options,
 702 see \fBPDP\-11\-Options\fR.
 703 .IP "\fB\-mpic | \-mno\-pic\fR" 4
 704 .IX Item "-mpic | -mno-pic"
 705 Generate position-independent (or position\-dependent) code.  The
 706 default is \fB\-mpic\fR.
 707 .IP "\fB\-mall\fR" 4
 708 .IX Item "-mall"
 709 .PD 0
 710 .IP "\fB\-mall\-extensions\fR" 4
 711 .IX Item "-mall-extensions"
 712 .PD
 713 Enable all instruction set extensions.  This is the default.
 714 .IP "\fB\-mno\-extensions\fR" 4
 715 .IX Item "-mno-extensions"
 716 Disable all instruction set extensions.
 717 .IP "\fB\-m\fR\fIextension\fR \fB| \-mno\-\fR\fIextension\fR" 4
 718 .IX Item "-mextension | -mno-extension"
 719 Enable (or disable) a particular instruction set extension.
 720 .IP "\fB\-m\fR\fIcpu\fR" 4
 721 .IX Item "-mcpu"
 722 Enable the instruction set extensions supported by a particular \s-1CPU\s0, and
 723 disable all other extensions.
 724 .IP "\fB\-m\fR\fImachine\fR" 4
 725 .IX Item "-mmachine"
 726 Enable the instruction set extensions supported by a particular machine
 727 model, and disable all other extensions.
 728 .PP
 729 The following options are available when as is configured for
 730 a picoJava processor.
 731 .IP "\fB\-mb\fR" 4
 732 .IX Item "-mb"
 733 Generate \*(L"big endian\*(R" format output.
 734 .IP "\fB\-ml\fR" 4
 735 .IX Item "-ml"
 736 Generate \*(L"little endian\*(R" format output.
 737 .PP
 738 The following options are available when as is configured for the
 739 Motorola 68HC11 or 68HC12 series.
 740 .IP "\fB\-m68hc11 | \-m68hc12 | \-m68hcs12\fR" 4
 741 .IX Item "-m68hc11 | -m68hc12 | -m68hcs12"
 742 Specify what processor is the target.  The default is
 743 defined by the configuration option when building the assembler.
 744 .IP "\fB\-mshort\fR" 4
 745 .IX Item "-mshort"
 746 Specify to use the 16\-bit integer \s-1ABI\s0.
 747 .IP "\fB\-mlong\fR" 4
 748 .IX Item "-mlong"
 749 Specify to use the 32\-bit integer \s-1ABI\s0.
 750 .IP "\fB\-mshort\-double\fR" 4
 751 .IX Item "-mshort-double"
 752 Specify to use the 32\-bit double \s-1ABI\s0.
 753 .IP "\fB\-mlong\-double\fR" 4
 754 .IX Item "-mlong-double"
 755 Specify to use the 64\-bit double \s-1ABI\s0.
 756 .IP "\fB\-\-force\-long\-branches\fR" 4
 757 .IX Item "--force-long-branches"
 758 Relative branches are turned into absolute ones. This concerns
 759 conditional branches, unconditional branches and branches to a
 760 sub routine.
 761 .IP "\fB\-S | \-\-short\-branches\fR" 4
 762 .IX Item "-S | --short-branches"
 763 Do not turn relative branches into absolute ones
 764 when the offset is out of range.
 765 .IP "\fB\-\-strict\-direct\-mode\fR" 4
 766 .IX Item "--strict-direct-mode"
 767 Do not turn the direct addressing mode into extended addressing mode
 768 when the instruction does not support direct addressing mode.
 769 .IP "\fB\-\-print\-insn\-syntax\fR" 4
 770 .IX Item "--print-insn-syntax"
 771 Print the syntax of instruction in case of error.
 772 .IP "\fB\-\-print\-opcodes\fR" 4
 773 .IX Item "--print-opcodes"
 774 print the list of instructions with syntax and then exit.
 775 .IP "\fB\-\-generate\-example\fR" 4
 776 .IX Item "--generate-example"
 777 print an example of instruction for each possible instruction and then exit.
 778 This option is only useful for testing \fBas\fR.
 779 .PP
 780 The following options are available when \fBas\fR is configured
 781 for the \s-1SPARC\s0 architecture:
 782 .IP "\fB\-Av6 | \-Av7 | \-Av8 | \-Asparclet | \-Asparclite\fR" 4
 783 .IX Item "-Av6 | -Av7 | -Av8 | -Asparclet | -Asparclite"
 784 .PD 0
 785 .IP "\fB\-Av8plus | \-Av8plusa | \-Av9 | \-Av9a\fR" 4
 786 .IX Item "-Av8plus | -Av8plusa | -Av9 | -Av9a"
 787 .PD
 788 Explicitly select a variant of the \s-1SPARC\s0 architecture.
 789 .Sp
 790 \&\fB\-Av8plus\fR and \fB\-Av8plusa\fR select a 32 bit environment.
 791 \&\fB\-Av9\fR and \fB\-Av9a\fR select a 64 bit environment.
 792 .Sp
 793 \&\fB\-Av8plusa\fR and \fB\-Av9a\fR enable the \s-1SPARC\s0 V9 instruction set with
 794 UltraSPARC extensions.
 795 .IP "\fB\-xarch=v8plus | \-xarch=v8plusa\fR" 4
 796 .IX Item "-xarch=v8plus | -xarch=v8plusa"
 797 For compatibility with the Solaris v9 assembler.  These options are
 798 equivalent to \-Av8plus and \-Av8plusa, respectively.
 799 .IP "\fB\-bump\fR" 4
 800 .IX Item "-bump"
 801 Warn when the assembler switches to another architecture.
 802 .PP
 803 The following options are available when as is configured for the 'c54x
 804 architecture.
 805 .IP "\fB\-mfar\-mode\fR" 4
 806 .IX Item "-mfar-mode"
 807 Enable extended addressing mode.  All addresses and relocations will assume
 808 extended addressing (usually 23 bits).
 809 .IP "\fB\-mcpu=\fR\fI\s-1CPU_VERSION\s0\fR" 4
 810 .IX Item "-mcpu=CPU_VERSION"
 811 Sets the \s-1CPU\s0 version being compiled for.
 812 .IP "\fB\-merrors\-to\-file\fR \fI\s-1FILENAME\s0\fR" 4
 813 .IX Item "-merrors-to-file FILENAME"
 814 Redirect error output to a file, for broken systems which don't support such
 815 behaviour in the shell.
 816 .PP
 817 The following options are available when as is configured for
 818 a \s-1MIPS\s0 processor.
 819 .IP "\fB\-G\fR \fInum\fR" 4
 820 .IX Item "-G num"
 821 This option sets the largest size of an object that can be referenced
 822 implicitly with the \f(CW\*(C`gp\*(C'\fR register.  It is only accepted for targets that
 823 use \s-1ECOFF\s0 format, such as a DECstation running Ultrix.  The default value is 8.
 824 .IP "\fB\-EB\fR" 4
 825 .IX Item "-EB"
 826 Generate \*(L"big endian\*(R" format output.
 827 .IP "\fB\-EL\fR" 4
 828 .IX Item "-EL"
 829 Generate \*(L"little endian\*(R" format output.
 830 .IP "\fB\-mips1\fR" 4
 831 .IX Item "-mips1"
 832 .PD 0
 833 .IP "\fB\-mips2\fR" 4
 834 .IX Item "-mips2"
 835 .IP "\fB\-mips3\fR" 4
 836 .IX Item "-mips3"
 837 .IP "\fB\-mips4\fR" 4
 838 .IX Item "-mips4"
 839 .IP "\fB\-mips5\fR" 4
 840 .IX Item "-mips5"
 841 .IP "\fB\-mips32\fR" 4
 842 .IX Item "-mips32"
 843 .IP "\fB\-mips32r2\fR" 4
 844 .IX Item "-mips32r2"
 845 .IP "\fB\-mips64\fR" 4
 846 .IX Item "-mips64"
 847 .IP "\fB\-mips64r2\fR" 4
 848 .IX Item "-mips64r2"
 849 .PD
 850 Generate code for a particular \s-1MIPS\s0 Instruction Set Architecture level.
 851 \&\fB\-mips1\fR is an alias for \fB\-march=r3000\fR, \fB\-mips2\fR is an
 852 alias for \fB\-march=r6000\fR, \fB\-mips3\fR is an alias for
 853 \&\fB\-march=r4000\fR and \fB\-mips4\fR is an alias for \fB\-march=r8000\fR.
 854 \&\fB\-mips5\fR, \fB\-mips32\fR, \fB\-mips32r2\fR, \fB\-mips64\fR, and
 855 \&\fB\-mips64r2\fR
 856 correspond to generic
 857 \&\fB\s-1MIPS\s0 V\fR, \fB\s-1MIPS32\s0\fR, \fB\s-1MIPS32\s0 Release 2\fR, \fB\s-1MIPS64\s0\fR,
 858 and \fB\s-1MIPS64\s0 Release 2\fR
 859 \&\s-1ISA\s0 processors, respectively.
 860 .IP "\fB\-march=\fR\fI\s-1CPU\s0\fR" 4
 861 .IX Item "-march=CPU"
 862 Generate code for a particular \s-1MIPS\s0 cpu.
 863 .IP "\fB\-mtune=\fR\fIcpu\fR" 4
 864 .IX Item "-mtune=cpu"
 865 Schedule and tune for a particular \s-1MIPS\s0 cpu.
 866 .IP "\fB\-mfix7000\fR" 4
 867 .IX Item "-mfix7000"
 868 .PD 0
 869 .IP "\fB\-mno\-fix7000\fR" 4
 870 .IX Item "-mno-fix7000"
 871 .PD
 872 Cause nops to be inserted if the read of the destination register
 873 of an mfhi or mflo instruction occurs in the following two instructions.
 874 .IP "\fB\-mdebug\fR" 4
 875 .IX Item "-mdebug"
 876 .PD 0
 877 .IP "\fB\-no\-mdebug\fR" 4
 878 .IX Item "-no-mdebug"
 879 .PD
 880 Cause stabs-style debugging output to go into an ECOFF-style .mdebug
 881 section instead of the standard \s-1ELF\s0 .stabs sections.
 882 .IP "\fB\-mpdr\fR" 4
 883 .IX Item "-mpdr"
 884 .PD 0
 885 .IP "\fB\-mno\-pdr\fR" 4
 886 .IX Item "-mno-pdr"
 887 .PD
 888 Control generation of \f(CW\*(C`.pdr\*(C'\fR sections.
 889 .IP "\fB\-mgp32\fR" 4
 890 .IX Item "-mgp32"
 891 .PD 0
 892 .IP "\fB\-mfp32\fR" 4
 893 .IX Item "-mfp32"
 894 .PD
 895 The register sizes are normally inferred from the \s-1ISA\s0 and \s-1ABI\s0, but these
 896 flags force a certain group of registers to be treated as 32 bits wide at
 897 all times.  \fB\-mgp32\fR controls the size of general-purpose registers
 898 and \fB\-mfp32\fR controls the size of floating-point registers.
 899 .IP "\fB\-mips16\fR" 4
 900 .IX Item "-mips16"
 901 .PD 0
 902 .IP "\fB\-no\-mips16\fR" 4
 903 .IX Item "-no-mips16"
 904 .PD
 905 Generate code for the \s-1MIPS\s0 16 processor.  This is equivalent to putting
 906 \&\f(CW\*(C`.set mips16\*(C'\fR at the start of the assembly file.  \fB\-no\-mips16\fR
 907 turns off this option.
 908 .IP "\fB\-msmartmips\fR" 4
 909 .IX Item "-msmartmips"
 910 .PD 0
 911 .IP "\fB\-mno\-smartmips\fR" 4
 912 .IX Item "-mno-smartmips"
 913 .PD
 914 Enables the SmartMIPS extension to the \s-1MIPS32\s0 instruction set. This is
 915 equivalent to putting \f(CW\*(C`.set smartmips\*(C'\fR at the start of the assembly file.
 916 \&\fB\-mno\-smartmips\fR turns off this option.
 917 .IP "\fB\-mips3d\fR" 4
 918 .IX Item "-mips3d"
 919 .PD 0
 920 .IP "\fB\-no\-mips3d\fR" 4
 921 .IX Item "-no-mips3d"
 922 .PD
 923 Generate code for the \s-1MIPS\-3D\s0 Application Specific Extension.
 924 This tells the assembler to accept \s-1MIPS\-3D\s0 instructions.
 925 \&\fB\-no\-mips3d\fR turns off this option.
 926 .IP "\fB\-mdmx\fR" 4
 927 .IX Item "-mdmx"
 928 .PD 0
 929 .IP "\fB\-no\-mdmx\fR" 4
 930 .IX Item "-no-mdmx"
 931 .PD
 932 Generate code for the \s-1MDMX\s0 Application Specific Extension.
 933 This tells the assembler to accept \s-1MDMX\s0 instructions.
 934 \&\fB\-no\-mdmx\fR turns off this option.
 935 .IP "\fB\-mdsp\fR" 4
 936 .IX Item "-mdsp"
 937 .PD 0
 938 .IP "\fB\-mno\-dsp\fR" 4
 939 .IX Item "-mno-dsp"
 940 .PD
 941 Generate code for the \s-1DSP\s0 Release 1 Application Specific Extension.
 942 This tells the assembler to accept \s-1DSP\s0 Release 1 instructions.
 943 \&\fB\-mno\-dsp\fR turns off this option.
 944 .IP "\fB\-mdspr2\fR" 4
 945 .IX Item "-mdspr2"
 946 .PD 0
 947 .IP "\fB\-mno\-dspr2\fR" 4
 948 .IX Item "-mno-dspr2"
 949 .PD
 950 Generate code for the \s-1DSP\s0 Release 2 Application Specific Extension.
 951 This option implies \-mdsp.
 952 This tells the assembler to accept \s-1DSP\s0 Release 2 instructions.
 953 \&\fB\-mno\-dspr2\fR turns off this option.
 954 .IP "\fB\-mmt\fR" 4
 955 .IX Item "-mmt"
 956 .PD 0
 957 .IP "\fB\-mno\-mt\fR" 4
 958 .IX Item "-mno-mt"
 959 .PD
 960 Generate code for the \s-1MT\s0 Application Specific Extension.
 961 This tells the assembler to accept \s-1MT\s0 instructions.
 962 \&\fB\-mno\-mt\fR turns off this option.
 963 .IP "\fB\-\-construct\-floats\fR" 4
 964 .IX Item "--construct-floats"
 965 .PD 0
 966 .IP "\fB\-\-no\-construct\-floats\fR" 4
 967 .IX Item "--no-construct-floats"
 968 .PD
 969 The \fB\-\-no\-construct\-floats\fR option disables the construction of
 970 double width floating point constants by loading the two halves of the
 971 value into the two single width floating point registers that make up
 972 the double width register.  By default \fB\-\-construct\-floats\fR is
 973 selected, allowing construction of these floating point constants.
 974 .IP "\fB\-\-emulation=\fR\fIname\fR" 4
 975 .IX Item "--emulation=name"
 976 This option causes \fBas\fR to emulate \fBas\fR configured
 977 for some other target, in all respects, including output format (choosing
 978 between \s-1ELF\s0 and \s-1ECOFF\s0 only), handling of pseudo-opcodes which may generate
 979 debugging information or store symbol table information, and default
 980 endianness.  The available configuration names are: \fBmipsecoff\fR,
 981 \&\fBmipself\fR, \fBmipslecoff\fR, \fBmipsbecoff\fR, \fBmipslelf\fR,
 982 \&\fBmipsbelf\fR.  The first two do not alter the default endianness from that
 983 of the primary target for which the assembler was configured; the others change
 984 the default to little\- or big-endian as indicated by the \fBb\fR or \fBl\fR
 985 in the name.  Using \fB\-EB\fR or \fB\-EL\fR will override the endianness
 986 selection in any case.
 987 .Sp
 988 This option is currently supported only when the primary target
 989 \&\fBas\fR is configured for is a \s-1MIPS\s0 \s-1ELF\s0 or \s-1ECOFF\s0 target.
 990 Furthermore, the primary target or others specified with
 991 \&\fB\-\-enable\-targets=...\fR at configuration time must include support for
 992 the other format, if both are to be available.  For example, the Irix 5
 993 configuration includes support for both.
 994 .Sp
 995 Eventually, this option will support more configurations, with more
 996 fine-grained control over the assembler's behavior, and will be supported for
 997 more processors.
 998 .IP "\fB\-nocpp\fR" 4
 999 .IX Item "-nocpp"
1000 \&\fBas\fR ignores this option.  It is accepted for compatibility with
1001 the native tools.
1002 .IP "\fB\-\-trap\fR" 4
1003 .IX Item "--trap"
1004 .PD 0
1005 .IP "\fB\-\-no\-trap\fR" 4
1006 .IX Item "--no-trap"
1007 .IP "\fB\-\-break\fR" 4
1008 .IX Item "--break"
1009 .IP "\fB\-\-no\-break\fR" 4
1010 .IX Item "--no-break"
1011 .PD
1012 Control how to deal with multiplication overflow and division by zero.
1013 \&\fB\-\-trap\fR or \fB\-\-no\-break\fR (which are synonyms) take a trap exception
1014 (and only work for Instruction Set Architecture level 2 and higher);
1015 \&\fB\-\-break\fR or \fB\-\-no\-trap\fR (also synonyms, and the default) take a
1016 break exception.
1017 .IP "\fB\-n\fR" 4
1018 .IX Item "-n"
1019 When this option is used, \fBas\fR will issue a warning every
1020 time it generates a nop instruction from a macro.
1021 .PP
1022 The following options are available when as is configured for
1023 an MCore processor.
1024 .IP "\fB\-jsri2bsr\fR" 4
1025 .IX Item "-jsri2bsr"
1026 .PD 0
1027 .IP "\fB\-nojsri2bsr\fR" 4
1028 .IX Item "-nojsri2bsr"
1029 .PD
1030 Enable or disable the \s-1JSRI\s0 to \s-1BSR\s0 transformation.  By default this is enabled.
1031 The command line option \fB\-nojsri2bsr\fR can be used to disable it.
1032 .IP "\fB\-sifilter\fR" 4
1033 .IX Item "-sifilter"
1034 .PD 0
1035 .IP "\fB\-nosifilter\fR" 4
1036 .IX Item "-nosifilter"
1037 .PD
1038 Enable or disable the silicon filter behaviour.  By default this is disabled.
1039 The default can be overridden by the \fB\-sifilter\fR command line option.
1040 .IP "\fB\-relax\fR" 4
1041 .IX Item "-relax"
1042 Alter jump instructions for long displacements.
1043 .IP "\fB\-mcpu=[210|340]\fR" 4
1044 .IX Item "-mcpu=[210|340]"
1045 Select the cpu type on the target hardware.  This controls which instructions
1046 can be assembled.
1047 .IP "\fB\-EB\fR" 4
1048 .IX Item "-EB"
1049 Assemble for a big endian target.
1050 .IP "\fB\-EL\fR" 4
1051 .IX Item "-EL"
1052 Assemble for a little endian target.
1053 .PP
1054 See the info pages for documentation of the MMIX-specific options.
1055 .PP
1056 The following options are available when as is configured for
1057 an Xtensa processor.
1058 .IP "\fB\-\-text\-section\-literals | \-\-no\-text\-section\-literals\fR" 4
1059 .IX Item "--text-section-literals | --no-text-section-literals"
1060 With \fB\-\-text\-section\-literals\fR, literal pools are interspersed
1061 in the text section.  The default is
1062 \&\fB\-\-no\-text\-section\-literals\fR, which places literals in a
1063 separate section in the output file.  These options only affect literals
1064 referenced via PC-relative \f(CW\*(C`L32R\*(C'\fR instructions; literals for
1065 absolute mode \f(CW\*(C`L32R\*(C'\fR instructions are handled separately.
1066 .IP "\fB\-\-absolute\-literals | \-\-no\-absolute\-literals\fR" 4
1067 .IX Item "--absolute-literals | --no-absolute-literals"
1068 Indicate to the assembler whether \f(CW\*(C`L32R\*(C'\fR instructions use absolute
1069 or PC-relative addressing.  The default is to assume absolute addressing
1070 if the Xtensa processor includes the absolute \f(CW\*(C`L32R\*(C'\fR addressing
1071 option.  Otherwise, only the PC-relative \f(CW\*(C`L32R\*(C'\fR mode can be used.
1072 .IP "\fB\-\-target\-align | \-\-no\-target\-align\fR" 4
1073 .IX Item "--target-align | --no-target-align"
1074 Enable or disable automatic alignment to reduce branch penalties at the
1075 expense of some code density.  The default is \fB\-\-target\-align\fR.
1076 .IP "\fB\-\-longcalls | \-\-no\-longcalls\fR" 4
1077 .IX Item "--longcalls | --no-longcalls"
1078 Enable or disable transformation of call instructions to allow calls
1079 across a greater range of addresses.  The default is
1080 \&\fB\-\-no\-longcalls\fR.
1081 .IP "\fB\-\-transform | \-\-no\-transform\fR" 4
1082 .IX Item "--transform | --no-transform"
1083 Enable or disable all assembler transformations of Xtensa instructions.
1084 The default is \fB\-\-transform\fR;
1085 \&\fB\-\-no\-transform\fR should be used only in the rare cases when the
1086 instructions must be exactly as specified in the assembly source.
1087 .IP "\fB\-\-rename\-section\fR \fIoldname\fR\fB=\fR\fInewname\fR" 4
1088 .IX Item "--rename-section oldname=newname"
1089 When generating output sections, rename the \fIoldname\fR section to
1090 \&\fInewname\fR.
1091 .PP
1092 The following options are available when as is configured for
1093 a Z80 family processor.
1094 .IP "\fB\-z80\fR" 4
1095 .IX Item "-z80"
1096 Assemble for Z80 processor.
1097 .IP "\fB\-r800\fR" 4
1098 .IX Item "-r800"
1099 Assemble for R800 processor.
1100 .IP "\fB\-ignore\-undocumented\-instructions\fR" 4
1101 .IX Item "-ignore-undocumented-instructions"
1102 .PD 0
1103 .IP "\fB\-Wnud\fR" 4
1104 .IX Item "-Wnud"
1105 .PD
1106 Assemble undocumented Z80 instructions that also work on R800 without warning.
1107 .IP "\fB\-ignore\-unportable\-instructions\fR" 4
1108 .IX Item "-ignore-unportable-instructions"
1109 .PD 0
1110 .IP "\fB\-Wnup\fR" 4
1111 .IX Item "-Wnup"
1112 .PD
1113 Assemble all undocumented Z80 instructions without warning.
1114 .IP "\fB\-warn\-undocumented\-instructions\fR" 4
1115 .IX Item "-warn-undocumented-instructions"
1116 .PD 0
1117 .IP "\fB\-Wud\fR" 4
1118 .IX Item "-Wud"
1119 .PD
1120 Issue a warning for undocumented Z80 instructions that also work on R800.
1121 .IP "\fB\-warn\-unportable\-instructions\fR" 4
1122 .IX Item "-warn-unportable-instructions"
1123 .PD 0
1124 .IP "\fB\-Wup\fR" 4
1125 .IX Item "-Wup"
1126 .PD
1127 Issue a warning for undocumented Z80 instructions that do not work on R800.
1128 .IP "\fB\-forbid\-undocumented\-instructions\fR" 4
1129 .IX Item "-forbid-undocumented-instructions"
1130 .PD 0
1131 .IP "\fB\-Fud\fR" 4
1132 .IX Item "-Fud"
1133 .PD
1134 Treat all undocumented instructions as errors.
1135 .IP "\fB\-forbid\-unportable\-instructions\fR" 4
1136 .IX Item "-forbid-unportable-instructions"
1137 .PD 0
1138 .IP "\fB\-Fup\fR" 4
1139 .IX Item "-Fup"
1140 .PD
1141 Treat undocumented Z80 instructions that do not work on R800 as errors.
1142 .SH "SEE ALSO"
1143 .IX Header "SEE ALSO"
1144 \&\fIgcc\fR\|(1), \fIld\fR\|(1), and the Info entries for \fIbinutils\fR and \fIld\fR.
1145 .SH "COPYRIGHT"
1146 .IX Header "COPYRIGHT"
1147 Copyright (c) 1991, 92, 93, 94, 95, 96, 97, 98, 99, 2000, 2001, 2002,
1148 2006, 2007 Free Software Foundation, Inc.
1149 .PP
1150 Permission is granted to copy, distribute and/or modify this document
1151 under the terms of the \s-1GNU\s0 Free Documentation License, Version 1.1
1152 or any later version published by the Free Software Foundation;
1153 with no Invariant Sections, with no Front-Cover Texts, and with no
1154 Back-Cover Texts.  A copy of the license is included in the
1155 section entitled \*(L"\s-1GNU\s0 Free Documentation License\*(R".