sid/component/cgen-cpu/mt/mt-desc.h

   1 /* Misc. entries in the mt description file.
   2
   3 THIS FILE IS MACHINE GENERATED WITH CGEN.
   4
   5 Copyright (C) 2000-2009 Red Hat, Inc.
   6
   7 This file is part of the Red Hat simulators.
   8
   9
  10 */
  11
  12 #ifndef DESC_MT_H
  13 #define DESC_MT_H
  14
  15 #include "cgen/bitset.h"
  16
  17 namespace mt {
  18
  19 // Enums.
  20
  21 /* Enum declaration for msys enums.  */
  22 typedef enum insn_msys {
  23   MSYS_NO, MSYS_YES
  24 } INSN_MSYS;
  25
  26 /* Enum declaration for opc enums.  */
  27 typedef enum insn_opc {
  28   OPC_ADD = 0, OPC_ADDU = 1, OPC_SUB = 2, OPC_SUBU = 3
  29  , OPC_MUL = 4, OPC_AND = 8, OPC_OR = 9, OPC_XOR = 10
  30  , OPC_NAND = 11, OPC_NOR = 12, OPC_XNOR = 13, OPC_LDUI = 14
  31  , OPC_LSL = 16, OPC_LSR = 17, OPC_ASR = 18, OPC_BRLT = 24
  32  , OPC_BRLE = 25, OPC_BREQ = 26, OPC_JMP = 27, OPC_JAL = 28
  33  , OPC_BRNEQ = 29, OPC_DBNZ = 30, OPC_LOOP = 31, OPC_LDW = 32
  34  , OPC_STW = 33, OPC_EI = 48, OPC_DI = 49, OPC_SI = 50
  35  , OPC_RETI = 51, OPC_BREAK = 52, OPC_IFLUSH = 53
  36 } INSN_OPC;
  37
  38 /* Enum declaration for msopc enums.  */
  39 typedef enum insn_msopc {
  40   MSOPC_LDCTXT, MSOPC_LDFB, MSOPC_STFB, MSOPC_FBCB
  41  , MSOPC_MFBCB, MSOPC_FBCCI, MSOPC_FBRCI, MSOPC_FBCRI
  42  , MSOPC_FBRRI, MSOPC_MFBCCI, MSOPC_MFBRCI, MSOPC_MFBCRI
  43  , MSOPC_MFBRRI, MSOPC_FBCBDR, MSOPC_RCFBCB, MSOPC_MRCFBCB
  44  , MSOPC_CBCAST, MSOPC_DUPCBCAST, MSOPC_WFBI, MSOPC_WFB
  45  , MSOPC_RCRISC, MSOPC_FBCBINC, MSOPC_RCXMODE, MSOPC_INTLVR
  46  , MSOPC_WFBINC, MSOPC_MWFBINC, MSOPC_WFBINCR, MSOPC_MWFBINCR
  47  , MSOPC_FBCBINCS, MSOPC_MFBCBINCS, MSOPC_FBCBINCRS, MSOPC_MFBCBINCRS
  48 } INSN_MSOPC;
  49
  50 /* Enum declaration for imm enums.  */
  51 typedef enum insn_imm {
  52   IMM_NO, IMM_YES
  53 } INSN_IMM;
  54
  55 /* Enum declaration for .  */
  56 typedef enum msys_syms {
  57   H_NIL_DUP = 1, H_NIL_XX = 0
  58 } MSYS_SYMS;
  59
  60 // Insn attribute indices.
  61
  62 /* Enum declaration for cgen_insn attrs.  */
  63 typedef enum cgen_insn_attr {
  64   CGEN_INSN_ALIAS, CGEN_INSN_VIRTUAL, CGEN_INSN_UNCOND_CTI, CGEN_INSN_COND_CTI
  65  , CGEN_INSN_SKIP_CTI, CGEN_INSN_DELAY_SLOT, CGEN_INSN_RELAXABLE, CGEN_INSN_RELAXED
  66  , CGEN_INSN_NO_DIS, CGEN_INSN_PBB, CGEN_INSN_LOAD_DELAY, CGEN_INSN_MEMORY_ACCESS
  67  , CGEN_INSN_AL_INSN, CGEN_INSN_IO_INSN, CGEN_INSN_BR_INSN, CGEN_INSN_JAL_HAZARD
  68  , CGEN_INSN_USES_FRDR, CGEN_INSN_USES_FRDRRR, CGEN_INSN_USES_FRSR1, CGEN_INSN_USES_FRSR2
  69  , CGEN_INSN_SKIPA, CGEN_INSN_END_BOOLS, CGEN_INSN_START_NBOOLS = 31, CGEN_INSN_MACH
  70  , CGEN_INSN_END_NBOOLS
  71 } CGEN_INSN_ATTR;
  72
  73 /* Number of non-boolean elements in cgen_insn_attr.  */
  74 #define CGEN_INSN_NBOOL_ATTRS (CGEN_INSN_END_NBOOLS - CGEN_INSN_START_NBOOLS - 1)
  75
  76 // Attributes.
  77
  78 /* Enum declaration for machine type selection.  */
  79 typedef enum mach_attr {
  80   MACH_BASE, MACH_MS1, MACH_MS1_003, MACH_MS2
  81  , MACH_MAX
  82 } MACH_ATTR;
  83
  84 /* Enum declaration for instruction set selection.  */
  85 typedef enum isa_attr {
  86   ISA_MT, ISA_MAX
  87 } ISA_ATTR;
  88
  89 // Insn attributes.
  90
  91 struct mt_insn_attr {
  92   unsigned int bools;
  93   unsigned int mach;
  94   inline unsigned int get_mach_attr () { return mach; }
  95   inline int get_alias_attr () { return (bools & (1<<CGEN_INSN_ALIAS)) != 0; }
  96   inline int get_virtual_attr () { return (bools & (1<<CGEN_INSN_VIRTUAL)) != 0; }
  97   inline int get_uncond_cti_attr () { return (bools & (1<<CGEN_INSN_UNCOND_CTI)) != 0; }
  98   inline int get_cond_cti_attr () { return (bools & (1<<CGEN_INSN_COND_CTI)) != 0; }
  99   inline int get_skip_cti_attr () { return (bools & (1<<CGEN_INSN_SKIP_CTI)) != 0; }
 100   inline int get_delay_slot_attr () { return (bools & (1<<CGEN_INSN_DELAY_SLOT)) != 0; }
 101   inline int get_relaxable_attr () { return (bools & (1<<CGEN_INSN_RELAXABLE)) != 0; }
 102   inline int get_relaxed_attr () { return (bools & (1<<CGEN_INSN_RELAXED)) != 0; }
 103   inline int get_no_dis_attr () { return (bools & (1<<CGEN_INSN_NO_DIS)) != 0; }
 104   inline int get_pbb_attr () { return (bools & (1<<CGEN_INSN_PBB)) != 0; }
 105   inline int get_load_delay_attr () { return (bools & (1<<CGEN_INSN_LOAD_DELAY)) != 0; }
 106   inline int get_memory_access_attr () { return (bools & (1<<CGEN_INSN_MEMORY_ACCESS)) != 0; }
 107   inline int get_al_insn_attr () { return (bools & (1<<CGEN_INSN_AL_INSN)) != 0; }
 108   inline int get_io_insn_attr () { return (bools & (1<<CGEN_INSN_IO_INSN)) != 0; }
 109   inline int get_br_insn_attr () { return (bools & (1<<CGEN_INSN_BR_INSN)) != 0; }
 110   inline int get_jal_hazard_attr () { return (bools & (1<<CGEN_INSN_JAL_HAZARD)) != 0; }
 111   inline int get_uses_frdr_attr () { return (bools & (1<<CGEN_INSN_USES_FRDR)) != 0; }
 112   inline int get_uses_frdrrr_attr () { return (bools & (1<<CGEN_INSN_USES_FRDRRR)) != 0; }
 113   inline int get_uses_frsr1_attr () { return (bools & (1<<CGEN_INSN_USES_FRSR1)) != 0; }
 114   inline int get_uses_frsr2_attr () { return (bools & (1<<CGEN_INSN_USES_FRSR2)) != 0; }
 115   inline int get_skipa_attr () { return (bools & (1<<CGEN_INSN_SKIPA)) != 0; }
 116 };
 117
 118 #define MACH_MS1_003_INSN_CHUNK_BITSIZE 0
 119
 120 } // end mt namespace
 121
 122 #endif /* DESC_MT_H */