test/xmodem_test/xmodem_test/intprg.c

   1 /***********************************************************************/
   2 /*                                                                     */
   3 /*  FILE        :intprg.c                                              */
   4 /*  DATE        :Fri, Feb 08, 2013                                     */
   5 /*  DESCRIPTION :Interrupt Program                                     */
   6 /*  CPU TYPE    :H8/3069R                                              */
   7 /*                                                                     */
   8 /*  This file is generated by Renesas Project Generator (Ver.4.16).    */
   9 /*                                                                     */
  10 /***********************************************************************/
  11
  12
  13
  14
  15 #include    <machine.h>
  16 #pragma section IntPRG
  17 //  vector 1 Reserved
  18
  19 //  vector 2 Reserved
  20
  21 //  vector 3 Reserved
  22
  23 //  vector 4 Reserved
  24
  25 //  vector 5 Reserved
  26
  27 //  vector 6 Reserved
  28
  29 //  vector 7 NMI
  30 __interrupt(vect=7) void INT_NMI(void) {/* sleep(); */}
  31 //  vector 8 TRAP
  32 __interrupt(vect=8) void INT_TRAP1(void) {/* sleep(); */}
  33 //  vector 9 TRAP
  34 __interrupt(vect=9) void INT_TRAP2(void) {/* sleep(); */}
  35 //  vector 10 TRAP
  36 __interrupt(vect=10) void INT_TRAP3(void) {/* sleep(); */}
  37 //  vector 11 TRAP
  38 __interrupt(vect=11) void INT_TRAP4(void) {/* sleep(); */}
  39 //  vector 12 IRQ0
  40 __interrupt(vect=12) void INT_IRQ0(void) {/* sleep(); */}
  41 //  vector 13 IRQ1
  42 __interrupt(vect=13) void INT_IRQ1(void) {/* sleep(); */}
  43 //  vector 14 IRQ2
  44 __interrupt(vect=14) void INT_IRQ2(void) {/* sleep(); */}
  45 //  vector 15 IRQ3
  46 __interrupt(vect=15) void INT_IRQ3(void) {/* sleep(); */}
  47 //  vector 16 IRQ4
  48 __interrupt(vect=16) void INT_IRQ4(void) {/* sleep(); */}
  49 //  vector 17 IRQ5
  50 __interrupt(vect=17) void INT_IRQ5(void) {/* sleep(); */}
  51 //  vector 18 Reserved
  52
  53 //  vector 19 Reserved
  54
  55 //  vector 20 WOVI
  56 __interrupt(vect=20) void INT_WOVI(void) {/* sleep(); */}
  57 //  vector 21 CMI
  58 __interrupt(vect=21) void INT_CMI(void) {/* sleep(); */}
  59 //  vector 22 Reserved
  60
  61 //  vector 23 ADI
  62 __interrupt(vect=23) void INT_ADI(void) {/* sleep(); */}
  63 //  vector 24 IMIA0
  64 __interrupt(vect=24) void INT_IMIA0(void) {/* sleep(); */}
  65 //  vector 25 IMIB0
  66 __interrupt(vect=25) void INT_IMIB0(void) {/* sleep(); */}
  67 //  vector 26 OVI0
  68 __interrupt(vect=26) void INT_OVI0(void) {/* sleep(); */}
  69 //  vector 27 Reserved
  70
  71 //  vector 28 IMIA1
  72 __interrupt(vect=28) void INT_IMIA1(void) {/* sleep(); */}
  73 //  vector 29 IMIB1
  74 __interrupt(vect=29) void INT_IMIB1(void) {/* sleep(); */}
  75 //  vector 30 OVI1
  76 __interrupt(vect=30) void INT_OVI1(void) {/* sleep(); */}
  77 //  vector 31 Reserved
  78
  79 //  vector 32 IMIA2
  80 __interrupt(vect=32) void INT_IMIA2(void) {/* sleep(); */}
  81 //  vector 33 IMIB2
  82 __interrupt(vect=33) void INT_IMIB2(void) {/* sleep(); */}
  83 //  vector 34 OVI2
  84 __interrupt(vect=34) void INT_OVI2(void) {/* sleep(); */}
  85 //  vector 35 Reserved
  86
  87 //  vector 36 CMIA0
  88 __interrupt(vect=36) void INT_CMIA0(void) {/* sleep(); */}
  89 //  vector 37 CMIB0
  90 __interrupt(vect=37) void INT_CMIB0(void) {/* sleep(); */}
  91 //  vector 38 CMIA1B1
  92 __interrupt(vect=38) void INT_CMIA1B1(void) {/* sleep(); */}
  93 //  vector 39 TOVI0_1
  94 __interrupt(vect=39) void INT_TOVI0_1(void) {/* sleep(); */}
  95 //  vector 40 CMIA2
  96 __interrupt(vect=40) void INT_CMIA2(void) {/* sleep(); */}
  97 //  vector 41 CMIB2
  98 __interrupt(vect=41) void INT_CMIB2(void) {/* sleep(); */}
  99 //  vector 42 CMIA3B3
 100 __interrupt(vect=42) void INT_CMIA3B3(void) {/* sleep(); */}
 101 //  vector 43 TOVI2_3
 102 __interrupt(vect=43) void INT_TOVI2_3(void) {/* sleep(); */}
 103 //  vector 44 DEND0A
 104 __interrupt(vect=44) void INT_DEND0A(void) {/* sleep(); */}
 105 //  vector 45 DEND0B
 106 __interrupt(vect=45) void INT_DEND0B(void) {/* sleep(); */}
 107 //  vector 46 DEND1A
 108 __interrupt(vect=46) void INT_DEND1A(void) {/* sleep(); */}
 109 //  vector 47 DEND1B
 110 __interrupt(vect=47) void INT_DEND1B(void) {/* sleep(); */}
 111 //  vector 48 Reserved
 112
 113 //  vector 49 Reserved
 114
 115 //  vector 50 Reserved
 116
 117 //  vector 51 Reserved
 118
 119 //  vector 52 ERI0
 120 __interrupt(vect=52) void INT_ERI0(void) {/* sleep(); */}
 121 //  vector 53 RXI0
 122 __interrupt(vect=53) void INT_RXI0(void) {/* sleep(); */}
 123 //  vector 54 TXI0
 124 __interrupt(vect=54) void INT_TXI0(void) {/* sleep(); */}
 125 //  vector 55 TEI0
 126 __interrupt(vect=55) void INT_TEI0(void) {/* sleep(); */}
 127 //  vector 56 ERI1
 128 __interrupt(vect=56) void INT_ERI1(void) {/* sleep(); */}
 129 //  vector 57 RXI1
 130 __interrupt(vect=57) void INT_RXI1(void) {/* sleep(); */}
 131 //  vector 58 TXI1
 132 __interrupt(vect=58) void INT_TXI1(void) {/* sleep(); */}
 133 //  vector 59 TEI1
 134 __interrupt(vect=59) void INT_TEI1(void) {/* sleep(); */}
 135 //  vector 60 ERI2
 136 __interrupt(vect=60) void INT_ERI2(void) {/* sleep(); */}
 137 //  vector 61 RXI2
 138 __interrupt(vect=61) void INT_RXI2(void) {/* sleep(); */}
 139 //  vector 62 TXI2
 140 __interrupt(vect=62) void INT_TXI2(void) {/* sleep(); */}
 141 //  vector 63 TEI2
 142 __interrupt(vect=63) void INT_TEI2(void) {/* sleep(); */}
 143
 144