arch/x86/kvm/emulate.c

   1 /******************************************************************************
   2  * emulate.c
   3  *
   4  * Generic x86 (32-bit and 64-bit) instruction decoder and emulator.
   5  *
   6  * Copyright (c) 2005 Keir Fraser
   7  *
   8  * Linux coding style, mod r/m decoder, segment base fixes, real-mode
   9  * privileged instructions:
  10  *
  11  * Copyright (C) 2006 Qumranet
  12  * Copyright 2010 Red Hat, Inc. and/or its affiliates.
  13  *
  14  *   Avi Kivity <avi@qumranet.com>
  15  *   Yaniv Kamay <yaniv@qumranet.com>
  16  *
  17  * This work is licensed under the terms of the GNU GPL, version 2.  See
  18  * the COPYING file in the top-level directory.
  19  *
  20  * From: xen-unstable 10676:af9809f51f81a3c43f276f00c81a52ef558afda4
  21  */
  22
  23 #include <linux/kvm_host.h>
  24 #include "kvm_cache_regs.h"
  25 #include <linux/module.h>
  26 #include <linux/nospec.h>
  27 #include <asm/kvm_emulate.h>
  28 #include <linux/stringify.h>
  29 #include <asm/debugreg.h>
  30 #include <asm/nospec-branch.h>
  31
  32 #include "x86.h"
  33 #include "tss.h"
  34
  35 /*
  36  * Operand types
  37  */
  38 #define OpNone             0ull
  39 #define OpImplicit         1ull  /* No generic decode */
  40 #define OpReg              2ull  /* Register */
  41 #define OpMem              3ull  /* Memory */
  42 #define OpAcc              4ull  /* Accumulator: AL/AX/EAX/RAX */
  43 #define OpDI               5ull  /* ES:DI/EDI/RDI */
  44 #define OpMem64            6ull  /* Memory, 64-bit */
  45 #define OpImmUByte         7ull  /* Zero-extended 8-bit immediate */
  46 #define OpDX               8ull  /* DX register */
  47 #define OpCL               9ull  /* CL register (for shifts) */
  48 #define OpImmByte         10ull  /* 8-bit sign extended immediate */
  49 #define OpOne             11ull  /* Implied 1 */
  50 #define OpImm             12ull  /* Sign extended up to 32-bit immediate */
  51 #define OpMem16           13ull  /* Memory operand (16-bit). */
  52 #define OpMem32           14ull  /* Memory operand (32-bit). */
  53 #define OpImmU            15ull  /* Immediate operand, zero extended */
  54 #define OpSI              16ull  /* SI/ESI/RSI */
  55 #define OpImmFAddr        17ull  /* Immediate far address */
  56 #define OpMemFAddr        18ull  /* Far address in memory */
  57 #define OpImmU16          19ull  /* Immediate operand, 16 bits, zero extended */
  58 #define OpES              20ull  /* ES */
  59 #define OpCS              21ull  /* CS */
  60 #define OpSS              22ull  /* SS */
  61 #define OpDS              23ull  /* DS */
  62 #define OpFS              24ull  /* FS */
  63 #define OpGS              25ull  /* GS */
  64 #define OpMem8            26ull  /* 8-bit zero extended memory operand */
  65 #define OpImm64           27ull  /* Sign extended 16/32/64-bit immediate */
  66 #define OpXLat            28ull  /* memory at BX/EBX/RBX + zero-extended AL */
  67 #define OpAccLo           29ull  /* Low part of extended acc (AX/AX/EAX/RAX) */
  68 #define OpAccHi           30ull  /* High part of extended acc (-/DX/EDX/RDX) */
  69
  70 #define OpBits             5  /* Width of operand field */
  71 #define OpMask             ((1ull << OpBits) - 1)
  72
  73 /*
  74  * Opcode effective-address decode tables.
  75  * Note that we only emulate instructions that have at least one memory
  76  * operand (excluding implicit stack references). We assume that stack
  77  * references and instruction fetches will never occur in special memory
  78  * areas that require emulation. So, for example, 'mov <imm>,<reg>' need
  79  * not be handled.
  80  */
  81
  82 /* Operand sizes: 8-bit operands or specified/overridden size. */
  83 #define ByteOp      (1<<0)      /* 8-bit operands. */
  84 /* Destination operand type. */
  85 #define DstShift    1
  86 #define ImplicitOps (OpImplicit << DstShift)
  87 #define DstReg      (OpReg << DstShift)
  88 #define DstMem      (OpMem << DstShift)
  89 #define DstAcc      (OpAcc << DstShift)
  90 #define DstDI       (OpDI << DstShift)
  91 #define DstMem64    (OpMem64 << DstShift)
  92 #define DstMem16    (OpMem16 << DstShift)
  93 #define DstImmUByte (OpImmUByte << DstShift)
  94 #define DstDX       (OpDX << DstShift)
  95 #define DstAccLo    (OpAccLo << DstShift)
  96 #define DstMask     (OpMask << DstShift)
  97 /* Source operand type. */
  98 #define SrcShift    6
  99 #define SrcNone     (OpNone << SrcShift)
 100 #define SrcReg      (OpReg << SrcShift)
 101 #define SrcMem      (OpMem << SrcShift)
 102 #define SrcMem16    (OpMem16 << SrcShift)
 103 #define SrcMem32    (OpMem32 << SrcShift)
 104 #define SrcImm      (OpImm << SrcShift)
 105 #define SrcImmByte  (OpImmByte << SrcShift)
 106 #define SrcOne      (OpOne << SrcShift)
 107 #define SrcImmUByte (OpImmUByte << SrcShift)
 108 #define SrcImmU     (OpImmU << SrcShift)
 109 #define SrcSI       (OpSI << SrcShift)
 110 #define SrcXLat     (OpXLat << SrcShift)
 111 #define SrcImmFAddr (OpImmFAddr << SrcShift)
 112 #define SrcMemFAddr (OpMemFAddr << SrcShift)
 113 #define SrcAcc      (OpAcc << SrcShift)
 114 #define SrcImmU16   (OpImmU16 << SrcShift)
 115 #define SrcImm64    (OpImm64 << SrcShift)
 116 #define SrcDX       (OpDX << SrcShift)
 117 #define SrcMem8     (OpMem8 << SrcShift)
 118 #define SrcAccHi    (OpAccHi << SrcShift)
 119 #define SrcMask     (OpMask << SrcShift)
 120 #define BitOp       (1<<11)
 121 #define MemAbs      (1<<12)      /* Memory operand is absolute displacement */
 122 #define String      (1<<13)     /* String instruction (rep capable) */
 123 #define Stack       (1<<14)     /* Stack instruction (push/pop) */
 124 #define GroupMask   (7<<15)     /* Opcode uses one of the group mechanisms */
 125 #define Group       (1<<15)     /* Bits 3:5 of modrm byte extend opcode */
 126 #define GroupDual   (2<<15)     /* Alternate decoding of mod == 3 */
 127 #define Prefix      (3<<15)     /* Instruction varies with 66/f2/f3 prefix */
 128 #define RMExt       (4<<15)     /* Opcode extension in ModRM r/m if mod == 3 */
 129 #define Escape      (5<<15)     /* Escape to coprocessor instruction */
 130 #define InstrDual   (6<<15)     /* Alternate instruction decoding of mod == 3 */
 131 #define ModeDual    (7<<15)     /* Different instruction for 32/64 bit */
 132 #define Sse         (1<<18)     /* SSE Vector instruction */
 133 /* Generic ModRM decode. */
 134 #define ModRM       (1<<19)
 135 /* Destination is only written; never read. */
 136 #define Mov         (1<<20)
 137 /* Misc flags */
 138 #define Prot        (1<<21) /* instruction generates #UD if not in prot-mode */
 139 #define EmulateOnUD (1<<22) /* Emulate if unsupported by the host */
 140 #define NoAccess    (1<<23) /* Don't access memory (lea/invlpg/verr etc) */
 141 #define Op3264      (1<<24) /* Operand is 64b in long mode, 32b otherwise */
 142 #define Undefined   (1<<25) /* No Such Instruction */
 143 #define Lock        (1<<26) /* lock prefix is allowed for the instruction */
 144 #define Priv        (1<<27) /* instruction generates #GP if current CPL != 0 */
 145 #define No64        (1<<28)
 146 #define PageTable   (1 << 29)   /* instruction used to write page table */
 147 #define NotImpl     (1 << 30)   /* instruction is not implemented */
 148 /* Source 2 operand type */
 149 #define Src2Shift   (31)
 150 #define Src2None    (OpNone << Src2Shift)
 151 #define Src2Mem     (OpMem << Src2Shift)
 152 #define Src2CL      (OpCL << Src2Shift)
 153 #define Src2ImmByte (OpImmByte << Src2Shift)
 154 #define Src2One     (OpOne << Src2Shift)
 155 #define Src2Imm     (OpImm << Src2Shift)
 156 #define Src2ES      (OpES << Src2Shift)
 157 #define Src2CS      (OpCS << Src2Shift)
 158 #define Src2SS      (OpSS << Src2Shift)
 159 #define Src2DS      (OpDS << Src2Shift)
 160 #define Src2FS      (OpFS << Src2Shift)
 161 #define Src2GS      (OpGS << Src2Shift)
 162 #define Src2Mask    (OpMask << Src2Shift)
 163 #define Mmx         ((u64)1 << 40)  /* MMX Vector instruction */
 164 #define Aligned     ((u64)1 << 41)  /* Explicitly aligned (e.g. MOVDQA) */
 165 #define Unaligned   ((u64)1 << 42)  /* Explicitly unaligned (e.g. MOVDQU) */
 166 #define Avx         ((u64)1 << 43)  /* Advanced Vector Extensions */
 167 #define Fastop      ((u64)1 << 44)  /* Use opcode::u.fastop */
 168 #define NoWrite     ((u64)1 << 45)  /* No writeback */
 169 #define SrcWrite    ((u64)1 << 46)  /* Write back src operand */
 170 #define NoMod       ((u64)1 << 47)  /* Mod field is ignored */
 171 #define Intercept   ((u64)1 << 48)  /* Has valid intercept field */
 172 #define CheckPerm   ((u64)1 << 49)  /* Has valid check_perm field */
 173 #define PrivUD      ((u64)1 << 51)  /* #UD instead of #GP on CPL > 0 */
 174 #define NearBranch  ((u64)1 << 52)  /* Near branches */
 175 #define No16        ((u64)1 << 53)  /* No 16 bit operand */
 176 #define IncSP       ((u64)1 << 54)  /* SP is incremented before ModRM calc */
 177 #define Aligned16   ((u64)1 << 55)  /* Aligned to 16 byte boundary (e.g. FXSAVE) */
 178
 179 #define DstXacc     (DstAccLo | SrcAccHi | SrcWrite)
 180
 181 #define X2(x...) x, x
 182 #define X3(x...) X2(x), x
 183 #define X4(x...) X2(x), X2(x)
 184 #define X5(x...) X4(x), x
 185 #define X6(x...) X4(x), X2(x)
 186 #define X7(x...) X4(x), X3(x)
 187 #define X8(x...) X4(x), X4(x)
 188 #define X16(x...) X8(x), X8(x)
 189
 190 #define NR_FASTOP (ilog2(sizeof(ulong)) + 1)
 191 #define FASTOP_SIZE 8
 192
 193 /*
 194  * fastop functions have a special calling convention:
 195  *
 196  * dst:    rax        (in/out)
 197  * src:    rdx        (in/out)
 198  * src2:   rcx        (in)
 199  * flags:  rflags     (in/out)
 200  * ex:     rsi        (in:fastop pointer, out:zero if exception)
 201  *
 202  * Moreover, they are all exactly FASTOP_SIZE bytes long, so functions for
 203  * different operand sizes can be reached by calculation, rather than a jump
 204  * table (which would be bigger than the code).
 205  *
 206  * fastop functions are declared as taking a never-defined fastop parameter,
 207  * so they can't be called from C directly.
 208  */
 209
 210 struct fastop;
 211
 212 struct opcode {
 213         u64 flags : 56;
 214         u64 intercept : 8;
 215         union {
 216                 int (*execute)(struct x86_emulate_ctxt *ctxt);
 217                 const struct opcode *group;
 218                 const struct group_dual *gdual;
 219                 const struct gprefix *gprefix;
 220                 const struct escape *esc;
 221                 const struct instr_dual *idual;
 222                 const struct mode_dual *mdual;
 223                 void (*fastop)(struct fastop *fake);
 224         } u;
 225         int (*check_perm)(struct x86_emulate_ctxt *ctxt);
 226 };
 227
 228 struct group_dual {
 229         struct opcode mod012[8];
 230         struct opcode mod3[8];
 231 };
 232
 233 struct gprefix {
 234         struct opcode pfx_no;
 235         struct opcode pfx_66;
 236         struct opcode pfx_f2;
 237         struct opcode pfx_f3;
 238 };
 239
 240 struct escape {
 241         struct opcode op[8];
 242         struct opcode high[64];
 243 };
 244
 245 struct instr_dual {
 246         struct opcode mod012;
 247         struct opcode mod3;
 248 };
 249
 250 struct mode_dual {
 251         struct opcode mode32;
 252         struct opcode mode64;
 253 };
 254
 255 #define EFLG_RESERVED_ZEROS_MASK 0xffc0802a
 256
 257 enum x86_transfer_type {
 258         X86_TRANSFER_NONE,
 259         X86_TRANSFER_CALL_JMP,
 260         X86_TRANSFER_RET,
 261         X86_TRANSFER_TASK_SWITCH,
 262 };
 263
 264 static ulong reg_read(struct x86_emulate_ctxt *ctxt, unsigned nr)
 265 {
 266         if (!(ctxt->regs_valid & (1 << nr))) {
 267                 ctxt->regs_valid |= 1 << nr;
 268                 ctxt->_regs[nr] = ctxt->ops->read_gpr(ctxt, nr);
 269         }
 270         return ctxt->_regs[nr];
 271 }
 272
 273 static ulong *reg_write(struct x86_emulate_ctxt *ctxt, unsigned nr)
 274 {
 275         ctxt->regs_valid |= 1 << nr;
 276         ctxt->regs_dirty |= 1 << nr;
 277         return &ctxt->_regs[nr];
 278 }
 279
 280 static ulong *reg_rmw(struct x86_emulate_ctxt *ctxt, unsigned nr)
 281 {
 282         reg_read(ctxt, nr);
 283         return reg_write(ctxt, nr);
 284 }
 285
 286 static void writeback_registers(struct x86_emulate_ctxt *ctxt)
 287 {
 288         unsigned reg;
 289
 290         for_each_set_bit(reg, (ulong *)&ctxt->regs_dirty, 16)
 291                 ctxt->ops->write_gpr(ctxt, reg, ctxt->_regs[reg]);
 292 }
 293
 294 static void invalidate_registers(struct x86_emulate_ctxt *ctxt)
 295 {
 296         ctxt->regs_dirty = 0;
 297         ctxt->regs_valid = 0;
 298 }
 299
 300 /*
 301  * These EFLAGS bits are restored from saved value during emulation, and
 302  * any changes are written back to the saved value after emulation.
 303  */
 304 #define EFLAGS_MASK (X86_EFLAGS_OF|X86_EFLAGS_SF|X86_EFLAGS_ZF|X86_EFLAGS_AF|\
 305                      X86_EFLAGS_PF|X86_EFLAGS_CF)
 306
 307 #ifdef CONFIG_X86_64
 308 #define ON64(x) x
 309 #else
 310 #define ON64(x)
 311 #endif
 312
 313 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *));
 314
 315 #define FOP_ALIGN ".align " __stringify(FASTOP_SIZE) " \n\t"
 316 #define FOP_RET   "ret \n\t"
 317
 318 #define FOP_START(op) \
 319         extern void em_##op(struct fastop *fake); \
 320         asm(".pushsection .text, \"ax\" \n\t" \
 321             ".global em_" #op " \n\t" \
 322             FOP_ALIGN \
 323             "em_" #op ": \n\t"
 324
 325 #define FOP_END \
 326             ".popsection")
 327
 328 #define FOPNOP() FOP_ALIGN FOP_RET
 329
 330 #define FOP1E(op,  dst) \
 331         FOP_ALIGN "10: " #op " %" #dst " \n\t" FOP_RET
 332
 333 #define FOP1EEX(op,  dst) \
 334         FOP1E(op, dst) _ASM_EXTABLE(10b, kvm_fastop_exception)
 335
 336 #define FASTOP1(op) \
 337         FOP_START(op) \
 338         FOP1E(op##b, al) \
 339         FOP1E(op##w, ax) \
 340         FOP1E(op##l, eax) \
 341         ON64(FOP1E(op##q, rax)) \
 342         FOP_END
 343
 344 /* 1-operand, using src2 (for MUL/DIV r/m) */
 345 #define FASTOP1SRC2(op, name) \
 346         FOP_START(name) \
 347         FOP1E(op, cl) \
 348         FOP1E(op, cx) \
 349         FOP1E(op, ecx) \
 350         ON64(FOP1E(op, rcx)) \
 351         FOP_END
 352
 353 /* 1-operand, using src2 (for MUL/DIV r/m), with exceptions */
 354 #define FASTOP1SRC2EX(op, name) \
 355         FOP_START(name) \
 356         FOP1EEX(op, cl) \
 357         FOP1EEX(op, cx) \
 358         FOP1EEX(op, ecx) \
 359         ON64(FOP1EEX(op, rcx)) \
 360         FOP_END
 361
 362 #define FOP2E(op,  dst, src)       \
 363         FOP_ALIGN #op " %" #src ", %" #dst " \n\t" FOP_RET
 364
 365 #define FASTOP2(op) \
 366         FOP_START(op) \
 367         FOP2E(op##b, al, dl) \
 368         FOP2E(op##w, ax, dx) \
 369         FOP2E(op##l, eax, edx) \
 370         ON64(FOP2E(op##q, rax, rdx)) \
 371         FOP_END
 372
 373 /* 2 operand, word only */
 374 #define FASTOP2W(op) \
 375         FOP_START(op) \
 376         FOPNOP() \
 377         FOP2E(op##w, ax, dx) \
 378         FOP2E(op##l, eax, edx) \
 379         ON64(FOP2E(op##q, rax, rdx)) \
 380         FOP_END
 381
 382 /* 2 operand, src is CL */
 383 #define FASTOP2CL(op) \
 384         FOP_START(op) \
 385         FOP2E(op##b, al, cl) \
 386         FOP2E(op##w, ax, cl) \
 387         FOP2E(op##l, eax, cl) \
 388         ON64(FOP2E(op##q, rax, cl)) \
 389         FOP_END
 390
 391 /* 2 operand, src and dest are reversed */
 392 #define FASTOP2R(op, name) \
 393         FOP_START(name) \
 394         FOP2E(op##b, dl, al) \
 395         FOP2E(op##w, dx, ax) \
 396         FOP2E(op##l, edx, eax) \
 397         ON64(FOP2E(op##q, rdx, rax)) \
 398         FOP_END
 399
 400 #define FOP3E(op,  dst, src, src2) \
 401         FOP_ALIGN #op " %" #src2 ", %" #src ", %" #dst " \n\t" FOP_RET
 402
 403 /* 3-operand, word-only, src2=cl */
 404 #define FASTOP3WCL(op) \
 405         FOP_START(op) \
 406         FOPNOP() \
 407         FOP3E(op##w, ax, dx, cl) \
 408         FOP3E(op##l, eax, edx, cl) \
 409         ON64(FOP3E(op##q, rax, rdx, cl)) \
 410         FOP_END
 411
 412 /* Special case for SETcc - 1 instruction per cc */
 413 #define FOP_SETCC(op) ".align 4; " #op " %al; ret \n\t"
 414
 415 asm(".global kvm_fastop_exception \n"
 416     "kvm_fastop_exception: xor %esi, %esi; ret");
 417
 418 FOP_START(setcc)
 419 FOP_SETCC(seto)
 420 FOP_SETCC(setno)
 421 FOP_SETCC(setc)
 422 FOP_SETCC(setnc)
 423 FOP_SETCC(setz)
 424 FOP_SETCC(setnz)
 425 FOP_SETCC(setbe)
 426 FOP_SETCC(setnbe)
 427 FOP_SETCC(sets)
 428 FOP_SETCC(setns)
 429 FOP_SETCC(setp)
 430 FOP_SETCC(setnp)
 431 FOP_SETCC(setl)
 432 FOP_SETCC(setnl)
 433 FOP_SETCC(setle)
 434 FOP_SETCC(setnle)
 435 FOP_END;
 436
 437 FOP_START(salc) "pushf; sbb %al, %al; popf \n\t" FOP_RET
 438 FOP_END;
 439
 440 /*
 441  * XXX: inoutclob user must know where the argument is being expanded.
 442  *      Relying on CC_HAVE_ASM_GOTO would allow us to remove _fault.
 443  */
 444 #define asm_safe(insn, inoutclob...) \
 445 ({ \
 446         int _fault = 0; \
 447  \
 448         asm volatile("1:" insn "\n" \
 449                      "2:\n" \
 450                      ".pushsection .fixup, \"ax\"\n" \
 451                      "3: movl $1, %[_fault]\n" \
 452                      "   jmp  2b\n" \
 453                      ".popsection\n" \
 454                      _ASM_EXTABLE(1b, 3b) \
 455                      : [_fault] "+qm"(_fault) inoutclob ); \
 456  \
 457         _fault ? X86EMUL_UNHANDLEABLE : X86EMUL_CONTINUE; \
 458 })
 459
 460 static int emulator_check_intercept(struct x86_emulate_ctxt *ctxt,
 461                                     enum x86_intercept intercept,
 462                                     enum x86_intercept_stage stage)
 463 {
 464         struct x86_instruction_info info = {
 465                 .intercept  = intercept,
 466                 .rep_prefix = ctxt->rep_prefix,
 467                 .modrm_mod  = ctxt->modrm_mod,
 468                 .modrm_reg  = ctxt->modrm_reg,
 469                 .modrm_rm   = ctxt->modrm_rm,
 470                 .src_val    = ctxt->src.val64,
 471                 .dst_val    = ctxt->dst.val64,
 472                 .src_bytes  = ctxt->src.bytes,
 473                 .dst_bytes  = ctxt->dst.bytes,
 474                 .ad_bytes   = ctxt->ad_bytes,
 475                 .next_rip   = ctxt->eip,
 476         };
 477
 478         return ctxt->ops->intercept(ctxt, &info, stage);
 479 }
 480
 481 static void assign_masked(ulong *dest, ulong src, ulong mask)
 482 {
 483         *dest = (*dest & ~mask) | (src & mask);
 484 }
 485
 486 static void assign_register(unsigned long *reg, u64 val, int bytes)
 487 {
 488         /* The 4-byte case *is* correct: in 64-bit mode we zero-extend. */
 489         switch (bytes) {
 490         case 1:
 491                 *(u8 *)reg = (u8)val;
 492                 break;
 493         case 2:
 494                 *(u16 *)reg = (u16)val;
 495                 break;
 496         case 4:
 497                 *reg = (u32)val;
 498                 break;  /* 64b: zero-extend */
 499         case 8:
 500                 *reg = val;
 501                 break;
 502         }
 503 }
 504
 505 static inline unsigned long ad_mask(struct x86_emulate_ctxt *ctxt)
 506 {
 507         return (1UL << (ctxt->ad_bytes << 3)) - 1;
 508 }
 509
 510 static ulong stack_mask(struct x86_emulate_ctxt *ctxt)
 511 {
 512         u16 sel;
 513         struct desc_struct ss;
 514
 515         if (ctxt->mode == X86EMUL_MODE_PROT64)
 516                 return ~0UL;
 517         ctxt->ops->get_segment(ctxt, &sel, &ss, NULL, VCPU_SREG_SS);
 518         return ~0U >> ((ss.d ^ 1) * 16);  /* d=0: 0xffff; d=1: 0xffffffff */
 519 }
 520
 521 static int stack_size(struct x86_emulate_ctxt *ctxt)
 522 {
 523         return (__fls(stack_mask(ctxt)) + 1) >> 3;
 524 }
 525
 526 /* Access/update address held in a register, based on addressing mode. */
 527 static inline unsigned long
 528 address_mask(struct x86_emulate_ctxt *ctxt, unsigned long reg)
 529 {
 530         if (ctxt->ad_bytes == sizeof(unsigned long))
 531                 return reg;
 532         else
 533                 return reg & ad_mask(ctxt);
 534 }
 535
 536 static inline unsigned long
 537 register_address(struct x86_emulate_ctxt *ctxt, int reg)
 538 {
 539         return address_mask(ctxt, reg_read(ctxt, reg));
 540 }
 541
 542 static void masked_increment(ulong *reg, ulong mask, int inc)
 543 {
 544         assign_masked(reg, *reg + inc, mask);
 545 }
 546
 547 static inline void
 548 register_address_increment(struct x86_emulate_ctxt *ctxt, int reg, int inc)
 549 {
 550         ulong *preg = reg_rmw(ctxt, reg);
 551
 552         assign_register(preg, *preg + inc, ctxt->ad_bytes);
 553 }
 554
 555 static void rsp_increment(struct x86_emulate_ctxt *ctxt, int inc)
 556 {
 557         masked_increment(reg_rmw(ctxt, VCPU_REGS_RSP), stack_mask(ctxt), inc);
 558 }
 559
 560 static u32 desc_limit_scaled(struct desc_struct *desc)
 561 {
 562         u32 limit = get_desc_limit(desc);
 563
 564         return desc->g ? (limit << 12) | 0xfff : limit;
 565 }
 566
 567 static unsigned long seg_base(struct x86_emulate_ctxt *ctxt, int seg)
 568 {
 569         if (ctxt->mode == X86EMUL_MODE_PROT64 && seg < VCPU_SREG_FS)
 570                 return 0;
 571
 572         return ctxt->ops->get_cached_segment_base(ctxt, seg);
 573 }
 574
 575 static int emulate_exception(struct x86_emulate_ctxt *ctxt, int vec,
 576                              u32 error, bool valid)
 577 {
 578         WARN_ON(vec > 0x1f);
 579         ctxt->exception.vector = vec;
 580         ctxt->exception.error_code = error;
 581         ctxt->exception.error_code_valid = valid;
 582         return X86EMUL_PROPAGATE_FAULT;
 583 }
 584
 585 static int emulate_db(struct x86_emulate_ctxt *ctxt)
 586 {
 587         return emulate_exception(ctxt, DB_VECTOR, 0, false);
 588 }
 589
 590 static int emulate_gp(struct x86_emulate_ctxt *ctxt, int err)
 591 {
 592         return emulate_exception(ctxt, GP_VECTOR, err, true);
 593 }
 594
 595 static int emulate_ss(struct x86_emulate_ctxt *ctxt, int err)
 596 {
 597         return emulate_exception(ctxt, SS_VECTOR, err, true);
 598 }
 599
 600 static int emulate_ud(struct x86_emulate_ctxt *ctxt)
 601 {
 602         return emulate_exception(ctxt, UD_VECTOR, 0, false);
 603 }
 604
 605 static int emulate_ts(struct x86_emulate_ctxt *ctxt, int err)
 606 {
 607         return emulate_exception(ctxt, TS_VECTOR, err, true);
 608 }
 609
 610 static int emulate_de(struct x86_emulate_ctxt *ctxt)
 611 {
 612         return emulate_exception(ctxt, DE_VECTOR, 0, false);
 613 }
 614
 615 static int emulate_nm(struct x86_emulate_ctxt *ctxt)
 616 {
 617         return emulate_exception(ctxt, NM_VECTOR, 0, false);
 618 }
 619
 620 static u16 get_segment_selector(struct x86_emulate_ctxt *ctxt, unsigned seg)
 621 {
 622         u16 selector;
 623         struct desc_struct desc;
 624
 625         ctxt->ops->get_segment(ctxt, &selector, &desc, NULL, seg);
 626         return selector;
 627 }
 628
 629 static void set_segment_selector(struct x86_emulate_ctxt *ctxt, u16 selector,
 630                                  unsigned seg)
 631 {
 632         u16 dummy;
 633         u32 base3;
 634         struct desc_struct desc;
 635
 636         ctxt->ops->get_segment(ctxt, &dummy, &desc, &base3, seg);
 637         ctxt->ops->set_segment(ctxt, selector, &desc, base3, seg);
 638 }
 639
 640 /*
 641  * x86 defines three classes of vector instructions: explicitly
 642  * aligned, explicitly unaligned, and the rest, which change behaviour
 643  * depending on whether they're AVX encoded or not.
 644  *
 645  * Also included is CMPXCHG16B which is not a vector instruction, yet it is
 646  * subject to the same check.  FXSAVE and FXRSTOR are checked here too as their
 647  * 512 bytes of data must be aligned to a 16 byte boundary.
 648  */
 649 static unsigned insn_alignment(struct x86_emulate_ctxt *ctxt, unsigned size)
 650 {
 651         if (likely(size < 16))
 652                 return 1;
 653
 654         if (ctxt->d & Aligned)
 655                 return size;
 656         else if (ctxt->d & Unaligned)
 657                 return 1;
 658         else if (ctxt->d & Avx)
 659                 return 1;
 660         else if (ctxt->d & Aligned16)
 661                 return 16;
 662         else
 663                 return size;
 664 }
 665
 666 static __always_inline int __linearize(struct x86_emulate_ctxt *ctxt,
 667                                        struct segmented_address addr,
 668                                        unsigned *max_size, unsigned size,
 669                                        bool write, bool fetch,
 670                                        enum x86emul_mode mode, ulong *linear)
 671 {
 672         struct desc_struct desc;
 673         bool usable;
 674         ulong la;
 675         u32 lim;
 676         u16 sel;
 677
 678         la = seg_base(ctxt, addr.seg) + addr.ea;
 679         *max_size = 0;
 680         switch (mode) {
 681         case X86EMUL_MODE_PROT64:
 682                 *linear = la;
 683                 if (is_noncanonical_address(la))
 684                         goto bad;
 685
 686                 *max_size = min_t(u64, ~0u, (1ull << 48) - la);
 687                 if (size > *max_size)
 688                         goto bad;
 689                 break;
 690         default:
 691                 *linear = la = (u32)la;
 692                 usable = ctxt->ops->get_segment(ctxt, &sel, &desc, NULL,
 693                                                 addr.seg);
 694                 if (!usable)
 695                         goto bad;
 696                 /* code segment in protected mode or read-only data segment */
 697                 if ((((ctxt->mode != X86EMUL_MODE_REAL) && (desc.type & 8))
 698                                         || !(desc.type & 2)) && write)
 699                         goto bad;
 700                 /* unreadable code segment */
 701                 if (!fetch && (desc.type & 8) && !(desc.type & 2))
 702                         goto bad;
 703                 lim = desc_limit_scaled(&desc);
 704                 if (!(desc.type & 8) && (desc.type & 4)) {
 705                         /* expand-down segment */
 706                         if (addr.ea <= lim)
 707                                 goto bad;
 708                         lim = desc.d ? 0xffffffff : 0xffff;
 709                 }
 710                 if (addr.ea > lim)
 711                         goto bad;
 712                 if (lim == 0xffffffff)
 713                         *max_size = ~0u;
 714                 else {
 715                         *max_size = (u64)lim + 1 - addr.ea;
 716                         if (size > *max_size)
 717                                 goto bad;
 718                 }
 719                 break;
 720         }
 721         if (la & (insn_alignment(ctxt, size) - 1))
 722                 return emulate_gp(ctxt, 0);
 723         return X86EMUL_CONTINUE;
 724 bad:
 725         if (addr.seg == VCPU_SREG_SS)
 726                 return emulate_ss(ctxt, 0);
 727         else
 728                 return emulate_gp(ctxt, 0);
 729 }
 730
 731 static int linearize(struct x86_emulate_ctxt *ctxt,
 732                      struct segmented_address addr,
 733                      unsigned size, bool write,
 734                      ulong *linear)
 735 {
 736         unsigned max_size;
 737         return __linearize(ctxt, addr, &max_size, size, write, false,
 738                            ctxt->mode, linear);
 739 }
 740
 741 static inline int assign_eip(struct x86_emulate_ctxt *ctxt, ulong dst,
 742                              enum x86emul_mode mode)
 743 {
 744         ulong linear;
 745         int rc;
 746         unsigned max_size;
 747         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 748                                            .ea = dst };
 749
 750         if (ctxt->op_bytes != sizeof(unsigned long))
 751                 addr.ea = dst & ((1UL << (ctxt->op_bytes << 3)) - 1);
 752         rc = __linearize(ctxt, addr, &max_size, 1, false, true, mode, &linear);
 753         if (rc == X86EMUL_CONTINUE)
 754                 ctxt->_eip = addr.ea;
 755         return rc;
 756 }
 757
 758 static inline int assign_eip_near(struct x86_emulate_ctxt *ctxt, ulong dst)
 759 {
 760         return assign_eip(ctxt, dst, ctxt->mode);
 761 }
 762
 763 static int assign_eip_far(struct x86_emulate_ctxt *ctxt, ulong dst,
 764                           const struct desc_struct *cs_desc)
 765 {
 766         enum x86emul_mode mode = ctxt->mode;
 767         int rc;
 768
 769 #ifdef CONFIG_X86_64
 770         if (ctxt->mode >= X86EMUL_MODE_PROT16) {
 771                 if (cs_desc->l) {
 772                         u64 efer = 0;
 773
 774                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
 775                         if (efer & EFER_LMA)
 776                                 mode = X86EMUL_MODE_PROT64;
 777                 } else
 778                         mode = X86EMUL_MODE_PROT32; /* temporary value */
 779         }
 780 #endif
 781         if (mode == X86EMUL_MODE_PROT16 || mode == X86EMUL_MODE_PROT32)
 782                 mode = cs_desc->d ? X86EMUL_MODE_PROT32 : X86EMUL_MODE_PROT16;
 783         rc = assign_eip(ctxt, dst, mode);
 784         if (rc == X86EMUL_CONTINUE)
 785                 ctxt->mode = mode;
 786         return rc;
 787 }
 788
 789 static inline int jmp_rel(struct x86_emulate_ctxt *ctxt, int rel)
 790 {
 791         return assign_eip_near(ctxt, ctxt->_eip + rel);
 792 }
 793
 794 static int linear_read_system(struct x86_emulate_ctxt *ctxt, ulong linear,
 795                               void *data, unsigned size)
 796 {
 797         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, true);
 798 }
 799
 800 static int linear_write_system(struct x86_emulate_ctxt *ctxt,
 801                                ulong linear, void *data,
 802                                unsigned int size)
 803 {
 804         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, true);
 805 }
 806
 807 static int segmented_read_std(struct x86_emulate_ctxt *ctxt,
 808                               struct segmented_address addr,
 809                               void *data,
 810                               unsigned size)
 811 {
 812         int rc;
 813         ulong linear;
 814
 815         rc = linearize(ctxt, addr, size, false, &linear);
 816         if (rc != X86EMUL_CONTINUE)
 817                 return rc;
 818         return ctxt->ops->read_std(ctxt, linear, data, size, &ctxt->exception, false);
 819 }
 820
 821 static int segmented_write_std(struct x86_emulate_ctxt *ctxt,
 822                                struct segmented_address addr,
 823                                void *data,
 824                                unsigned int size)
 825 {
 826         int rc;
 827         ulong linear;
 828
 829         rc = linearize(ctxt, addr, size, true, &linear);
 830         if (rc != X86EMUL_CONTINUE)
 831                 return rc;
 832         return ctxt->ops->write_std(ctxt, linear, data, size, &ctxt->exception, false);
 833 }
 834
 835 /*
 836  * Prefetch the remaining bytes of the instruction without crossing page
 837  * boundary if they are not in fetch_cache yet.
 838  */
 839 static int __do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt, int op_size)
 840 {
 841         int rc;
 842         unsigned size, max_size;
 843         unsigned long linear;
 844         int cur_size = ctxt->fetch.end - ctxt->fetch.data;
 845         struct segmented_address addr = { .seg = VCPU_SREG_CS,
 846                                            .ea = ctxt->eip + cur_size };
 847
 848         /*
 849          * We do not know exactly how many bytes will be needed, and
 850          * __linearize is expensive, so fetch as much as possible.  We
 851          * just have to avoid going beyond the 15 byte limit, the end
 852          * of the segment, or the end of the page.
 853          *
 854          * __linearize is called with size 0 so that it does not do any
 855          * boundary check itself.  Instead, we use max_size to check
 856          * against op_size.
 857          */
 858         rc = __linearize(ctxt, addr, &max_size, 0, false, true, ctxt->mode,
 859                          &linear);
 860         if (unlikely(rc != X86EMUL_CONTINUE))
 861                 return rc;
 862
 863         size = min_t(unsigned, 15UL ^ cur_size, max_size);
 864         size = min_t(unsigned, size, PAGE_SIZE - offset_in_page(linear));
 865
 866         /*
 867          * One instruction can only straddle two pages,
 868          * and one has been loaded at the beginning of
 869          * x86_decode_insn.  So, if not enough bytes
 870          * still, we must have hit the 15-byte boundary.
 871          */
 872         if (unlikely(size < op_size))
 873                 return emulate_gp(ctxt, 0);
 874
 875         rc = ctxt->ops->fetch(ctxt, linear, ctxt->fetch.end,
 876                               size, &ctxt->exception);
 877         if (unlikely(rc != X86EMUL_CONTINUE))
 878                 return rc;
 879         ctxt->fetch.end += size;
 880         return X86EMUL_CONTINUE;
 881 }
 882
 883 static __always_inline int do_insn_fetch_bytes(struct x86_emulate_ctxt *ctxt,
 884                                                unsigned size)
 885 {
 886         unsigned done_size = ctxt->fetch.end - ctxt->fetch.ptr;
 887
 888         if (unlikely(done_size < size))
 889                 return __do_insn_fetch_bytes(ctxt, size - done_size);
 890         else
 891                 return X86EMUL_CONTINUE;
 892 }
 893
 894 /* Fetch next part of the instruction being emulated. */
 895 #define insn_fetch(_type, _ctxt)                                        \
 896 ({      _type _x;                                                       \
 897                                                                         \
 898         rc = do_insn_fetch_bytes(_ctxt, sizeof(_type));                 \
 899         if (rc != X86EMUL_CONTINUE)                                     \
 900                 goto done;                                              \
 901         ctxt->_eip += sizeof(_type);                                    \
 902         _x = *(_type __aligned(1) *) ctxt->fetch.ptr;                   \
 903         ctxt->fetch.ptr += sizeof(_type);                               \
 904         _x;                                                             \
 905 })
 906
 907 #define insn_fetch_arr(_arr, _size, _ctxt)                              \
 908 ({                                                                      \
 909         rc = do_insn_fetch_bytes(_ctxt, _size);                         \
 910         if (rc != X86EMUL_CONTINUE)                                     \
 911                 goto done;                                              \
 912         ctxt->_eip += (_size);                                          \
 913         memcpy(_arr, ctxt->fetch.ptr, _size);                           \
 914         ctxt->fetch.ptr += (_size);                                     \
 915 })
 916
 917 /*
 918  * Given the 'reg' portion of a ModRM byte, and a register block, return a
 919  * pointer into the block that addresses the relevant register.
 920  * @highbyte_regs specifies whether to decode AH,CH,DH,BH.
 921  */
 922 static void *decode_register(struct x86_emulate_ctxt *ctxt, u8 modrm_reg,
 923                              int byteop)
 924 {
 925         void *p;
 926         int highbyte_regs = (ctxt->rex_prefix == 0) && byteop;
 927
 928         if (highbyte_regs && modrm_reg >= 4 && modrm_reg < 8)
 929                 p = (unsigned char *)reg_rmw(ctxt, modrm_reg & 3) + 1;
 930         else
 931                 p = reg_rmw(ctxt, modrm_reg);
 932         return p;
 933 }
 934
 935 static int read_descriptor(struct x86_emulate_ctxt *ctxt,
 936                            struct segmented_address addr,
 937                            u16 *size, unsigned long *address, int op_bytes)
 938 {
 939         int rc;
 940
 941         if (op_bytes == 2)
 942                 op_bytes = 3;
 943         *address = 0;
 944         rc = segmented_read_std(ctxt, addr, size, 2);
 945         if (rc != X86EMUL_CONTINUE)
 946                 return rc;
 947         addr.ea += 2;
 948         rc = segmented_read_std(ctxt, addr, address, op_bytes);
 949         return rc;
 950 }
 951
 952 FASTOP2(add);
 953 FASTOP2(or);
 954 FASTOP2(adc);
 955 FASTOP2(sbb);
 956 FASTOP2(and);
 957 FASTOP2(sub);
 958 FASTOP2(xor);
 959 FASTOP2(cmp);
 960 FASTOP2(test);
 961
 962 FASTOP1SRC2(mul, mul_ex);
 963 FASTOP1SRC2(imul, imul_ex);
 964 FASTOP1SRC2EX(div, div_ex);
 965 FASTOP1SRC2EX(idiv, idiv_ex);
 966
 967 FASTOP3WCL(shld);
 968 FASTOP3WCL(shrd);
 969
 970 FASTOP2W(imul);
 971
 972 FASTOP1(not);
 973 FASTOP1(neg);
 974 FASTOP1(inc);
 975 FASTOP1(dec);
 976
 977 FASTOP2CL(rol);
 978 FASTOP2CL(ror);
 979 FASTOP2CL(rcl);
 980 FASTOP2CL(rcr);
 981 FASTOP2CL(shl);
 982 FASTOP2CL(shr);
 983 FASTOP2CL(sar);
 984
 985 FASTOP2W(bsf);
 986 FASTOP2W(bsr);
 987 FASTOP2W(bt);
 988 FASTOP2W(bts);
 989 FASTOP2W(btr);
 990 FASTOP2W(btc);
 991
 992 FASTOP2(xadd);
 993
 994 FASTOP2R(cmp, cmp_r);
 995
 996 static int em_bsf_c(struct x86_emulate_ctxt *ctxt)
 997 {
 998         /* If src is zero, do not writeback, but update flags */
 999         if (ctxt->src.val == 0)
1000                 ctxt->dst.type = OP_NONE;
1001         return fastop(ctxt, em_bsf);
1002 }
1003
1004 static int em_bsr_c(struct x86_emulate_ctxt *ctxt)
1005 {
1006         /* If src is zero, do not writeback, but update flags */
1007         if (ctxt->src.val == 0)
1008                 ctxt->dst.type = OP_NONE;
1009         return fastop(ctxt, em_bsr);
1010 }
1011
1012 static u8 test_cc(unsigned int condition, unsigned long flags)
1013 {
1014         u8 rc;
1015         void (*fop)(void) = (void *)em_setcc + 4 * (condition & 0xf);
1016
1017         flags = (flags & EFLAGS_MASK) | X86_EFLAGS_IF;
1018         asm("push %[flags]; popf; " CALL_NOSPEC
1019             : "=a"(rc) : [thunk_target]"r"(fop), [flags]"r"(flags));
1020         return rc;
1021 }
1022
1023 static void fetch_register_operand(struct operand *op)
1024 {
1025         switch (op->bytes) {
1026         case 1:
1027                 op->val = *(u8 *)op->addr.reg;
1028                 break;
1029         case 2:
1030                 op->val = *(u16 *)op->addr.reg;
1031                 break;
1032         case 4:
1033                 op->val = *(u32 *)op->addr.reg;
1034                 break;
1035         case 8:
1036                 op->val = *(u64 *)op->addr.reg;
1037                 break;
1038         }
1039 }
1040
1041 static void read_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data, int reg)
1042 {
1043         ctxt->ops->get_fpu(ctxt);
1044         switch (reg) {
1045         case 0: asm("movdqa %%xmm0, %0" : "=m"(*data)); break;
1046         case 1: asm("movdqa %%xmm1, %0" : "=m"(*data)); break;
1047         case 2: asm("movdqa %%xmm2, %0" : "=m"(*data)); break;
1048         case 3: asm("movdqa %%xmm3, %0" : "=m"(*data)); break;
1049         case 4: asm("movdqa %%xmm4, %0" : "=m"(*data)); break;
1050         case 5: asm("movdqa %%xmm5, %0" : "=m"(*data)); break;
1051         case 6: asm("movdqa %%xmm6, %0" : "=m"(*data)); break;
1052         case 7: asm("movdqa %%xmm7, %0" : "=m"(*data)); break;
1053 #ifdef CONFIG_X86_64
1054         case 8: asm("movdqa %%xmm8, %0" : "=m"(*data)); break;
1055         case 9: asm("movdqa %%xmm9, %0" : "=m"(*data)); break;
1056         case 10: asm("movdqa %%xmm10, %0" : "=m"(*data)); break;
1057         case 11: asm("movdqa %%xmm11, %0" : "=m"(*data)); break;
1058         case 12: asm("movdqa %%xmm12, %0" : "=m"(*data)); break;
1059         case 13: asm("movdqa %%xmm13, %0" : "=m"(*data)); break;
1060         case 14: asm("movdqa %%xmm14, %0" : "=m"(*data)); break;
1061         case 15: asm("movdqa %%xmm15, %0" : "=m"(*data)); break;
1062 #endif
1063         default: BUG();
1064         }
1065         ctxt->ops->put_fpu(ctxt);
1066 }
1067
1068 static void write_sse_reg(struct x86_emulate_ctxt *ctxt, sse128_t *data,
1069                           int reg)
1070 {
1071         ctxt->ops->get_fpu(ctxt);
1072         switch (reg) {
1073         case 0: asm("movdqa %0, %%xmm0" : : "m"(*data)); break;
1074         case 1: asm("movdqa %0, %%xmm1" : : "m"(*data)); break;
1075         case 2: asm("movdqa %0, %%xmm2" : : "m"(*data)); break;
1076         case 3: asm("movdqa %0, %%xmm3" : : "m"(*data)); break;
1077         case 4: asm("movdqa %0, %%xmm4" : : "m"(*data)); break;
1078         case 5: asm("movdqa %0, %%xmm5" : : "m"(*data)); break;
1079         case 6: asm("movdqa %0, %%xmm6" : : "m"(*data)); break;
1080         case 7: asm("movdqa %0, %%xmm7" : : "m"(*data)); break;
1081 #ifdef CONFIG_X86_64
1082         case 8: asm("movdqa %0, %%xmm8" : : "m"(*data)); break;
1083         case 9: asm("movdqa %0, %%xmm9" : : "m"(*data)); break;
1084         case 10: asm("movdqa %0, %%xmm10" : : "m"(*data)); break;
1085         case 11: asm("movdqa %0, %%xmm11" : : "m"(*data)); break;
1086         case 12: asm("movdqa %0, %%xmm12" : : "m"(*data)); break;
1087         case 13: asm("movdqa %0, %%xmm13" : : "m"(*data)); break;
1088         case 14: asm("movdqa %0, %%xmm14" : : "m"(*data)); break;
1089         case 15: asm("movdqa %0, %%xmm15" : : "m"(*data)); break;
1090 #endif
1091         default: BUG();
1092         }
1093         ctxt->ops->put_fpu(ctxt);
1094 }
1095
1096 static void read_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1097 {
1098         ctxt->ops->get_fpu(ctxt);
1099         switch (reg) {
1100         case 0: asm("movq %%mm0, %0" : "=m"(*data)); break;
1101         case 1: asm("movq %%mm1, %0" : "=m"(*data)); break;
1102         case 2: asm("movq %%mm2, %0" : "=m"(*data)); break;
1103         case 3: asm("movq %%mm3, %0" : "=m"(*data)); break;
1104         case 4: asm("movq %%mm4, %0" : "=m"(*data)); break;
1105         case 5: asm("movq %%mm5, %0" : "=m"(*data)); break;
1106         case 6: asm("movq %%mm6, %0" : "=m"(*data)); break;
1107         case 7: asm("movq %%mm7, %0" : "=m"(*data)); break;
1108         default: BUG();
1109         }
1110         ctxt->ops->put_fpu(ctxt);
1111 }
1112
1113 static void write_mmx_reg(struct x86_emulate_ctxt *ctxt, u64 *data, int reg)
1114 {
1115         ctxt->ops->get_fpu(ctxt);
1116         switch (reg) {
1117         case 0: asm("movq %0, %%mm0" : : "m"(*data)); break;
1118         case 1: asm("movq %0, %%mm1" : : "m"(*data)); break;
1119         case 2: asm("movq %0, %%mm2" : : "m"(*data)); break;
1120         case 3: asm("movq %0, %%mm3" : : "m"(*data)); break;
1121         case 4: asm("movq %0, %%mm4" : : "m"(*data)); break;
1122         case 5: asm("movq %0, %%mm5" : : "m"(*data)); break;
1123         case 6: asm("movq %0, %%mm6" : : "m"(*data)); break;
1124         case 7: asm("movq %0, %%mm7" : : "m"(*data)); break;
1125         default: BUG();
1126         }
1127         ctxt->ops->put_fpu(ctxt);
1128 }
1129
1130 static int em_fninit(struct x86_emulate_ctxt *ctxt)
1131 {
1132         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1133                 return emulate_nm(ctxt);
1134
1135         ctxt->ops->get_fpu(ctxt);
1136         asm volatile("fninit");
1137         ctxt->ops->put_fpu(ctxt);
1138         return X86EMUL_CONTINUE;
1139 }
1140
1141 static int em_fnstcw(struct x86_emulate_ctxt *ctxt)
1142 {
1143         u16 fcw;
1144
1145         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1146                 return emulate_nm(ctxt);
1147
1148         ctxt->ops->get_fpu(ctxt);
1149         asm volatile("fnstcw %0": "+m"(fcw));
1150         ctxt->ops->put_fpu(ctxt);
1151
1152         ctxt->dst.val = fcw;
1153
1154         return X86EMUL_CONTINUE;
1155 }
1156
1157 static int em_fnstsw(struct x86_emulate_ctxt *ctxt)
1158 {
1159         u16 fsw;
1160
1161         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
1162                 return emulate_nm(ctxt);
1163
1164         ctxt->ops->get_fpu(ctxt);
1165         asm volatile("fnstsw %0": "+m"(fsw));
1166         ctxt->ops->put_fpu(ctxt);
1167
1168         ctxt->dst.val = fsw;
1169
1170         return X86EMUL_CONTINUE;
1171 }
1172
1173 static void decode_register_operand(struct x86_emulate_ctxt *ctxt,
1174                                     struct operand *op)
1175 {
1176         unsigned reg = ctxt->modrm_reg;
1177
1178         if (!(ctxt->d & ModRM))
1179                 reg = (ctxt->b & 7) | ((ctxt->rex_prefix & 1) << 3);
1180
1181         if (ctxt->d & Sse) {
1182                 op->type = OP_XMM;
1183                 op->bytes = 16;
1184                 op->addr.xmm = reg;
1185                 read_sse_reg(ctxt, &op->vec_val, reg);
1186                 return;
1187         }
1188         if (ctxt->d & Mmx) {
1189                 reg &= 7;
1190                 op->type = OP_MM;
1191                 op->bytes = 8;
1192                 op->addr.mm = reg;
1193                 return;
1194         }
1195
1196         op->type = OP_REG;
1197         op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1198         op->addr.reg = decode_register(ctxt, reg, ctxt->d & ByteOp);
1199
1200         fetch_register_operand(op);
1201         op->orig_val = op->val;
1202 }
1203
1204 static void adjust_modrm_seg(struct x86_emulate_ctxt *ctxt, int base_reg)
1205 {
1206         if (base_reg == VCPU_REGS_RSP || base_reg == VCPU_REGS_RBP)
1207                 ctxt->modrm_seg = VCPU_SREG_SS;
1208 }
1209
1210 static int decode_modrm(struct x86_emulate_ctxt *ctxt,
1211                         struct operand *op)
1212 {
1213         u8 sib;
1214         int index_reg, base_reg, scale;
1215         int rc = X86EMUL_CONTINUE;
1216         ulong modrm_ea = 0;
1217
1218         ctxt->modrm_reg = ((ctxt->rex_prefix << 1) & 8); /* REX.R */
1219         index_reg = (ctxt->rex_prefix << 2) & 8; /* REX.X */
1220         base_reg = (ctxt->rex_prefix << 3) & 8; /* REX.B */
1221
1222         ctxt->modrm_mod = (ctxt->modrm & 0xc0) >> 6;
1223         ctxt->modrm_reg |= (ctxt->modrm & 0x38) >> 3;
1224         ctxt->modrm_rm = base_reg | (ctxt->modrm & 0x07);
1225         ctxt->modrm_seg = VCPU_SREG_DS;
1226
1227         if (ctxt->modrm_mod == 3 || (ctxt->d & NoMod)) {
1228                 op->type = OP_REG;
1229                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
1230                 op->addr.reg = decode_register(ctxt, ctxt->modrm_rm,
1231                                 ctxt->d & ByteOp);
1232                 if (ctxt->d & Sse) {
1233                         op->type = OP_XMM;
1234                         op->bytes = 16;
1235                         op->addr.xmm = ctxt->modrm_rm;
1236                         read_sse_reg(ctxt, &op->vec_val, ctxt->modrm_rm);
1237                         return rc;
1238                 }
1239                 if (ctxt->d & Mmx) {
1240                         op->type = OP_MM;
1241                         op->bytes = 8;
1242                         op->addr.mm = ctxt->modrm_rm & 7;
1243                         return rc;
1244                 }
1245                 fetch_register_operand(op);
1246                 return rc;
1247         }
1248
1249         op->type = OP_MEM;
1250
1251         if (ctxt->ad_bytes == 2) {
1252                 unsigned bx = reg_read(ctxt, VCPU_REGS_RBX);
1253                 unsigned bp = reg_read(ctxt, VCPU_REGS_RBP);
1254                 unsigned si = reg_read(ctxt, VCPU_REGS_RSI);
1255                 unsigned di = reg_read(ctxt, VCPU_REGS_RDI);
1256
1257                 /* 16-bit ModR/M decode. */
1258                 switch (ctxt->modrm_mod) {
1259                 case 0:
1260                         if (ctxt->modrm_rm == 6)
1261                                 modrm_ea += insn_fetch(u16, ctxt);
1262                         break;
1263                 case 1:
1264                         modrm_ea += insn_fetch(s8, ctxt);
1265                         break;
1266                 case 2:
1267                         modrm_ea += insn_fetch(u16, ctxt);
1268                         break;
1269                 }
1270                 switch (ctxt->modrm_rm) {
1271                 case 0:
1272                         modrm_ea += bx + si;
1273                         break;
1274                 case 1:
1275                         modrm_ea += bx + di;
1276                         break;
1277                 case 2:
1278                         modrm_ea += bp + si;
1279                         break;
1280                 case 3:
1281                         modrm_ea += bp + di;
1282                         break;
1283                 case 4:
1284                         modrm_ea += si;
1285                         break;
1286                 case 5:
1287                         modrm_ea += di;
1288                         break;
1289                 case 6:
1290                         if (ctxt->modrm_mod != 0)
1291                                 modrm_ea += bp;
1292                         break;
1293                 case 7:
1294                         modrm_ea += bx;
1295                         break;
1296                 }
1297                 if (ctxt->modrm_rm == 2 || ctxt->modrm_rm == 3 ||
1298                     (ctxt->modrm_rm == 6 && ctxt->modrm_mod != 0))
1299                         ctxt->modrm_seg = VCPU_SREG_SS;
1300                 modrm_ea = (u16)modrm_ea;
1301         } else {
1302                 /* 32/64-bit ModR/M decode. */
1303                 if ((ctxt->modrm_rm & 7) == 4) {
1304                         sib = insn_fetch(u8, ctxt);
1305                         index_reg |= (sib >> 3) & 7;
1306                         base_reg |= sib & 7;
1307                         scale = sib >> 6;
1308
1309                         if ((base_reg & 7) == 5 && ctxt->modrm_mod == 0)
1310                                 modrm_ea += insn_fetch(s32, ctxt);
1311                         else {
1312                                 modrm_ea += reg_read(ctxt, base_reg);
1313                                 adjust_modrm_seg(ctxt, base_reg);
1314                                 /* Increment ESP on POP [ESP] */
1315                                 if ((ctxt->d & IncSP) &&
1316                                     base_reg == VCPU_REGS_RSP)
1317                                         modrm_ea += ctxt->op_bytes;
1318                         }
1319                         if (index_reg != 4)
1320                                 modrm_ea += reg_read(ctxt, index_reg) << scale;
1321                 } else if ((ctxt->modrm_rm & 7) == 5 && ctxt->modrm_mod == 0) {
1322                         modrm_ea += insn_fetch(s32, ctxt);
1323                         if (ctxt->mode == X86EMUL_MODE_PROT64)
1324                                 ctxt->rip_relative = 1;
1325                 } else {
1326                         base_reg = ctxt->modrm_rm;
1327                         modrm_ea += reg_read(ctxt, base_reg);
1328                         adjust_modrm_seg(ctxt, base_reg);
1329                 }
1330                 switch (ctxt->modrm_mod) {
1331                 case 1:
1332                         modrm_ea += insn_fetch(s8, ctxt);
1333                         break;
1334                 case 2:
1335                         modrm_ea += insn_fetch(s32, ctxt);
1336                         break;
1337                 }
1338         }
1339         op->addr.mem.ea = modrm_ea;
1340         if (ctxt->ad_bytes != 8)
1341                 ctxt->memop.addr.mem.ea = (u32)ctxt->memop.addr.mem.ea;
1342
1343 done:
1344         return rc;
1345 }
1346
1347 static int decode_abs(struct x86_emulate_ctxt *ctxt,
1348                       struct operand *op)
1349 {
1350         int rc = X86EMUL_CONTINUE;
1351
1352         op->type = OP_MEM;
1353         switch (ctxt->ad_bytes) {
1354         case 2:
1355                 op->addr.mem.ea = insn_fetch(u16, ctxt);
1356                 break;
1357         case 4:
1358                 op->addr.mem.ea = insn_fetch(u32, ctxt);
1359                 break;
1360         case 8:
1361                 op->addr.mem.ea = insn_fetch(u64, ctxt);
1362                 break;
1363         }
1364 done:
1365         return rc;
1366 }
1367
1368 static void fetch_bit_operand(struct x86_emulate_ctxt *ctxt)
1369 {
1370         long sv = 0, mask;
1371
1372         if (ctxt->dst.type == OP_MEM && ctxt->src.type == OP_REG) {
1373                 mask = ~((long)ctxt->dst.bytes * 8 - 1);
1374
1375                 if (ctxt->src.bytes == 2)
1376                         sv = (s16)ctxt->src.val & (s16)mask;
1377                 else if (ctxt->src.bytes == 4)
1378                         sv = (s32)ctxt->src.val & (s32)mask;
1379                 else
1380                         sv = (s64)ctxt->src.val & (s64)mask;
1381
1382                 ctxt->dst.addr.mem.ea = address_mask(ctxt,
1383                                            ctxt->dst.addr.mem.ea + (sv >> 3));
1384         }
1385
1386         /* only subword offset */
1387         ctxt->src.val &= (ctxt->dst.bytes << 3) - 1;
1388 }
1389
1390 static int read_emulated(struct x86_emulate_ctxt *ctxt,
1391                          unsigned long addr, void *dest, unsigned size)
1392 {
1393         int rc;
1394         struct read_cache *mc = &ctxt->mem_read;
1395
1396         if (mc->pos < mc->end)
1397                 goto read_cached;
1398
1399         WARN_ON((mc->end + size) >= sizeof(mc->data));
1400
1401         rc = ctxt->ops->read_emulated(ctxt, addr, mc->data + mc->end, size,
1402                                       &ctxt->exception);
1403         if (rc != X86EMUL_CONTINUE)
1404                 return rc;
1405
1406         mc->end += size;
1407
1408 read_cached:
1409         memcpy(dest, mc->data + mc->pos, size);
1410         mc->pos += size;
1411         return X86EMUL_CONTINUE;
1412 }
1413
1414 static int segmented_read(struct x86_emulate_ctxt *ctxt,
1415                           struct segmented_address addr,
1416                           void *data,
1417                           unsigned size)
1418 {
1419         int rc;
1420         ulong linear;
1421
1422         rc = linearize(ctxt, addr, size, false, &linear);
1423         if (rc != X86EMUL_CONTINUE)
1424                 return rc;
1425         return read_emulated(ctxt, linear, data, size);
1426 }
1427
1428 static int segmented_write(struct x86_emulate_ctxt *ctxt,
1429                            struct segmented_address addr,
1430                            const void *data,
1431                            unsigned size)
1432 {
1433         int rc;
1434         ulong linear;
1435
1436         rc = linearize(ctxt, addr, size, true, &linear);
1437         if (rc != X86EMUL_CONTINUE)
1438                 return rc;
1439         return ctxt->ops->write_emulated(ctxt, linear, data, size,
1440                                          &ctxt->exception);
1441 }
1442
1443 static int segmented_cmpxchg(struct x86_emulate_ctxt *ctxt,
1444                              struct segmented_address addr,
1445                              const void *orig_data, const void *data,
1446                              unsigned size)
1447 {
1448         int rc;
1449         ulong linear;
1450
1451         rc = linearize(ctxt, addr, size, true, &linear);
1452         if (rc != X86EMUL_CONTINUE)
1453                 return rc;
1454         return ctxt->ops->cmpxchg_emulated(ctxt, linear, orig_data, data,
1455                                            size, &ctxt->exception);
1456 }
1457
1458 static int pio_in_emulated(struct x86_emulate_ctxt *ctxt,
1459                            unsigned int size, unsigned short port,
1460                            void *dest)
1461 {
1462         struct read_cache *rc = &ctxt->io_read;
1463
1464         if (rc->pos == rc->end) { /* refill pio read ahead */
1465                 unsigned int in_page, n;
1466                 unsigned int count = ctxt->rep_prefix ?
1467                         address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) : 1;
1468                 in_page = (ctxt->eflags & X86_EFLAGS_DF) ?
1469                         offset_in_page(reg_read(ctxt, VCPU_REGS_RDI)) :
1470                         PAGE_SIZE - offset_in_page(reg_read(ctxt, VCPU_REGS_RDI));
1471                 n = min3(in_page, (unsigned int)sizeof(rc->data) / size, count);
1472                 if (n == 0)
1473                         n = 1;
1474                 rc->pos = rc->end = 0;
1475                 if (!ctxt->ops->pio_in_emulated(ctxt, size, port, rc->data, n))
1476                         return 0;
1477                 rc->end = n * size;
1478         }
1479
1480         if (ctxt->rep_prefix && (ctxt->d & String) &&
1481             !(ctxt->eflags & X86_EFLAGS_DF)) {
1482                 ctxt->dst.data = rc->data + rc->pos;
1483                 ctxt->dst.type = OP_MEM_STR;
1484                 ctxt->dst.count = (rc->end - rc->pos) / size;
1485                 rc->pos = rc->end;
1486         } else {
1487                 memcpy(dest, rc->data + rc->pos, size);
1488                 rc->pos += size;
1489         }
1490         return 1;
1491 }
1492
1493 static int read_interrupt_descriptor(struct x86_emulate_ctxt *ctxt,
1494                                      u16 index, struct desc_struct *desc)
1495 {
1496         struct desc_ptr dt;
1497         ulong addr;
1498
1499         ctxt->ops->get_idt(ctxt, &dt);
1500
1501         if (dt.size < index * 8 + 7)
1502                 return emulate_gp(ctxt, index << 3 | 0x2);
1503
1504         addr = dt.address + index * 8;
1505         return linear_read_system(ctxt, addr, desc, sizeof *desc);
1506 }
1507
1508 static void get_descriptor_table_ptr(struct x86_emulate_ctxt *ctxt,
1509                                      u16 selector, struct desc_ptr *dt)
1510 {
1511         const struct x86_emulate_ops *ops = ctxt->ops;
1512         u32 base3 = 0;
1513
1514         if (selector & 1 << 2) {
1515                 struct desc_struct desc;
1516                 u16 sel;
1517
1518                 memset (dt, 0, sizeof *dt);
1519                 if (!ops->get_segment(ctxt, &sel, &desc, &base3,
1520                                       VCPU_SREG_LDTR))
1521                         return;
1522
1523                 dt->size = desc_limit_scaled(&desc); /* what if limit > 65535? */
1524                 dt->address = get_desc_base(&desc) | ((u64)base3 << 32);
1525         } else
1526                 ops->get_gdt(ctxt, dt);
1527 }
1528
1529 static int get_descriptor_ptr(struct x86_emulate_ctxt *ctxt,
1530                               u16 selector, ulong *desc_addr_p)
1531 {
1532         struct desc_ptr dt;
1533         u16 index = selector >> 3;
1534         ulong addr;
1535
1536         get_descriptor_table_ptr(ctxt, selector, &dt);
1537
1538         if (dt.size < index * 8 + 7)
1539                 return emulate_gp(ctxt, selector & 0xfffc);
1540
1541         addr = dt.address + index * 8;
1542
1543 #ifdef CONFIG_X86_64
1544         if (addr >> 32 != 0) {
1545                 u64 efer = 0;
1546
1547                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1548                 if (!(efer & EFER_LMA))
1549                         addr &= (u32)-1;
1550         }
1551 #endif
1552
1553         *desc_addr_p = addr;
1554         return X86EMUL_CONTINUE;
1555 }
1556
1557 /* allowed just for 8 bytes segments */
1558 static int read_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1559                                    u16 selector, struct desc_struct *desc,
1560                                    ulong *desc_addr_p)
1561 {
1562         int rc;
1563
1564         rc = get_descriptor_ptr(ctxt, selector, desc_addr_p);
1565         if (rc != X86EMUL_CONTINUE)
1566                 return rc;
1567
1568         return linear_read_system(ctxt, *desc_addr_p, desc, sizeof(*desc));
1569 }
1570
1571 /* allowed just for 8 bytes segments */
1572 static int write_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1573                                     u16 selector, struct desc_struct *desc)
1574 {
1575         int rc;
1576         ulong addr;
1577
1578         rc = get_descriptor_ptr(ctxt, selector, &addr);
1579         if (rc != X86EMUL_CONTINUE)
1580                 return rc;
1581
1582         return linear_write_system(ctxt, addr, desc, sizeof *desc);
1583 }
1584
1585 static int __load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1586                                      u16 selector, int seg, u8 cpl,
1587                                      enum x86_transfer_type transfer,
1588                                      struct desc_struct *desc)
1589 {
1590         struct desc_struct seg_desc, old_desc;
1591         u8 dpl, rpl;
1592         unsigned err_vec = GP_VECTOR;
1593         u32 err_code = 0;
1594         bool null_selector = !(selector & ~0x3); /* 0000-0003 are null */
1595         ulong desc_addr;
1596         int ret;
1597         u16 dummy;
1598         u32 base3 = 0;
1599
1600         memset(&seg_desc, 0, sizeof seg_desc);
1601
1602         if (ctxt->mode == X86EMUL_MODE_REAL) {
1603                 /* set real mode segment descriptor (keep limit etc. for
1604                  * unreal mode) */
1605                 ctxt->ops->get_segment(ctxt, &dummy, &seg_desc, NULL, seg);
1606                 set_desc_base(&seg_desc, selector << 4);
1607                 goto load;
1608         } else if (seg <= VCPU_SREG_GS && ctxt->mode == X86EMUL_MODE_VM86) {
1609                 /* VM86 needs a clean new segment descriptor */
1610                 set_desc_base(&seg_desc, selector << 4);
1611                 set_desc_limit(&seg_desc, 0xffff);
1612                 seg_desc.type = 3;
1613                 seg_desc.p = 1;
1614                 seg_desc.s = 1;
1615                 seg_desc.dpl = 3;
1616                 goto load;
1617         }
1618
1619         rpl = selector & 3;
1620
1621         /* TR should be in GDT only */
1622         if (seg == VCPU_SREG_TR && (selector & (1 << 2)))
1623                 goto exception;
1624
1625         /* NULL selector is not valid for TR, CS and (except for long mode) SS */
1626         if (null_selector) {
1627                 if (seg == VCPU_SREG_CS || seg == VCPU_SREG_TR)
1628                         goto exception;
1629
1630                 if (seg == VCPU_SREG_SS) {
1631                         if (ctxt->mode != X86EMUL_MODE_PROT64 || rpl != cpl)
1632                                 goto exception;
1633
1634                         /*
1635                          * ctxt->ops->set_segment expects the CPL to be in
1636                          * SS.DPL, so fake an expand-up 32-bit data segment.
1637                          */
1638                         seg_desc.type = 3;
1639                         seg_desc.p = 1;
1640                         seg_desc.s = 1;
1641                         seg_desc.dpl = cpl;
1642                         seg_desc.d = 1;
1643                         seg_desc.g = 1;
1644                 }
1645
1646                 /* Skip all following checks */
1647                 goto load;
1648         }
1649
1650         ret = read_segment_descriptor(ctxt, selector, &seg_desc, &desc_addr);
1651         if (ret != X86EMUL_CONTINUE)
1652                 return ret;
1653
1654         err_code = selector & 0xfffc;
1655         err_vec = (transfer == X86_TRANSFER_TASK_SWITCH) ? TS_VECTOR :
1656                                                            GP_VECTOR;
1657
1658         /* can't load system descriptor into segment selector */
1659         if (seg <= VCPU_SREG_GS && !seg_desc.s) {
1660                 if (transfer == X86_TRANSFER_CALL_JMP)
1661                         return X86EMUL_UNHANDLEABLE;
1662                 goto exception;
1663         }
1664
1665         if (!seg_desc.p) {
1666                 err_vec = (seg == VCPU_SREG_SS) ? SS_VECTOR : NP_VECTOR;
1667                 goto exception;
1668         }
1669
1670         dpl = seg_desc.dpl;
1671
1672         switch (seg) {
1673         case VCPU_SREG_SS:
1674                 /*
1675                  * segment is not a writable data segment or segment
1676                  * selector's RPL != CPL or segment selector's RPL != CPL
1677                  */
1678                 if (rpl != cpl || (seg_desc.type & 0xa) != 0x2 || dpl != cpl)
1679                         goto exception;
1680                 break;
1681         case VCPU_SREG_CS:
1682                 if (!(seg_desc.type & 8))
1683                         goto exception;
1684
1685                 if (seg_desc.type & 4) {
1686                         /* conforming */
1687                         if (dpl > cpl)
1688                                 goto exception;
1689                 } else {
1690                         /* nonconforming */
1691                         if (rpl > cpl || dpl != cpl)
1692                                 goto exception;
1693                 }
1694                 /* in long-mode d/b must be clear if l is set */
1695                 if (seg_desc.d && seg_desc.l) {
1696                         u64 efer = 0;
1697
1698                         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
1699                         if (efer & EFER_LMA)
1700                                 goto exception;
1701                 }
1702
1703                 /* CS(RPL) <- CPL */
1704                 selector = (selector & 0xfffc) | cpl;
1705                 break;
1706         case VCPU_SREG_TR:
1707                 if (seg_desc.s || (seg_desc.type != 1 && seg_desc.type != 9))
1708                         goto exception;
1709                 old_desc = seg_desc;
1710                 seg_desc.type |= 2; /* busy */
1711                 ret = ctxt->ops->cmpxchg_emulated(ctxt, desc_addr, &old_desc, &seg_desc,
1712                                                   sizeof(seg_desc), &ctxt->exception);
1713                 if (ret != X86EMUL_CONTINUE)
1714                         return ret;
1715                 break;
1716         case VCPU_SREG_LDTR:
1717                 if (seg_desc.s || seg_desc.type != 2)
1718                         goto exception;
1719                 break;
1720         default: /*  DS, ES, FS, or GS */
1721                 /*
1722                  * segment is not a data or readable code segment or
1723                  * ((segment is a data or nonconforming code segment)
1724                  * and (both RPL and CPL > DPL))
1725                  */
1726                 if ((seg_desc.type & 0xa) == 0x8 ||
1727                     (((seg_desc.type & 0xc) != 0xc) &&
1728                      (rpl > dpl && cpl > dpl)))
1729                         goto exception;
1730                 break;
1731         }
1732
1733         if (seg_desc.s) {
1734                 /* mark segment as accessed */
1735                 if (!(seg_desc.type & 1)) {
1736                         seg_desc.type |= 1;
1737                         ret = write_segment_descriptor(ctxt, selector,
1738                                                        &seg_desc);
1739                         if (ret != X86EMUL_CONTINUE)
1740                                 return ret;
1741                 }
1742         } else if (ctxt->mode == X86EMUL_MODE_PROT64) {
1743                 ret = linear_read_system(ctxt, desc_addr+8, &base3, sizeof(base3));
1744                 if (ret != X86EMUL_CONTINUE)
1745                         return ret;
1746                 if (is_noncanonical_address(get_desc_base(&seg_desc) |
1747                                              ((u64)base3 << 32)))
1748                         return emulate_gp(ctxt, 0);
1749         }
1750 load:
1751         ctxt->ops->set_segment(ctxt, selector, &seg_desc, base3, seg);
1752         if (desc)
1753                 *desc = seg_desc;
1754         return X86EMUL_CONTINUE;
1755 exception:
1756         return emulate_exception(ctxt, err_vec, err_code, true);
1757 }
1758
1759 static int load_segment_descriptor(struct x86_emulate_ctxt *ctxt,
1760                                    u16 selector, int seg)
1761 {
1762         u8 cpl = ctxt->ops->cpl(ctxt);
1763
1764         /*
1765          * None of MOV, POP and LSS can load a NULL selector in CPL=3, but
1766          * they can load it at CPL<3 (Intel's manual says only LSS can,
1767          * but it's wrong).
1768          *
1769          * However, the Intel manual says that putting IST=1/DPL=3 in
1770          * an interrupt gate will result in SS=3 (the AMD manual instead
1771          * says it doesn't), so allow SS=3 in __load_segment_descriptor
1772          * and only forbid it here.
1773          */
1774         if (seg == VCPU_SREG_SS && selector == 3 &&
1775             ctxt->mode == X86EMUL_MODE_PROT64)
1776                 return emulate_exception(ctxt, GP_VECTOR, 0, true);
1777
1778         return __load_segment_descriptor(ctxt, selector, seg, cpl,
1779                                          X86_TRANSFER_NONE, NULL);
1780 }
1781
1782 static void write_register_operand(struct operand *op)
1783 {
1784         return assign_register(op->addr.reg, op->val, op->bytes);
1785 }
1786
1787 static int writeback(struct x86_emulate_ctxt *ctxt, struct operand *op)
1788 {
1789         switch (op->type) {
1790         case OP_REG:
1791                 write_register_operand(op);
1792                 break;
1793         case OP_MEM:
1794                 if (ctxt->lock_prefix)
1795                         return segmented_cmpxchg(ctxt,
1796                                                  op->addr.mem,
1797                                                  &op->orig_val,
1798                                                  &op->val,
1799                                                  op->bytes);
1800                 else
1801                         return segmented_write(ctxt,
1802                                                op->addr.mem,
1803                                                &op->val,
1804                                                op->bytes);
1805                 break;
1806         case OP_MEM_STR:
1807                 return segmented_write(ctxt,
1808                                        op->addr.mem,
1809                                        op->data,
1810                                        op->bytes * op->count);
1811                 break;
1812         case OP_XMM:
1813                 write_sse_reg(ctxt, &op->vec_val, op->addr.xmm);
1814                 break;
1815         case OP_MM:
1816                 write_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
1817                 break;
1818         case OP_NONE:
1819                 /* no writeback */
1820                 break;
1821         default:
1822                 break;
1823         }
1824         return X86EMUL_CONTINUE;
1825 }
1826
1827 static int push(struct x86_emulate_ctxt *ctxt, void *data, int bytes)
1828 {
1829         struct segmented_address addr;
1830
1831         rsp_increment(ctxt, -bytes);
1832         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1833         addr.seg = VCPU_SREG_SS;
1834
1835         return segmented_write(ctxt, addr, data, bytes);
1836 }
1837
1838 static int em_push(struct x86_emulate_ctxt *ctxt)
1839 {
1840         /* Disable writeback. */
1841         ctxt->dst.type = OP_NONE;
1842         return push(ctxt, &ctxt->src.val, ctxt->op_bytes);
1843 }
1844
1845 static int emulate_pop(struct x86_emulate_ctxt *ctxt,
1846                        void *dest, int len)
1847 {
1848         int rc;
1849         struct segmented_address addr;
1850
1851         addr.ea = reg_read(ctxt, VCPU_REGS_RSP) & stack_mask(ctxt);
1852         addr.seg = VCPU_SREG_SS;
1853         rc = segmented_read(ctxt, addr, dest, len);
1854         if (rc != X86EMUL_CONTINUE)
1855                 return rc;
1856
1857         rsp_increment(ctxt, len);
1858         return rc;
1859 }
1860
1861 static int em_pop(struct x86_emulate_ctxt *ctxt)
1862 {
1863         return emulate_pop(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1864 }
1865
1866 static int emulate_popf(struct x86_emulate_ctxt *ctxt,
1867                         void *dest, int len)
1868 {
1869         int rc;
1870         unsigned long val, change_mask;
1871         int iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
1872         int cpl = ctxt->ops->cpl(ctxt);
1873
1874         rc = emulate_pop(ctxt, &val, len);
1875         if (rc != X86EMUL_CONTINUE)
1876                 return rc;
1877
1878         change_mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
1879                       X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_OF |
1880                       X86_EFLAGS_TF | X86_EFLAGS_DF | X86_EFLAGS_NT |
1881                       X86_EFLAGS_AC | X86_EFLAGS_ID;
1882
1883         switch(ctxt->mode) {
1884         case X86EMUL_MODE_PROT64:
1885         case X86EMUL_MODE_PROT32:
1886         case X86EMUL_MODE_PROT16:
1887                 if (cpl == 0)
1888                         change_mask |= X86_EFLAGS_IOPL;
1889                 if (cpl <= iopl)
1890                         change_mask |= X86_EFLAGS_IF;
1891                 break;
1892         case X86EMUL_MODE_VM86:
1893                 if (iopl < 3)
1894                         return emulate_gp(ctxt, 0);
1895                 change_mask |= X86_EFLAGS_IF;
1896                 break;
1897         default: /* real mode */
1898                 change_mask |= (X86_EFLAGS_IOPL | X86_EFLAGS_IF);
1899                 break;
1900         }
1901
1902         *(unsigned long *)dest =
1903                 (ctxt->eflags & ~change_mask) | (val & change_mask);
1904
1905         return rc;
1906 }
1907
1908 static int em_popf(struct x86_emulate_ctxt *ctxt)
1909 {
1910         ctxt->dst.type = OP_REG;
1911         ctxt->dst.addr.reg = &ctxt->eflags;
1912         ctxt->dst.bytes = ctxt->op_bytes;
1913         return emulate_popf(ctxt, &ctxt->dst.val, ctxt->op_bytes);
1914 }
1915
1916 static int em_enter(struct x86_emulate_ctxt *ctxt)
1917 {
1918         int rc;
1919         unsigned frame_size = ctxt->src.val;
1920         unsigned nesting_level = ctxt->src2.val & 31;
1921         ulong rbp;
1922
1923         if (nesting_level)
1924                 return X86EMUL_UNHANDLEABLE;
1925
1926         rbp = reg_read(ctxt, VCPU_REGS_RBP);
1927         rc = push(ctxt, &rbp, stack_size(ctxt));
1928         if (rc != X86EMUL_CONTINUE)
1929                 return rc;
1930         assign_masked(reg_rmw(ctxt, VCPU_REGS_RBP), reg_read(ctxt, VCPU_REGS_RSP),
1931                       stack_mask(ctxt));
1932         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP),
1933                       reg_read(ctxt, VCPU_REGS_RSP) - frame_size,
1934                       stack_mask(ctxt));
1935         return X86EMUL_CONTINUE;
1936 }
1937
1938 static int em_leave(struct x86_emulate_ctxt *ctxt)
1939 {
1940         assign_masked(reg_rmw(ctxt, VCPU_REGS_RSP), reg_read(ctxt, VCPU_REGS_RBP),
1941                       stack_mask(ctxt));
1942         return emulate_pop(ctxt, reg_rmw(ctxt, VCPU_REGS_RBP), ctxt->op_bytes);
1943 }
1944
1945 static int em_push_sreg(struct x86_emulate_ctxt *ctxt)
1946 {
1947         int seg = ctxt->src2.val;
1948
1949         ctxt->src.val = get_segment_selector(ctxt, seg);
1950         if (ctxt->op_bytes == 4) {
1951                 rsp_increment(ctxt, -2);
1952                 ctxt->op_bytes = 2;
1953         }
1954
1955         return em_push(ctxt);
1956 }
1957
1958 static int em_pop_sreg(struct x86_emulate_ctxt *ctxt)
1959 {
1960         int seg = ctxt->src2.val;
1961         unsigned long selector;
1962         int rc;
1963
1964         rc = emulate_pop(ctxt, &selector, 2);
1965         if (rc != X86EMUL_CONTINUE)
1966                 return rc;
1967
1968         if (ctxt->modrm_reg == VCPU_SREG_SS)
1969                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
1970         if (ctxt->op_bytes > 2)
1971                 rsp_increment(ctxt, ctxt->op_bytes - 2);
1972
1973         rc = load_segment_descriptor(ctxt, (u16)selector, seg);
1974         return rc;
1975 }
1976
1977 static int em_pusha(struct x86_emulate_ctxt *ctxt)
1978 {
1979         unsigned long old_esp = reg_read(ctxt, VCPU_REGS_RSP);
1980         int rc = X86EMUL_CONTINUE;
1981         int reg = VCPU_REGS_RAX;
1982
1983         while (reg <= VCPU_REGS_RDI) {
1984                 (reg == VCPU_REGS_RSP) ?
1985                 (ctxt->src.val = old_esp) : (ctxt->src.val = reg_read(ctxt, reg));
1986
1987                 rc = em_push(ctxt);
1988                 if (rc != X86EMUL_CONTINUE)
1989                         return rc;
1990
1991                 ++reg;
1992         }
1993
1994         return rc;
1995 }
1996
1997 static int em_pushf(struct x86_emulate_ctxt *ctxt)
1998 {
1999         ctxt->src.val = (unsigned long)ctxt->eflags & ~X86_EFLAGS_VM;
2000         return em_push(ctxt);
2001 }
2002
2003 static int em_popa(struct x86_emulate_ctxt *ctxt)
2004 {
2005         int rc = X86EMUL_CONTINUE;
2006         int reg = VCPU_REGS_RDI;
2007         u32 val;
2008
2009         while (reg >= VCPU_REGS_RAX) {
2010                 if (reg == VCPU_REGS_RSP) {
2011                         rsp_increment(ctxt, ctxt->op_bytes);
2012                         --reg;
2013                 }
2014
2015                 rc = emulate_pop(ctxt, &val, ctxt->op_bytes);
2016                 if (rc != X86EMUL_CONTINUE)
2017                         break;
2018                 assign_register(reg_rmw(ctxt, reg), val, ctxt->op_bytes);
2019                 --reg;
2020         }
2021         return rc;
2022 }
2023
2024 static int __emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2025 {
2026         const struct x86_emulate_ops *ops = ctxt->ops;
2027         int rc;
2028         struct desc_ptr dt;
2029         gva_t cs_addr;
2030         gva_t eip_addr;
2031         u16 cs, eip;
2032
2033         /* TODO: Add limit checks */
2034         ctxt->src.val = ctxt->eflags;
2035         rc = em_push(ctxt);
2036         if (rc != X86EMUL_CONTINUE)
2037                 return rc;
2038
2039         ctxt->eflags &= ~(X86_EFLAGS_IF | X86_EFLAGS_TF | X86_EFLAGS_AC);
2040
2041         ctxt->src.val = get_segment_selector(ctxt, VCPU_SREG_CS);
2042         rc = em_push(ctxt);
2043         if (rc != X86EMUL_CONTINUE)
2044                 return rc;
2045
2046         ctxt->src.val = ctxt->_eip;
2047         rc = em_push(ctxt);
2048         if (rc != X86EMUL_CONTINUE)
2049                 return rc;
2050
2051         ops->get_idt(ctxt, &dt);
2052
2053         eip_addr = dt.address + (irq << 2);
2054         cs_addr = dt.address + (irq << 2) + 2;
2055
2056         rc = linear_read_system(ctxt, cs_addr, &cs, 2);
2057         if (rc != X86EMUL_CONTINUE)
2058                 return rc;
2059
2060         rc = linear_read_system(ctxt, eip_addr, &eip, 2);
2061         if (rc != X86EMUL_CONTINUE)
2062                 return rc;
2063
2064         rc = load_segment_descriptor(ctxt, cs, VCPU_SREG_CS);
2065         if (rc != X86EMUL_CONTINUE)
2066                 return rc;
2067
2068         ctxt->_eip = eip;
2069
2070         return rc;
2071 }
2072
2073 int emulate_int_real(struct x86_emulate_ctxt *ctxt, int irq)
2074 {
2075         int rc;
2076
2077         invalidate_registers(ctxt);
2078         rc = __emulate_int_real(ctxt, irq);
2079         if (rc == X86EMUL_CONTINUE)
2080                 writeback_registers(ctxt);
2081         return rc;
2082 }
2083
2084 static int emulate_int(struct x86_emulate_ctxt *ctxt, int irq)
2085 {
2086         switch(ctxt->mode) {
2087         case X86EMUL_MODE_REAL:
2088                 return __emulate_int_real(ctxt, irq);
2089         case X86EMUL_MODE_VM86:
2090         case X86EMUL_MODE_PROT16:
2091         case X86EMUL_MODE_PROT32:
2092         case X86EMUL_MODE_PROT64:
2093         default:
2094                 /* Protected mode interrupts unimplemented yet */
2095                 return X86EMUL_UNHANDLEABLE;
2096         }
2097 }
2098
2099 static int emulate_iret_real(struct x86_emulate_ctxt *ctxt)
2100 {
2101         int rc = X86EMUL_CONTINUE;
2102         unsigned long temp_eip = 0;
2103         unsigned long temp_eflags = 0;
2104         unsigned long cs = 0;
2105         unsigned long mask = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF |
2106                              X86_EFLAGS_ZF | X86_EFLAGS_SF | X86_EFLAGS_TF |
2107                              X86_EFLAGS_IF | X86_EFLAGS_DF | X86_EFLAGS_OF |
2108                              X86_EFLAGS_IOPL | X86_EFLAGS_NT | X86_EFLAGS_RF |
2109                              X86_EFLAGS_AC | X86_EFLAGS_ID |
2110                              X86_EFLAGS_FIXED;
2111         unsigned long vm86_mask = X86_EFLAGS_VM | X86_EFLAGS_VIF |
2112                                   X86_EFLAGS_VIP;
2113
2114         /* TODO: Add stack limit check */
2115
2116         rc = emulate_pop(ctxt, &temp_eip, ctxt->op_bytes);
2117
2118         if (rc != X86EMUL_CONTINUE)
2119                 return rc;
2120
2121         if (temp_eip & ~0xffff)
2122                 return emulate_gp(ctxt, 0);
2123
2124         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2125
2126         if (rc != X86EMUL_CONTINUE)
2127                 return rc;
2128
2129         rc = emulate_pop(ctxt, &temp_eflags, ctxt->op_bytes);
2130
2131         if (rc != X86EMUL_CONTINUE)
2132                 return rc;
2133
2134         rc = load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS);
2135
2136         if (rc != X86EMUL_CONTINUE)
2137                 return rc;
2138
2139         ctxt->_eip = temp_eip;
2140
2141         if (ctxt->op_bytes == 4)
2142                 ctxt->eflags = ((temp_eflags & mask) | (ctxt->eflags & vm86_mask));
2143         else if (ctxt->op_bytes == 2) {
2144                 ctxt->eflags &= ~0xffff;
2145                 ctxt->eflags |= temp_eflags;
2146         }
2147
2148         ctxt->eflags &= ~EFLG_RESERVED_ZEROS_MASK; /* Clear reserved zeros */
2149         ctxt->eflags |= X86_EFLAGS_FIXED;
2150         ctxt->ops->set_nmi_mask(ctxt, false);
2151
2152         return rc;
2153 }
2154
2155 static int em_iret(struct x86_emulate_ctxt *ctxt)
2156 {
2157         switch(ctxt->mode) {
2158         case X86EMUL_MODE_REAL:
2159                 return emulate_iret_real(ctxt);
2160         case X86EMUL_MODE_VM86:
2161         case X86EMUL_MODE_PROT16:
2162         case X86EMUL_MODE_PROT32:
2163         case X86EMUL_MODE_PROT64:
2164         default:
2165                 /* iret from protected mode unimplemented yet */
2166                 return X86EMUL_UNHANDLEABLE;
2167         }
2168 }
2169
2170 static int em_jmp_far(struct x86_emulate_ctxt *ctxt)
2171 {
2172         int rc;
2173         unsigned short sel;
2174         struct desc_struct new_desc;
2175         u8 cpl = ctxt->ops->cpl(ctxt);
2176
2177         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2178
2179         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
2180                                        X86_TRANSFER_CALL_JMP,
2181                                        &new_desc);
2182         if (rc != X86EMUL_CONTINUE)
2183                 return rc;
2184
2185         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
2186         /* Error handling is not implemented. */
2187         if (rc != X86EMUL_CONTINUE)
2188                 return X86EMUL_UNHANDLEABLE;
2189
2190         return rc;
2191 }
2192
2193 static int em_jmp_abs(struct x86_emulate_ctxt *ctxt)
2194 {
2195         return assign_eip_near(ctxt, ctxt->src.val);
2196 }
2197
2198 static int em_call_near_abs(struct x86_emulate_ctxt *ctxt)
2199 {
2200         int rc;
2201         long int old_eip;
2202
2203         old_eip = ctxt->_eip;
2204         rc = assign_eip_near(ctxt, ctxt->src.val);
2205         if (rc != X86EMUL_CONTINUE)
2206                 return rc;
2207         ctxt->src.val = old_eip;
2208         rc = em_push(ctxt);
2209         return rc;
2210 }
2211
2212 static int em_cmpxchg8b(struct x86_emulate_ctxt *ctxt)
2213 {
2214         u64 old = ctxt->dst.orig_val64;
2215
2216         if (ctxt->dst.bytes == 16)
2217                 return X86EMUL_UNHANDLEABLE;
2218
2219         if (((u32) (old >> 0) != (u32) reg_read(ctxt, VCPU_REGS_RAX)) ||
2220             ((u32) (old >> 32) != (u32) reg_read(ctxt, VCPU_REGS_RDX))) {
2221                 *reg_write(ctxt, VCPU_REGS_RAX) = (u32) (old >> 0);
2222                 *reg_write(ctxt, VCPU_REGS_RDX) = (u32) (old >> 32);
2223                 ctxt->eflags &= ~X86_EFLAGS_ZF;
2224         } else {
2225                 ctxt->dst.val64 = ((u64)reg_read(ctxt, VCPU_REGS_RCX) << 32) |
2226                         (u32) reg_read(ctxt, VCPU_REGS_RBX);
2227
2228                 ctxt->eflags |= X86_EFLAGS_ZF;
2229         }
2230         return X86EMUL_CONTINUE;
2231 }
2232
2233 static int em_ret(struct x86_emulate_ctxt *ctxt)
2234 {
2235         int rc;
2236         unsigned long eip;
2237
2238         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2239         if (rc != X86EMUL_CONTINUE)
2240                 return rc;
2241
2242         return assign_eip_near(ctxt, eip);
2243 }
2244
2245 static int em_ret_far(struct x86_emulate_ctxt *ctxt)
2246 {
2247         int rc;
2248         unsigned long eip, cs;
2249         int cpl = ctxt->ops->cpl(ctxt);
2250         struct desc_struct new_desc;
2251
2252         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
2253         if (rc != X86EMUL_CONTINUE)
2254                 return rc;
2255         rc = emulate_pop(ctxt, &cs, ctxt->op_bytes);
2256         if (rc != X86EMUL_CONTINUE)
2257                 return rc;
2258         /* Outer-privilege level return is not implemented */
2259         if (ctxt->mode >= X86EMUL_MODE_PROT16 && (cs & 3) > cpl)
2260                 return X86EMUL_UNHANDLEABLE;
2261         rc = __load_segment_descriptor(ctxt, (u16)cs, VCPU_SREG_CS, cpl,
2262                                        X86_TRANSFER_RET,
2263                                        &new_desc);
2264         if (rc != X86EMUL_CONTINUE)
2265                 return rc;
2266         rc = assign_eip_far(ctxt, eip, &new_desc);
2267         /* Error handling is not implemented. */
2268         if (rc != X86EMUL_CONTINUE)
2269                 return X86EMUL_UNHANDLEABLE;
2270
2271         return rc;
2272 }
2273
2274 static int em_ret_far_imm(struct x86_emulate_ctxt *ctxt)
2275 {
2276         int rc;
2277
2278         rc = em_ret_far(ctxt);
2279         if (rc != X86EMUL_CONTINUE)
2280                 return rc;
2281         rsp_increment(ctxt, ctxt->src.val);
2282         return X86EMUL_CONTINUE;
2283 }
2284
2285 static int em_cmpxchg(struct x86_emulate_ctxt *ctxt)
2286 {
2287         /* Save real source value, then compare EAX against destination. */
2288         ctxt->dst.orig_val = ctxt->dst.val;
2289         ctxt->dst.val = reg_read(ctxt, VCPU_REGS_RAX);
2290         ctxt->src.orig_val = ctxt->src.val;
2291         ctxt->src.val = ctxt->dst.orig_val;
2292         fastop(ctxt, em_cmp);
2293
2294         if (ctxt->eflags & X86_EFLAGS_ZF) {
2295                 /* Success: write back to memory; no update of EAX */
2296                 ctxt->src.type = OP_NONE;
2297                 ctxt->dst.val = ctxt->src.orig_val;
2298         } else {
2299                 /* Failure: write the value we saw to EAX. */
2300                 ctxt->src.type = OP_REG;
2301                 ctxt->src.addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
2302                 ctxt->src.val = ctxt->dst.orig_val;
2303                 /* Create write-cycle to dest by writing the same value */
2304                 ctxt->dst.val = ctxt->dst.orig_val;
2305         }
2306         return X86EMUL_CONTINUE;
2307 }
2308
2309 static int em_lseg(struct x86_emulate_ctxt *ctxt)
2310 {
2311         int seg = ctxt->src2.val;
2312         unsigned short sel;
2313         int rc;
2314
2315         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
2316
2317         rc = load_segment_descriptor(ctxt, sel, seg);
2318         if (rc != X86EMUL_CONTINUE)
2319                 return rc;
2320
2321         ctxt->dst.val = ctxt->src.val;
2322         return rc;
2323 }
2324
2325 static int emulator_has_longmode(struct x86_emulate_ctxt *ctxt)
2326 {
2327         u32 eax, ebx, ecx, edx;
2328
2329         eax = 0x80000001;
2330         ecx = 0;
2331         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2332         return edx & bit(X86_FEATURE_LM);
2333 }
2334
2335 #define GET_SMSTATE(type, smbase, offset)                                 \
2336         ({                                                                \
2337          type __val;                                                      \
2338          int r = ctxt->ops->read_phys(ctxt, smbase + offset, &__val,      \
2339                                       sizeof(__val));                     \
2340          if (r != X86EMUL_CONTINUE)                                       \
2341                  return X86EMUL_UNHANDLEABLE;                             \
2342          __val;                                                           \
2343         })
2344
2345 static void rsm_set_desc_flags(struct desc_struct *desc, u32 flags)
2346 {
2347         desc->g    = (flags >> 23) & 1;
2348         desc->d    = (flags >> 22) & 1;
2349         desc->l    = (flags >> 21) & 1;
2350         desc->avl  = (flags >> 20) & 1;
2351         desc->p    = (flags >> 15) & 1;
2352         desc->dpl  = (flags >> 13) & 3;
2353         desc->s    = (flags >> 12) & 1;
2354         desc->type = (flags >>  8) & 15;
2355 }
2356
2357 static int rsm_load_seg_32(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2358 {
2359         struct desc_struct desc;
2360         int offset;
2361         u16 selector;
2362
2363         selector = GET_SMSTATE(u32, smbase, 0x7fa8 + n * 4);
2364
2365         if (n < 3)
2366                 offset = 0x7f84 + n * 12;
2367         else
2368                 offset = 0x7f2c + (n - 3) * 12;
2369
2370         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2371         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2372         rsm_set_desc_flags(&desc, GET_SMSTATE(u32, smbase, offset));
2373         ctxt->ops->set_segment(ctxt, selector, &desc, 0, n);
2374         return X86EMUL_CONTINUE;
2375 }
2376
2377 static int rsm_load_seg_64(struct x86_emulate_ctxt *ctxt, u64 smbase, int n)
2378 {
2379         struct desc_struct desc;
2380         int offset;
2381         u16 selector;
2382         u32 base3;
2383
2384         offset = 0x7e00 + n * 16;
2385
2386         selector =                GET_SMSTATE(u16, smbase, offset);
2387         rsm_set_desc_flags(&desc, GET_SMSTATE(u16, smbase, offset + 2) << 8);
2388         set_desc_limit(&desc,     GET_SMSTATE(u32, smbase, offset + 4));
2389         set_desc_base(&desc,      GET_SMSTATE(u32, smbase, offset + 8));
2390         base3 =                   GET_SMSTATE(u32, smbase, offset + 12);
2391
2392         ctxt->ops->set_segment(ctxt, selector, &desc, base3, n);
2393         return X86EMUL_CONTINUE;
2394 }
2395
2396 static int rsm_enter_protected_mode(struct x86_emulate_ctxt *ctxt,
2397                                     u64 cr0, u64 cr3, u64 cr4)
2398 {
2399         int bad;
2400         u64 pcid;
2401
2402         /* In order to later set CR4.PCIDE, CR3[11:0] must be zero.  */
2403         pcid = 0;
2404         if (cr4 & X86_CR4_PCIDE) {
2405                 pcid = cr3 & 0xfff;
2406                 cr3 &= ~0xfff;
2407         }
2408
2409         bad = ctxt->ops->set_cr(ctxt, 3, cr3);
2410         if (bad)
2411                 return X86EMUL_UNHANDLEABLE;
2412
2413         /*
2414          * First enable PAE, long mode needs it before CR0.PG = 1 is set.
2415          * Then enable protected mode.  However, PCID cannot be enabled
2416          * if EFER.LMA=0, so set it separately.
2417          */
2418         bad = ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2419         if (bad)
2420                 return X86EMUL_UNHANDLEABLE;
2421
2422         bad = ctxt->ops->set_cr(ctxt, 0, cr0);
2423         if (bad)
2424                 return X86EMUL_UNHANDLEABLE;
2425
2426         if (cr4 & X86_CR4_PCIDE) {
2427                 bad = ctxt->ops->set_cr(ctxt, 4, cr4);
2428                 if (bad)
2429                         return X86EMUL_UNHANDLEABLE;
2430                 if (pcid) {
2431                         bad = ctxt->ops->set_cr(ctxt, 3, cr3 | pcid);
2432                         if (bad)
2433                                 return X86EMUL_UNHANDLEABLE;
2434                 }
2435
2436         }
2437
2438         return X86EMUL_CONTINUE;
2439 }
2440
2441 static int rsm_load_state_32(struct x86_emulate_ctxt *ctxt, u64 smbase)
2442 {
2443         struct desc_struct desc;
2444         struct desc_ptr dt;
2445         u16 selector;
2446         u32 val, cr0, cr3, cr4;
2447         int i;
2448
2449         cr0 =                      GET_SMSTATE(u32, smbase, 0x7ffc);
2450         cr3 =                      GET_SMSTATE(u32, smbase, 0x7ff8);
2451         ctxt->eflags =             GET_SMSTATE(u32, smbase, 0x7ff4) | X86_EFLAGS_FIXED;
2452         ctxt->_eip =               GET_SMSTATE(u32, smbase, 0x7ff0);
2453
2454         for (i = 0; i < 8; i++)
2455                 *reg_write(ctxt, i) = GET_SMSTATE(u32, smbase, 0x7fd0 + i * 4);
2456
2457         val = GET_SMSTATE(u32, smbase, 0x7fcc);
2458         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2459         val = GET_SMSTATE(u32, smbase, 0x7fc8);
2460         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2461
2462         selector =                 GET_SMSTATE(u32, smbase, 0x7fc4);
2463         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f64));
2464         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f60));
2465         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f5c));
2466         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_TR);
2467
2468         selector =                 GET_SMSTATE(u32, smbase, 0x7fc0);
2469         set_desc_base(&desc,       GET_SMSTATE(u32, smbase, 0x7f80));
2470         set_desc_limit(&desc,      GET_SMSTATE(u32, smbase, 0x7f7c));
2471         rsm_set_desc_flags(&desc,  GET_SMSTATE(u32, smbase, 0x7f78));
2472         ctxt->ops->set_segment(ctxt, selector, &desc, 0, VCPU_SREG_LDTR);
2473
2474         dt.address =               GET_SMSTATE(u32, smbase, 0x7f74);
2475         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f70);
2476         ctxt->ops->set_gdt(ctxt, &dt);
2477
2478         dt.address =               GET_SMSTATE(u32, smbase, 0x7f58);
2479         dt.size =                  GET_SMSTATE(u32, smbase, 0x7f54);
2480         ctxt->ops->set_idt(ctxt, &dt);
2481
2482         for (i = 0; i < 6; i++) {
2483                 int r = rsm_load_seg_32(ctxt, smbase, i);
2484                 if (r != X86EMUL_CONTINUE)
2485                         return r;
2486         }
2487
2488         cr4 = GET_SMSTATE(u32, smbase, 0x7f14);
2489
2490         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7ef8));
2491
2492         return rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2493 }
2494
2495 static int rsm_load_state_64(struct x86_emulate_ctxt *ctxt, u64 smbase)
2496 {
2497         struct desc_struct desc;
2498         struct desc_ptr dt;
2499         u64 val, cr0, cr3, cr4;
2500         u32 base3;
2501         u16 selector;
2502         int i, r;
2503
2504         for (i = 0; i < 16; i++)
2505                 *reg_write(ctxt, i) = GET_SMSTATE(u64, smbase, 0x7ff8 - i * 8);
2506
2507         ctxt->_eip   = GET_SMSTATE(u64, smbase, 0x7f78);
2508         ctxt->eflags = GET_SMSTATE(u32, smbase, 0x7f70) | X86_EFLAGS_FIXED;
2509
2510         val = GET_SMSTATE(u32, smbase, 0x7f68);
2511         ctxt->ops->set_dr(ctxt, 6, (val & DR6_VOLATILE) | DR6_FIXED_1);
2512         val = GET_SMSTATE(u32, smbase, 0x7f60);
2513         ctxt->ops->set_dr(ctxt, 7, (val & DR7_VOLATILE) | DR7_FIXED_1);
2514
2515         cr0 =                       GET_SMSTATE(u64, smbase, 0x7f58);
2516         cr3 =                       GET_SMSTATE(u64, smbase, 0x7f50);
2517         cr4 =                       GET_SMSTATE(u64, smbase, 0x7f48);
2518         ctxt->ops->set_smbase(ctxt, GET_SMSTATE(u32, smbase, 0x7f00));
2519         val =                       GET_SMSTATE(u64, smbase, 0x7ed0);
2520         ctxt->ops->set_msr(ctxt, MSR_EFER, val & ~EFER_LMA);
2521
2522         selector =                  GET_SMSTATE(u32, smbase, 0x7e90);
2523         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e92) << 8);
2524         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e94));
2525         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e98));
2526         base3 =                     GET_SMSTATE(u32, smbase, 0x7e9c);
2527         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_TR);
2528
2529         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e84);
2530         dt.address =                GET_SMSTATE(u64, smbase, 0x7e88);
2531         ctxt->ops->set_idt(ctxt, &dt);
2532
2533         selector =                  GET_SMSTATE(u32, smbase, 0x7e70);
2534         rsm_set_desc_flags(&desc,   GET_SMSTATE(u32, smbase, 0x7e72) << 8);
2535         set_desc_limit(&desc,       GET_SMSTATE(u32, smbase, 0x7e74));
2536         set_desc_base(&desc,        GET_SMSTATE(u32, smbase, 0x7e78));
2537         base3 =                     GET_SMSTATE(u32, smbase, 0x7e7c);
2538         ctxt->ops->set_segment(ctxt, selector, &desc, base3, VCPU_SREG_LDTR);
2539
2540         dt.size =                   GET_SMSTATE(u32, smbase, 0x7e64);
2541         dt.address =                GET_SMSTATE(u64, smbase, 0x7e68);
2542         ctxt->ops->set_gdt(ctxt, &dt);
2543
2544         r = rsm_enter_protected_mode(ctxt, cr0, cr3, cr4);
2545         if (r != X86EMUL_CONTINUE)
2546                 return r;
2547
2548         for (i = 0; i < 6; i++) {
2549                 r = rsm_load_seg_64(ctxt, smbase, i);
2550                 if (r != X86EMUL_CONTINUE)
2551                         return r;
2552         }
2553
2554         return X86EMUL_CONTINUE;
2555 }
2556
2557 static int em_rsm(struct x86_emulate_ctxt *ctxt)
2558 {
2559         unsigned long cr0, cr4, efer;
2560         u64 smbase;
2561         int ret;
2562
2563         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_MASK) == 0)
2564                 return emulate_ud(ctxt);
2565
2566         /*
2567          * Get back to real mode, to prepare a safe state in which to load
2568          * CR0/CR3/CR4/EFER.  It's all a bit more complicated if the vCPU
2569          * supports long mode.
2570          */
2571         if (emulator_has_longmode(ctxt)) {
2572                 struct desc_struct cs_desc;
2573
2574                 /* Zero CR4.PCIDE before CR0.PG.  */
2575                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2576                 if (cr4 & X86_CR4_PCIDE)
2577                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PCIDE);
2578
2579                 /* A 32-bit code segment is required to clear EFER.LMA.  */
2580                 memset(&cs_desc, 0, sizeof(cs_desc));
2581                 cs_desc.type = 0xb;
2582                 cs_desc.s = cs_desc.g = cs_desc.p = 1;
2583                 ctxt->ops->set_segment(ctxt, 0, &cs_desc, 0, VCPU_SREG_CS);
2584         }
2585
2586         /* For the 64-bit case, this will clear EFER.LMA.  */
2587         cr0 = ctxt->ops->get_cr(ctxt, 0);
2588         if (cr0 & X86_CR0_PE)
2589                 ctxt->ops->set_cr(ctxt, 0, cr0 & ~(X86_CR0_PG | X86_CR0_PE));
2590
2591         if (emulator_has_longmode(ctxt)) {
2592                 /* Clear CR4.PAE before clearing EFER.LME. */
2593                 cr4 = ctxt->ops->get_cr(ctxt, 4);
2594                 if (cr4 & X86_CR4_PAE)
2595                         ctxt->ops->set_cr(ctxt, 4, cr4 & ~X86_CR4_PAE);
2596
2597                 /* And finally go back to 32-bit mode.  */
2598                 efer = 0;
2599                 ctxt->ops->set_msr(ctxt, MSR_EFER, efer);
2600         }
2601
2602         smbase = ctxt->ops->get_smbase(ctxt);
2603         if (emulator_has_longmode(ctxt))
2604                 ret = rsm_load_state_64(ctxt, smbase + 0x8000);
2605         else
2606                 ret = rsm_load_state_32(ctxt, smbase + 0x8000);
2607
2608         if (ret != X86EMUL_CONTINUE) {
2609                 /* FIXME: should triple fault */
2610                 return X86EMUL_UNHANDLEABLE;
2611         }
2612
2613         if ((ctxt->ops->get_hflags(ctxt) & X86EMUL_SMM_INSIDE_NMI_MASK) == 0)
2614                 ctxt->ops->set_nmi_mask(ctxt, false);
2615
2616         ctxt->ops->set_hflags(ctxt, ctxt->ops->get_hflags(ctxt) &
2617                 ~(X86EMUL_SMM_INSIDE_NMI_MASK | X86EMUL_SMM_MASK));
2618         return X86EMUL_CONTINUE;
2619 }
2620
2621 static void
2622 setup_syscalls_segments(struct x86_emulate_ctxt *ctxt,
2623                         struct desc_struct *cs, struct desc_struct *ss)
2624 {
2625         cs->l = 0;              /* will be adjusted later */
2626         set_desc_base(cs, 0);   /* flat segment */
2627         cs->g = 1;              /* 4kb granularity */
2628         set_desc_limit(cs, 0xfffff);    /* 4GB limit */
2629         cs->type = 0x0b;        /* Read, Execute, Accessed */
2630         cs->s = 1;
2631         cs->dpl = 0;            /* will be adjusted later */
2632         cs->p = 1;
2633         cs->d = 1;
2634         cs->avl = 0;
2635
2636         set_desc_base(ss, 0);   /* flat segment */
2637         set_desc_limit(ss, 0xfffff);    /* 4GB limit */
2638         ss->g = 1;              /* 4kb granularity */
2639         ss->s = 1;
2640         ss->type = 0x03;        /* Read/Write, Accessed */
2641         ss->d = 1;              /* 32bit stack segment */
2642         ss->dpl = 0;
2643         ss->p = 1;
2644         ss->l = 0;
2645         ss->avl = 0;
2646 }
2647
2648 static bool vendor_intel(struct x86_emulate_ctxt *ctxt)
2649 {
2650         u32 eax, ebx, ecx, edx;
2651
2652         eax = ecx = 0;
2653         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2654         return ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx
2655                 && ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx
2656                 && edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx;
2657 }
2658
2659 static bool em_syscall_is_enabled(struct x86_emulate_ctxt *ctxt)
2660 {
2661         const struct x86_emulate_ops *ops = ctxt->ops;
2662         u32 eax, ebx, ecx, edx;
2663
2664         /*
2665          * syscall should always be enabled in longmode - so only become
2666          * vendor specific (cpuid) if other modes are active...
2667          */
2668         if (ctxt->mode == X86EMUL_MODE_PROT64)
2669                 return true;
2670
2671         eax = 0x00000000;
2672         ecx = 0x00000000;
2673         ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
2674         /*
2675          * Intel ("GenuineIntel")
2676          * remark: Intel CPUs only support "syscall" in 64bit
2677          * longmode. Also an 64bit guest with a
2678          * 32bit compat-app running will #UD !! While this
2679          * behaviour can be fixed (by emulating) into AMD
2680          * response - CPUs of AMD can't behave like Intel.
2681          */
2682         if (ebx == X86EMUL_CPUID_VENDOR_GenuineIntel_ebx &&
2683             ecx == X86EMUL_CPUID_VENDOR_GenuineIntel_ecx &&
2684             edx == X86EMUL_CPUID_VENDOR_GenuineIntel_edx)
2685                 return false;
2686
2687         /* AMD ("AuthenticAMD") */
2688         if (ebx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ebx &&
2689             ecx == X86EMUL_CPUID_VENDOR_AuthenticAMD_ecx &&
2690             edx == X86EMUL_CPUID_VENDOR_AuthenticAMD_edx)
2691                 return true;
2692
2693         /* AMD ("AMDisbetter!") */
2694         if (ebx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ebx &&
2695             ecx == X86EMUL_CPUID_VENDOR_AMDisbetterI_ecx &&
2696             edx == X86EMUL_CPUID_VENDOR_AMDisbetterI_edx)
2697                 return true;
2698
2699         /* default: (not Intel, not AMD), apply Intel's stricter rules... */
2700         return false;
2701 }
2702
2703 static int em_syscall(struct x86_emulate_ctxt *ctxt)
2704 {
2705         const struct x86_emulate_ops *ops = ctxt->ops;
2706         struct desc_struct cs, ss;
2707         u64 msr_data;
2708         u16 cs_sel, ss_sel;
2709         u64 efer = 0;
2710
2711         /* syscall is not available in real mode */
2712         if (ctxt->mode == X86EMUL_MODE_REAL ||
2713             ctxt->mode == X86EMUL_MODE_VM86)
2714                 return emulate_ud(ctxt);
2715
2716         if (!(em_syscall_is_enabled(ctxt)))
2717                 return emulate_ud(ctxt);
2718
2719         ops->get_msr(ctxt, MSR_EFER, &efer);
2720         setup_syscalls_segments(ctxt, &cs, &ss);
2721
2722         if (!(efer & EFER_SCE))
2723                 return emulate_ud(ctxt);
2724
2725         ops->get_msr(ctxt, MSR_STAR, &msr_data);
2726         msr_data >>= 32;
2727         cs_sel = (u16)(msr_data & 0xfffc);
2728         ss_sel = (u16)(msr_data + 8);
2729
2730         if (efer & EFER_LMA) {
2731                 cs.d = 0;
2732                 cs.l = 1;
2733         }
2734         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2735         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2736
2737         *reg_write(ctxt, VCPU_REGS_RCX) = ctxt->_eip;
2738         if (efer & EFER_LMA) {
2739 #ifdef CONFIG_X86_64
2740                 *reg_write(ctxt, VCPU_REGS_R11) = ctxt->eflags;
2741
2742                 ops->get_msr(ctxt,
2743                              ctxt->mode == X86EMUL_MODE_PROT64 ?
2744                              MSR_LSTAR : MSR_CSTAR, &msr_data);
2745                 ctxt->_eip = msr_data;
2746
2747                 ops->get_msr(ctxt, MSR_SYSCALL_MASK, &msr_data);
2748                 ctxt->eflags &= ~msr_data;
2749                 ctxt->eflags |= X86_EFLAGS_FIXED;
2750 #endif
2751         } else {
2752                 /* legacy mode */
2753                 ops->get_msr(ctxt, MSR_STAR, &msr_data);
2754                 ctxt->_eip = (u32)msr_data;
2755
2756                 ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2757         }
2758
2759         ctxt->tf = (ctxt->eflags & X86_EFLAGS_TF) != 0;
2760         return X86EMUL_CONTINUE;
2761 }
2762
2763 static int em_sysenter(struct x86_emulate_ctxt *ctxt)
2764 {
2765         const struct x86_emulate_ops *ops = ctxt->ops;
2766         struct desc_struct cs, ss;
2767         u64 msr_data;
2768         u16 cs_sel, ss_sel;
2769         u64 efer = 0;
2770
2771         ops->get_msr(ctxt, MSR_EFER, &efer);
2772         /* inject #GP if in real mode */
2773         if (ctxt->mode == X86EMUL_MODE_REAL)
2774                 return emulate_gp(ctxt, 0);
2775
2776         /*
2777          * Not recognized on AMD in compat mode (but is recognized in legacy
2778          * mode).
2779          */
2780         if ((ctxt->mode != X86EMUL_MODE_PROT64) && (efer & EFER_LMA)
2781             && !vendor_intel(ctxt))
2782                 return emulate_ud(ctxt);
2783
2784         /* sysenter/sysexit have not been tested in 64bit mode. */
2785         if (ctxt->mode == X86EMUL_MODE_PROT64)
2786                 return X86EMUL_UNHANDLEABLE;
2787
2788         setup_syscalls_segments(ctxt, &cs, &ss);
2789
2790         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2791         if ((msr_data & 0xfffc) == 0x0)
2792                 return emulate_gp(ctxt, 0);
2793
2794         ctxt->eflags &= ~(X86_EFLAGS_VM | X86_EFLAGS_IF);
2795         cs_sel = (u16)msr_data & ~SEGMENT_RPL_MASK;
2796         ss_sel = cs_sel + 8;
2797         if (efer & EFER_LMA) {
2798                 cs.d = 0;
2799                 cs.l = 1;
2800         }
2801
2802         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2803         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2804
2805         ops->get_msr(ctxt, MSR_IA32_SYSENTER_EIP, &msr_data);
2806         ctxt->_eip = (efer & EFER_LMA) ? msr_data : (u32)msr_data;
2807
2808         ops->get_msr(ctxt, MSR_IA32_SYSENTER_ESP, &msr_data);
2809         *reg_write(ctxt, VCPU_REGS_RSP) = (efer & EFER_LMA) ? msr_data :
2810                                                               (u32)msr_data;
2811
2812         return X86EMUL_CONTINUE;
2813 }
2814
2815 static int em_sysexit(struct x86_emulate_ctxt *ctxt)
2816 {
2817         const struct x86_emulate_ops *ops = ctxt->ops;
2818         struct desc_struct cs, ss;
2819         u64 msr_data, rcx, rdx;
2820         int usermode;
2821         u16 cs_sel = 0, ss_sel = 0;
2822
2823         /* inject #GP if in real mode or Virtual 8086 mode */
2824         if (ctxt->mode == X86EMUL_MODE_REAL ||
2825             ctxt->mode == X86EMUL_MODE_VM86)
2826                 return emulate_gp(ctxt, 0);
2827
2828         setup_syscalls_segments(ctxt, &cs, &ss);
2829
2830         if ((ctxt->rex_prefix & 0x8) != 0x0)
2831                 usermode = X86EMUL_MODE_PROT64;
2832         else
2833                 usermode = X86EMUL_MODE_PROT32;
2834
2835         rcx = reg_read(ctxt, VCPU_REGS_RCX);
2836         rdx = reg_read(ctxt, VCPU_REGS_RDX);
2837
2838         cs.dpl = 3;
2839         ss.dpl = 3;
2840         ops->get_msr(ctxt, MSR_IA32_SYSENTER_CS, &msr_data);
2841         switch (usermode) {
2842         case X86EMUL_MODE_PROT32:
2843                 cs_sel = (u16)(msr_data + 16);
2844                 if ((msr_data & 0xfffc) == 0x0)
2845                         return emulate_gp(ctxt, 0);
2846                 ss_sel = (u16)(msr_data + 24);
2847                 rcx = (u32)rcx;
2848                 rdx = (u32)rdx;
2849                 break;
2850         case X86EMUL_MODE_PROT64:
2851                 cs_sel = (u16)(msr_data + 32);
2852                 if (msr_data == 0x0)
2853                         return emulate_gp(ctxt, 0);
2854                 ss_sel = cs_sel + 8;
2855                 cs.d = 0;
2856                 cs.l = 1;
2857                 if (is_noncanonical_address(rcx) ||
2858                     is_noncanonical_address(rdx))
2859                         return emulate_gp(ctxt, 0);
2860                 break;
2861         }
2862         cs_sel |= SEGMENT_RPL_MASK;
2863         ss_sel |= SEGMENT_RPL_MASK;
2864
2865         ops->set_segment(ctxt, cs_sel, &cs, 0, VCPU_SREG_CS);
2866         ops->set_segment(ctxt, ss_sel, &ss, 0, VCPU_SREG_SS);
2867
2868         ctxt->_eip = rdx;
2869         *reg_write(ctxt, VCPU_REGS_RSP) = rcx;
2870
2871         return X86EMUL_CONTINUE;
2872 }
2873
2874 static bool emulator_bad_iopl(struct x86_emulate_ctxt *ctxt)
2875 {
2876         int iopl;
2877         if (ctxt->mode == X86EMUL_MODE_REAL)
2878                 return false;
2879         if (ctxt->mode == X86EMUL_MODE_VM86)
2880                 return true;
2881         iopl = (ctxt->eflags & X86_EFLAGS_IOPL) >> X86_EFLAGS_IOPL_BIT;
2882         return ctxt->ops->cpl(ctxt) > iopl;
2883 }
2884
2885 static bool emulator_io_port_access_allowed(struct x86_emulate_ctxt *ctxt,
2886                                             u16 port, u16 len)
2887 {
2888         const struct x86_emulate_ops *ops = ctxt->ops;
2889         struct desc_struct tr_seg;
2890         u32 base3;
2891         int r;
2892         u16 tr, io_bitmap_ptr, perm, bit_idx = port & 0x7;
2893         unsigned mask = (1 << len) - 1;
2894         unsigned long base;
2895
2896         ops->get_segment(ctxt, &tr, &tr_seg, &base3, VCPU_SREG_TR);
2897         if (!tr_seg.p)
2898                 return false;
2899         if (desc_limit_scaled(&tr_seg) < 103)
2900                 return false;
2901         base = get_desc_base(&tr_seg);
2902 #ifdef CONFIG_X86_64
2903         base |= ((u64)base3) << 32;
2904 #endif
2905         r = ops->read_std(ctxt, base + 102, &io_bitmap_ptr, 2, NULL, true);
2906         if (r != X86EMUL_CONTINUE)
2907                 return false;
2908         if (io_bitmap_ptr + port/8 > desc_limit_scaled(&tr_seg))
2909                 return false;
2910         r = ops->read_std(ctxt, base + io_bitmap_ptr + port/8, &perm, 2, NULL, true);
2911         if (r != X86EMUL_CONTINUE)
2912                 return false;
2913         if ((perm >> bit_idx) & mask)
2914                 return false;
2915         return true;
2916 }
2917
2918 static bool emulator_io_permited(struct x86_emulate_ctxt *ctxt,
2919                                  u16 port, u16 len)
2920 {
2921         if (ctxt->perm_ok)
2922                 return true;
2923
2924         if (emulator_bad_iopl(ctxt))
2925                 if (!emulator_io_port_access_allowed(ctxt, port, len))
2926                         return false;
2927
2928         ctxt->perm_ok = true;
2929
2930         return true;
2931 }
2932
2933 static void string_registers_quirk(struct x86_emulate_ctxt *ctxt)
2934 {
2935         /*
2936          * Intel CPUs mask the counter and pointers in quite strange
2937          * manner when ECX is zero due to REP-string optimizations.
2938          */
2939 #ifdef CONFIG_X86_64
2940         if (ctxt->ad_bytes != 4 || !vendor_intel(ctxt))
2941                 return;
2942
2943         *reg_write(ctxt, VCPU_REGS_RCX) = 0;
2944
2945         switch (ctxt->b) {
2946         case 0xa4:      /* movsb */
2947         case 0xa5:      /* movsd/w */
2948                 *reg_rmw(ctxt, VCPU_REGS_RSI) &= (u32)-1;
2949                 /* fall through */
2950         case 0xaa:      /* stosb */
2951         case 0xab:      /* stosd/w */
2952                 *reg_rmw(ctxt, VCPU_REGS_RDI) &= (u32)-1;
2953         }
2954 #endif
2955 }
2956
2957 static void save_state_to_tss16(struct x86_emulate_ctxt *ctxt,
2958                                 struct tss_segment_16 *tss)
2959 {
2960         tss->ip = ctxt->_eip;
2961         tss->flag = ctxt->eflags;
2962         tss->ax = reg_read(ctxt, VCPU_REGS_RAX);
2963         tss->cx = reg_read(ctxt, VCPU_REGS_RCX);
2964         tss->dx = reg_read(ctxt, VCPU_REGS_RDX);
2965         tss->bx = reg_read(ctxt, VCPU_REGS_RBX);
2966         tss->sp = reg_read(ctxt, VCPU_REGS_RSP);
2967         tss->bp = reg_read(ctxt, VCPU_REGS_RBP);
2968         tss->si = reg_read(ctxt, VCPU_REGS_RSI);
2969         tss->di = reg_read(ctxt, VCPU_REGS_RDI);
2970
2971         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
2972         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
2973         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
2974         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
2975         tss->ldt = get_segment_selector(ctxt, VCPU_SREG_LDTR);
2976 }
2977
2978 static int load_state_from_tss16(struct x86_emulate_ctxt *ctxt,
2979                                  struct tss_segment_16 *tss)
2980 {
2981         int ret;
2982         u8 cpl;
2983
2984         ctxt->_eip = tss->ip;
2985         ctxt->eflags = tss->flag | 2;
2986         *reg_write(ctxt, VCPU_REGS_RAX) = tss->ax;
2987         *reg_write(ctxt, VCPU_REGS_RCX) = tss->cx;
2988         *reg_write(ctxt, VCPU_REGS_RDX) = tss->dx;
2989         *reg_write(ctxt, VCPU_REGS_RBX) = tss->bx;
2990         *reg_write(ctxt, VCPU_REGS_RSP) = tss->sp;
2991         *reg_write(ctxt, VCPU_REGS_RBP) = tss->bp;
2992         *reg_write(ctxt, VCPU_REGS_RSI) = tss->si;
2993         *reg_write(ctxt, VCPU_REGS_RDI) = tss->di;
2994
2995         /*
2996          * SDM says that segment selectors are loaded before segment
2997          * descriptors
2998          */
2999         set_segment_selector(ctxt, tss->ldt, VCPU_SREG_LDTR);
3000         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3001         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3002         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3003         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3004
3005         cpl = tss->cs & 3;
3006
3007         /*
3008          * Now load segment descriptors. If fault happens at this stage
3009          * it is handled in a context of new task
3010          */
3011         ret = __load_segment_descriptor(ctxt, tss->ldt, VCPU_SREG_LDTR, cpl,
3012                                         X86_TRANSFER_TASK_SWITCH, NULL);
3013         if (ret != X86EMUL_CONTINUE)
3014                 return ret;
3015         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3016                                         X86_TRANSFER_TASK_SWITCH, NULL);
3017         if (ret != X86EMUL_CONTINUE)
3018                 return ret;
3019         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3020                                         X86_TRANSFER_TASK_SWITCH, NULL);
3021         if (ret != X86EMUL_CONTINUE)
3022                 return ret;
3023         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3024                                         X86_TRANSFER_TASK_SWITCH, NULL);
3025         if (ret != X86EMUL_CONTINUE)
3026                 return ret;
3027         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3028                                         X86_TRANSFER_TASK_SWITCH, NULL);
3029         if (ret != X86EMUL_CONTINUE)
3030                 return ret;
3031
3032         return X86EMUL_CONTINUE;
3033 }
3034
3035 static int task_switch_16(struct x86_emulate_ctxt *ctxt,
3036                           u16 tss_selector, u16 old_tss_sel,
3037                           ulong old_tss_base, struct desc_struct *new_desc)
3038 {
3039         struct tss_segment_16 tss_seg;
3040         int ret;
3041         u32 new_tss_base = get_desc_base(new_desc);
3042
3043         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3044         if (ret != X86EMUL_CONTINUE)
3045                 return ret;
3046
3047         save_state_to_tss16(ctxt, &tss_seg);
3048
3049         ret = linear_write_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3050         if (ret != X86EMUL_CONTINUE)
3051                 return ret;
3052
3053         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3054         if (ret != X86EMUL_CONTINUE)
3055                 return ret;
3056
3057         if (old_tss_sel != 0xffff) {
3058                 tss_seg.prev_task_link = old_tss_sel;
3059
3060                 ret = linear_write_system(ctxt, new_tss_base,
3061                                           &tss_seg.prev_task_link,
3062                                           sizeof tss_seg.prev_task_link);
3063                 if (ret != X86EMUL_CONTINUE)
3064                         return ret;
3065         }
3066
3067         return load_state_from_tss16(ctxt, &tss_seg);
3068 }
3069
3070 static void save_state_to_tss32(struct x86_emulate_ctxt *ctxt,
3071                                 struct tss_segment_32 *tss)
3072 {
3073         /* CR3 and ldt selector are not saved intentionally */
3074         tss->eip = ctxt->_eip;
3075         tss->eflags = ctxt->eflags;
3076         tss->eax = reg_read(ctxt, VCPU_REGS_RAX);
3077         tss->ecx = reg_read(ctxt, VCPU_REGS_RCX);
3078         tss->edx = reg_read(ctxt, VCPU_REGS_RDX);
3079         tss->ebx = reg_read(ctxt, VCPU_REGS_RBX);
3080         tss->esp = reg_read(ctxt, VCPU_REGS_RSP);
3081         tss->ebp = reg_read(ctxt, VCPU_REGS_RBP);
3082         tss->esi = reg_read(ctxt, VCPU_REGS_RSI);
3083         tss->edi = reg_read(ctxt, VCPU_REGS_RDI);
3084
3085         tss->es = get_segment_selector(ctxt, VCPU_SREG_ES);
3086         tss->cs = get_segment_selector(ctxt, VCPU_SREG_CS);
3087         tss->ss = get_segment_selector(ctxt, VCPU_SREG_SS);
3088         tss->ds = get_segment_selector(ctxt, VCPU_SREG_DS);
3089         tss->fs = get_segment_selector(ctxt, VCPU_SREG_FS);
3090         tss->gs = get_segment_selector(ctxt, VCPU_SREG_GS);
3091 }
3092
3093 static int load_state_from_tss32(struct x86_emulate_ctxt *ctxt,
3094                                  struct tss_segment_32 *tss)
3095 {
3096         int ret;
3097         u8 cpl;
3098
3099         if (ctxt->ops->set_cr(ctxt, 3, tss->cr3))
3100                 return emulate_gp(ctxt, 0);
3101         ctxt->_eip = tss->eip;
3102         ctxt->eflags = tss->eflags | 2;
3103
3104         /* General purpose registers */
3105         *reg_write(ctxt, VCPU_REGS_RAX) = tss->eax;
3106         *reg_write(ctxt, VCPU_REGS_RCX) = tss->ecx;
3107         *reg_write(ctxt, VCPU_REGS_RDX) = tss->edx;
3108         *reg_write(ctxt, VCPU_REGS_RBX) = tss->ebx;
3109         *reg_write(ctxt, VCPU_REGS_RSP) = tss->esp;
3110         *reg_write(ctxt, VCPU_REGS_RBP) = tss->ebp;
3111         *reg_write(ctxt, VCPU_REGS_RSI) = tss->esi;
3112         *reg_write(ctxt, VCPU_REGS_RDI) = tss->edi;
3113
3114         /*
3115          * SDM says that segment selectors are loaded before segment
3116          * descriptors.  This is important because CPL checks will
3117          * use CS.RPL.
3118          */
3119         set_segment_selector(ctxt, tss->ldt_selector, VCPU_SREG_LDTR);
3120         set_segment_selector(ctxt, tss->es, VCPU_SREG_ES);
3121         set_segment_selector(ctxt, tss->cs, VCPU_SREG_CS);
3122         set_segment_selector(ctxt, tss->ss, VCPU_SREG_SS);
3123         set_segment_selector(ctxt, tss->ds, VCPU_SREG_DS);
3124         set_segment_selector(ctxt, tss->fs, VCPU_SREG_FS);
3125         set_segment_selector(ctxt, tss->gs, VCPU_SREG_GS);
3126
3127         /*
3128          * If we're switching between Protected Mode and VM86, we need to make
3129          * sure to update the mode before loading the segment descriptors so
3130          * that the selectors are interpreted correctly.
3131          */
3132         if (ctxt->eflags & X86_EFLAGS_VM) {
3133                 ctxt->mode = X86EMUL_MODE_VM86;
3134                 cpl = 3;
3135         } else {
3136                 ctxt->mode = X86EMUL_MODE_PROT32;
3137                 cpl = tss->cs & 3;
3138         }
3139
3140         /*
3141          * Now load segment descriptors. If fault happenes at this stage
3142          * it is handled in a context of new task
3143          */
3144         ret = __load_segment_descriptor(ctxt, tss->ldt_selector, VCPU_SREG_LDTR,
3145                                         cpl, X86_TRANSFER_TASK_SWITCH, NULL);
3146         if (ret != X86EMUL_CONTINUE)
3147                 return ret;
3148         ret = __load_segment_descriptor(ctxt, tss->es, VCPU_SREG_ES, cpl,
3149                                         X86_TRANSFER_TASK_SWITCH, NULL);
3150         if (ret != X86EMUL_CONTINUE)
3151                 return ret;
3152         ret = __load_segment_descriptor(ctxt, tss->cs, VCPU_SREG_CS, cpl,
3153                                         X86_TRANSFER_TASK_SWITCH, NULL);
3154         if (ret != X86EMUL_CONTINUE)
3155                 return ret;
3156         ret = __load_segment_descriptor(ctxt, tss->ss, VCPU_SREG_SS, cpl,
3157                                         X86_TRANSFER_TASK_SWITCH, NULL);
3158         if (ret != X86EMUL_CONTINUE)
3159                 return ret;
3160         ret = __load_segment_descriptor(ctxt, tss->ds, VCPU_SREG_DS, cpl,
3161                                         X86_TRANSFER_TASK_SWITCH, NULL);
3162         if (ret != X86EMUL_CONTINUE)
3163                 return ret;
3164         ret = __load_segment_descriptor(ctxt, tss->fs, VCPU_SREG_FS, cpl,
3165                                         X86_TRANSFER_TASK_SWITCH, NULL);
3166         if (ret != X86EMUL_CONTINUE)
3167                 return ret;
3168         ret = __load_segment_descriptor(ctxt, tss->gs, VCPU_SREG_GS, cpl,
3169                                         X86_TRANSFER_TASK_SWITCH, NULL);
3170
3171         return ret;
3172 }
3173
3174 static int task_switch_32(struct x86_emulate_ctxt *ctxt,
3175                           u16 tss_selector, u16 old_tss_sel,
3176                           ulong old_tss_base, struct desc_struct *new_desc)
3177 {
3178         struct tss_segment_32 tss_seg;
3179         int ret;
3180         u32 new_tss_base = get_desc_base(new_desc);
3181         u32 eip_offset = offsetof(struct tss_segment_32, eip);
3182         u32 ldt_sel_offset = offsetof(struct tss_segment_32, ldt_selector);
3183
3184         ret = linear_read_system(ctxt, old_tss_base, &tss_seg, sizeof tss_seg);
3185         if (ret != X86EMUL_CONTINUE)
3186                 return ret;
3187
3188         save_state_to_tss32(ctxt, &tss_seg);
3189
3190         /* Only GP registers and segment selectors are saved */
3191         ret = linear_write_system(ctxt, old_tss_base + eip_offset, &tss_seg.eip,
3192                                   ldt_sel_offset - eip_offset);
3193         if (ret != X86EMUL_CONTINUE)
3194                 return ret;
3195
3196         ret = linear_read_system(ctxt, new_tss_base, &tss_seg, sizeof tss_seg);
3197         if (ret != X86EMUL_CONTINUE)
3198                 return ret;
3199
3200         if (old_tss_sel != 0xffff) {
3201                 tss_seg.prev_task_link = old_tss_sel;
3202
3203                 ret = linear_write_system(ctxt, new_tss_base,
3204                                           &tss_seg.prev_task_link,
3205                                           sizeof tss_seg.prev_task_link);
3206                 if (ret != X86EMUL_CONTINUE)
3207                         return ret;
3208         }
3209
3210         return load_state_from_tss32(ctxt, &tss_seg);
3211 }
3212
3213 static int emulator_do_task_switch(struct x86_emulate_ctxt *ctxt,
3214                                    u16 tss_selector, int idt_index, int reason,
3215                                    bool has_error_code, u32 error_code)
3216 {
3217         const struct x86_emulate_ops *ops = ctxt->ops;
3218         struct desc_struct curr_tss_desc, next_tss_desc;
3219         int ret;
3220         u16 old_tss_sel = get_segment_selector(ctxt, VCPU_SREG_TR);
3221         ulong old_tss_base =
3222                 ops->get_cached_segment_base(ctxt, VCPU_SREG_TR);
3223         u32 desc_limit;
3224         ulong desc_addr, dr7;
3225
3226         /* FIXME: old_tss_base == ~0 ? */
3227
3228         ret = read_segment_descriptor(ctxt, tss_selector, &next_tss_desc, &desc_addr);
3229         if (ret != X86EMUL_CONTINUE)
3230                 return ret;
3231         ret = read_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc, &desc_addr);
3232         if (ret != X86EMUL_CONTINUE)
3233                 return ret;
3234
3235         /* FIXME: check that next_tss_desc is tss */
3236
3237         /*
3238          * Check privileges. The three cases are task switch caused by...
3239          *
3240          * 1. jmp/call/int to task gate: Check against DPL of the task gate
3241          * 2. Exception/IRQ/iret: No check is performed
3242          * 3. jmp/call to TSS/task-gate: No check is performed since the
3243          *    hardware checks it before exiting.
3244          */
3245         if (reason == TASK_SWITCH_GATE) {
3246                 if (idt_index != -1) {
3247                         /* Software interrupts */
3248                         struct desc_struct task_gate_desc;
3249                         int dpl;
3250
3251                         ret = read_interrupt_descriptor(ctxt, idt_index,
3252                                                         &task_gate_desc);
3253                         if (ret != X86EMUL_CONTINUE)
3254                                 return ret;
3255
3256                         dpl = task_gate_desc.dpl;
3257                         if ((tss_selector & 3) > dpl || ops->cpl(ctxt) > dpl)
3258                                 return emulate_gp(ctxt, (idt_index << 3) | 0x2);
3259                 }
3260         }
3261
3262         desc_limit = desc_limit_scaled(&next_tss_desc);
3263         if (!next_tss_desc.p ||
3264             ((desc_limit < 0x67 && (next_tss_desc.type & 8)) ||
3265              desc_limit < 0x2b)) {
3266                 return emulate_ts(ctxt, tss_selector & 0xfffc);
3267         }
3268
3269         if (reason == TASK_SWITCH_IRET || reason == TASK_SWITCH_JMP) {
3270                 curr_tss_desc.type &= ~(1 << 1); /* clear busy flag */
3271                 write_segment_descriptor(ctxt, old_tss_sel, &curr_tss_desc);
3272         }
3273
3274         if (reason == TASK_SWITCH_IRET)
3275                 ctxt->eflags = ctxt->eflags & ~X86_EFLAGS_NT;
3276
3277         /* set back link to prev task only if NT bit is set in eflags
3278            note that old_tss_sel is not used after this point */
3279         if (reason != TASK_SWITCH_CALL && reason != TASK_SWITCH_GATE)
3280                 old_tss_sel = 0xffff;
3281
3282         if (next_tss_desc.type & 8)
3283                 ret = task_switch_32(ctxt, tss_selector, old_tss_sel,
3284                                      old_tss_base, &next_tss_desc);
3285         else
3286                 ret = task_switch_16(ctxt, tss_selector, old_tss_sel,
3287                                      old_tss_base, &next_tss_desc);
3288         if (ret != X86EMUL_CONTINUE)
3289                 return ret;
3290
3291         if (reason == TASK_SWITCH_CALL || reason == TASK_SWITCH_GATE)
3292                 ctxt->eflags = ctxt->eflags | X86_EFLAGS_NT;
3293
3294         if (reason != TASK_SWITCH_IRET) {
3295                 next_tss_desc.type |= (1 << 1); /* set busy flag */
3296                 write_segment_descriptor(ctxt, tss_selector, &next_tss_desc);
3297         }
3298
3299         ops->set_cr(ctxt, 0,  ops->get_cr(ctxt, 0) | X86_CR0_TS);
3300         ops->set_segment(ctxt, tss_selector, &next_tss_desc, 0, VCPU_SREG_TR);
3301
3302         if (has_error_code) {
3303                 ctxt->op_bytes = ctxt->ad_bytes = (next_tss_desc.type & 8) ? 4 : 2;
3304                 ctxt->lock_prefix = 0;
3305                 ctxt->src.val = (unsigned long) error_code;
3306                 ret = em_push(ctxt);
3307         }
3308
3309         ops->get_dr(ctxt, 7, &dr7);
3310         ops->set_dr(ctxt, 7, dr7 & ~(DR_LOCAL_ENABLE_MASK | DR_LOCAL_SLOWDOWN));
3311
3312         return ret;
3313 }
3314
3315 int emulator_task_switch(struct x86_emulate_ctxt *ctxt,
3316                          u16 tss_selector, int idt_index, int reason,
3317                          bool has_error_code, u32 error_code)
3318 {
3319         int rc;
3320
3321         invalidate_registers(ctxt);
3322         ctxt->_eip = ctxt->eip;
3323         ctxt->dst.type = OP_NONE;
3324
3325         rc = emulator_do_task_switch(ctxt, tss_selector, idt_index, reason,
3326                                      has_error_code, error_code);
3327
3328         if (rc == X86EMUL_CONTINUE) {
3329                 ctxt->eip = ctxt->_eip;
3330                 writeback_registers(ctxt);
3331         }
3332
3333         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
3334 }
3335
3336 static void string_addr_inc(struct x86_emulate_ctxt *ctxt, int reg,
3337                 struct operand *op)
3338 {
3339         int df = (ctxt->eflags & X86_EFLAGS_DF) ? -op->count : op->count;
3340
3341         register_address_increment(ctxt, reg, df * op->bytes);
3342         op->addr.mem.ea = register_address(ctxt, reg);
3343 }
3344
3345 static int em_das(struct x86_emulate_ctxt *ctxt)
3346 {
3347         u8 al, old_al;
3348         bool af, cf, old_cf;
3349
3350         cf = ctxt->eflags & X86_EFLAGS_CF;
3351         al = ctxt->dst.val;
3352
3353         old_al = al;
3354         old_cf = cf;
3355         cf = false;
3356         af = ctxt->eflags & X86_EFLAGS_AF;
3357         if ((al & 0x0f) > 9 || af) {
3358                 al -= 6;
3359                 cf = old_cf | (al >= 250);
3360                 af = true;
3361         } else {
3362                 af = false;
3363         }
3364         if (old_al > 0x99 || old_cf) {
3365                 al -= 0x60;
3366                 cf = true;
3367         }
3368
3369         ctxt->dst.val = al;
3370         /* Set PF, ZF, SF */
3371         ctxt->src.type = OP_IMM;
3372         ctxt->src.val = 0;
3373         ctxt->src.bytes = 1;
3374         fastop(ctxt, em_or);
3375         ctxt->eflags &= ~(X86_EFLAGS_AF | X86_EFLAGS_CF);
3376         if (cf)
3377                 ctxt->eflags |= X86_EFLAGS_CF;
3378         if (af)
3379                 ctxt->eflags |= X86_EFLAGS_AF;
3380         return X86EMUL_CONTINUE;
3381 }
3382
3383 static int em_aam(struct x86_emulate_ctxt *ctxt)
3384 {
3385         u8 al, ah;
3386
3387         if (ctxt->src.val == 0)
3388                 return emulate_de(ctxt);
3389
3390         al = ctxt->dst.val & 0xff;
3391         ah = al / ctxt->src.val;
3392         al %= ctxt->src.val;
3393
3394         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al | (ah << 8);
3395
3396         /* Set PF, ZF, SF */
3397         ctxt->src.type = OP_IMM;
3398         ctxt->src.val = 0;
3399         ctxt->src.bytes = 1;
3400         fastop(ctxt, em_or);
3401
3402         return X86EMUL_CONTINUE;
3403 }
3404
3405 static int em_aad(struct x86_emulate_ctxt *ctxt)
3406 {
3407         u8 al = ctxt->dst.val & 0xff;
3408         u8 ah = (ctxt->dst.val >> 8) & 0xff;
3409
3410         al = (al + (ah * ctxt->src.val)) & 0xff;
3411
3412         ctxt->dst.val = (ctxt->dst.val & 0xffff0000) | al;
3413
3414         /* Set PF, ZF, SF */
3415         ctxt->src.type = OP_IMM;
3416         ctxt->src.val = 0;
3417         ctxt->src.bytes = 1;
3418         fastop(ctxt, em_or);
3419
3420         return X86EMUL_CONTINUE;
3421 }
3422
3423 static int em_call(struct x86_emulate_ctxt *ctxt)
3424 {
3425         int rc;
3426         long rel = ctxt->src.val;
3427
3428         ctxt->src.val = (unsigned long)ctxt->_eip;
3429         rc = jmp_rel(ctxt, rel);
3430         if (rc != X86EMUL_CONTINUE)
3431                 return rc;
3432         return em_push(ctxt);
3433 }
3434
3435 static int em_call_far(struct x86_emulate_ctxt *ctxt)
3436 {
3437         u16 sel, old_cs;
3438         ulong old_eip;
3439         int rc;
3440         struct desc_struct old_desc, new_desc;
3441         const struct x86_emulate_ops *ops = ctxt->ops;
3442         int cpl = ctxt->ops->cpl(ctxt);
3443         enum x86emul_mode prev_mode = ctxt->mode;
3444
3445         old_eip = ctxt->_eip;
3446         ops->get_segment(ctxt, &old_cs, &old_desc, NULL, VCPU_SREG_CS);
3447
3448         memcpy(&sel, ctxt->src.valptr + ctxt->op_bytes, 2);
3449         rc = __load_segment_descriptor(ctxt, sel, VCPU_SREG_CS, cpl,
3450                                        X86_TRANSFER_CALL_JMP, &new_desc);
3451         if (rc != X86EMUL_CONTINUE)
3452                 return rc;
3453
3454         rc = assign_eip_far(ctxt, ctxt->src.val, &new_desc);
3455         if (rc != X86EMUL_CONTINUE)
3456                 goto fail;
3457
3458         ctxt->src.val = old_cs;
3459         rc = em_push(ctxt);
3460         if (rc != X86EMUL_CONTINUE)
3461                 goto fail;
3462
3463         ctxt->src.val = old_eip;
3464         rc = em_push(ctxt);
3465         /* If we failed, we tainted the memory, but the very least we should
3466            restore cs */
3467         if (rc != X86EMUL_CONTINUE) {
3468                 pr_warn_once("faulting far call emulation tainted memory\n");
3469                 goto fail;
3470         }
3471         return rc;
3472 fail:
3473         ops->set_segment(ctxt, old_cs, &old_desc, 0, VCPU_SREG_CS);
3474         ctxt->mode = prev_mode;
3475         return rc;
3476
3477 }
3478
3479 static int em_ret_near_imm(struct x86_emulate_ctxt *ctxt)
3480 {
3481         int rc;
3482         unsigned long eip;
3483
3484         rc = emulate_pop(ctxt, &eip, ctxt->op_bytes);
3485         if (rc != X86EMUL_CONTINUE)
3486                 return rc;
3487         rc = assign_eip_near(ctxt, eip);
3488         if (rc != X86EMUL_CONTINUE)
3489                 return rc;
3490         rsp_increment(ctxt, ctxt->src.val);
3491         return X86EMUL_CONTINUE;
3492 }
3493
3494 static int em_xchg(struct x86_emulate_ctxt *ctxt)
3495 {
3496         /* Write back the register source. */
3497         ctxt->src.val = ctxt->dst.val;
3498         write_register_operand(&ctxt->src);
3499
3500         /* Write back the memory destination with implicit LOCK prefix. */
3501         ctxt->dst.val = ctxt->src.orig_val;
3502         ctxt->lock_prefix = 1;
3503         return X86EMUL_CONTINUE;
3504 }
3505
3506 static int em_imul_3op(struct x86_emulate_ctxt *ctxt)
3507 {
3508         ctxt->dst.val = ctxt->src2.val;
3509         return fastop(ctxt, em_imul);
3510 }
3511
3512 static int em_cwd(struct x86_emulate_ctxt *ctxt)
3513 {
3514         ctxt->dst.type = OP_REG;
3515         ctxt->dst.bytes = ctxt->src.bytes;
3516         ctxt->dst.addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
3517         ctxt->dst.val = ~((ctxt->src.val >> (ctxt->src.bytes * 8 - 1)) - 1);
3518
3519         return X86EMUL_CONTINUE;
3520 }
3521
3522 static int em_rdtsc(struct x86_emulate_ctxt *ctxt)
3523 {
3524         u64 tsc = 0;
3525
3526         ctxt->ops->get_msr(ctxt, MSR_IA32_TSC, &tsc);
3527         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)tsc;
3528         *reg_write(ctxt, VCPU_REGS_RDX) = tsc >> 32;
3529         return X86EMUL_CONTINUE;
3530 }
3531
3532 static int em_rdpmc(struct x86_emulate_ctxt *ctxt)
3533 {
3534         u64 pmc;
3535
3536         if (ctxt->ops->read_pmc(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &pmc))
3537                 return emulate_gp(ctxt, 0);
3538         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)pmc;
3539         *reg_write(ctxt, VCPU_REGS_RDX) = pmc >> 32;
3540         return X86EMUL_CONTINUE;
3541 }
3542
3543 static int em_mov(struct x86_emulate_ctxt *ctxt)
3544 {
3545         memcpy(ctxt->dst.valptr, ctxt->src.valptr, sizeof(ctxt->src.valptr));
3546         return X86EMUL_CONTINUE;
3547 }
3548
3549 #define FFL(x) bit(X86_FEATURE_##x)
3550
3551 static int em_movbe(struct x86_emulate_ctxt *ctxt)
3552 {
3553         u32 ebx, ecx, edx, eax = 1;
3554         u16 tmp;
3555
3556         /*
3557          * Check MOVBE is set in the guest-visible CPUID leaf.
3558          */
3559         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3560         if (!(ecx & FFL(MOVBE)))
3561                 return emulate_ud(ctxt);
3562
3563         switch (ctxt->op_bytes) {
3564         case 2:
3565                 /*
3566                  * From MOVBE definition: "...When the operand size is 16 bits,
3567                  * the upper word of the destination register remains unchanged
3568                  * ..."
3569                  *
3570                  * Both casting ->valptr and ->val to u16 breaks strict aliasing
3571                  * rules so we have to do the operation almost per hand.
3572                  */
3573                 tmp = (u16)ctxt->src.val;
3574                 ctxt->dst.val &= ~0xffffUL;
3575                 ctxt->dst.val |= (unsigned long)swab16(tmp);
3576                 break;
3577         case 4:
3578                 ctxt->dst.val = swab32((u32)ctxt->src.val);
3579                 break;
3580         case 8:
3581                 ctxt->dst.val = swab64(ctxt->src.val);
3582                 break;
3583         default:
3584                 BUG();
3585         }
3586         return X86EMUL_CONTINUE;
3587 }
3588
3589 static int em_cr_write(struct x86_emulate_ctxt *ctxt)
3590 {
3591         if (ctxt->ops->set_cr(ctxt, ctxt->modrm_reg, ctxt->src.val))
3592                 return emulate_gp(ctxt, 0);
3593
3594         /* Disable writeback. */
3595         ctxt->dst.type = OP_NONE;
3596         return X86EMUL_CONTINUE;
3597 }
3598
3599 static int em_dr_write(struct x86_emulate_ctxt *ctxt)
3600 {
3601         unsigned long val;
3602
3603         if (ctxt->mode == X86EMUL_MODE_PROT64)
3604                 val = ctxt->src.val & ~0ULL;
3605         else
3606                 val = ctxt->src.val & ~0U;
3607
3608         /* #UD condition is already handled. */
3609         if (ctxt->ops->set_dr(ctxt, ctxt->modrm_reg, val) < 0)
3610                 return emulate_gp(ctxt, 0);
3611
3612         /* Disable writeback. */
3613         ctxt->dst.type = OP_NONE;
3614         return X86EMUL_CONTINUE;
3615 }
3616
3617 static int em_wrmsr(struct x86_emulate_ctxt *ctxt)
3618 {
3619         u64 msr_data;
3620
3621         msr_data = (u32)reg_read(ctxt, VCPU_REGS_RAX)
3622                 | ((u64)reg_read(ctxt, VCPU_REGS_RDX) << 32);
3623         if (ctxt->ops->set_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), msr_data))
3624                 return emulate_gp(ctxt, 0);
3625
3626         return X86EMUL_CONTINUE;
3627 }
3628
3629 static int em_rdmsr(struct x86_emulate_ctxt *ctxt)
3630 {
3631         u64 msr_data;
3632
3633         if (ctxt->ops->get_msr(ctxt, reg_read(ctxt, VCPU_REGS_RCX), &msr_data))
3634                 return emulate_gp(ctxt, 0);
3635
3636         *reg_write(ctxt, VCPU_REGS_RAX) = (u32)msr_data;
3637         *reg_write(ctxt, VCPU_REGS_RDX) = msr_data >> 32;
3638         return X86EMUL_CONTINUE;
3639 }
3640
3641 static int em_mov_rm_sreg(struct x86_emulate_ctxt *ctxt)
3642 {
3643         if (ctxt->modrm_reg > VCPU_SREG_GS)
3644                 return emulate_ud(ctxt);
3645
3646         ctxt->dst.val = get_segment_selector(ctxt, ctxt->modrm_reg);
3647         if (ctxt->dst.bytes == 4 && ctxt->dst.type == OP_MEM)
3648                 ctxt->dst.bytes = 2;
3649         return X86EMUL_CONTINUE;
3650 }
3651
3652 static int em_mov_sreg_rm(struct x86_emulate_ctxt *ctxt)
3653 {
3654         u16 sel = ctxt->src.val;
3655
3656         if (ctxt->modrm_reg == VCPU_SREG_CS || ctxt->modrm_reg > VCPU_SREG_GS)
3657                 return emulate_ud(ctxt);
3658
3659         if (ctxt->modrm_reg == VCPU_SREG_SS)
3660                 ctxt->interruptibility = KVM_X86_SHADOW_INT_MOV_SS;
3661
3662         /* Disable writeback. */
3663         ctxt->dst.type = OP_NONE;
3664         return load_segment_descriptor(ctxt, sel, ctxt->modrm_reg);
3665 }
3666
3667 static int em_lldt(struct x86_emulate_ctxt *ctxt)
3668 {
3669         u16 sel = ctxt->src.val;
3670
3671         /* Disable writeback. */
3672         ctxt->dst.type = OP_NONE;
3673         return load_segment_descriptor(ctxt, sel, VCPU_SREG_LDTR);
3674 }
3675
3676 static int em_ltr(struct x86_emulate_ctxt *ctxt)
3677 {
3678         u16 sel = ctxt->src.val;
3679
3680         /* Disable writeback. */
3681         ctxt->dst.type = OP_NONE;
3682         return load_segment_descriptor(ctxt, sel, VCPU_SREG_TR);
3683 }
3684
3685 static int em_invlpg(struct x86_emulate_ctxt *ctxt)
3686 {
3687         int rc;
3688         ulong linear;
3689
3690         rc = linearize(ctxt, ctxt->src.addr.mem, 1, false, &linear);
3691         if (rc == X86EMUL_CONTINUE)
3692                 ctxt->ops->invlpg(ctxt, linear);
3693         /* Disable writeback. */
3694         ctxt->dst.type = OP_NONE;
3695         return X86EMUL_CONTINUE;
3696 }
3697
3698 static int em_clts(struct x86_emulate_ctxt *ctxt)
3699 {
3700         ulong cr0;
3701
3702         cr0 = ctxt->ops->get_cr(ctxt, 0);
3703         cr0 &= ~X86_CR0_TS;
3704         ctxt->ops->set_cr(ctxt, 0, cr0);
3705         return X86EMUL_CONTINUE;
3706 }
3707
3708 static int em_hypercall(struct x86_emulate_ctxt *ctxt)
3709 {
3710         int rc = ctxt->ops->fix_hypercall(ctxt);
3711
3712         if (rc != X86EMUL_CONTINUE)
3713                 return rc;
3714
3715         /* Let the processor re-execute the fixed hypercall */
3716         ctxt->_eip = ctxt->eip;
3717         /* Disable writeback. */
3718         ctxt->dst.type = OP_NONE;
3719         return X86EMUL_CONTINUE;
3720 }
3721
3722 static int emulate_store_desc_ptr(struct x86_emulate_ctxt *ctxt,
3723                                   void (*get)(struct x86_emulate_ctxt *ctxt,
3724                                               struct desc_ptr *ptr))
3725 {
3726         struct desc_ptr desc_ptr;
3727
3728         if (ctxt->mode == X86EMUL_MODE_PROT64)
3729                 ctxt->op_bytes = 8;
3730         get(ctxt, &desc_ptr);
3731         if (ctxt->op_bytes == 2) {
3732                 ctxt->op_bytes = 4;
3733                 desc_ptr.address &= 0x00ffffff;
3734         }
3735         /* Disable writeback. */
3736         ctxt->dst.type = OP_NONE;
3737         return segmented_write_std(ctxt, ctxt->dst.addr.mem,
3738                                    &desc_ptr, 2 + ctxt->op_bytes);
3739 }
3740
3741 static int em_sgdt(struct x86_emulate_ctxt *ctxt)
3742 {
3743         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_gdt);
3744 }
3745
3746 static int em_sidt(struct x86_emulate_ctxt *ctxt)
3747 {
3748         return emulate_store_desc_ptr(ctxt, ctxt->ops->get_idt);
3749 }
3750
3751 static int em_lgdt_lidt(struct x86_emulate_ctxt *ctxt, bool lgdt)
3752 {
3753         struct desc_ptr desc_ptr;
3754         int rc;
3755
3756         if (ctxt->mode == X86EMUL_MODE_PROT64)
3757                 ctxt->op_bytes = 8;
3758         rc = read_descriptor(ctxt, ctxt->src.addr.mem,
3759                              &desc_ptr.size, &desc_ptr.address,
3760                              ctxt->op_bytes);
3761         if (rc != X86EMUL_CONTINUE)
3762                 return rc;
3763         if (ctxt->mode == X86EMUL_MODE_PROT64 &&
3764             is_noncanonical_address(desc_ptr.address))
3765                 return emulate_gp(ctxt, 0);
3766         if (lgdt)
3767                 ctxt->ops->set_gdt(ctxt, &desc_ptr);
3768         else
3769                 ctxt->ops->set_idt(ctxt, &desc_ptr);
3770         /* Disable writeback. */
3771         ctxt->dst.type = OP_NONE;
3772         return X86EMUL_CONTINUE;
3773 }
3774
3775 static int em_lgdt(struct x86_emulate_ctxt *ctxt)
3776 {
3777         return em_lgdt_lidt(ctxt, true);
3778 }
3779
3780 static int em_lidt(struct x86_emulate_ctxt *ctxt)
3781 {
3782         return em_lgdt_lidt(ctxt, false);
3783 }
3784
3785 static int em_smsw(struct x86_emulate_ctxt *ctxt)
3786 {
3787         if (ctxt->dst.type == OP_MEM)
3788                 ctxt->dst.bytes = 2;
3789         ctxt->dst.val = ctxt->ops->get_cr(ctxt, 0);
3790         return X86EMUL_CONTINUE;
3791 }
3792
3793 static int em_lmsw(struct x86_emulate_ctxt *ctxt)
3794 {
3795         ctxt->ops->set_cr(ctxt, 0, (ctxt->ops->get_cr(ctxt, 0) & ~0x0eul)
3796                           | (ctxt->src.val & 0x0f));
3797         ctxt->dst.type = OP_NONE;
3798         return X86EMUL_CONTINUE;
3799 }
3800
3801 static int em_loop(struct x86_emulate_ctxt *ctxt)
3802 {
3803         int rc = X86EMUL_CONTINUE;
3804
3805         register_address_increment(ctxt, VCPU_REGS_RCX, -1);
3806         if ((address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) != 0) &&
3807             (ctxt->b == 0xe2 || test_cc(ctxt->b ^ 0x5, ctxt->eflags)))
3808                 rc = jmp_rel(ctxt, ctxt->src.val);
3809
3810         return rc;
3811 }
3812
3813 static int em_jcxz(struct x86_emulate_ctxt *ctxt)
3814 {
3815         int rc = X86EMUL_CONTINUE;
3816
3817         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0)
3818                 rc = jmp_rel(ctxt, ctxt->src.val);
3819
3820         return rc;
3821 }
3822
3823 static int em_in(struct x86_emulate_ctxt *ctxt)
3824 {
3825         if (!pio_in_emulated(ctxt, ctxt->dst.bytes, ctxt->src.val,
3826                              &ctxt->dst.val))
3827                 return X86EMUL_IO_NEEDED;
3828
3829         return X86EMUL_CONTINUE;
3830 }
3831
3832 static int em_out(struct x86_emulate_ctxt *ctxt)
3833 {
3834         ctxt->ops->pio_out_emulated(ctxt, ctxt->src.bytes, ctxt->dst.val,
3835                                     &ctxt->src.val, 1);
3836         /* Disable writeback. */
3837         ctxt->dst.type = OP_NONE;
3838         return X86EMUL_CONTINUE;
3839 }
3840
3841 static int em_cli(struct x86_emulate_ctxt *ctxt)
3842 {
3843         if (emulator_bad_iopl(ctxt))
3844                 return emulate_gp(ctxt, 0);
3845
3846         ctxt->eflags &= ~X86_EFLAGS_IF;
3847         return X86EMUL_CONTINUE;
3848 }
3849
3850 static int em_sti(struct x86_emulate_ctxt *ctxt)
3851 {
3852         if (emulator_bad_iopl(ctxt))
3853                 return emulate_gp(ctxt, 0);
3854
3855         ctxt->interruptibility = KVM_X86_SHADOW_INT_STI;
3856         ctxt->eflags |= X86_EFLAGS_IF;
3857         return X86EMUL_CONTINUE;
3858 }
3859
3860 static int em_cpuid(struct x86_emulate_ctxt *ctxt)
3861 {
3862         u32 eax, ebx, ecx, edx;
3863
3864         eax = reg_read(ctxt, VCPU_REGS_RAX);
3865         ecx = reg_read(ctxt, VCPU_REGS_RCX);
3866         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3867         *reg_write(ctxt, VCPU_REGS_RAX) = eax;
3868         *reg_write(ctxt, VCPU_REGS_RBX) = ebx;
3869         *reg_write(ctxt, VCPU_REGS_RCX) = ecx;
3870         *reg_write(ctxt, VCPU_REGS_RDX) = edx;
3871         return X86EMUL_CONTINUE;
3872 }
3873
3874 static int em_sahf(struct x86_emulate_ctxt *ctxt)
3875 {
3876         u32 flags;
3877
3878         flags = X86_EFLAGS_CF | X86_EFLAGS_PF | X86_EFLAGS_AF | X86_EFLAGS_ZF |
3879                 X86_EFLAGS_SF;
3880         flags &= *reg_rmw(ctxt, VCPU_REGS_RAX) >> 8;
3881
3882         ctxt->eflags &= ~0xffUL;
3883         ctxt->eflags |= flags | X86_EFLAGS_FIXED;
3884         return X86EMUL_CONTINUE;
3885 }
3886
3887 static int em_lahf(struct x86_emulate_ctxt *ctxt)
3888 {
3889         *reg_rmw(ctxt, VCPU_REGS_RAX) &= ~0xff00UL;
3890         *reg_rmw(ctxt, VCPU_REGS_RAX) |= (ctxt->eflags & 0xff) << 8;
3891         return X86EMUL_CONTINUE;
3892 }
3893
3894 static int em_bswap(struct x86_emulate_ctxt *ctxt)
3895 {
3896         switch (ctxt->op_bytes) {
3897 #ifdef CONFIG_X86_64
3898         case 8:
3899                 asm("bswap %0" : "+r"(ctxt->dst.val));
3900                 break;
3901 #endif
3902         default:
3903                 asm("bswap %0" : "+r"(*(u32 *)&ctxt->dst.val));
3904                 break;
3905         }
3906         return X86EMUL_CONTINUE;
3907 }
3908
3909 static int em_clflush(struct x86_emulate_ctxt *ctxt)
3910 {
3911         /* emulating clflush regardless of cpuid */
3912         return X86EMUL_CONTINUE;
3913 }
3914
3915 static int em_movsxd(struct x86_emulate_ctxt *ctxt)
3916 {
3917         ctxt->dst.val = (s32) ctxt->src.val;
3918         return X86EMUL_CONTINUE;
3919 }
3920
3921 static int check_fxsr(struct x86_emulate_ctxt *ctxt)
3922 {
3923         u32 eax = 1, ebx, ecx = 0, edx;
3924
3925         ctxt->ops->get_cpuid(ctxt, &eax, &ebx, &ecx, &edx);
3926         if (!(edx & FFL(FXSR)))
3927                 return emulate_ud(ctxt);
3928
3929         if (ctxt->ops->get_cr(ctxt, 0) & (X86_CR0_TS | X86_CR0_EM))
3930                 return emulate_nm(ctxt);
3931
3932         /*
3933          * Don't emulate a case that should never be hit, instead of working
3934          * around a lack of fxsave64/fxrstor64 on old compilers.
3935          */
3936         if (ctxt->mode >= X86EMUL_MODE_PROT64)
3937                 return X86EMUL_UNHANDLEABLE;
3938
3939         return X86EMUL_CONTINUE;
3940 }
3941
3942 /*
3943  * FXSAVE and FXRSTOR have 4 different formats depending on execution mode,
3944  *  1) 16 bit mode
3945  *  2) 32 bit mode
3946  *     - like (1), but FIP and FDP (foo) are only 16 bit.  At least Intel CPUs
3947  *       preserve whole 32 bit values, though, so (1) and (2) are the same wrt.
3948  *       save and restore
3949  *  3) 64-bit mode with REX.W prefix
3950  *     - like (2), but XMM 8-15 are being saved and restored
3951  *  4) 64-bit mode without REX.W prefix
3952  *     - like (3), but FIP and FDP are 64 bit
3953  *
3954  * Emulation uses (3) for (1) and (2) and preserves XMM 8-15 to reach the
3955  * desired result.  (4) is not emulated.
3956  *
3957  * Note: Guest and host CPUID.(EAX=07H,ECX=0H):EBX[bit 13] (deprecate FPU CS
3958  * and FPU DS) should match.
3959  */
3960 static int em_fxsave(struct x86_emulate_ctxt *ctxt)
3961 {
3962         struct fxregs_state fx_state;
3963         size_t size;
3964         int rc;
3965
3966         rc = check_fxsr(ctxt);
3967         if (rc != X86EMUL_CONTINUE)
3968                 return rc;
3969
3970         ctxt->ops->get_fpu(ctxt);
3971
3972         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(fx_state));
3973
3974         ctxt->ops->put_fpu(ctxt);
3975
3976         if (rc != X86EMUL_CONTINUE)
3977                 return rc;
3978
3979         if (ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR)
3980                 size = offsetof(struct fxregs_state, xmm_space[8 * 16/4]);
3981         else
3982                 size = offsetof(struct fxregs_state, xmm_space[0]);
3983
3984         return segmented_write_std(ctxt, ctxt->memop.addr.mem, &fx_state, size);
3985 }
3986
3987 static int fxrstor_fixup(struct x86_emulate_ctxt *ctxt,
3988                 struct fxregs_state *new)
3989 {
3990         int rc = X86EMUL_CONTINUE;
3991         struct fxregs_state old;
3992
3993         rc = asm_safe("fxsave %[fx]", , [fx] "+m"(old));
3994         if (rc != X86EMUL_CONTINUE)
3995                 return rc;
3996
3997         /*
3998          * 64 bit host will restore XMM 8-15, which is not correct on non-64
3999          * bit guests.  Load the current values in order to preserve 64 bit
4000          * XMMs after fxrstor.
4001          */
4002 #ifdef CONFIG_X86_64
4003         /* XXX: accessing XMM 8-15 very awkwardly */
4004         memcpy(&new->xmm_space[8 * 16/4], &old.xmm_space[8 * 16/4], 8 * 16);
4005 #endif
4006
4007         /*
4008          * Hardware doesn't save and restore XMM 0-7 without CR4.OSFXSR, but
4009          * does save and restore MXCSR.
4010          */
4011         if (!(ctxt->ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))
4012                 memcpy(new->xmm_space, old.xmm_space, 8 * 16);
4013
4014         return rc;
4015 }
4016
4017 static int em_fxrstor(struct x86_emulate_ctxt *ctxt)
4018 {
4019         struct fxregs_state fx_state;
4020         int rc;
4021
4022         rc = check_fxsr(ctxt);
4023         if (rc != X86EMUL_CONTINUE)
4024                 return rc;
4025
4026         rc = segmented_read_std(ctxt, ctxt->memop.addr.mem, &fx_state, 512);
4027         if (rc != X86EMUL_CONTINUE)
4028                 return rc;
4029
4030         if (fx_state.mxcsr >> 16)
4031                 return emulate_gp(ctxt, 0);
4032
4033         ctxt->ops->get_fpu(ctxt);
4034
4035         if (ctxt->mode < X86EMUL_MODE_PROT64)
4036                 rc = fxrstor_fixup(ctxt, &fx_state);
4037
4038         if (rc == X86EMUL_CONTINUE)
4039                 rc = asm_safe("fxrstor %[fx]", : [fx] "m"(fx_state));
4040
4041         ctxt->ops->put_fpu(ctxt);
4042
4043         return rc;
4044 }
4045
4046 static bool valid_cr(int nr)
4047 {
4048         switch (nr) {
4049         case 0:
4050         case 2 ... 4:
4051         case 8:
4052                 return true;
4053         default:
4054                 return false;
4055         }
4056 }
4057
4058 static int check_cr_read(struct x86_emulate_ctxt *ctxt)
4059 {
4060         if (!valid_cr(ctxt->modrm_reg))
4061                 return emulate_ud(ctxt);
4062
4063         return X86EMUL_CONTINUE;
4064 }
4065
4066 static int check_cr_write(struct x86_emulate_ctxt *ctxt)
4067 {
4068         u64 new_val = ctxt->src.val64;
4069         int cr = ctxt->modrm_reg;
4070         u64 efer = 0;
4071
4072         static u64 cr_reserved_bits[] = {
4073                 0xffffffff00000000ULL,
4074                 0, 0, 0, /* CR3 checked later */
4075                 CR4_RESERVED_BITS,
4076                 0, 0, 0,
4077                 CR8_RESERVED_BITS,
4078         };
4079
4080         if (!valid_cr(cr))
4081                 return emulate_ud(ctxt);
4082
4083         if (new_val & cr_reserved_bits[cr])
4084                 return emulate_gp(ctxt, 0);
4085
4086         switch (cr) {
4087         case 0: {
4088                 u64 cr4;
4089                 if (((new_val & X86_CR0_PG) && !(new_val & X86_CR0_PE)) ||
4090                     ((new_val & X86_CR0_NW) && !(new_val & X86_CR0_CD)))
4091                         return emulate_gp(ctxt, 0);
4092
4093                 cr4 = ctxt->ops->get_cr(ctxt, 4);
4094                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4095
4096                 if ((new_val & X86_CR0_PG) && (efer & EFER_LME) &&
4097                     !(cr4 & X86_CR4_PAE))
4098                         return emulate_gp(ctxt, 0);
4099
4100                 break;
4101                 }
4102         case 3: {
4103                 u64 rsvd = 0;
4104
4105                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4106                 if (efer & EFER_LMA)
4107                         rsvd = CR3_L_MODE_RESERVED_BITS & ~CR3_PCID_INVD;
4108
4109                 if (new_val & rsvd)
4110                         return emulate_gp(ctxt, 0);
4111
4112                 break;
4113                 }
4114         case 4: {
4115                 ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4116
4117                 if ((efer & EFER_LMA) && !(new_val & X86_CR4_PAE))
4118                         return emulate_gp(ctxt, 0);
4119
4120                 break;
4121                 }
4122         }
4123
4124         return X86EMUL_CONTINUE;
4125 }
4126
4127 static int check_dr7_gd(struct x86_emulate_ctxt *ctxt)
4128 {
4129         unsigned long dr7;
4130
4131         ctxt->ops->get_dr(ctxt, 7, &dr7);
4132
4133         /* Check if DR7.Global_Enable is set */
4134         return dr7 & (1 << 13);
4135 }
4136
4137 static int check_dr_read(struct x86_emulate_ctxt *ctxt)
4138 {
4139         int dr = ctxt->modrm_reg;
4140         u64 cr4;
4141
4142         if (dr > 7)
4143                 return emulate_ud(ctxt);
4144
4145         cr4 = ctxt->ops->get_cr(ctxt, 4);
4146         if ((cr4 & X86_CR4_DE) && (dr == 4 || dr == 5))
4147                 return emulate_ud(ctxt);
4148
4149         if (check_dr7_gd(ctxt)) {
4150                 ulong dr6;
4151
4152                 ctxt->ops->get_dr(ctxt, 6, &dr6);
4153                 dr6 &= ~15;
4154                 dr6 |= DR6_BD | DR6_RTM;
4155                 ctxt->ops->set_dr(ctxt, 6, dr6);
4156                 return emulate_db(ctxt);
4157         }
4158
4159         return X86EMUL_CONTINUE;
4160 }
4161
4162 static int check_dr_write(struct x86_emulate_ctxt *ctxt)
4163 {
4164         u64 new_val = ctxt->src.val64;
4165         int dr = ctxt->modrm_reg;
4166
4167         if ((dr == 6 || dr == 7) && (new_val & 0xffffffff00000000ULL))
4168                 return emulate_gp(ctxt, 0);
4169
4170         return check_dr_read(ctxt);
4171 }
4172
4173 static int check_svme(struct x86_emulate_ctxt *ctxt)
4174 {
4175         u64 efer;
4176
4177         ctxt->ops->get_msr(ctxt, MSR_EFER, &efer);
4178
4179         if (!(efer & EFER_SVME))
4180                 return emulate_ud(ctxt);
4181
4182         return X86EMUL_CONTINUE;
4183 }
4184
4185 static int check_svme_pa(struct x86_emulate_ctxt *ctxt)
4186 {
4187         u64 rax = reg_read(ctxt, VCPU_REGS_RAX);
4188
4189         /* Valid physical address? */
4190         if (rax & 0xffff000000000000ULL)
4191                 return emulate_gp(ctxt, 0);
4192
4193         return check_svme(ctxt);
4194 }
4195
4196 static int check_rdtsc(struct x86_emulate_ctxt *ctxt)
4197 {
4198         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4199
4200         if (cr4 & X86_CR4_TSD && ctxt->ops->cpl(ctxt))
4201                 return emulate_ud(ctxt);
4202
4203         return X86EMUL_CONTINUE;
4204 }
4205
4206 static int check_rdpmc(struct x86_emulate_ctxt *ctxt)
4207 {
4208         u64 cr4 = ctxt->ops->get_cr(ctxt, 4);
4209         u64 rcx = reg_read(ctxt, VCPU_REGS_RCX);
4210
4211         if ((!(cr4 & X86_CR4_PCE) && ctxt->ops->cpl(ctxt)) ||
4212             ctxt->ops->check_pmc(ctxt, rcx))
4213                 return emulate_gp(ctxt, 0);
4214
4215         return X86EMUL_CONTINUE;
4216 }
4217
4218 static int check_perm_in(struct x86_emulate_ctxt *ctxt)
4219 {
4220         ctxt->dst.bytes = min(ctxt->dst.bytes, 4u);
4221         if (!emulator_io_permited(ctxt, ctxt->src.val, ctxt->dst.bytes))
4222                 return emulate_gp(ctxt, 0);
4223
4224         return X86EMUL_CONTINUE;
4225 }
4226
4227 static int check_perm_out(struct x86_emulate_ctxt *ctxt)
4228 {
4229         ctxt->src.bytes = min(ctxt->src.bytes, 4u);
4230         if (!emulator_io_permited(ctxt, ctxt->dst.val, ctxt->src.bytes))
4231                 return emulate_gp(ctxt, 0);
4232
4233         return X86EMUL_CONTINUE;
4234 }
4235
4236 #define D(_y) { .flags = (_y) }
4237 #define DI(_y, _i) { .flags = (_y)|Intercept, .intercept = x86_intercept_##_i }
4238 #define DIP(_y, _i, _p) { .flags = (_y)|Intercept|CheckPerm, \
4239                       .intercept = x86_intercept_##_i, .check_perm = (_p) }
4240 #define N    D(NotImpl)
4241 #define EXT(_f, _e) { .flags = ((_f) | RMExt), .u.group = (_e) }
4242 #define G(_f, _g) { .flags = ((_f) | Group | ModRM), .u.group = (_g) }
4243 #define GD(_f, _g) { .flags = ((_f) | GroupDual | ModRM), .u.gdual = (_g) }
4244 #define ID(_f, _i) { .flags = ((_f) | InstrDual | ModRM), .u.idual = (_i) }
4245 #define MD(_f, _m) { .flags = ((_f) | ModeDual), .u.mdual = (_m) }
4246 #define E(_f, _e) { .flags = ((_f) | Escape | ModRM), .u.esc = (_e) }
4247 #define I(_f, _e) { .flags = (_f), .u.execute = (_e) }
4248 #define F(_f, _e) { .flags = (_f) | Fastop, .u.fastop = (_e) }
4249 #define II(_f, _e, _i) \
4250         { .flags = (_f)|Intercept, .u.execute = (_e), .intercept = x86_intercept_##_i }
4251 #define IIP(_f, _e, _i, _p) \
4252         { .flags = (_f)|Intercept|CheckPerm, .u.execute = (_e), \
4253           .intercept = x86_intercept_##_i, .check_perm = (_p) }
4254 #define GP(_f, _g) { .flags = ((_f) | Prefix), .u.gprefix = (_g) }
4255
4256 #define D2bv(_f)      D((_f) | ByteOp), D(_f)
4257 #define D2bvIP(_f, _i, _p) DIP((_f) | ByteOp, _i, _p), DIP(_f, _i, _p)
4258 #define I2bv(_f, _e)  I((_f) | ByteOp, _e), I(_f, _e)
4259 #define F2bv(_f, _e)  F((_f) | ByteOp, _e), F(_f, _e)
4260 #define I2bvIP(_f, _e, _i, _p) \
4261         IIP((_f) | ByteOp, _e, _i, _p), IIP(_f, _e, _i, _p)
4262
4263 #define F6ALU(_f, _e) F2bv((_f) | DstMem | SrcReg | ModRM, _e),         \
4264                 F2bv(((_f) | DstReg | SrcMem | ModRM) & ~Lock, _e),     \
4265                 F2bv(((_f) & ~Lock) | DstAcc | SrcImm, _e)
4266
4267 static const struct opcode group7_rm0[] = {
4268         N,
4269         I(SrcNone | Priv | EmulateOnUD, em_hypercall),
4270         N, N, N, N, N, N,
4271 };
4272
4273 static const struct opcode group7_rm1[] = {
4274         DI(SrcNone | Priv, monitor),
4275         DI(SrcNone | Priv, mwait),
4276         N, N, N, N, N, N,
4277 };
4278
4279 static const struct opcode group7_rm3[] = {
4280         DIP(SrcNone | Prot | Priv,              vmrun,          check_svme_pa),
4281         II(SrcNone  | Prot | EmulateOnUD,       em_hypercall,   vmmcall),
4282         DIP(SrcNone | Prot | Priv,              vmload,         check_svme_pa),
4283         DIP(SrcNone | Prot | Priv,              vmsave,         check_svme_pa),
4284         DIP(SrcNone | Prot | Priv,              stgi,           check_svme),
4285         DIP(SrcNone | Prot | Priv,              clgi,           check_svme),
4286         DIP(SrcNone | Prot | Priv,              skinit,         check_svme),
4287         DIP(SrcNone | Prot | Priv,              invlpga,        check_svme),
4288 };
4289
4290 static const struct opcode group7_rm7[] = {
4291         N,
4292         DIP(SrcNone, rdtscp, check_rdtsc),
4293         N, N, N, N, N, N,
4294 };
4295
4296 static const struct opcode group1[] = {
4297         F(Lock, em_add),
4298         F(Lock | PageTable, em_or),
4299         F(Lock, em_adc),
4300         F(Lock, em_sbb),
4301         F(Lock | PageTable, em_and),
4302         F(Lock, em_sub),
4303         F(Lock, em_xor),
4304         F(NoWrite, em_cmp),
4305 };
4306
4307 static const struct opcode group1A[] = {
4308         I(DstMem | SrcNone | Mov | Stack | IncSP, em_pop), N, N, N, N, N, N, N,
4309 };
4310
4311 static const struct opcode group2[] = {
4312         F(DstMem | ModRM, em_rol),
4313         F(DstMem | ModRM, em_ror),
4314         F(DstMem | ModRM, em_rcl),
4315         F(DstMem | ModRM, em_rcr),
4316         F(DstMem | ModRM, em_shl),
4317         F(DstMem | ModRM, em_shr),
4318         F(DstMem | ModRM, em_shl),
4319         F(DstMem | ModRM, em_sar),
4320 };
4321
4322 static const struct opcode group3[] = {
4323         F(DstMem | SrcImm | NoWrite, em_test),
4324         F(DstMem | SrcImm | NoWrite, em_test),
4325         F(DstMem | SrcNone | Lock, em_not),
4326         F(DstMem | SrcNone | Lock, em_neg),
4327         F(DstXacc | Src2Mem, em_mul_ex),
4328         F(DstXacc | Src2Mem, em_imul_ex),
4329         F(DstXacc | Src2Mem, em_div_ex),
4330         F(DstXacc | Src2Mem, em_idiv_ex),
4331 };
4332
4333 static const struct opcode group4[] = {
4334         F(ByteOp | DstMem | SrcNone | Lock, em_inc),
4335         F(ByteOp | DstMem | SrcNone | Lock, em_dec),
4336         N, N, N, N, N, N,
4337 };
4338
4339 static const struct opcode group5[] = {
4340         F(DstMem | SrcNone | Lock,              em_inc),
4341         F(DstMem | SrcNone | Lock,              em_dec),
4342         I(SrcMem | NearBranch,                  em_call_near_abs),
4343         I(SrcMemFAddr | ImplicitOps,            em_call_far),
4344         I(SrcMem | NearBranch,                  em_jmp_abs),
4345         I(SrcMemFAddr | ImplicitOps,            em_jmp_far),
4346         I(SrcMem | Stack,                       em_push), D(Undefined),
4347 };
4348
4349 static const struct opcode group6[] = {
4350         DI(Prot | DstMem,       sldt),
4351         DI(Prot | DstMem,       str),
4352         II(Prot | Priv | SrcMem16, em_lldt, lldt),
4353         II(Prot | Priv | SrcMem16, em_ltr, ltr),
4354         N, N, N, N,
4355 };
4356
4357 static const struct group_dual group7 = { {
4358         II(Mov | DstMem,                        em_sgdt, sgdt),
4359         II(Mov | DstMem,                        em_sidt, sidt),
4360         II(SrcMem | Priv,                       em_lgdt, lgdt),
4361         II(SrcMem | Priv,                       em_lidt, lidt),
4362         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4363         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4364         II(SrcMem | ByteOp | Priv | NoAccess,   em_invlpg, invlpg),
4365 }, {
4366         EXT(0, group7_rm0),
4367         EXT(0, group7_rm1),
4368         N, EXT(0, group7_rm3),
4369         II(SrcNone | DstMem | Mov,              em_smsw, smsw), N,
4370         II(SrcMem16 | Mov | Priv,               em_lmsw, lmsw),
4371         EXT(0, group7_rm7),
4372 } };
4373
4374 static const struct opcode group8[] = {
4375         N, N, N, N,
4376         F(DstMem | SrcImmByte | NoWrite,                em_bt),
4377         F(DstMem | SrcImmByte | Lock | PageTable,       em_bts),
4378         F(DstMem | SrcImmByte | Lock,                   em_btr),
4379         F(DstMem | SrcImmByte | Lock | PageTable,       em_btc),
4380 };
4381
4382 static const struct group_dual group9 = { {
4383         N, I(DstMem64 | Lock | PageTable, em_cmpxchg8b), N, N, N, N, N, N,
4384 }, {
4385         N, N, N, N, N, N, N, N,
4386 } };
4387
4388 static const struct opcode group11[] = {
4389         I(DstMem | SrcImm | Mov | PageTable, em_mov),
4390         X7(D(Undefined)),
4391 };
4392
4393 static const struct gprefix pfx_0f_ae_7 = {
4394         I(SrcMem | ByteOp, em_clflush), N, N, N,
4395 };
4396
4397 static const struct group_dual group15 = { {
4398         I(ModRM | Aligned16, em_fxsave),
4399         I(ModRM | Aligned16, em_fxrstor),
4400         N, N, N, N, N, GP(0, &pfx_0f_ae_7),
4401 }, {
4402         N, N, N, N, N, N, N, N,
4403 } };
4404
4405 static const struct gprefix pfx_0f_6f_0f_7f = {
4406         I(Mmx, em_mov), I(Sse | Aligned, em_mov), N, I(Sse | Unaligned, em_mov),
4407 };
4408
4409 static const struct instr_dual instr_dual_0f_2b = {
4410         I(0, em_mov), N
4411 };
4412
4413 static const struct gprefix pfx_0f_2b = {
4414         ID(0, &instr_dual_0f_2b), ID(0, &instr_dual_0f_2b), N, N,
4415 };
4416
4417 static const struct gprefix pfx_0f_28_0f_29 = {
4418         I(Aligned, em_mov), I(Aligned, em_mov), N, N,
4419 };
4420
4421 static const struct gprefix pfx_0f_e7 = {
4422         N, I(Sse, em_mov), N, N,
4423 };
4424
4425 static const struct escape escape_d9 = { {
4426         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstcw),
4427 }, {
4428         /* 0xC0 - 0xC7 */
4429         N, N, N, N, N, N, N, N,
4430         /* 0xC8 - 0xCF */
4431         N, N, N, N, N, N, N, N,
4432         /* 0xD0 - 0xC7 */
4433         N, N, N, N, N, N, N, N,
4434         /* 0xD8 - 0xDF */
4435         N, N, N, N, N, N, N, N,
4436         /* 0xE0 - 0xE7 */
4437         N, N, N, N, N, N, N, N,
4438         /* 0xE8 - 0xEF */
4439         N, N, N, N, N, N, N, N,
4440         /* 0xF0 - 0xF7 */
4441         N, N, N, N, N, N, N, N,
4442         /* 0xF8 - 0xFF */
4443         N, N, N, N, N, N, N, N,
4444 } };
4445
4446 static const struct escape escape_db = { {
4447         N, N, N, N, N, N, N, N,
4448 }, {
4449         /* 0xC0 - 0xC7 */
4450         N, N, N, N, N, N, N, N,
4451         /* 0xC8 - 0xCF */
4452         N, N, N, N, N, N, N, N,
4453         /* 0xD0 - 0xC7 */
4454         N, N, N, N, N, N, N, N,
4455         /* 0xD8 - 0xDF */
4456         N, N, N, N, N, N, N, N,
4457         /* 0xE0 - 0xE7 */
4458         N, N, N, I(ImplicitOps, em_fninit), N, N, N, N,
4459         /* 0xE8 - 0xEF */
4460         N, N, N, N, N, N, N, N,
4461         /* 0xF0 - 0xF7 */
4462         N, N, N, N, N, N, N, N,
4463         /* 0xF8 - 0xFF */
4464         N, N, N, N, N, N, N, N,
4465 } };
4466
4467 static const struct escape escape_dd = { {
4468         N, N, N, N, N, N, N, I(DstMem16 | Mov, em_fnstsw),
4469 }, {
4470         /* 0xC0 - 0xC7 */
4471         N, N, N, N, N, N, N, N,
4472         /* 0xC8 - 0xCF */
4473         N, N, N, N, N, N, N, N,
4474         /* 0xD0 - 0xC7 */
4475         N, N, N, N, N, N, N, N,
4476         /* 0xD8 - 0xDF */
4477         N, N, N, N, N, N, N, N,
4478         /* 0xE0 - 0xE7 */
4479         N, N, N, N, N, N, N, N,
4480         /* 0xE8 - 0xEF */
4481         N, N, N, N, N, N, N, N,
4482         /* 0xF0 - 0xF7 */
4483         N, N, N, N, N, N, N, N,
4484         /* 0xF8 - 0xFF */
4485         N, N, N, N, N, N, N, N,
4486 } };
4487
4488 static const struct instr_dual instr_dual_0f_c3 = {
4489         I(DstMem | SrcReg | ModRM | No16 | Mov, em_mov), N
4490 };
4491
4492 static const struct mode_dual mode_dual_63 = {
4493         N, I(DstReg | SrcMem32 | ModRM | Mov, em_movsxd)
4494 };
4495
4496 static const struct opcode opcode_table[256] = {
4497         /* 0x00 - 0x07 */
4498         F6ALU(Lock, em_add),
4499         I(ImplicitOps | Stack | No64 | Src2ES, em_push_sreg),
4500         I(ImplicitOps | Stack | No64 | Src2ES, em_pop_sreg),
4501         /* 0x08 - 0x0F */
4502         F6ALU(Lock | PageTable, em_or),
4503         I(ImplicitOps | Stack | No64 | Src2CS, em_push_sreg),
4504         N,
4505         /* 0x10 - 0x17 */
4506         F6ALU(Lock, em_adc),
4507         I(ImplicitOps | Stack | No64 | Src2SS, em_push_sreg),
4508         I(ImplicitOps | Stack | No64 | Src2SS, em_pop_sreg),
4509         /* 0x18 - 0x1F */
4510         F6ALU(Lock, em_sbb),
4511         I(ImplicitOps | Stack | No64 | Src2DS, em_push_sreg),
4512         I(ImplicitOps | Stack | No64 | Src2DS, em_pop_sreg),
4513         /* 0x20 - 0x27 */
4514         F6ALU(Lock | PageTable, em_and), N, N,
4515         /* 0x28 - 0x2F */
4516         F6ALU(Lock, em_sub), N, I(ByteOp | DstAcc | No64, em_das),
4517         /* 0x30 - 0x37 */
4518         F6ALU(Lock, em_xor), N, N,
4519         /* 0x38 - 0x3F */
4520         F6ALU(NoWrite, em_cmp), N, N,
4521         /* 0x40 - 0x4F */
4522         X8(F(DstReg, em_inc)), X8(F(DstReg, em_dec)),
4523         /* 0x50 - 0x57 */
4524         X8(I(SrcReg | Stack, em_push)),
4525         /* 0x58 - 0x5F */
4526         X8(I(DstReg | Stack, em_pop)),
4527         /* 0x60 - 0x67 */
4528         I(ImplicitOps | Stack | No64, em_pusha),
4529         I(ImplicitOps | Stack | No64, em_popa),
4530         N, MD(ModRM, &mode_dual_63),
4531         N, N, N, N,
4532         /* 0x68 - 0x6F */
4533         I(SrcImm | Mov | Stack, em_push),
4534         I(DstReg | SrcMem | ModRM | Src2Imm, em_imul_3op),
4535         I(SrcImmByte | Mov | Stack, em_push),
4536         I(DstReg | SrcMem | ModRM | Src2ImmByte, em_imul_3op),
4537         I2bvIP(DstDI | SrcDX | Mov | String | Unaligned, em_in, ins, check_perm_in), /* insb, insw/insd */
4538         I2bvIP(SrcSI | DstDX | String, em_out, outs, check_perm_out), /* outsb, outsw/outsd */
4539         /* 0x70 - 0x7F */
4540         X16(D(SrcImmByte | NearBranch)),
4541         /* 0x80 - 0x87 */
4542         G(ByteOp | DstMem | SrcImm, group1),
4543         G(DstMem | SrcImm, group1),
4544         G(ByteOp | DstMem | SrcImm | No64, group1),
4545         G(DstMem | SrcImmByte, group1),
4546         F2bv(DstMem | SrcReg | ModRM | NoWrite, em_test),
4547         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable, em_xchg),
4548         /* 0x88 - 0x8F */
4549         I2bv(DstMem | SrcReg | ModRM | Mov | PageTable, em_mov),
4550         I2bv(DstReg | SrcMem | ModRM | Mov, em_mov),
4551         I(DstMem | SrcNone | ModRM | Mov | PageTable, em_mov_rm_sreg),
4552         D(ModRM | SrcMem | NoAccess | DstReg),
4553         I(ImplicitOps | SrcMem16 | ModRM, em_mov_sreg_rm),
4554         G(0, group1A),
4555         /* 0x90 - 0x97 */
4556         DI(SrcAcc | DstReg, pause), X7(D(SrcAcc | DstReg)),
4557         /* 0x98 - 0x9F */
4558         D(DstAcc | SrcNone), I(ImplicitOps | SrcAcc, em_cwd),
4559         I(SrcImmFAddr | No64, em_call_far), N,
4560         II(ImplicitOps | Stack, em_pushf, pushf),
4561         II(ImplicitOps | Stack, em_popf, popf),
4562         I(ImplicitOps, em_sahf), I(ImplicitOps, em_lahf),
4563         /* 0xA0 - 0xA7 */
4564         I2bv(DstAcc | SrcMem | Mov | MemAbs, em_mov),
4565         I2bv(DstMem | SrcAcc | Mov | MemAbs | PageTable, em_mov),
4566         I2bv(SrcSI | DstDI | Mov | String, em_mov),
4567         F2bv(SrcSI | DstDI | String | NoWrite, em_cmp_r),
4568         /* 0xA8 - 0xAF */
4569         F2bv(DstAcc | SrcImm | NoWrite, em_test),
4570         I2bv(SrcAcc | DstDI | Mov | String, em_mov),
4571         I2bv(SrcSI | DstAcc | Mov | String, em_mov),
4572         F2bv(SrcAcc | DstDI | String | NoWrite, em_cmp_r),
4573         /* 0xB0 - 0xB7 */
4574         X8(I(ByteOp | DstReg | SrcImm | Mov, em_mov)),
4575         /* 0xB8 - 0xBF */
4576         X8(I(DstReg | SrcImm64 | Mov, em_mov)),
4577         /* 0xC0 - 0xC7 */
4578         G(ByteOp | Src2ImmByte, group2), G(Src2ImmByte, group2),
4579         I(ImplicitOps | NearBranch | SrcImmU16, em_ret_near_imm),
4580         I(ImplicitOps | NearBranch, em_ret),
4581         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2ES, em_lseg),
4582         I(DstReg | SrcMemFAddr | ModRM | No64 | Src2DS, em_lseg),
4583         G(ByteOp, group11), G(0, group11),
4584         /* 0xC8 - 0xCF */
4585         I(Stack | SrcImmU16 | Src2ImmByte, em_enter), I(Stack, em_leave),
4586         I(ImplicitOps | SrcImmU16, em_ret_far_imm),
4587         I(ImplicitOps, em_ret_far),
4588         D(ImplicitOps), DI(SrcImmByte, intn),
4589         D(ImplicitOps | No64), II(ImplicitOps, em_iret, iret),
4590         /* 0xD0 - 0xD7 */
4591         G(Src2One | ByteOp, group2), G(Src2One, group2),
4592         G(Src2CL | ByteOp, group2), G(Src2CL, group2),
4593         I(DstAcc | SrcImmUByte | No64, em_aam),
4594         I(DstAcc | SrcImmUByte | No64, em_aad),
4595         F(DstAcc | ByteOp | No64, em_salc),
4596         I(DstAcc | SrcXLat | ByteOp, em_mov),
4597         /* 0xD8 - 0xDF */
4598         N, E(0, &escape_d9), N, E(0, &escape_db), N, E(0, &escape_dd), N, N,
4599         /* 0xE0 - 0xE7 */
4600         X3(I(SrcImmByte | NearBranch, em_loop)),
4601         I(SrcImmByte | NearBranch, em_jcxz),
4602         I2bvIP(SrcImmUByte | DstAcc, em_in,  in,  check_perm_in),
4603         I2bvIP(SrcAcc | DstImmUByte, em_out, out, check_perm_out),
4604         /* 0xE8 - 0xEF */
4605         I(SrcImm | NearBranch, em_call), D(SrcImm | ImplicitOps | NearBranch),
4606         I(SrcImmFAddr | No64, em_jmp_far),
4607         D(SrcImmByte | ImplicitOps | NearBranch),
4608         I2bvIP(SrcDX | DstAcc, em_in,  in,  check_perm_in),
4609         I2bvIP(SrcAcc | DstDX, em_out, out, check_perm_out),
4610         /* 0xF0 - 0xF7 */
4611         N, DI(ImplicitOps, icebp), N, N,
4612         DI(ImplicitOps | Priv, hlt), D(ImplicitOps),
4613         G(ByteOp, group3), G(0, group3),
4614         /* 0xF8 - 0xFF */
4615         D(ImplicitOps), D(ImplicitOps),
4616         I(ImplicitOps, em_cli), I(ImplicitOps, em_sti),
4617         D(ImplicitOps), D(ImplicitOps), G(0, group4), G(0, group5),
4618 };
4619
4620 static const struct opcode twobyte_table[256] = {
4621         /* 0x00 - 0x0F */
4622         G(0, group6), GD(0, &group7), N, N,
4623         N, I(ImplicitOps | EmulateOnUD, em_syscall),
4624         II(ImplicitOps | Priv, em_clts, clts), N,
4625         DI(ImplicitOps | Priv, invd), DI(ImplicitOps | Priv, wbinvd), N, N,
4626         N, D(ImplicitOps | ModRM | SrcMem | NoAccess), N, N,
4627         /* 0x10 - 0x1F */
4628         N, N, N, N, N, N, N, N,
4629         D(ImplicitOps | ModRM | SrcMem | NoAccess),
4630         N, N, N, N, N, N, D(ImplicitOps | ModRM | SrcMem | NoAccess),
4631         /* 0x20 - 0x2F */
4632         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, cr_read, check_cr_read),
4633         DIP(ModRM | DstMem | Priv | Op3264 | NoMod, dr_read, check_dr_read),
4634         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_cr_write, cr_write,
4635                                                 check_cr_write),
4636         IIP(ModRM | SrcMem | Priv | Op3264 | NoMod, em_dr_write, dr_write,
4637                                                 check_dr_write),
4638         N, N, N, N,
4639         GP(ModRM | DstReg | SrcMem | Mov | Sse, &pfx_0f_28_0f_29),
4640         GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_28_0f_29),
4641         N, GP(ModRM | DstMem | SrcReg | Mov | Sse, &pfx_0f_2b),
4642         N, N, N, N,
4643         /* 0x30 - 0x3F */
4644         II(ImplicitOps | Priv, em_wrmsr, wrmsr),
4645         IIP(ImplicitOps, em_rdtsc, rdtsc, check_rdtsc),
4646         II(ImplicitOps | Priv, em_rdmsr, rdmsr),
4647         IIP(ImplicitOps, em_rdpmc, rdpmc, check_rdpmc),
4648         I(ImplicitOps | EmulateOnUD, em_sysenter),
4649         I(ImplicitOps | Priv | EmulateOnUD, em_sysexit),
4650         N, N,
4651         N, N, N, N, N, N, N, N,
4652         /* 0x40 - 0x4F */
4653         X16(D(DstReg | SrcMem | ModRM)),
4654         /* 0x50 - 0x5F */
4655         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4656         /* 0x60 - 0x6F */
4657         N, N, N, N,
4658         N, N, N, N,
4659         N, N, N, N,
4660         N, N, N, GP(SrcMem | DstReg | ModRM | Mov, &pfx_0f_6f_0f_7f),
4661         /* 0x70 - 0x7F */
4662         N, N, N, N,
4663         N, N, N, N,
4664         N, N, N, N,
4665         N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_6f_0f_7f),
4666         /* 0x80 - 0x8F */
4667         X16(D(SrcImm | NearBranch)),
4668         /* 0x90 - 0x9F */
4669         X16(D(ByteOp | DstMem | SrcNone | ModRM| Mov)),
4670         /* 0xA0 - 0xA7 */
4671         I(Stack | Src2FS, em_push_sreg), I(Stack | Src2FS, em_pop_sreg),
4672         II(ImplicitOps, em_cpuid, cpuid),
4673         F(DstMem | SrcReg | ModRM | BitOp | NoWrite, em_bt),
4674         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shld),
4675         F(DstMem | SrcReg | Src2CL | ModRM, em_shld), N, N,
4676         /* 0xA8 - 0xAF */
4677         I(Stack | Src2GS, em_push_sreg), I(Stack | Src2GS, em_pop_sreg),
4678         II(EmulateOnUD | ImplicitOps, em_rsm, rsm),
4679         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_bts),
4680         F(DstMem | SrcReg | Src2ImmByte | ModRM, em_shrd),
4681         F(DstMem | SrcReg | Src2CL | ModRM, em_shrd),
4682         GD(0, &group15), F(DstReg | SrcMem | ModRM, em_imul),
4683         /* 0xB0 - 0xB7 */
4684         I2bv(DstMem | SrcReg | ModRM | Lock | PageTable | SrcWrite, em_cmpxchg),
4685         I(DstReg | SrcMemFAddr | ModRM | Src2SS, em_lseg),
4686         F(DstMem | SrcReg | ModRM | BitOp | Lock, em_btr),
4687         I(DstReg | SrcMemFAddr | ModRM | Src2FS, em_lseg),
4688         I(DstReg | SrcMemFAddr | ModRM | Src2GS, em_lseg),
4689         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4690         /* 0xB8 - 0xBF */
4691         N, N,
4692         G(BitOp, group8),
4693         F(DstMem | SrcReg | ModRM | BitOp | Lock | PageTable, em_btc),
4694         I(DstReg | SrcMem | ModRM, em_bsf_c),
4695         I(DstReg | SrcMem | ModRM, em_bsr_c),
4696         D(DstReg | SrcMem8 | ModRM | Mov), D(DstReg | SrcMem16 | ModRM | Mov),
4697         /* 0xC0 - 0xC7 */
4698         F2bv(DstMem | SrcReg | ModRM | SrcWrite | Lock, em_xadd),
4699         N, ID(0, &instr_dual_0f_c3),
4700         N, N, N, GD(0, &group9),
4701         /* 0xC8 - 0xCF */
4702         X8(I(DstReg, em_bswap)),
4703         /* 0xD0 - 0xDF */
4704         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N,
4705         /* 0xE0 - 0xEF */
4706         N, N, N, N, N, N, N, GP(SrcReg | DstMem | ModRM | Mov, &pfx_0f_e7),
4707         N, N, N, N, N, N, N, N,
4708         /* 0xF0 - 0xFF */
4709         N, N, N, N, N, N, N, N, N, N, N, N, N, N, N, N
4710 };
4711
4712 static const struct instr_dual instr_dual_0f_38_f0 = {
4713         I(DstReg | SrcMem | Mov, em_movbe), N
4714 };
4715
4716 static const struct instr_dual instr_dual_0f_38_f1 = {
4717         I(DstMem | SrcReg | Mov, em_movbe), N
4718 };
4719
4720 static const struct gprefix three_byte_0f_38_f0 = {
4721         ID(0, &instr_dual_0f_38_f0), N, N, N
4722 };
4723
4724 static const struct gprefix three_byte_0f_38_f1 = {
4725         ID(0, &instr_dual_0f_38_f1), N, N, N
4726 };
4727
4728 /*
4729  * Insns below are selected by the prefix which indexed by the third opcode
4730  * byte.
4731  */
4732 static const struct opcode opcode_map_0f_38[256] = {
4733         /* 0x00 - 0x7f */
4734         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4735         /* 0x80 - 0xef */
4736         X16(N), X16(N), X16(N), X16(N), X16(N), X16(N), X16(N),
4737         /* 0xf0 - 0xf1 */
4738         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f0),
4739         GP(EmulateOnUD | ModRM, &three_byte_0f_38_f1),
4740         /* 0xf2 - 0xff */
4741         N, N, X4(N), X8(N)
4742 };
4743
4744 #undef D
4745 #undef N
4746 #undef G
4747 #undef GD
4748 #undef I
4749 #undef GP
4750 #undef EXT
4751 #undef MD
4752 #undef ID
4753
4754 #undef D2bv
4755 #undef D2bvIP
4756 #undef I2bv
4757 #undef I2bvIP
4758 #undef I6ALU
4759
4760 static unsigned imm_size(struct x86_emulate_ctxt *ctxt)
4761 {
4762         unsigned size;
4763
4764         size = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4765         if (size == 8)
4766                 size = 4;
4767         return size;
4768 }
4769
4770 static int decode_imm(struct x86_emulate_ctxt *ctxt, struct operand *op,
4771                       unsigned size, bool sign_extension)
4772 {
4773         int rc = X86EMUL_CONTINUE;
4774
4775         op->type = OP_IMM;
4776         op->bytes = size;
4777         op->addr.mem.ea = ctxt->_eip;
4778         /* NB. Immediates are sign-extended as necessary. */
4779         switch (op->bytes) {
4780         case 1:
4781                 op->val = insn_fetch(s8, ctxt);
4782                 break;
4783         case 2:
4784                 op->val = insn_fetch(s16, ctxt);
4785                 break;
4786         case 4:
4787                 op->val = insn_fetch(s32, ctxt);
4788                 break;
4789         case 8:
4790                 op->val = insn_fetch(s64, ctxt);
4791                 break;
4792         }
4793         if (!sign_extension) {
4794                 switch (op->bytes) {
4795                 case 1:
4796                         op->val &= 0xff;
4797                         break;
4798                 case 2:
4799                         op->val &= 0xffff;
4800                         break;
4801                 case 4:
4802                         op->val &= 0xffffffff;
4803                         break;
4804                 }
4805         }
4806 done:
4807         return rc;
4808 }
4809
4810 static int decode_operand(struct x86_emulate_ctxt *ctxt, struct operand *op,
4811                           unsigned d)
4812 {
4813         int rc = X86EMUL_CONTINUE;
4814
4815         switch (d) {
4816         case OpReg:
4817                 decode_register_operand(ctxt, op);
4818                 break;
4819         case OpImmUByte:
4820                 rc = decode_imm(ctxt, op, 1, false);
4821                 break;
4822         case OpMem:
4823                 ctxt->memop.bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4824         mem_common:
4825                 *op = ctxt->memop;
4826                 ctxt->memopp = op;
4827                 if (ctxt->d & BitOp)
4828                         fetch_bit_operand(ctxt);
4829                 op->orig_val = op->val;
4830                 break;
4831         case OpMem64:
4832                 ctxt->memop.bytes = (ctxt->op_bytes == 8) ? 16 : 8;
4833                 goto mem_common;
4834         case OpAcc:
4835                 op->type = OP_REG;
4836                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4837                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4838                 fetch_register_operand(op);
4839                 op->orig_val = op->val;
4840                 break;
4841         case OpAccLo:
4842                 op->type = OP_REG;
4843                 op->bytes = (ctxt->d & ByteOp) ? 2 : ctxt->op_bytes;
4844                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RAX);
4845                 fetch_register_operand(op);
4846                 op->orig_val = op->val;
4847                 break;
4848         case OpAccHi:
4849                 if (ctxt->d & ByteOp) {
4850                         op->type = OP_NONE;
4851                         break;
4852                 }
4853                 op->type = OP_REG;
4854                 op->bytes = ctxt->op_bytes;
4855                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4856                 fetch_register_operand(op);
4857                 op->orig_val = op->val;
4858                 break;
4859         case OpDI:
4860                 op->type = OP_MEM;
4861                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4862                 op->addr.mem.ea =
4863                         register_address(ctxt, VCPU_REGS_RDI);
4864                 op->addr.mem.seg = VCPU_SREG_ES;
4865                 op->val = 0;
4866                 op->count = 1;
4867                 break;
4868         case OpDX:
4869                 op->type = OP_REG;
4870                 op->bytes = 2;
4871                 op->addr.reg = reg_rmw(ctxt, VCPU_REGS_RDX);
4872                 fetch_register_operand(op);
4873                 break;
4874         case OpCL:
4875                 op->type = OP_IMM;
4876                 op->bytes = 1;
4877                 op->val = reg_read(ctxt, VCPU_REGS_RCX) & 0xff;
4878                 break;
4879         case OpImmByte:
4880                 rc = decode_imm(ctxt, op, 1, true);
4881                 break;
4882         case OpOne:
4883                 op->type = OP_IMM;
4884                 op->bytes = 1;
4885                 op->val = 1;
4886                 break;
4887         case OpImm:
4888                 rc = decode_imm(ctxt, op, imm_size(ctxt), true);
4889                 break;
4890         case OpImm64:
4891                 rc = decode_imm(ctxt, op, ctxt->op_bytes, true);
4892                 break;
4893         case OpMem8:
4894                 ctxt->memop.bytes = 1;
4895                 if (ctxt->memop.type == OP_REG) {
4896                         ctxt->memop.addr.reg = decode_register(ctxt,
4897                                         ctxt->modrm_rm, true);
4898                         fetch_register_operand(&ctxt->memop);
4899                 }
4900                 goto mem_common;
4901         case OpMem16:
4902                 ctxt->memop.bytes = 2;
4903                 goto mem_common;
4904         case OpMem32:
4905                 ctxt->memop.bytes = 4;
4906                 goto mem_common;
4907         case OpImmU16:
4908                 rc = decode_imm(ctxt, op, 2, false);
4909                 break;
4910         case OpImmU:
4911                 rc = decode_imm(ctxt, op, imm_size(ctxt), false);
4912                 break;
4913         case OpSI:
4914                 op->type = OP_MEM;
4915                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4916                 op->addr.mem.ea =
4917                         register_address(ctxt, VCPU_REGS_RSI);
4918                 op->addr.mem.seg = ctxt->seg_override;
4919                 op->val = 0;
4920                 op->count = 1;
4921                 break;
4922         case OpXLat:
4923                 op->type = OP_MEM;
4924                 op->bytes = (ctxt->d & ByteOp) ? 1 : ctxt->op_bytes;
4925                 op->addr.mem.ea =
4926                         address_mask(ctxt,
4927                                 reg_read(ctxt, VCPU_REGS_RBX) +
4928                                 (reg_read(ctxt, VCPU_REGS_RAX) & 0xff));
4929                 op->addr.mem.seg = ctxt->seg_override;
4930                 op->val = 0;
4931                 break;
4932         case OpImmFAddr:
4933                 op->type = OP_IMM;
4934                 op->addr.mem.ea = ctxt->_eip;
4935                 op->bytes = ctxt->op_bytes + 2;
4936                 insn_fetch_arr(op->valptr, op->bytes, ctxt);
4937                 break;
4938         case OpMemFAddr:
4939                 ctxt->memop.bytes = ctxt->op_bytes + 2;
4940                 goto mem_common;
4941         case OpES:
4942                 op->type = OP_IMM;
4943                 op->val = VCPU_SREG_ES;
4944                 break;
4945         case OpCS:
4946                 op->type = OP_IMM;
4947                 op->val = VCPU_SREG_CS;
4948                 break;
4949         case OpSS:
4950                 op->type = OP_IMM;
4951                 op->val = VCPU_SREG_SS;
4952                 break;
4953         case OpDS:
4954                 op->type = OP_IMM;
4955                 op->val = VCPU_SREG_DS;
4956                 break;
4957         case OpFS:
4958                 op->type = OP_IMM;
4959                 op->val = VCPU_SREG_FS;
4960                 break;
4961         case OpGS:
4962                 op->type = OP_IMM;
4963                 op->val = VCPU_SREG_GS;
4964                 break;
4965         case OpImplicit:
4966                 /* Special instructions do their own operand decoding. */
4967         default:
4968                 op->type = OP_NONE; /* Disable writeback. */
4969                 break;
4970         }
4971
4972 done:
4973         return rc;
4974 }
4975
4976 int x86_decode_insn(struct x86_emulate_ctxt *ctxt, void *insn, int insn_len)
4977 {
4978         int rc = X86EMUL_CONTINUE;
4979         int mode = ctxt->mode;
4980         int def_op_bytes, def_ad_bytes, goffset, simd_prefix;
4981         bool op_prefix = false;
4982         bool has_seg_override = false;
4983         struct opcode opcode;
4984         u16 dummy;
4985         struct desc_struct desc;
4986
4987         ctxt->memop.type = OP_NONE;
4988         ctxt->memopp = NULL;
4989         ctxt->_eip = ctxt->eip;
4990         ctxt->fetch.ptr = ctxt->fetch.data;
4991         ctxt->fetch.end = ctxt->fetch.data + insn_len;
4992         ctxt->opcode_len = 1;
4993         if (insn_len > 0)
4994                 memcpy(ctxt->fetch.data, insn, insn_len);
4995         else {
4996                 rc = __do_insn_fetch_bytes(ctxt, 1);
4997                 if (rc != X86EMUL_CONTINUE)
4998                         return rc;
4999         }
5000
5001         switch (mode) {
5002         case X86EMUL_MODE_REAL:
5003         case X86EMUL_MODE_VM86:
5004                 def_op_bytes = def_ad_bytes = 2;
5005                 ctxt->ops->get_segment(ctxt, &dummy, &desc, NULL, VCPU_SREG_CS);
5006                 if (desc.d)
5007                         def_op_bytes = def_ad_bytes = 4;
5008                 break;
5009         case X86EMUL_MODE_PROT16:
5010                 def_op_bytes = def_ad_bytes = 2;
5011                 break;
5012         case X86EMUL_MODE_PROT32:
5013                 def_op_bytes = def_ad_bytes = 4;
5014                 break;
5015 #ifdef CONFIG_X86_64
5016         case X86EMUL_MODE_PROT64:
5017                 def_op_bytes = 4;
5018                 def_ad_bytes = 8;
5019                 break;
5020 #endif
5021         default:
5022                 return EMULATION_FAILED;
5023         }
5024
5025         ctxt->op_bytes = def_op_bytes;
5026         ctxt->ad_bytes = def_ad_bytes;
5027
5028         /* Legacy prefixes. */
5029         for (;;) {
5030                 switch (ctxt->b = insn_fetch(u8, ctxt)) {
5031                 case 0x66:      /* operand-size override */
5032                         op_prefix = true;
5033                         /* switch between 2/4 bytes */
5034                         ctxt->op_bytes = def_op_bytes ^ 6;
5035                         break;
5036                 case 0x67:      /* address-size override */
5037                         if (mode == X86EMUL_MODE_PROT64)
5038                                 /* switch between 4/8 bytes */
5039                                 ctxt->ad_bytes = def_ad_bytes ^ 12;
5040                         else
5041                                 /* switch between 2/4 bytes */
5042                                 ctxt->ad_bytes = def_ad_bytes ^ 6;
5043                         break;
5044                 case 0x26:      /* ES override */
5045                         has_seg_override = true;
5046                         ctxt->seg_override = VCPU_SREG_ES;
5047                         break;
5048                 case 0x2e:      /* CS override */
5049                         has_seg_override = true;
5050                         ctxt->seg_override = VCPU_SREG_CS;
5051                         break;
5052                 case 0x36:      /* SS override */
5053                         has_seg_override = true;
5054                         ctxt->seg_override = VCPU_SREG_SS;
5055                         break;
5056                 case 0x3e:      /* DS override */
5057                         has_seg_override = true;
5058                         ctxt->seg_override = VCPU_SREG_DS;
5059                         break;
5060                 case 0x64:      /* FS override */
5061                         has_seg_override = true;
5062                         ctxt->seg_override = VCPU_SREG_FS;
5063                         break;
5064                 case 0x65:      /* GS override */
5065                         has_seg_override = true;
5066                         ctxt->seg_override = VCPU_SREG_GS;
5067                         break;
5068                 case 0x40 ... 0x4f: /* REX */
5069                         if (mode != X86EMUL_MODE_PROT64)
5070                                 goto done_prefixes;
5071                         ctxt->rex_prefix = ctxt->b;
5072                         continue;
5073                 case 0xf0:      /* LOCK */
5074                         ctxt->lock_prefix = 1;
5075                         break;
5076                 case 0xf2:      /* REPNE/REPNZ */
5077                 case 0xf3:      /* REP/REPE/REPZ */
5078                         ctxt->rep_prefix = ctxt->b;
5079                         break;
5080                 default:
5081                         goto done_prefixes;
5082                 }
5083
5084                 /* Any legacy prefix after a REX prefix nullifies its effect. */
5085
5086                 ctxt->rex_prefix = 0;
5087         }
5088
5089 done_prefixes:
5090
5091         /* REX prefix. */
5092         if (ctxt->rex_prefix & 8)
5093                 ctxt->op_bytes = 8;     /* REX.W */
5094
5095         /* Opcode byte(s). */
5096         opcode = opcode_table[ctxt->b];
5097         /* Two-byte opcode? */
5098         if (ctxt->b == 0x0f) {
5099                 ctxt->opcode_len = 2;
5100                 ctxt->b = insn_fetch(u8, ctxt);
5101                 opcode = twobyte_table[ctxt->b];
5102
5103                 /* 0F_38 opcode map */
5104                 if (ctxt->b == 0x38) {
5105                         ctxt->opcode_len = 3;
5106                         ctxt->b = insn_fetch(u8, ctxt);
5107                         opcode = opcode_map_0f_38[ctxt->b];
5108                 }
5109         }
5110         ctxt->d = opcode.flags;
5111
5112         if (ctxt->d & ModRM)
5113                 ctxt->modrm = insn_fetch(u8, ctxt);
5114
5115         /* vex-prefix instructions are not implemented */
5116         if (ctxt->opcode_len == 1 && (ctxt->b == 0xc5 || ctxt->b == 0xc4) &&
5117             (mode == X86EMUL_MODE_PROT64 || (ctxt->modrm & 0xc0) == 0xc0)) {
5118                 ctxt->d = NotImpl;
5119         }
5120
5121         while (ctxt->d & GroupMask) {
5122                 switch (ctxt->d & GroupMask) {
5123                 case Group:
5124                         goffset = (ctxt->modrm >> 3) & 7;
5125                         opcode = opcode.u.group[goffset];
5126                         break;
5127                 case GroupDual:
5128                         goffset = (ctxt->modrm >> 3) & 7;
5129                         if ((ctxt->modrm >> 6) == 3)
5130                                 opcode = opcode.u.gdual->mod3[goffset];
5131                         else
5132                                 opcode = opcode.u.gdual->mod012[goffset];
5133                         break;
5134                 case RMExt:
5135                         goffset = ctxt->modrm & 7;
5136                         opcode = opcode.u.group[goffset];
5137                         break;
5138                 case Prefix:
5139                         if (ctxt->rep_prefix && op_prefix)
5140                                 return EMULATION_FAILED;
5141                         simd_prefix = op_prefix ? 0x66 : ctxt->rep_prefix;
5142                         switch (simd_prefix) {
5143                         case 0x00: opcode = opcode.u.gprefix->pfx_no; break;
5144                         case 0x66: opcode = opcode.u.gprefix->pfx_66; break;
5145                         case 0xf2: opcode = opcode.u.gprefix->pfx_f2; break;
5146                         case 0xf3: opcode = opcode.u.gprefix->pfx_f3; break;
5147                         }
5148                         break;
5149                 case Escape:
5150                         if (ctxt->modrm > 0xbf) {
5151                                 size_t size = ARRAY_SIZE(opcode.u.esc->high);
5152                                 u32 index = array_index_nospec(
5153                                         ctxt->modrm - 0xc0, size);
5154
5155                                 opcode = opcode.u.esc->high[index];
5156                         } else {
5157                                 opcode = opcode.u.esc->op[(ctxt->modrm >> 3) & 7];
5158                         }
5159                         break;
5160                 case InstrDual:
5161                         if ((ctxt->modrm >> 6) == 3)
5162                                 opcode = opcode.u.idual->mod3;
5163                         else
5164                                 opcode = opcode.u.idual->mod012;
5165                         break;
5166                 case ModeDual:
5167                         if (ctxt->mode == X86EMUL_MODE_PROT64)
5168                                 opcode = opcode.u.mdual->mode64;
5169                         else
5170                                 opcode = opcode.u.mdual->mode32;
5171                         break;
5172                 default:
5173                         return EMULATION_FAILED;
5174                 }
5175
5176                 ctxt->d &= ~(u64)GroupMask;
5177                 ctxt->d |= opcode.flags;
5178         }
5179
5180         /* Unrecognised? */
5181         if (ctxt->d == 0)
5182                 return EMULATION_FAILED;
5183
5184         ctxt->execute = opcode.u.execute;
5185
5186         if (unlikely(ctxt->ud) && likely(!(ctxt->d & EmulateOnUD)))
5187                 return EMULATION_FAILED;
5188
5189         if (unlikely(ctxt->d &
5190             (NotImpl|Stack|Op3264|Sse|Mmx|Intercept|CheckPerm|NearBranch|
5191              No16))) {
5192                 /*
5193                  * These are copied unconditionally here, and checked unconditionally
5194                  * in x86_emulate_insn.
5195                  */
5196                 ctxt->check_perm = opcode.check_perm;
5197                 ctxt->intercept = opcode.intercept;
5198
5199                 if (ctxt->d & NotImpl)
5200                         return EMULATION_FAILED;
5201
5202                 if (mode == X86EMUL_MODE_PROT64) {
5203                         if (ctxt->op_bytes == 4 && (ctxt->d & Stack))
5204                                 ctxt->op_bytes = 8;
5205                         else if (ctxt->d & NearBranch)
5206                                 ctxt->op_bytes = 8;
5207                 }
5208
5209                 if (ctxt->d & Op3264) {
5210                         if (mode == X86EMUL_MODE_PROT64)
5211                                 ctxt->op_bytes = 8;
5212                         else
5213                                 ctxt->op_bytes = 4;
5214                 }
5215
5216                 if ((ctxt->d & No16) && ctxt->op_bytes == 2)
5217                         ctxt->op_bytes = 4;
5218
5219                 if (ctxt->d & Sse)
5220                         ctxt->op_bytes = 16;
5221                 else if (ctxt->d & Mmx)
5222                         ctxt->op_bytes = 8;
5223         }
5224
5225         /* ModRM and SIB bytes. */
5226         if (ctxt->d & ModRM) {
5227                 rc = decode_modrm(ctxt, &ctxt->memop);
5228                 if (!has_seg_override) {
5229                         has_seg_override = true;
5230                         ctxt->seg_override = ctxt->modrm_seg;
5231                 }
5232         } else if (ctxt->d & MemAbs)
5233                 rc = decode_abs(ctxt, &ctxt->memop);
5234         if (rc != X86EMUL_CONTINUE)
5235                 goto done;
5236
5237         if (!has_seg_override)
5238                 ctxt->seg_override = VCPU_SREG_DS;
5239
5240         ctxt->memop.addr.mem.seg = ctxt->seg_override;
5241
5242         /*
5243          * Decode and fetch the source operand: register, memory
5244          * or immediate.
5245          */
5246         rc = decode_operand(ctxt, &ctxt->src, (ctxt->d >> SrcShift) & OpMask);
5247         if (rc != X86EMUL_CONTINUE)
5248                 goto done;
5249
5250         /*
5251          * Decode and fetch the second source operand: register, memory
5252          * or immediate.
5253          */
5254         rc = decode_operand(ctxt, &ctxt->src2, (ctxt->d >> Src2Shift) & OpMask);
5255         if (rc != X86EMUL_CONTINUE)
5256                 goto done;
5257
5258         /* Decode and fetch the destination operand: register or memory. */
5259         rc = decode_operand(ctxt, &ctxt->dst, (ctxt->d >> DstShift) & OpMask);
5260
5261         if (ctxt->rip_relative && likely(ctxt->memopp))
5262                 ctxt->memopp->addr.mem.ea = address_mask(ctxt,
5263                                         ctxt->memopp->addr.mem.ea + ctxt->_eip);
5264
5265 done:
5266         if (rc == X86EMUL_PROPAGATE_FAULT)
5267                 ctxt->have_exception = true;
5268         return (rc != X86EMUL_CONTINUE) ? EMULATION_FAILED : EMULATION_OK;
5269 }
5270
5271 bool x86_page_table_writing_insn(struct x86_emulate_ctxt *ctxt)
5272 {
5273         return ctxt->d & PageTable;
5274 }
5275
5276 static bool string_insn_completed(struct x86_emulate_ctxt *ctxt)
5277 {
5278         /* The second termination condition only applies for REPE
5279          * and REPNE. Test if the repeat string operation prefix is
5280          * REPE/REPZ or REPNE/REPNZ and if it's the case it tests the
5281          * corresponding termination condition according to:
5282          *      - if REPE/REPZ and ZF = 0 then done
5283          *      - if REPNE/REPNZ and ZF = 1 then done
5284          */
5285         if (((ctxt->b == 0xa6) || (ctxt->b == 0xa7) ||
5286              (ctxt->b == 0xae) || (ctxt->b == 0xaf))
5287             && (((ctxt->rep_prefix == REPE_PREFIX) &&
5288                  ((ctxt->eflags & X86_EFLAGS_ZF) == 0))
5289                 || ((ctxt->rep_prefix == REPNE_PREFIX) &&
5290                     ((ctxt->eflags & X86_EFLAGS_ZF) == X86_EFLAGS_ZF))))
5291                 return true;
5292
5293         return false;
5294 }
5295
5296 static int flush_pending_x87_faults(struct x86_emulate_ctxt *ctxt)
5297 {
5298         int rc;
5299
5300         ctxt->ops->get_fpu(ctxt);
5301         rc = asm_safe("fwait");
5302         ctxt->ops->put_fpu(ctxt);
5303
5304         if (unlikely(rc != X86EMUL_CONTINUE))
5305                 return emulate_exception(ctxt, MF_VECTOR, 0, false);
5306
5307         return X86EMUL_CONTINUE;
5308 }
5309
5310 static void fetch_possible_mmx_operand(struct x86_emulate_ctxt *ctxt,
5311                                        struct operand *op)
5312 {
5313         if (op->type == OP_MM)
5314                 read_mmx_reg(ctxt, &op->mm_val, op->addr.mm);
5315 }
5316
5317 static int fastop(struct x86_emulate_ctxt *ctxt, void (*fop)(struct fastop *))
5318 {
5319         ulong flags = (ctxt->eflags & EFLAGS_MASK) | X86_EFLAGS_IF;
5320         if (!(ctxt->d & ByteOp))
5321                 fop += __ffs(ctxt->dst.bytes) * FASTOP_SIZE;
5322         asm("push %[flags]; popf; " CALL_NOSPEC "; pushf; pop %[flags]\n"
5323             : "+a"(ctxt->dst.val), "+d"(ctxt->src.val), [flags]"+D"(flags),
5324               [thunk_target]"+S"(fop)
5325             : "c"(ctxt->src2.val));
5326         ctxt->eflags = (ctxt->eflags & ~EFLAGS_MASK) | (flags & EFLAGS_MASK);
5327         if (!fop) /* exception is returned in fop variable */
5328                 return emulate_de(ctxt);
5329         return X86EMUL_CONTINUE;
5330 }
5331
5332 void init_decode_cache(struct x86_emulate_ctxt *ctxt)
5333 {
5334         memset(&ctxt->rip_relative, 0,
5335                (void *)&ctxt->modrm - (void *)&ctxt->rip_relative);
5336
5337         ctxt->io_read.pos = 0;
5338         ctxt->io_read.end = 0;
5339         ctxt->mem_read.end = 0;
5340 }
5341
5342 int x86_emulate_insn(struct x86_emulate_ctxt *ctxt)
5343 {
5344         const struct x86_emulate_ops *ops = ctxt->ops;
5345         int rc = X86EMUL_CONTINUE;
5346         int saved_dst_type = ctxt->dst.type;
5347         unsigned emul_flags;
5348
5349         ctxt->mem_read.pos = 0;
5350
5351         /* LOCK prefix is allowed only with some instructions */
5352         if (ctxt->lock_prefix && (!(ctxt->d & Lock) || ctxt->dst.type != OP_MEM)) {
5353                 rc = emulate_ud(ctxt);
5354                 goto done;
5355         }
5356
5357         if ((ctxt->d & SrcMask) == SrcMemFAddr && ctxt->src.type != OP_MEM) {
5358                 rc = emulate_ud(ctxt);
5359                 goto done;
5360         }
5361
5362         emul_flags = ctxt->ops->get_hflags(ctxt);
5363         if (unlikely(ctxt->d &
5364                      (No64|Undefined|Sse|Mmx|Intercept|CheckPerm|Priv|Prot|String))) {
5365                 if ((ctxt->mode == X86EMUL_MODE_PROT64 && (ctxt->d & No64)) ||
5366                                 (ctxt->d & Undefined)) {
5367                         rc = emulate_ud(ctxt);
5368                         goto done;
5369                 }
5370
5371                 if (((ctxt->d & (Sse|Mmx)) && ((ops->get_cr(ctxt, 0) & X86_CR0_EM)))
5372                     || ((ctxt->d & Sse) && !(ops->get_cr(ctxt, 4) & X86_CR4_OSFXSR))) {
5373                         rc = emulate_ud(ctxt);
5374                         goto done;
5375                 }
5376
5377                 if ((ctxt->d & (Sse|Mmx)) && (ops->get_cr(ctxt, 0) & X86_CR0_TS)) {
5378                         rc = emulate_nm(ctxt);
5379                         goto done;
5380                 }
5381
5382                 if (ctxt->d & Mmx) {
5383                         rc = flush_pending_x87_faults(ctxt);
5384                         if (rc != X86EMUL_CONTINUE)
5385                                 goto done;
5386                         /*
5387                          * Now that we know the fpu is exception safe, we can fetch
5388                          * operands from it.
5389                          */
5390                         fetch_possible_mmx_operand(ctxt, &ctxt->src);
5391                         fetch_possible_mmx_operand(ctxt, &ctxt->src2);
5392                         if (!(ctxt->d & Mov))
5393                                 fetch_possible_mmx_operand(ctxt, &ctxt->dst);
5394                 }
5395
5396                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && ctxt->intercept) {
5397                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5398                                                       X86_ICPT_PRE_EXCEPT);
5399                         if (rc != X86EMUL_CONTINUE)
5400                                 goto done;
5401                 }
5402
5403                 /* Instruction can only be executed in protected mode */
5404                 if ((ctxt->d & Prot) && ctxt->mode < X86EMUL_MODE_PROT16) {
5405                         rc = emulate_ud(ctxt);
5406                         goto done;
5407                 }
5408
5409                 /* Privileged instruction can be executed only in CPL=0 */
5410                 if ((ctxt->d & Priv) && ops->cpl(ctxt)) {
5411                         if (ctxt->d & PrivUD)
5412                                 rc = emulate_ud(ctxt);
5413                         else
5414                                 rc = emulate_gp(ctxt, 0);
5415                         goto done;
5416                 }
5417
5418                 /* Do instruction specific permission checks */
5419                 if (ctxt->d & CheckPerm) {
5420                         rc = ctxt->check_perm(ctxt);
5421                         if (rc != X86EMUL_CONTINUE)
5422                                 goto done;
5423                 }
5424
5425                 if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5426                         rc = emulator_check_intercept(ctxt, ctxt->intercept,
5427                                                       X86_ICPT_POST_EXCEPT);
5428                         if (rc != X86EMUL_CONTINUE)
5429                                 goto done;
5430                 }
5431
5432                 if (ctxt->rep_prefix && (ctxt->d & String)) {
5433                         /* All REP prefixes have the same first termination condition */
5434                         if (address_mask(ctxt, reg_read(ctxt, VCPU_REGS_RCX)) == 0) {
5435                                 string_registers_quirk(ctxt);
5436                                 ctxt->eip = ctxt->_eip;
5437                                 ctxt->eflags &= ~X86_EFLAGS_RF;
5438                                 goto done;
5439                         }
5440                 }
5441         }
5442
5443         if ((ctxt->src.type == OP_MEM) && !(ctxt->d & NoAccess)) {
5444                 rc = segmented_read(ctxt, ctxt->src.addr.mem,
5445                                     ctxt->src.valptr, ctxt->src.bytes);
5446                 if (rc != X86EMUL_CONTINUE)
5447                         goto done;
5448                 ctxt->src.orig_val64 = ctxt->src.val64;
5449         }
5450
5451         if (ctxt->src2.type == OP_MEM) {
5452                 rc = segmented_read(ctxt, ctxt->src2.addr.mem,
5453                                     &ctxt->src2.val, ctxt->src2.bytes);
5454                 if (rc != X86EMUL_CONTINUE)
5455                         goto done;
5456         }
5457
5458         if ((ctxt->d & DstMask) == ImplicitOps)
5459                 goto special_insn;
5460
5461
5462         if ((ctxt->dst.type == OP_MEM) && !(ctxt->d & Mov)) {
5463                 /* optimisation - avoid slow emulated read if Mov */
5464                 rc = segmented_read(ctxt, ctxt->dst.addr.mem,
5465                                    &ctxt->dst.val, ctxt->dst.bytes);
5466                 if (rc != X86EMUL_CONTINUE) {
5467                         if (!(ctxt->d & NoWrite) &&
5468                             rc == X86EMUL_PROPAGATE_FAULT &&
5469                             ctxt->exception.vector == PF_VECTOR)
5470                                 ctxt->exception.error_code |= PFERR_WRITE_MASK;
5471                         goto done;
5472                 }
5473         }
5474         /* Copy full 64-bit value for CMPXCHG8B.  */
5475         ctxt->dst.orig_val64 = ctxt->dst.val64;
5476
5477 special_insn:
5478
5479         if (unlikely(emul_flags & X86EMUL_GUEST_MASK) && (ctxt->d & Intercept)) {
5480                 rc = emulator_check_intercept(ctxt, ctxt->intercept,
5481                                               X86_ICPT_POST_MEMACCESS);
5482                 if (rc != X86EMUL_CONTINUE)
5483                         goto done;
5484         }
5485
5486         if (ctxt->rep_prefix && (ctxt->d & String))
5487                 ctxt->eflags |= X86_EFLAGS_RF;
5488         else
5489                 ctxt->eflags &= ~X86_EFLAGS_RF;
5490
5491         if (ctxt->execute) {
5492                 if (ctxt->d & Fastop) {
5493                         void (*fop)(struct fastop *) = (void *)ctxt->execute;
5494                         rc = fastop(ctxt, fop);
5495                         if (rc != X86EMUL_CONTINUE)
5496                                 goto done;
5497                         goto writeback;
5498                 }
5499                 rc = ctxt->execute(ctxt);
5500                 if (rc != X86EMUL_CONTINUE)
5501                         goto done;
5502                 goto writeback;
5503         }
5504
5505         if (ctxt->opcode_len == 2)
5506                 goto twobyte_insn;
5507         else if (ctxt->opcode_len == 3)
5508                 goto threebyte_insn;
5509
5510         switch (ctxt->b) {
5511         case 0x70 ... 0x7f: /* jcc (short) */
5512                 if (test_cc(ctxt->b, ctxt->eflags))
5513                         rc = jmp_rel(ctxt, ctxt->src.val);
5514                 break;
5515         case 0x8d: /* lea r16/r32, m */
5516                 ctxt->dst.val = ctxt->src.addr.mem.ea;
5517                 break;
5518         case 0x90 ... 0x97: /* nop / xchg reg, rax */
5519                 if (ctxt->dst.addr.reg == reg_rmw(ctxt, VCPU_REGS_RAX))
5520                         ctxt->dst.type = OP_NONE;
5521                 else
5522                         rc = em_xchg(ctxt);
5523                 break;
5524         case 0x98: /* cbw/cwde/cdqe */
5525                 switch (ctxt->op_bytes) {
5526                 case 2: ctxt->dst.val = (s8)ctxt->dst.val; break;
5527                 case 4: ctxt->dst.val = (s16)ctxt->dst.val; break;
5528                 case 8: ctxt->dst.val = (s32)ctxt->dst.val; break;
5529                 }
5530                 break;
5531         case 0xcc:              /* int3 */
5532                 rc = emulate_int(ctxt, 3);
5533                 break;
5534         case 0xcd:              /* int n */
5535                 rc = emulate_int(ctxt, ctxt->src.val);
5536                 break;
5537         case 0xce:              /* into */
5538                 if (ctxt->eflags & X86_EFLAGS_OF)
5539                         rc = emulate_int(ctxt, 4);
5540                 break;
5541         case 0xe9: /* jmp rel */
5542         case 0xeb: /* jmp rel short */
5543                 rc = jmp_rel(ctxt, ctxt->src.val);
5544                 ctxt->dst.type = OP_NONE; /* Disable writeback. */
5545                 break;
5546         case 0xf4:              /* hlt */
5547                 ctxt->ops->halt(ctxt);
5548                 break;
5549         case 0xf5:      /* cmc */
5550                 /* complement carry flag from eflags reg */
5551                 ctxt->eflags ^= X86_EFLAGS_CF;
5552                 break;
5553         case 0xf8: /* clc */
5554                 ctxt->eflags &= ~X86_EFLAGS_CF;
5555                 break;
5556         case 0xf9: /* stc */
5557                 ctxt->eflags |= X86_EFLAGS_CF;
5558                 break;
5559         case 0xfc: /* cld */
5560                 ctxt->eflags &= ~X86_EFLAGS_DF;
5561                 break;
5562         case 0xfd: /* std */
5563                 ctxt->eflags |= X86_EFLAGS_DF;
5564                 break;
5565         default:
5566                 goto cannot_emulate;
5567         }
5568
5569         if (rc != X86EMUL_CONTINUE)
5570                 goto done;
5571
5572 writeback:
5573         if (ctxt->d & SrcWrite) {
5574                 BUG_ON(ctxt->src.type == OP_MEM || ctxt->src.type == OP_MEM_STR);
5575                 rc = writeback(ctxt, &ctxt->src);
5576                 if (rc != X86EMUL_CONTINUE)
5577                         goto done;
5578         }
5579         if (!(ctxt->d & NoWrite)) {
5580                 rc = writeback(ctxt, &ctxt->dst);
5581                 if (rc != X86EMUL_CONTINUE)
5582                         goto done;
5583         }
5584
5585         /*
5586          * restore dst type in case the decoding will be reused
5587          * (happens for string instruction )
5588          */
5589         ctxt->dst.type = saved_dst_type;
5590
5591         if ((ctxt->d & SrcMask) == SrcSI)
5592                 string_addr_inc(ctxt, VCPU_REGS_RSI, &ctxt->src);
5593
5594         if ((ctxt->d & DstMask) == DstDI)
5595                 string_addr_inc(ctxt, VCPU_REGS_RDI, &ctxt->dst);
5596
5597         if (ctxt->rep_prefix && (ctxt->d & String)) {
5598                 unsigned int count;
5599                 struct read_cache *r = &ctxt->io_read;
5600                 if ((ctxt->d & SrcMask) == SrcSI)
5601                         count = ctxt->src.count;
5602                 else
5603                         count = ctxt->dst.count;
5604                 register_address_increment(ctxt, VCPU_REGS_RCX, -count);
5605
5606                 if (!string_insn_completed(ctxt)) {
5607                         /*
5608                          * Re-enter guest when pio read ahead buffer is empty
5609                          * or, if it is not used, after each 1024 iteration.
5610                          */
5611                         if ((r->end != 0 || reg_read(ctxt, VCPU_REGS_RCX) & 0x3ff) &&
5612                             (r->end == 0 || r->end != r->pos)) {
5613                                 /*
5614                                  * Reset read cache. Usually happens before
5615                                  * decode, but since instruction is restarted
5616                                  * we have to do it here.
5617                                  */
5618                                 ctxt->mem_read.end = 0;
5619                                 writeback_registers(ctxt);
5620                                 return EMULATION_RESTART;
5621                         }
5622                         goto done; /* skip rip writeback */
5623                 }
5624                 ctxt->eflags &= ~X86_EFLAGS_RF;
5625         }
5626
5627         ctxt->eip = ctxt->_eip;
5628
5629 done:
5630         if (rc == X86EMUL_PROPAGATE_FAULT) {
5631                 WARN_ON(ctxt->exception.vector > 0x1f);
5632                 ctxt->have_exception = true;
5633         }
5634         if (rc == X86EMUL_INTERCEPTED)
5635                 return EMULATION_INTERCEPTED;
5636
5637         if (rc == X86EMUL_CONTINUE)
5638                 writeback_registers(ctxt);
5639
5640         return (rc == X86EMUL_UNHANDLEABLE) ? EMULATION_FAILED : EMULATION_OK;
5641
5642 twobyte_insn:
5643         switch (ctxt->b) {
5644         case 0x09:              /* wbinvd */
5645                 (ctxt->ops->wbinvd)(ctxt);
5646                 break;
5647         case 0x08:              /* invd */
5648         case 0x0d:              /* GrpP (prefetch) */
5649         case 0x18:              /* Grp16 (prefetch/nop) */
5650         case 0x1f:              /* nop */
5651                 break;
5652         case 0x20: /* mov cr, reg */
5653                 ctxt->dst.val = ops->get_cr(ctxt, ctxt->modrm_reg);
5654                 break;
5655         case 0x21: /* mov from dr to reg */
5656                 ops->get_dr(ctxt, ctxt->modrm_reg, &ctxt->dst.val);
5657                 break;
5658         case 0x40 ... 0x4f:     /* cmov */
5659                 if (test_cc(ctxt->b, ctxt->eflags))
5660                         ctxt->dst.val = ctxt->src.val;
5661                 else if (ctxt->op_bytes != 4)
5662                         ctxt->dst.type = OP_NONE; /* no writeback */
5663                 break;
5664         case 0x80 ... 0x8f: /* jnz rel, etc*/
5665                 if (test_cc(ctxt->b, ctxt->eflags))
5666                         rc = jmp_rel(ctxt, ctxt->src.val);
5667                 break;
5668         case 0x90 ... 0x9f:     /* setcc r/m8 */
5669                 ctxt->dst.val = test_cc(ctxt->b, ctxt->eflags);
5670                 break;
5671         case 0xb6 ... 0xb7:     /* movzx */
5672                 ctxt->dst.bytes = ctxt->op_bytes;
5673                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (u8) ctxt->src.val
5674                                                        : (u16) ctxt->src.val;
5675                 break;
5676         case 0xbe ... 0xbf:     /* movsx */
5677                 ctxt->dst.bytes = ctxt->op_bytes;
5678                 ctxt->dst.val = (ctxt->src.bytes == 1) ? (s8) ctxt->src.val :
5679                                                         (s16) ctxt->src.val;
5680                 break;
5681         default:
5682                 goto cannot_emulate;
5683         }
5684
5685 threebyte_insn:
5686
5687         if (rc != X86EMUL_CONTINUE)
5688                 goto done;
5689
5690         goto writeback;
5691
5692 cannot_emulate:
5693         return EMULATION_FAILED;
5694 }
5695
5696 void emulator_invalidate_register_cache(struct x86_emulate_ctxt *ctxt)
5697 {
5698         invalidate_registers(ctxt);
5699 }
5700
5701 void emulator_writeback_register_cache(struct x86_emulate_ctxt *ctxt)
5702 {
5703         writeback_registers(ctxt);
5704 }