drivers/scsi/qla2xxx/qla_def.h

   1 /*
   2  * QLogic Fibre Channel HBA Driver
   3  * Copyright (c)  2003-2011 QLogic Corporation
   4  *
   5  * See LICENSE.qla2xxx for copyright and licensing details.
   6  */
   7 #ifndef __QLA_DEF_H
   8 #define __QLA_DEF_H
   9
  10 #include <linux/kernel.h>
  11 #include <linux/init.h>
  12 #include <linux/types.h>
  13 #include <linux/module.h>
  14 #include <linux/list.h>
  15 #include <linux/pci.h>
  16 #include <linux/dma-mapping.h>
  17 #include <linux/sched.h>
  18 #include <linux/slab.h>
  19 #include <linux/dmapool.h>
  20 #include <linux/mempool.h>
  21 #include <linux/spinlock.h>
  22 #include <linux/completion.h>
  23 #include <linux/interrupt.h>
  24 #include <linux/workqueue.h>
  25 #include <linux/firmware.h>
  26 #include <linux/aer.h>
  27 #include <linux/mutex.h>
  28
  29 #include <scsi/scsi.h>
  30 #include <scsi/scsi_host.h>
  31 #include <scsi/scsi_device.h>
  32 #include <scsi/scsi_cmnd.h>
  33 #include <scsi/scsi_transport_fc.h>
  34 #include <scsi/scsi_bsg_fc.h>
  35
  36 #include "qla_bsg.h"
  37 #include "qla_nx.h"
  38 #define QLA2XXX_DRIVER_NAME     "qla2xxx"
  39 #define QLA2XXX_APIDEV          "ql2xapidev"
  40
  41 /*
  42  * We have MAILBOX_REGISTER_COUNT sized arrays in a few places,
  43  * but that's fine as we don't look at the last 24 ones for
  44  * ISP2100 HBAs.
  45  */
  46 #define MAILBOX_REGISTER_COUNT_2100     8
  47 #define MAILBOX_REGISTER_COUNT_2200     24
  48 #define MAILBOX_REGISTER_COUNT          32
  49
  50 #define QLA2200A_RISC_ROM_VER   4
  51 #define FPM_2300                6
  52 #define FPM_2310                7
  53
  54 #include "qla_settings.h"
  55
  56 /*
  57  * Data bit definitions
  58  */
  59 #define BIT_0   0x1
  60 #define BIT_1   0x2
  61 #define BIT_2   0x4
  62 #define BIT_3   0x8
  63 #define BIT_4   0x10
  64 #define BIT_5   0x20
  65 #define BIT_6   0x40
  66 #define BIT_7   0x80
  67 #define BIT_8   0x100
  68 #define BIT_9   0x200
  69 #define BIT_10  0x400
  70 #define BIT_11  0x800
  71 #define BIT_12  0x1000
  72 #define BIT_13  0x2000
  73 #define BIT_14  0x4000
  74 #define BIT_15  0x8000
  75 #define BIT_16  0x10000
  76 #define BIT_17  0x20000
  77 #define BIT_18  0x40000
  78 #define BIT_19  0x80000
  79 #define BIT_20  0x100000
  80 #define BIT_21  0x200000
  81 #define BIT_22  0x400000
  82 #define BIT_23  0x800000
  83 #define BIT_24  0x1000000
  84 #define BIT_25  0x2000000
  85 #define BIT_26  0x4000000
  86 #define BIT_27  0x8000000
  87 #define BIT_28  0x10000000
  88 #define BIT_29  0x20000000
  89 #define BIT_30  0x40000000
  90 #define BIT_31  0x80000000
  91
  92 #define LSB(x)  ((uint8_t)(x))
  93 #define MSB(x)  ((uint8_t)((uint16_t)(x) >> 8))
  94
  95 #define LSW(x)  ((uint16_t)(x))
  96 #define MSW(x)  ((uint16_t)((uint32_t)(x) >> 16))
  97
  98 #define LSD(x)  ((uint32_t)((uint64_t)(x)))
  99 #define MSD(x)  ((uint32_t)((((uint64_t)(x)) >> 16) >> 16))
 100
 101 #define MAKE_HANDLE(x, y) ((uint32_t)((((uint32_t)(x)) << 16) | (uint32_t)(y)))
 102
 103 /*
 104  * I/O register
 105 */
 106
 107 #define RD_REG_BYTE(addr)               readb(addr)
 108 #define RD_REG_WORD(addr)               readw(addr)
 109 #define RD_REG_DWORD(addr)              readl(addr)
 110 #define RD_REG_BYTE_RELAXED(addr)       readb_relaxed(addr)
 111 #define RD_REG_WORD_RELAXED(addr)       readw_relaxed(addr)
 112 #define RD_REG_DWORD_RELAXED(addr)      readl_relaxed(addr)
 113 #define WRT_REG_BYTE(addr, data)        writeb(data,addr)
 114 #define WRT_REG_WORD(addr, data)        writew(data,addr)
 115 #define WRT_REG_DWORD(addr, data)       writel(data,addr)
 116
 117 /*
 118  * ISP83XX specific remote register addresses
 119  */
 120 #define QLA83XX_LED_PORT0                       0x00201320
 121 #define QLA83XX_LED_PORT1                       0x00201328
 122 #define QLA83XX_IDC_DEV_STATE           0x22102384
 123 #define QLA83XX_IDC_MAJOR_VERSION       0x22102380
 124 #define QLA83XX_IDC_MINOR_VERSION       0x22102398
 125 #define QLA83XX_IDC_DRV_PRESENCE        0x22102388
 126 #define QLA83XX_IDC_DRIVER_ACK          0x2210238c
 127 #define QLA83XX_IDC_CONTROL                     0x22102390
 128 #define QLA83XX_IDC_AUDIT                       0x22102394
 129 #define QLA83XX_IDC_LOCK_RECOVERY       0x2210239c
 130 #define QLA83XX_DRIVER_LOCKID           0x22102104
 131 #define QLA83XX_DRIVER_LOCK                     0x8111c028
 132 #define QLA83XX_DRIVER_UNLOCK           0x8111c02c
 133 #define QLA83XX_FLASH_LOCKID            0x22102100
 134 #define QLA83XX_FLASH_LOCK                      0x8111c010
 135 #define QLA83XX_FLASH_UNLOCK            0x8111c014
 136 #define QLA83XX_DEV_PARTINFO1           0x221023e0
 137 #define QLA83XX_DEV_PARTINFO2           0x221023e4
 138 #define QLA83XX_FW_HEARTBEAT            0x221020b0
 139 #define QLA83XX_PEG_HALT_STATUS1        0x221020a8
 140 #define QLA83XX_PEG_HALT_STATUS2        0x221020ac
 141
 142 /* 83XX: Macros defining 8200 AEN Reason codes */
 143 #define IDC_DEVICE_STATE_CHANGE BIT_0
 144 #define IDC_PEG_HALT_STATUS_CHANGE BIT_1
 145 #define IDC_NIC_FW_REPORTED_FAILURE BIT_2
 146 #define IDC_HEARTBEAT_FAILURE BIT_3
 147
 148 /* 83XX: Macros defining 8200 AEN Error-levels */
 149 #define ERR_LEVEL_NON_FATAL 0x1
 150 #define ERR_LEVEL_RECOVERABLE_FATAL 0x2
 151 #define ERR_LEVEL_UNRECOVERABLE_FATAL 0x4
 152
 153 /* 83XX: Macros for IDC Version */
 154 #define QLA83XX_SUPP_IDC_MAJOR_VERSION 0x01
 155 #define QLA83XX_SUPP_IDC_MINOR_VERSION 0x0
 156
 157 /* 83XX: Macros for scheduling dpc tasks */
 158 #define QLA83XX_NIC_CORE_RESET 0x1
 159 #define QLA83XX_IDC_STATE_HANDLER 0x2
 160 #define QLA83XX_NIC_CORE_UNRECOVERABLE 0x3
 161
 162 /* 83XX: Macros for defining IDC-Control bits */
 163 #define QLA83XX_IDC_RESET_DISABLED BIT_0
 164 #define QLA83XX_IDC_GRACEFUL_RESET BIT_1
 165
 166 /* 83XX: Macros for different timeouts */
 167 #define QLA83XX_IDC_INITIALIZATION_TIMEOUT 30
 168 #define QLA83XX_IDC_RESET_ACK_TIMEOUT 10
 169 #define QLA83XX_MAX_LOCK_RECOVERY_WAIT (2 * HZ)
 170
 171 /* 83XX: Macros for defining class in DEV-Partition Info register */
 172 #define QLA83XX_CLASS_TYPE_NONE         0x0
 173 #define QLA83XX_CLASS_TYPE_NIC          0x1
 174 #define QLA83XX_CLASS_TYPE_FCOE         0x2
 175 #define QLA83XX_CLASS_TYPE_ISCSI        0x3
 176
 177 /* 83XX: Macros for IDC Lock-Recovery stages */
 178 #define IDC_LOCK_RECOVERY_STAGE1        0x1 /* Stage1: Intent for
 179                                              * lock-recovery
 180                                              */
 181 #define IDC_LOCK_RECOVERY_STAGE2        0x2 /* Stage2: Perform lock-recovery */
 182
 183 /* 83XX: Macros for IDC Audit type */
 184 #define IDC_AUDIT_TIMESTAMP             0x0 /* IDC-AUDIT: Record timestamp of
 185                                              * dev-state change to NEED-RESET
 186                                              * or NEED-QUIESCENT
 187                                              */
 188 #define IDC_AUDIT_COMPLETION            0x1 /* IDC-AUDIT: Record duration of
 189                                              * reset-recovery completion is
 190                                              * second
 191                                              */
 192
 193 /*
 194  * The ISP2312 v2 chip cannot access the FLASH/GPIO registers via MMIO in an
 195  * 133Mhz slot.
 196  */
 197 #define RD_REG_WORD_PIO(addr)           (inw((unsigned long)addr))
 198 #define WRT_REG_WORD_PIO(addr, data)    (outw(data,(unsigned long)addr))
 199
 200 /*
 201  * Fibre Channel device definitions.
 202  */
 203 #define WWN_SIZE                8       /* Size of WWPN, WWN & WWNN */
 204 #define MAX_FIBRE_DEVICES_2100  512
 205 #define MAX_FIBRE_DEVICES_2400  2048
 206 #define MAX_FIBRE_DEVICES_LOOP  128
 207 #define MAX_FIBRE_DEVICES_MAX   MAX_FIBRE_DEVICES_2400
 208 #define LOOPID_MAP_SIZE         (ha->max_fibre_devices)
 209 #define MAX_FIBRE_LUNS          0xFFFF
 210 #define MAX_HOST_COUNT          16
 211
 212 /*
 213  * Host adapter default definitions.
 214  */
 215 #define MAX_BUSES               1  /* We only have one bus today */
 216 #define MIN_LUNS                8
 217 #define MAX_LUNS                MAX_FIBRE_LUNS
 218 #define MAX_CMDS_PER_LUN        255
 219
 220 /*
 221  * Fibre Channel device definitions.
 222  */
 223 #define SNS_LAST_LOOP_ID_2100   0xfe
 224 #define SNS_LAST_LOOP_ID_2300   0x7ff
 225
 226 #define LAST_LOCAL_LOOP_ID      0x7d
 227 #define SNS_FL_PORT             0x7e
 228 #define FABRIC_CONTROLLER       0x7f
 229 #define SIMPLE_NAME_SERVER      0x80
 230 #define SNS_FIRST_LOOP_ID       0x81
 231 #define MANAGEMENT_SERVER       0xfe
 232 #define BROADCAST               0xff
 233
 234 /*
 235  * There is no correspondence between an N-PORT id and an AL_PA.  Therefore the
 236  * valid range of an N-PORT id is 0 through 0x7ef.
 237  */
 238 #define NPH_LAST_HANDLE         0x7ef
 239 #define NPH_MGMT_SERVER         0x7fa           /*  FFFFFA */
 240 #define NPH_SNS                 0x7fc           /*  FFFFFC */
 241 #define NPH_FABRIC_CONTROLLER   0x7fd           /*  FFFFFD */
 242 #define NPH_F_PORT              0x7fe           /*  FFFFFE */
 243 #define NPH_IP_BROADCAST        0x7ff           /*  FFFFFF */
 244
 245 #define MAX_CMDSZ       16              /* SCSI maximum CDB size. */
 246 #include "qla_fw.h"
 247
 248 /*
 249  * Timeout timer counts in seconds
 250  */
 251 #define PORT_RETRY_TIME                 1
 252 #define LOOP_DOWN_TIMEOUT               60
 253 #define LOOP_DOWN_TIME                  255     /* 240 */
 254 #define LOOP_DOWN_RESET                 (LOOP_DOWN_TIME - 30)
 255
 256 /* Maximum outstanding commands in ISP queues (1-65535) */
 257 #define MAX_OUTSTANDING_COMMANDS        1024
 258
 259 /* ISP request and response entry counts (37-65535) */
 260 #define REQUEST_ENTRY_CNT_2100          128     /* Number of request entries. */
 261 #define REQUEST_ENTRY_CNT_2200          2048    /* Number of request entries. */
 262 #define REQUEST_ENTRY_CNT_24XX          2048    /* Number of request entries. */
 263 #define RESPONSE_ENTRY_CNT_2100         64      /* Number of response entries.*/
 264 #define RESPONSE_ENTRY_CNT_2300         512     /* Number of response entries.*/
 265 #define RESPONSE_ENTRY_CNT_MQ           128     /* Number of response entries.*/
 266 #define ATIO_ENTRY_CNT_24XX             4096    /* Number of ATIO entries. */
 267
 268 struct req_que;
 269
 270 /*
 271  * (sd.h is not exported, hence local inclusion)
 272  * Data Integrity Field tuple.
 273  */
 274 struct sd_dif_tuple {
 275         __be16 guard_tag;       /* Checksum */
 276         __be16 app_tag;         /* Opaque storage */
 277         __be32 ref_tag;         /* Target LBA or indirect LBA */
 278 };
 279
 280 /*
 281  * SCSI Request Block
 282  */
 283 struct srb_cmd {
 284         struct scsi_cmnd *cmd;          /* Linux SCSI command pkt */
 285         uint32_t request_sense_length;
 286         uint8_t *request_sense_ptr;
 287         void *ctx;
 288 };
 289
 290 /*
 291  * SRB flag definitions
 292  */
 293 #define SRB_DMA_VALID                   BIT_0   /* Command sent to ISP */
 294 #define SRB_FCP_CMND_DMA_VALID          BIT_12  /* DIF: DSD List valid */
 295 #define SRB_CRC_CTX_DMA_VALID           BIT_2   /* DIF: context DMA valid */
 296 #define SRB_CRC_PROT_DMA_VALID          BIT_4   /* DIF: prot DMA valid */
 297 #define SRB_CRC_CTX_DSD_VALID           BIT_5   /* DIF: dsd_list valid */
 298
 299 /* To identify if a srb is of T10-CRC type. @sp => srb_t pointer */
 300 #define IS_PROT_IO(sp)  (sp->flags & SRB_CRC_CTX_DSD_VALID)
 301
 302 /*
 303  * SRB extensions.
 304  */
 305 struct srb_iocb {
 306         union {
 307                 struct {
 308                         uint16_t flags;
 309 #define SRB_LOGIN_RETRIED       BIT_0
 310 #define SRB_LOGIN_COND_PLOGI    BIT_1
 311 #define SRB_LOGIN_SKIP_PRLI     BIT_2
 312                         uint16_t data[2];
 313                 } logio;
 314                 struct {
 315                         /*
 316                          * Values for flags field below are as
 317                          * defined in tsk_mgmt_entry struct
 318                          * for control_flags field in qla_fw.h.
 319                          */
 320                         uint32_t flags;
 321                         uint32_t lun;
 322                         uint32_t data;
 323                 } tmf;
 324         } u;
 325
 326         struct timer_list timer;
 327         void (*timeout)(void *);
 328 };
 329
 330 /* Values for srb_ctx type */
 331 #define SRB_LOGIN_CMD   1
 332 #define SRB_LOGOUT_CMD  2
 333 #define SRB_ELS_CMD_RPT 3
 334 #define SRB_ELS_CMD_HST 4
 335 #define SRB_CT_CMD      5
 336 #define SRB_ADISC_CMD   6
 337 #define SRB_TM_CMD      7
 338 #define SRB_SCSI_CMD    8
 339 #define SRB_BIDI_CMD    9
 340
 341 typedef struct srb {
 342         atomic_t ref_count;
 343         struct fc_port *fcport;
 344         uint32_t handle;
 345         uint16_t flags;
 346         uint16_t type;
 347         char *name;
 348         int iocbs;
 349         union {
 350                 struct srb_iocb iocb_cmd;
 351                 struct fc_bsg_job *bsg_job;
 352                 struct srb_cmd scmd;
 353         } u;
 354         void (*done)(void *, void *, int);
 355         void (*free)(void *, void *);
 356 } srb_t;
 357
 358 #define GET_CMD_SP(sp) (sp->u.scmd.cmd)
 359 #define SET_CMD_SP(sp, cmd) (sp->u.scmd.cmd = cmd)
 360 #define GET_CMD_CTX_SP(sp) (sp->u.scmd.ctx)
 361
 362 #define GET_CMD_SENSE_LEN(sp) \
 363         (sp->u.scmd.request_sense_length)
 364 #define SET_CMD_SENSE_LEN(sp, len) \
 365         (sp->u.scmd.request_sense_length = len)
 366 #define GET_CMD_SENSE_PTR(sp) \
 367         (sp->u.scmd.request_sense_ptr)
 368 #define SET_CMD_SENSE_PTR(sp, ptr) \
 369         (sp->u.scmd.request_sense_ptr = ptr)
 370
 371 struct msg_echo_lb {
 372         dma_addr_t send_dma;
 373         dma_addr_t rcv_dma;
 374         uint16_t req_sg_cnt;
 375         uint16_t rsp_sg_cnt;
 376         uint16_t options;
 377         uint32_t transfer_size;
 378 };
 379
 380 /*
 381  * ISP I/O Register Set structure definitions.
 382  */
 383 struct device_reg_2xxx {
 384         uint16_t flash_address;         /* Flash BIOS address */
 385         uint16_t flash_data;            /* Flash BIOS data */
 386         uint16_t unused_1[1];           /* Gap */
 387         uint16_t ctrl_status;           /* Control/Status */
 388 #define CSR_FLASH_64K_BANK      BIT_3   /* Flash upper 64K bank select */
 389 #define CSR_FLASH_ENABLE        BIT_1   /* Flash BIOS Read/Write enable */
 390 #define CSR_ISP_SOFT_RESET      BIT_0   /* ISP soft reset */
 391
 392         uint16_t ictrl;                 /* Interrupt control */
 393 #define ICR_EN_INT              BIT_15  /* ISP enable interrupts. */
 394 #define ICR_EN_RISC             BIT_3   /* ISP enable RISC interrupts. */
 395
 396         uint16_t istatus;               /* Interrupt status */
 397 #define ISR_RISC_INT            BIT_3   /* RISC interrupt */
 398
 399         uint16_t semaphore;             /* Semaphore */
 400         uint16_t nvram;                 /* NVRAM register. */
 401 #define NVR_DESELECT            0
 402 #define NVR_BUSY                BIT_15
 403 #define NVR_WRT_ENABLE          BIT_14  /* Write enable */
 404 #define NVR_PR_ENABLE           BIT_13  /* Protection register enable */
 405 #define NVR_DATA_IN             BIT_3
 406 #define NVR_DATA_OUT            BIT_2
 407 #define NVR_SELECT              BIT_1
 408 #define NVR_CLOCK               BIT_0
 409
 410 #define NVR_WAIT_CNT            20000
 411
 412         union {
 413                 struct {
 414                         uint16_t mailbox0;
 415                         uint16_t mailbox1;
 416                         uint16_t mailbox2;
 417                         uint16_t mailbox3;
 418                         uint16_t mailbox4;
 419                         uint16_t mailbox5;
 420                         uint16_t mailbox6;
 421                         uint16_t mailbox7;
 422                         uint16_t unused_2[59];  /* Gap */
 423                 } __attribute__((packed)) isp2100;
 424                 struct {
 425                                                 /* Request Queue */
 426                         uint16_t req_q_in;      /*  In-Pointer */
 427                         uint16_t req_q_out;     /*  Out-Pointer */
 428                                                 /* Response Queue */
 429                         uint16_t rsp_q_in;      /*  In-Pointer */
 430                         uint16_t rsp_q_out;     /*  Out-Pointer */
 431
 432                                                 /* RISC to Host Status */
 433                         uint32_t host_status;
 434 #define HSR_RISC_INT            BIT_15  /* RISC interrupt */
 435 #define HSR_RISC_PAUSED         BIT_8   /* RISC Paused */
 436
 437                                         /* Host to Host Semaphore */
 438                         uint16_t host_semaphore;
 439                         uint16_t unused_3[17];  /* Gap */
 440                         uint16_t mailbox0;
 441                         uint16_t mailbox1;
 442                         uint16_t mailbox2;
 443                         uint16_t mailbox3;
 444                         uint16_t mailbox4;
 445                         uint16_t mailbox5;
 446                         uint16_t mailbox6;
 447                         uint16_t mailbox7;
 448                         uint16_t mailbox8;
 449                         uint16_t mailbox9;
 450                         uint16_t mailbox10;
 451                         uint16_t mailbox11;
 452                         uint16_t mailbox12;
 453                         uint16_t mailbox13;
 454                         uint16_t mailbox14;
 455                         uint16_t mailbox15;
 456                         uint16_t mailbox16;
 457                         uint16_t mailbox17;
 458                         uint16_t mailbox18;
 459                         uint16_t mailbox19;
 460                         uint16_t mailbox20;
 461                         uint16_t mailbox21;
 462                         uint16_t mailbox22;
 463                         uint16_t mailbox23;
 464                         uint16_t mailbox24;
 465                         uint16_t mailbox25;
 466                         uint16_t mailbox26;
 467                         uint16_t mailbox27;
 468                         uint16_t mailbox28;
 469                         uint16_t mailbox29;
 470                         uint16_t mailbox30;
 471                         uint16_t mailbox31;
 472                         uint16_t fb_cmd;
 473                         uint16_t unused_4[10];  /* Gap */
 474                 } __attribute__((packed)) isp2300;
 475         } u;
 476
 477         uint16_t fpm_diag_config;
 478         uint16_t unused_5[0x4];         /* Gap */
 479         uint16_t risc_hw;
 480         uint16_t unused_5_1;            /* Gap */
 481         uint16_t pcr;                   /* Processor Control Register. */
 482         uint16_t unused_6[0x5];         /* Gap */
 483         uint16_t mctr;                  /* Memory Configuration and Timing. */
 484         uint16_t unused_7[0x3];         /* Gap */
 485         uint16_t fb_cmd_2100;           /* Unused on 23XX */
 486         uint16_t unused_8[0x3];         /* Gap */
 487         uint16_t hccr;                  /* Host command & control register. */
 488 #define HCCR_HOST_INT           BIT_7   /* Host interrupt bit */
 489 #define HCCR_RISC_PAUSE         BIT_5   /* Pause mode bit */
 490                                         /* HCCR commands */
 491 #define HCCR_RESET_RISC         0x1000  /* Reset RISC */
 492 #define HCCR_PAUSE_RISC         0x2000  /* Pause RISC */
 493 #define HCCR_RELEASE_RISC       0x3000  /* Release RISC from reset. */
 494 #define HCCR_SET_HOST_INT       0x5000  /* Set host interrupt */
 495 #define HCCR_CLR_HOST_INT       0x6000  /* Clear HOST interrupt */
 496 #define HCCR_CLR_RISC_INT       0x7000  /* Clear RISC interrupt */
 497 #define HCCR_DISABLE_PARITY_PAUSE 0x4001 /* Disable parity error RISC pause. */
 498 #define HCCR_ENABLE_PARITY      0xA000  /* Enable PARITY interrupt */
 499
 500         uint16_t unused_9[5];           /* Gap */
 501         uint16_t gpiod;                 /* GPIO Data register. */
 502         uint16_t gpioe;                 /* GPIO Enable register. */
 503 #define GPIO_LED_MASK                   0x00C0
 504 #define GPIO_LED_GREEN_OFF_AMBER_OFF    0x0000
 505 #define GPIO_LED_GREEN_ON_AMBER_OFF     0x0040
 506 #define GPIO_LED_GREEN_OFF_AMBER_ON     0x0080
 507 #define GPIO_LED_GREEN_ON_AMBER_ON      0x00C0
 508 #define GPIO_LED_ALL_OFF                0x0000
 509 #define GPIO_LED_RED_ON_OTHER_OFF       0x0001  /* isp2322 */
 510 #define GPIO_LED_RGA_ON                 0x00C1  /* isp2322: red green amber */
 511
 512         union {
 513                 struct {
 514                         uint16_t unused_10[8];  /* Gap */
 515                         uint16_t mailbox8;
 516                         uint16_t mailbox9;
 517                         uint16_t mailbox10;
 518                         uint16_t mailbox11;
 519                         uint16_t mailbox12;
 520                         uint16_t mailbox13;
 521                         uint16_t mailbox14;
 522                         uint16_t mailbox15;
 523                         uint16_t mailbox16;
 524                         uint16_t mailbox17;
 525                         uint16_t mailbox18;
 526                         uint16_t mailbox19;
 527                         uint16_t mailbox20;
 528                         uint16_t mailbox21;
 529                         uint16_t mailbox22;
 530                         uint16_t mailbox23;     /* Also probe reg. */
 531                 } __attribute__((packed)) isp2200;
 532         } u_end;
 533 };
 534
 535 struct device_reg_25xxmq {
 536         uint32_t req_q_in;
 537         uint32_t req_q_out;
 538         uint32_t rsp_q_in;
 539         uint32_t rsp_q_out;
 540 };
 541
 542 typedef union {
 543                 struct device_reg_2xxx isp;
 544                 struct device_reg_24xx isp24;
 545                 struct device_reg_25xxmq isp25mq;
 546                 struct device_reg_82xx isp82;
 547 } device_reg_t;
 548
 549 #define ISP_REQ_Q_IN(ha, reg) \
 550         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 551          &(reg)->u.isp2100.mailbox4 : \
 552          &(reg)->u.isp2300.req_q_in)
 553 #define ISP_REQ_Q_OUT(ha, reg) \
 554         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 555          &(reg)->u.isp2100.mailbox4 : \
 556          &(reg)->u.isp2300.req_q_out)
 557 #define ISP_RSP_Q_IN(ha, reg) \
 558         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 559          &(reg)->u.isp2100.mailbox5 : \
 560          &(reg)->u.isp2300.rsp_q_in)
 561 #define ISP_RSP_Q_OUT(ha, reg) \
 562         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 563          &(reg)->u.isp2100.mailbox5 : \
 564          &(reg)->u.isp2300.rsp_q_out)
 565
 566 #define MAILBOX_REG(ha, reg, num) \
 567         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 568          (num < 8 ? \
 569           &(reg)->u.isp2100.mailbox0 + (num) : \
 570           &(reg)->u_end.isp2200.mailbox8 + (num) - 8) : \
 571          &(reg)->u.isp2300.mailbox0 + (num))
 572 #define RD_MAILBOX_REG(ha, reg, num) \
 573         RD_REG_WORD(MAILBOX_REG(ha, reg, num))
 574 #define WRT_MAILBOX_REG(ha, reg, num, data) \
 575         WRT_REG_WORD(MAILBOX_REG(ha, reg, num), data)
 576
 577 #define FB_CMD_REG(ha, reg) \
 578         (IS_QLA2100(ha) || IS_QLA2200(ha) ? \
 579          &(reg)->fb_cmd_2100 : \
 580          &(reg)->u.isp2300.fb_cmd)
 581 #define RD_FB_CMD_REG(ha, reg) \
 582         RD_REG_WORD(FB_CMD_REG(ha, reg))
 583 #define WRT_FB_CMD_REG(ha, reg, data) \
 584         WRT_REG_WORD(FB_CMD_REG(ha, reg), data)
 585
 586 typedef struct {
 587         uint32_t        out_mb;         /* outbound from driver */
 588         uint32_t        in_mb;                  /* Incoming from RISC */
 589         uint16_t        mb[MAILBOX_REGISTER_COUNT];
 590         long            buf_size;
 591         void            *bufp;
 592         uint32_t        tov;
 593         uint8_t         flags;
 594 #define MBX_DMA_IN      BIT_0
 595 #define MBX_DMA_OUT     BIT_1
 596 #define IOCTL_CMD       BIT_2
 597 } mbx_cmd_t;
 598
 599 #define MBX_TOV_SECONDS 30
 600
 601 /*
 602  *  ISP product identification definitions in mailboxes after reset.
 603  */
 604 #define PROD_ID_1               0x4953
 605 #define PROD_ID_2               0x0000
 606 #define PROD_ID_2a              0x5020
 607 #define PROD_ID_3               0x2020
 608
 609 /*
 610  * ISP mailbox Self-Test status codes
 611  */
 612 #define MBS_FRM_ALIVE           0       /* Firmware Alive. */
 613 #define MBS_CHKSUM_ERR          1       /* Checksum Error. */
 614 #define MBS_BUSY                4       /* Busy. */
 615
 616 /*
 617  * ISP mailbox command complete status codes
 618  */
 619 #define MBS_COMMAND_COMPLETE            0x4000
 620 #define MBS_INVALID_COMMAND             0x4001
 621 #define MBS_HOST_INTERFACE_ERROR        0x4002
 622 #define MBS_TEST_FAILED                 0x4003
 623 #define MBS_COMMAND_ERROR               0x4005
 624 #define MBS_COMMAND_PARAMETER_ERROR     0x4006
 625 #define MBS_PORT_ID_USED                0x4007
 626 #define MBS_LOOP_ID_USED                0x4008
 627 #define MBS_ALL_IDS_IN_USE              0x4009
 628 #define MBS_NOT_LOGGED_IN               0x400A
 629 #define MBS_LINK_DOWN_ERROR             0x400B
 630 #define MBS_DIAG_ECHO_TEST_ERROR        0x400C
 631
 632 /*
 633  * ISP mailbox asynchronous event status codes
 634  */
 635 #define MBA_ASYNC_EVENT         0x8000  /* Asynchronous event. */
 636 #define MBA_RESET               0x8001  /* Reset Detected. */
 637 #define MBA_SYSTEM_ERR          0x8002  /* System Error. */
 638 #define MBA_REQ_TRANSFER_ERR    0x8003  /* Request Transfer Error. */
 639 #define MBA_RSP_TRANSFER_ERR    0x8004  /* Response Transfer Error. */
 640 #define MBA_WAKEUP_THRES        0x8005  /* Request Queue Wake-up. */
 641 #define MBA_LIP_OCCURRED        0x8010  /* Loop Initialization Procedure */
 642                                         /* occurred. */
 643 #define MBA_LOOP_UP             0x8011  /* FC Loop UP. */
 644 #define MBA_LOOP_DOWN           0x8012  /* FC Loop Down. */
 645 #define MBA_LIP_RESET           0x8013  /* LIP reset occurred. */
 646 #define MBA_PORT_UPDATE         0x8014  /* Port Database update. */
 647 #define MBA_RSCN_UPDATE         0x8015  /* Register State Chg Notification. */
 648 #define MBA_LIP_F8              0x8016  /* Received a LIP F8. */
 649 #define MBA_LOOP_INIT_ERR       0x8017  /* Loop Initialization Error. */
 650 #define MBA_FABRIC_AUTH_REQ     0x801b  /* Fabric Authentication Required. */
 651 #define MBA_SCSI_COMPLETION     0x8020  /* SCSI Command Complete. */
 652 #define MBA_CTIO_COMPLETION     0x8021  /* CTIO Complete. */
 653 #define MBA_IP_COMPLETION       0x8022  /* IP Transmit Command Complete. */
 654 #define MBA_IP_RECEIVE          0x8023  /* IP Received. */
 655 #define MBA_IP_BROADCAST        0x8024  /* IP Broadcast Received. */
 656 #define MBA_IP_LOW_WATER_MARK   0x8025  /* IP Low Water Mark reached. */
 657 #define MBA_IP_RCV_BUFFER_EMPTY 0x8026  /* IP receive buffer queue empty. */
 658 #define MBA_IP_HDR_DATA_SPLIT   0x8027  /* IP header/data splitting feature */
 659                                         /* used. */
 660 #define MBA_TRACE_NOTIFICATION  0x8028  /* Trace/Diagnostic notification. */
 661 #define MBA_POINT_TO_POINT      0x8030  /* Point to point mode. */
 662 #define MBA_CMPLT_1_16BIT       0x8031  /* Completion 1 16bit IOSB. */
 663 #define MBA_CMPLT_2_16BIT       0x8032  /* Completion 2 16bit IOSB. */
 664 #define MBA_CMPLT_3_16BIT       0x8033  /* Completion 3 16bit IOSB. */
 665 #define MBA_CMPLT_4_16BIT       0x8034  /* Completion 4 16bit IOSB. */
 666 #define MBA_CMPLT_5_16BIT       0x8035  /* Completion 5 16bit IOSB. */
 667 #define MBA_CHG_IN_CONNECTION   0x8036  /* Change in connection mode. */
 668 #define MBA_RIO_RESPONSE        0x8040  /* RIO response queue update. */
 669 #define MBA_ZIO_RESPONSE        0x8040  /* ZIO response queue update. */
 670 #define MBA_CMPLT_2_32BIT       0x8042  /* Completion 2 32bit IOSB. */
 671 #define MBA_BYPASS_NOTIFICATION 0x8043  /* Auto bypass notification. */
 672 #define MBA_DISCARD_RND_FRAME   0x8048  /* discard RND frame due to error. */
 673 #define MBA_REJECTED_FCP_CMD    0x8049  /* rejected FCP_CMD. */
 674
 675 /* 83XX FCoE specific */
 676 #define MBA_IDC_AEN             0x8200  /* FCoE: NIC Core state change AEN */
 677
 678 /* ISP mailbox loopback echo diagnostic error code */
 679 #define MBS_LB_RESET    0x17
 680 /*
 681  * Firmware options 1, 2, 3.
 682  */
 683 #define FO1_AE_ON_LIPF8                 BIT_0
 684 #define FO1_AE_ALL_LIP_RESET            BIT_1
 685 #define FO1_CTIO_RETRY                  BIT_3
 686 #define FO1_DISABLE_LIP_F7_SW           BIT_4
 687 #define FO1_DISABLE_100MS_LOS_WAIT      BIT_5
 688 #define FO1_DISABLE_GPIO6_7             BIT_6   /* LED bits */
 689 #define FO1_AE_ON_LOOP_INIT_ERR         BIT_7
 690 #define FO1_SET_EMPHASIS_SWING          BIT_8
 691 #define FO1_AE_AUTO_BYPASS              BIT_9
 692 #define FO1_ENABLE_PURE_IOCB            BIT_10
 693 #define FO1_AE_PLOGI_RJT                BIT_11
 694 #define FO1_ENABLE_ABORT_SEQUENCE       BIT_12
 695 #define FO1_AE_QUEUE_FULL               BIT_13
 696
 697 #define FO2_ENABLE_ATIO_TYPE_3          BIT_0
 698 #define FO2_REV_LOOPBACK                BIT_1
 699
 700 #define FO3_ENABLE_EMERG_IOCB           BIT_0
 701 #define FO3_AE_RND_ERROR                BIT_1
 702
 703 /* 24XX additional firmware options */
 704 #define ADD_FO_COUNT                    3
 705 #define ADD_FO1_DISABLE_GPIO_LED_CTRL   BIT_6   /* LED bits */
 706 #define ADD_FO1_ENABLE_PUREX_IOCB       BIT_10
 707
 708 #define ADD_FO2_ENABLE_SEL_CLS2         BIT_5
 709
 710 #define ADD_FO3_NO_ABT_ON_LINK_DOWN     BIT_14
 711
 712 /*
 713  * ISP mailbox commands
 714  */
 715 #define MBC_LOAD_RAM                    1       /* Load RAM. */
 716 #define MBC_EXECUTE_FIRMWARE            2       /* Execute firmware. */
 717 #define MBC_WRITE_RAM_WORD              4       /* Write RAM word. */
 718 #define MBC_READ_RAM_WORD               5       /* Read RAM word. */
 719 #define MBC_MAILBOX_REGISTER_TEST       6       /* Wrap incoming mailboxes */
 720 #define MBC_VERIFY_CHECKSUM             7       /* Verify checksum. */
 721 #define MBC_GET_FIRMWARE_VERSION        8       /* Get firmware revision. */
 722 #define MBC_LOAD_RISC_RAM               9       /* Load RAM command. */
 723 #define MBC_DUMP_RISC_RAM               0xa     /* Dump RAM command. */
 724 #define MBC_LOAD_RISC_RAM_EXTENDED      0xb     /* Load RAM extended. */
 725 #define MBC_DUMP_RISC_RAM_EXTENDED      0xc     /* Dump RAM extended. */
 726 #define MBC_WRITE_RAM_WORD_EXTENDED     0xd     /* Write RAM word extended */
 727 #define MBC_READ_RAM_EXTENDED           0xf     /* Read RAM extended. */
 728 #define MBC_IOCB_COMMAND                0x12    /* Execute IOCB command. */
 729 #define MBC_STOP_FIRMWARE               0x14    /* Stop firmware. */
 730 #define MBC_ABORT_COMMAND               0x15    /* Abort IOCB command. */
 731 #define MBC_ABORT_DEVICE                0x16    /* Abort device (ID/LUN). */
 732 #define MBC_ABORT_TARGET                0x17    /* Abort target (ID). */
 733 #define MBC_RESET                       0x18    /* Reset. */
 734 #define MBC_GET_ADAPTER_LOOP_ID         0x20    /* Get loop id of ISP2200. */
 735 #define MBC_GET_RETRY_COUNT             0x22    /* Get f/w retry cnt/delay. */
 736 #define MBC_DISABLE_VI                  0x24    /* Disable VI operation. */
 737 #define MBC_ENABLE_VI                   0x25    /* Enable VI operation. */
 738 #define MBC_GET_FIRMWARE_OPTION         0x28    /* Get Firmware Options. */
 739 #define MBC_SET_FIRMWARE_OPTION         0x38    /* Set Firmware Options. */
 740 #define MBC_LOOP_PORT_BYPASS            0x40    /* Loop Port Bypass. */
 741 #define MBC_LOOP_PORT_ENABLE            0x41    /* Loop Port Enable. */
 742 #define MBC_GET_RESOURCE_COUNTS         0x42    /* Get Resource Counts. */
 743 #define MBC_NON_PARTICIPATE             0x43    /* Non-Participating Mode. */
 744 #define MBC_DIAGNOSTIC_ECHO             0x44    /* Diagnostic echo. */
 745 #define MBC_DIAGNOSTIC_LOOP_BACK        0x45    /* Diagnostic loop back. */
 746 #define MBC_ONLINE_SELF_TEST            0x46    /* Online self-test. */
 747 #define MBC_ENHANCED_GET_PORT_DATABASE  0x47    /* Get port database + login */
 748 #define MBC_CONFIGURE_VF                0x4b    /* Configure VFs */
 749 #define MBC_RESET_LINK_STATUS           0x52    /* Reset Link Error Status */
 750 #define MBC_IOCB_COMMAND_A64            0x54    /* Execute IOCB command (64) */
 751 #define MBC_PORT_LOGOUT                 0x56    /* Port Logout request */
 752 #define MBC_SEND_RNID_ELS               0x57    /* Send RNID ELS request */
 753 #define MBC_SET_RNID_PARAMS             0x59    /* Set RNID parameters */
 754 #define MBC_GET_RNID_PARAMS             0x5a    /* Data Rate */
 755 #define MBC_DATA_RATE                   0x5d    /* Get RNID parameters */
 756 #define MBC_INITIALIZE_FIRMWARE         0x60    /* Initialize firmware */
 757 #define MBC_INITIATE_LIP                0x62    /* Initiate Loop */
 758                                                 /* Initialization Procedure */
 759 #define MBC_GET_FC_AL_POSITION_MAP      0x63    /* Get FC_AL Position Map. */
 760 #define MBC_GET_PORT_DATABASE           0x64    /* Get Port Database. */
 761 #define MBC_CLEAR_ACA                   0x65    /* Clear ACA. */
 762 #define MBC_TARGET_RESET                0x66    /* Target Reset. */
 763 #define MBC_CLEAR_TASK_SET              0x67    /* Clear Task Set. */
 764 #define MBC_ABORT_TASK_SET              0x68    /* Abort Task Set. */
 765 #define MBC_GET_FIRMWARE_STATE          0x69    /* Get firmware state. */
 766 #define MBC_GET_PORT_NAME               0x6a    /* Get port name. */
 767 #define MBC_GET_LINK_STATUS             0x6b    /* Get port link status. */
 768 #define MBC_LIP_RESET                   0x6c    /* LIP reset. */
 769 #define MBC_SEND_SNS_COMMAND            0x6e    /* Send Simple Name Server */
 770                                                 /* commandd. */
 771 #define MBC_LOGIN_FABRIC_PORT           0x6f    /* Login fabric port. */
 772 #define MBC_SEND_CHANGE_REQUEST         0x70    /* Send Change Request. */
 773 #define MBC_LOGOUT_FABRIC_PORT          0x71    /* Logout fabric port. */
 774 #define MBC_LIP_FULL_LOGIN              0x72    /* Full login LIP. */
 775 #define MBC_LOGIN_LOOP_PORT             0x74    /* Login Loop Port. */
 776 #define MBC_PORT_NODE_NAME_LIST         0x75    /* Get port/node name list. */
 777 #define MBC_INITIALIZE_RECEIVE_QUEUE    0x77    /* Initialize receive queue */
 778 #define MBC_UNLOAD_IP                   0x79    /* Shutdown IP */
 779 #define MBC_GET_ID_LIST                 0x7C    /* Get Port ID list. */
 780 #define MBC_SEND_LFA_COMMAND            0x7D    /* Send Loop Fabric Address */
 781 #define MBC_LUN_RESET                   0x7E    /* Send LUN reset */
 782
 783 /*
 784  * ISP24xx mailbox commands
 785  */
 786 #define MBC_SERDES_PARAMS               0x10    /* Serdes Tx Parameters. */
 787 #define MBC_GET_IOCB_STATUS             0x12    /* Get IOCB status command. */
 788 #define MBC_PORT_PARAMS                 0x1A    /* Port iDMA Parameters. */
 789 #define MBC_GET_TIMEOUT_PARAMS          0x22    /* Get FW timeouts. */
 790 #define MBC_TRACE_CONTROL               0x27    /* Trace control command. */
 791 #define MBC_GEN_SYSTEM_ERROR            0x2a    /* Generate System Error. */
 792 #define MBC_WRITE_SFP                   0x30    /* Write SFP Data. */
 793 #define MBC_READ_SFP                    0x31    /* Read SFP Data. */
 794 #define MBC_SET_TIMEOUT_PARAMS          0x32    /* Set FW timeouts. */
 795 #define MBC_MID_INITIALIZE_FIRMWARE     0x48    /* MID Initialize firmware. */
 796 #define MBC_MID_GET_VP_DATABASE         0x49    /* MID Get VP Database. */
 797 #define MBC_MID_GET_VP_ENTRY            0x4a    /* MID Get VP Entry. */
 798 #define MBC_HOST_MEMORY_COPY            0x53    /* Host Memory Copy. */
 799 #define MBC_SEND_RNFT_ELS               0x5e    /* Send RNFT ELS request */
 800 #define MBC_GET_LINK_PRIV_STATS         0x6d    /* Get link & private data. */
 801 #define MBC_SET_VENDOR_ID               0x76    /* Set Vendor ID. */
 802 #define MBC_SET_PORT_CONFIG             0x122   /* Set port configuration */
 803 #define MBC_GET_PORT_CONFIG             0x123   /* Get port configuration */
 804
 805 /*
 806  * ISP81xx mailbox commands
 807  */
 808 #define MBC_WRITE_MPI_REGISTER          0x01    /* Write MPI Register. */
 809
 810 /* Firmware return data sizes */
 811 #define FCAL_MAP_SIZE   128
 812
 813 /* Mailbox bit definitions for out_mb and in_mb */
 814 #define MBX_31          BIT_31
 815 #define MBX_30          BIT_30
 816 #define MBX_29          BIT_29
 817 #define MBX_28          BIT_28
 818 #define MBX_27          BIT_27
 819 #define MBX_26          BIT_26
 820 #define MBX_25          BIT_25
 821 #define MBX_24          BIT_24
 822 #define MBX_23          BIT_23
 823 #define MBX_22          BIT_22
 824 #define MBX_21          BIT_21
 825 #define MBX_20          BIT_20
 826 #define MBX_19          BIT_19
 827 #define MBX_18          BIT_18
 828 #define MBX_17          BIT_17
 829 #define MBX_16          BIT_16
 830 #define MBX_15          BIT_15
 831 #define MBX_14          BIT_14
 832 #define MBX_13          BIT_13
 833 #define MBX_12          BIT_12
 834 #define MBX_11          BIT_11
 835 #define MBX_10          BIT_10
 836 #define MBX_9           BIT_9
 837 #define MBX_8           BIT_8
 838 #define MBX_7           BIT_7
 839 #define MBX_6           BIT_6
 840 #define MBX_5           BIT_5
 841 #define MBX_4           BIT_4
 842 #define MBX_3           BIT_3
 843 #define MBX_2           BIT_2
 844 #define MBX_1           BIT_1
 845 #define MBX_0           BIT_0
 846
 847 /*
 848  * Firmware state codes from get firmware state mailbox command
 849  */
 850 #define FSTATE_CONFIG_WAIT      0
 851 #define FSTATE_WAIT_AL_PA       1
 852 #define FSTATE_WAIT_LOGIN       2
 853 #define FSTATE_READY            3
 854 #define FSTATE_LOSS_OF_SYNC     4
 855 #define FSTATE_ERROR            5
 856 #define FSTATE_REINIT           6
 857 #define FSTATE_NON_PART         7
 858
 859 #define FSTATE_CONFIG_CORRECT      0
 860 #define FSTATE_P2P_RCV_LIP         1
 861 #define FSTATE_P2P_CHOOSE_LOOP     2
 862 #define FSTATE_P2P_RCV_UNIDEN_LIP  3
 863 #define FSTATE_FATAL_ERROR         4
 864 #define FSTATE_LOOP_BACK_CONN      5
 865
 866 /*
 867  * Port Database structure definition
 868  * Little endian except where noted.
 869  */
 870 #define PORT_DATABASE_SIZE      128     /* bytes */
 871 typedef struct {
 872         uint8_t options;
 873         uint8_t control;
 874         uint8_t master_state;
 875         uint8_t slave_state;
 876         uint8_t reserved[2];
 877         uint8_t hard_address;
 878         uint8_t reserved_1;
 879         uint8_t port_id[4];
 880         uint8_t node_name[WWN_SIZE];
 881         uint8_t port_name[WWN_SIZE];
 882         uint16_t execution_throttle;
 883         uint16_t execution_count;
 884         uint8_t reset_count;
 885         uint8_t reserved_2;
 886         uint16_t resource_allocation;
 887         uint16_t current_allocation;
 888         uint16_t queue_head;
 889         uint16_t queue_tail;
 890         uint16_t transmit_execution_list_next;
 891         uint16_t transmit_execution_list_previous;
 892         uint16_t common_features;
 893         uint16_t total_concurrent_sequences;
 894         uint16_t RO_by_information_category;
 895         uint8_t recipient;
 896         uint8_t initiator;
 897         uint16_t receive_data_size;
 898         uint16_t concurrent_sequences;
 899         uint16_t open_sequences_per_exchange;
 900         uint16_t lun_abort_flags;
 901         uint16_t lun_stop_flags;
 902         uint16_t stop_queue_head;
 903         uint16_t stop_queue_tail;
 904         uint16_t port_retry_timer;
 905         uint16_t next_sequence_id;
 906         uint16_t frame_count;
 907         uint16_t PRLI_payload_length;
 908         uint8_t prli_svc_param_word_0[2];       /* Big endian */
 909                                                 /* Bits 15-0 of word 0 */
 910         uint8_t prli_svc_param_word_3[2];       /* Big endian */
 911                                                 /* Bits 15-0 of word 3 */
 912         uint16_t loop_id;
 913         uint16_t extended_lun_info_list_pointer;
 914         uint16_t extended_lun_stop_list_pointer;
 915 } port_database_t;
 916
 917 /*
 918  * Port database slave/master states
 919  */
 920 #define PD_STATE_DISCOVERY                      0
 921 #define PD_STATE_WAIT_DISCOVERY_ACK             1
 922 #define PD_STATE_PORT_LOGIN                     2
 923 #define PD_STATE_WAIT_PORT_LOGIN_ACK            3
 924 #define PD_STATE_PROCESS_LOGIN                  4
 925 #define PD_STATE_WAIT_PROCESS_LOGIN_ACK         5
 926 #define PD_STATE_PORT_LOGGED_IN                 6
 927 #define PD_STATE_PORT_UNAVAILABLE               7
 928 #define PD_STATE_PROCESS_LOGOUT                 8
 929 #define PD_STATE_WAIT_PROCESS_LOGOUT_ACK        9
 930 #define PD_STATE_PORT_LOGOUT                    10
 931 #define PD_STATE_WAIT_PORT_LOGOUT_ACK           11
 932
 933
 934 #define QLA_ZIO_MODE_6          (BIT_2 | BIT_1)
 935 #define QLA_ZIO_DISABLED        0
 936 #define QLA_ZIO_DEFAULT_TIMER   2
 937
 938 /*
 939  * ISP Initialization Control Block.
 940  * Little endian except where noted.
 941  */
 942 #define ICB_VERSION 1
 943 typedef struct {
 944         uint8_t  version;
 945         uint8_t  reserved_1;
 946
 947         /*
 948          * LSB BIT 0  = Enable Hard Loop Id
 949          * LSB BIT 1  = Enable Fairness
 950          * LSB BIT 2  = Enable Full-Duplex
 951          * LSB BIT 3  = Enable Fast Posting
 952          * LSB BIT 4  = Enable Target Mode
 953          * LSB BIT 5  = Disable Initiator Mode
 954          * LSB BIT 6  = Enable ADISC
 955          * LSB BIT 7  = Enable Target Inquiry Data
 956          *
 957          * MSB BIT 0  = Enable PDBC Notify
 958          * MSB BIT 1  = Non Participating LIP
 959          * MSB BIT 2  = Descending Loop ID Search
 960          * MSB BIT 3  = Acquire Loop ID in LIPA
 961          * MSB BIT 4  = Stop PortQ on Full Status
 962          * MSB BIT 5  = Full Login after LIP
 963          * MSB BIT 6  = Node Name Option
 964          * MSB BIT 7  = Ext IFWCB enable bit
 965          */
 966         uint8_t  firmware_options[2];
 967
 968         uint16_t frame_payload_size;
 969         uint16_t max_iocb_allocation;
 970         uint16_t execution_throttle;
 971         uint8_t  retry_count;
 972         uint8_t  retry_delay;                   /* unused */
 973         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
 974         uint16_t hard_address;
 975         uint8_t  inquiry_data;
 976         uint8_t  login_timeout;
 977         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
 978
 979         uint16_t request_q_outpointer;
 980         uint16_t response_q_inpointer;
 981         uint16_t request_q_length;
 982         uint16_t response_q_length;
 983         uint32_t request_q_address[2];
 984         uint32_t response_q_address[2];
 985
 986         uint16_t lun_enables;
 987         uint8_t  command_resource_count;
 988         uint8_t  immediate_notify_resource_count;
 989         uint16_t timeout;
 990         uint8_t  reserved_2[2];
 991
 992         /*
 993          * LSB BIT 0 = Timer Operation mode bit 0
 994          * LSB BIT 1 = Timer Operation mode bit 1
 995          * LSB BIT 2 = Timer Operation mode bit 2
 996          * LSB BIT 3 = Timer Operation mode bit 3
 997          * LSB BIT 4 = Init Config Mode bit 0
 998          * LSB BIT 5 = Init Config Mode bit 1
 999          * LSB BIT 6 = Init Config Mode bit 2
1000          * LSB BIT 7 = Enable Non part on LIHA failure
1001          *
1002          * MSB BIT 0 = Enable class 2
1003          * MSB BIT 1 = Enable ACK0
1004          * MSB BIT 2 =
1005          * MSB BIT 3 =
1006          * MSB BIT 4 = FC Tape Enable
1007          * MSB BIT 5 = Enable FC Confirm
1008          * MSB BIT 6 = Enable command queuing in target mode
1009          * MSB BIT 7 = No Logo On Link Down
1010          */
1011         uint8_t  add_firmware_options[2];
1012
1013         uint8_t  response_accumulation_timer;
1014         uint8_t  interrupt_delay_timer;
1015
1016         /*
1017          * LSB BIT 0 = Enable Read xfr_rdy
1018          * LSB BIT 1 = Soft ID only
1019          * LSB BIT 2 =
1020          * LSB BIT 3 =
1021          * LSB BIT 4 = FCP RSP Payload [0]
1022          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1023          * LSB BIT 6 = Enable Out-of-Order frame handling
1024          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1025          *
1026          * MSB BIT 0 = Sbus enable - 2300
1027          * MSB BIT 1 =
1028          * MSB BIT 2 =
1029          * MSB BIT 3 =
1030          * MSB BIT 4 = LED mode
1031          * MSB BIT 5 = enable 50 ohm termination
1032          * MSB BIT 6 = Data Rate (2300 only)
1033          * MSB BIT 7 = Data Rate (2300 only)
1034          */
1035         uint8_t  special_options[2];
1036
1037         uint8_t  reserved_3[26];
1038 } init_cb_t;
1039
1040 /*
1041  * Get Link Status mailbox command return buffer.
1042  */
1043 #define GLSO_SEND_RPS   BIT_0
1044 #define GLSO_USE_DID    BIT_3
1045
1046 struct link_statistics {
1047         uint32_t link_fail_cnt;
1048         uint32_t loss_sync_cnt;
1049         uint32_t loss_sig_cnt;
1050         uint32_t prim_seq_err_cnt;
1051         uint32_t inval_xmit_word_cnt;
1052         uint32_t inval_crc_cnt;
1053         uint32_t lip_cnt;
1054         uint32_t unused1[0x1a];
1055         uint32_t tx_frames;
1056         uint32_t rx_frames;
1057         uint32_t dumped_frames;
1058         uint32_t unused2[2];
1059         uint32_t nos_rcvd;
1060 };
1061
1062 /*
1063  * NVRAM Command values.
1064  */
1065 #define NV_START_BIT            BIT_2
1066 #define NV_WRITE_OP             (BIT_26+BIT_24)
1067 #define NV_READ_OP              (BIT_26+BIT_25)
1068 #define NV_ERASE_OP             (BIT_26+BIT_25+BIT_24)
1069 #define NV_MASK_OP              (BIT_26+BIT_25+BIT_24)
1070 #define NV_DELAY_COUNT          10
1071
1072 /*
1073  * QLogic ISP2100, ISP2200 and ISP2300 NVRAM structure definition.
1074  */
1075 typedef struct {
1076         /*
1077          * NVRAM header
1078          */
1079         uint8_t id[4];
1080         uint8_t nvram_version;
1081         uint8_t reserved_0;
1082
1083         /*
1084          * NVRAM RISC parameter block
1085          */
1086         uint8_t parameter_block_version;
1087         uint8_t reserved_1;
1088
1089         /*
1090          * LSB BIT 0  = Enable Hard Loop Id
1091          * LSB BIT 1  = Enable Fairness
1092          * LSB BIT 2  = Enable Full-Duplex
1093          * LSB BIT 3  = Enable Fast Posting
1094          * LSB BIT 4  = Enable Target Mode
1095          * LSB BIT 5  = Disable Initiator Mode
1096          * LSB BIT 6  = Enable ADISC
1097          * LSB BIT 7  = Enable Target Inquiry Data
1098          *
1099          * MSB BIT 0  = Enable PDBC Notify
1100          * MSB BIT 1  = Non Participating LIP
1101          * MSB BIT 2  = Descending Loop ID Search
1102          * MSB BIT 3  = Acquire Loop ID in LIPA
1103          * MSB BIT 4  = Stop PortQ on Full Status
1104          * MSB BIT 5  = Full Login after LIP
1105          * MSB BIT 6  = Node Name Option
1106          * MSB BIT 7  = Ext IFWCB enable bit
1107          */
1108         uint8_t  firmware_options[2];
1109
1110         uint16_t frame_payload_size;
1111         uint16_t max_iocb_allocation;
1112         uint16_t execution_throttle;
1113         uint8_t  retry_count;
1114         uint8_t  retry_delay;                   /* unused */
1115         uint8_t  port_name[WWN_SIZE];           /* Big endian. */
1116         uint16_t hard_address;
1117         uint8_t  inquiry_data;
1118         uint8_t  login_timeout;
1119         uint8_t  node_name[WWN_SIZE];           /* Big endian. */
1120
1121         /*
1122          * LSB BIT 0 = Timer Operation mode bit 0
1123          * LSB BIT 1 = Timer Operation mode bit 1
1124          * LSB BIT 2 = Timer Operation mode bit 2
1125          * LSB BIT 3 = Timer Operation mode bit 3
1126          * LSB BIT 4 = Init Config Mode bit 0
1127          * LSB BIT 5 = Init Config Mode bit 1
1128          * LSB BIT 6 = Init Config Mode bit 2
1129          * LSB BIT 7 = Enable Non part on LIHA failure
1130          *
1131          * MSB BIT 0 = Enable class 2
1132          * MSB BIT 1 = Enable ACK0
1133          * MSB BIT 2 =
1134          * MSB BIT 3 =
1135          * MSB BIT 4 = FC Tape Enable
1136          * MSB BIT 5 = Enable FC Confirm
1137          * MSB BIT 6 = Enable command queuing in target mode
1138          * MSB BIT 7 = No Logo On Link Down
1139          */
1140         uint8_t  add_firmware_options[2];
1141
1142         uint8_t  response_accumulation_timer;
1143         uint8_t  interrupt_delay_timer;
1144
1145         /*
1146          * LSB BIT 0 = Enable Read xfr_rdy
1147          * LSB BIT 1 = Soft ID only
1148          * LSB BIT 2 =
1149          * LSB BIT 3 =
1150          * LSB BIT 4 = FCP RSP Payload [0]
1151          * LSB BIT 5 = FCP RSP Payload [1] / Sbus enable - 2200
1152          * LSB BIT 6 = Enable Out-of-Order frame handling
1153          * LSB BIT 7 = Disable Automatic PLOGI on Local Loop
1154          *
1155          * MSB BIT 0 = Sbus enable - 2300
1156          * MSB BIT 1 =
1157          * MSB BIT 2 =
1158          * MSB BIT 3 =
1159          * MSB BIT 4 = LED mode
1160          * MSB BIT 5 = enable 50 ohm termination
1161          * MSB BIT 6 = Data Rate (2300 only)
1162          * MSB BIT 7 = Data Rate (2300 only)
1163          */
1164         uint8_t  special_options[2];
1165
1166         /* Reserved for expanded RISC parameter block */
1167         uint8_t reserved_2[22];
1168
1169         /*
1170          * LSB BIT 0 = Tx Sensitivity 1G bit 0
1171          * LSB BIT 1 = Tx Sensitivity 1G bit 1
1172          * LSB BIT 2 = Tx Sensitivity 1G bit 2
1173          * LSB BIT 3 = Tx Sensitivity 1G bit 3
1174          * LSB BIT 4 = Rx Sensitivity 1G bit 0
1175          * LSB BIT 5 = Rx Sensitivity 1G bit 1
1176          * LSB BIT 6 = Rx Sensitivity 1G bit 2
1177          * LSB BIT 7 = Rx Sensitivity 1G bit 3
1178          *
1179          * MSB BIT 0 = Tx Sensitivity 2G bit 0
1180          * MSB BIT 1 = Tx Sensitivity 2G bit 1
1181          * MSB BIT 2 = Tx Sensitivity 2G bit 2
1182          * MSB BIT 3 = Tx Sensitivity 2G bit 3
1183          * MSB BIT 4 = Rx Sensitivity 2G bit 0
1184          * MSB BIT 5 = Rx Sensitivity 2G bit 1
1185          * MSB BIT 6 = Rx Sensitivity 2G bit 2
1186          * MSB BIT 7 = Rx Sensitivity 2G bit 3
1187          *
1188          * LSB BIT 0 = Output Swing 1G bit 0
1189          * LSB BIT 1 = Output Swing 1G bit 1
1190          * LSB BIT 2 = Output Swing 1G bit 2
1191          * LSB BIT 3 = Output Emphasis 1G bit 0
1192          * LSB BIT 4 = Output Emphasis 1G bit 1
1193          * LSB BIT 5 = Output Swing 2G bit 0
1194          * LSB BIT 6 = Output Swing 2G bit 1
1195          * LSB BIT 7 = Output Swing 2G bit 2
1196          *
1197          * MSB BIT 0 = Output Emphasis 2G bit 0
1198          * MSB BIT 1 = Output Emphasis 2G bit 1
1199          * MSB BIT 2 = Output Enable
1200          * MSB BIT 3 =
1201          * MSB BIT 4 =
1202          * MSB BIT 5 =
1203          * MSB BIT 6 =
1204          * MSB BIT 7 =
1205          */
1206         uint8_t seriallink_options[4];
1207
1208         /*
1209          * NVRAM host parameter block
1210          *
1211          * LSB BIT 0 = Enable spinup delay
1212          * LSB BIT 1 = Disable BIOS
1213          * LSB BIT 2 = Enable Memory Map BIOS
1214          * LSB BIT 3 = Enable Selectable Boot
1215          * LSB BIT 4 = Disable RISC code load
1216          * LSB BIT 5 = Set cache line size 1
1217          * LSB BIT 6 = PCI Parity Disable
1218          * LSB BIT 7 = Enable extended logging
1219          *
1220          * MSB BIT 0 = Enable 64bit addressing
1221          * MSB BIT 1 = Enable lip reset
1222          * MSB BIT 2 = Enable lip full login
1223          * MSB BIT 3 = Enable target reset
1224          * MSB BIT 4 = Enable database storage
1225          * MSB BIT 5 = Enable cache flush read
1226          * MSB BIT 6 = Enable database load
1227          * MSB BIT 7 = Enable alternate WWN
1228          */
1229         uint8_t host_p[2];
1230
1231         uint8_t boot_node_name[WWN_SIZE];
1232         uint8_t boot_lun_number;
1233         uint8_t reset_delay;
1234         uint8_t port_down_retry_count;
1235         uint8_t boot_id_number;
1236         uint16_t max_luns_per_target;
1237         uint8_t fcode_boot_port_name[WWN_SIZE];
1238         uint8_t alternate_port_name[WWN_SIZE];
1239         uint8_t alternate_node_name[WWN_SIZE];
1240
1241         /*
1242          * BIT 0 = Selective Login
1243          * BIT 1 = Alt-Boot Enable
1244          * BIT 2 =
1245          * BIT 3 = Boot Order List
1246          * BIT 4 =
1247          * BIT 5 = Selective LUN
1248          * BIT 6 =
1249          * BIT 7 = unused
1250          */
1251         uint8_t efi_parameters;
1252
1253         uint8_t link_down_timeout;
1254
1255         uint8_t adapter_id[16];
1256
1257         uint8_t alt1_boot_node_name[WWN_SIZE];
1258         uint16_t alt1_boot_lun_number;
1259         uint8_t alt2_boot_node_name[WWN_SIZE];
1260         uint16_t alt2_boot_lun_number;
1261         uint8_t alt3_boot_node_name[WWN_SIZE];
1262         uint16_t alt3_boot_lun_number;
1263         uint8_t alt4_boot_node_name[WWN_SIZE];
1264         uint16_t alt4_boot_lun_number;
1265         uint8_t alt5_boot_node_name[WWN_SIZE];
1266         uint16_t alt5_boot_lun_number;
1267         uint8_t alt6_boot_node_name[WWN_SIZE];
1268         uint16_t alt6_boot_lun_number;
1269         uint8_t alt7_boot_node_name[WWN_SIZE];
1270         uint16_t alt7_boot_lun_number;
1271
1272         uint8_t reserved_3[2];
1273
1274         /* Offset 200-215 : Model Number */
1275         uint8_t model_number[16];
1276
1277         /* OEM related items */
1278         uint8_t oem_specific[16];
1279
1280         /*
1281          * NVRAM Adapter Features offset 232-239
1282          *
1283          * LSB BIT 0 = External GBIC
1284          * LSB BIT 1 = Risc RAM parity
1285          * LSB BIT 2 = Buffer Plus Module
1286          * LSB BIT 3 = Multi Chip Adapter
1287          * LSB BIT 4 = Internal connector
1288          * LSB BIT 5 =
1289          * LSB BIT 6 =
1290          * LSB BIT 7 =
1291          *
1292          * MSB BIT 0 =
1293          * MSB BIT 1 =
1294          * MSB BIT 2 =
1295          * MSB BIT 3 =
1296          * MSB BIT 4 =
1297          * MSB BIT 5 =
1298          * MSB BIT 6 =
1299          * MSB BIT 7 =
1300          */
1301         uint8_t adapter_features[2];
1302
1303         uint8_t reserved_4[16];
1304
1305         /* Subsystem vendor ID for ISP2200 */
1306         uint16_t subsystem_vendor_id_2200;
1307
1308         /* Subsystem device ID for ISP2200 */
1309         uint16_t subsystem_device_id_2200;
1310
1311         uint8_t  reserved_5;
1312         uint8_t  checksum;
1313 } nvram_t;
1314
1315 /*
1316  * ISP queue - response queue entry definition.
1317  */
1318 typedef struct {
1319         uint8_t         entry_type;             /* Entry type. */
1320         uint8_t         entry_count;            /* Entry count. */
1321         uint8_t         sys_define;             /* System defined. */
1322         uint8_t         entry_status;           /* Entry Status. */
1323         uint32_t        handle;                 /* System defined handle */
1324         uint8_t         data[52];
1325         uint32_t        signature;
1326 #define RESPONSE_PROCESSED      0xDEADDEAD      /* Signature */
1327 } response_t;
1328
1329 /*
1330  * ISP queue - ATIO queue entry definition.
1331  */
1332 struct atio {
1333         uint8_t         entry_type;             /* Entry type. */
1334         uint8_t         entry_count;            /* Entry count. */
1335         uint8_t         data[58];
1336         uint32_t        signature;
1337 #define ATIO_PROCESSED 0xDEADDEAD               /* Signature */
1338 };
1339
1340 typedef union {
1341         uint16_t extended;
1342         struct {
1343                 uint8_t reserved;
1344                 uint8_t standard;
1345         } id;
1346 } target_id_t;
1347
1348 #define SET_TARGET_ID(ha, to, from)                     \
1349 do {                                                    \
1350         if (HAS_EXTENDED_IDS(ha))                       \
1351                 to.extended = cpu_to_le16(from);        \
1352         else                                            \
1353                 to.id.standard = (uint8_t)from;         \
1354 } while (0)
1355
1356 /*
1357  * ISP queue - command entry structure definition.
1358  */
1359 #define COMMAND_TYPE    0x11            /* Command entry */
1360 typedef struct {
1361         uint8_t entry_type;             /* Entry type. */
1362         uint8_t entry_count;            /* Entry count. */
1363         uint8_t sys_define;             /* System defined. */
1364         uint8_t entry_status;           /* Entry Status. */
1365         uint32_t handle;                /* System handle. */
1366         target_id_t target;             /* SCSI ID */
1367         uint16_t lun;                   /* SCSI LUN */
1368         uint16_t control_flags;         /* Control flags. */
1369 #define CF_WRITE        BIT_6
1370 #define CF_READ         BIT_5
1371 #define CF_SIMPLE_TAG   BIT_3
1372 #define CF_ORDERED_TAG  BIT_2
1373 #define CF_HEAD_TAG     BIT_1
1374         uint16_t reserved_1;
1375         uint16_t timeout;               /* Command timeout. */
1376         uint16_t dseg_count;            /* Data segment count. */
1377         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1378         uint32_t byte_count;            /* Total byte count. */
1379         uint32_t dseg_0_address;        /* Data segment 0 address. */
1380         uint32_t dseg_0_length;         /* Data segment 0 length. */
1381         uint32_t dseg_1_address;        /* Data segment 1 address. */
1382         uint32_t dseg_1_length;         /* Data segment 1 length. */
1383         uint32_t dseg_2_address;        /* Data segment 2 address. */
1384         uint32_t dseg_2_length;         /* Data segment 2 length. */
1385 } cmd_entry_t;
1386
1387 /*
1388  * ISP queue - 64-Bit addressing, command entry structure definition.
1389  */
1390 #define COMMAND_A64_TYPE        0x19    /* Command A64 entry */
1391 typedef struct {
1392         uint8_t entry_type;             /* Entry type. */
1393         uint8_t entry_count;            /* Entry count. */
1394         uint8_t sys_define;             /* System defined. */
1395         uint8_t entry_status;           /* Entry Status. */
1396         uint32_t handle;                /* System handle. */
1397         target_id_t target;             /* SCSI ID */
1398         uint16_t lun;                   /* SCSI LUN */
1399         uint16_t control_flags;         /* Control flags. */
1400         uint16_t reserved_1;
1401         uint16_t timeout;               /* Command timeout. */
1402         uint16_t dseg_count;            /* Data segment count. */
1403         uint8_t scsi_cdb[MAX_CMDSZ];    /* SCSI command words. */
1404         uint32_t byte_count;            /* Total byte count. */
1405         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1406         uint32_t dseg_0_length;         /* Data segment 0 length. */
1407         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1408         uint32_t dseg_1_length;         /* Data segment 1 length. */
1409 } cmd_a64_entry_t, request_t;
1410
1411 /*
1412  * ISP queue - continuation entry structure definition.
1413  */
1414 #define CONTINUE_TYPE           0x02    /* Continuation entry. */
1415 typedef struct {
1416         uint8_t entry_type;             /* Entry type. */
1417         uint8_t entry_count;            /* Entry count. */
1418         uint8_t sys_define;             /* System defined. */
1419         uint8_t entry_status;           /* Entry Status. */
1420         uint32_t reserved;
1421         uint32_t dseg_0_address;        /* Data segment 0 address. */
1422         uint32_t dseg_0_length;         /* Data segment 0 length. */
1423         uint32_t dseg_1_address;        /* Data segment 1 address. */
1424         uint32_t dseg_1_length;         /* Data segment 1 length. */
1425         uint32_t dseg_2_address;        /* Data segment 2 address. */
1426         uint32_t dseg_2_length;         /* Data segment 2 length. */
1427         uint32_t dseg_3_address;        /* Data segment 3 address. */
1428         uint32_t dseg_3_length;         /* Data segment 3 length. */
1429         uint32_t dseg_4_address;        /* Data segment 4 address. */
1430         uint32_t dseg_4_length;         /* Data segment 4 length. */
1431         uint32_t dseg_5_address;        /* Data segment 5 address. */
1432         uint32_t dseg_5_length;         /* Data segment 5 length. */
1433         uint32_t dseg_6_address;        /* Data segment 6 address. */
1434         uint32_t dseg_6_length;         /* Data segment 6 length. */
1435 } cont_entry_t;
1436
1437 /*
1438  * ISP queue - 64-Bit addressing, continuation entry structure definition.
1439  */
1440 #define CONTINUE_A64_TYPE       0x0A    /* Continuation A64 entry. */
1441 typedef struct {
1442         uint8_t entry_type;             /* Entry type. */
1443         uint8_t entry_count;            /* Entry count. */
1444         uint8_t sys_define;             /* System defined. */
1445         uint8_t entry_status;           /* Entry Status. */
1446         uint32_t dseg_0_address[2];     /* Data segment 0 address. */
1447         uint32_t dseg_0_length;         /* Data segment 0 length. */
1448         uint32_t dseg_1_address[2];     /* Data segment 1 address. */
1449         uint32_t dseg_1_length;         /* Data segment 1 length. */
1450         uint32_t dseg_2_address [2];    /* Data segment 2 address. */
1451         uint32_t dseg_2_length;         /* Data segment 2 length. */
1452         uint32_t dseg_3_address[2];     /* Data segment 3 address. */
1453         uint32_t dseg_3_length;         /* Data segment 3 length. */
1454         uint32_t dseg_4_address[2];     /* Data segment 4 address. */
1455         uint32_t dseg_4_length;         /* Data segment 4 length. */
1456 } cont_a64_entry_t;
1457
1458 #define PO_MODE_DIF_INSERT      0
1459 #define PO_MODE_DIF_REMOVE      BIT_0
1460 #define PO_MODE_DIF_PASS        BIT_1
1461 #define PO_MODE_DIF_REPLACE     (BIT_0 + BIT_1)
1462 #define PO_ENABLE_DIF_BUNDLING  BIT_8
1463 #define PO_ENABLE_INCR_GUARD_SEED       BIT_3
1464 #define PO_DISABLE_INCR_REF_TAG BIT_5
1465 #define PO_DISABLE_GUARD_CHECK  BIT_4
1466 /*
1467  * ISP queue - 64-Bit addressing, continuation crc entry structure definition.
1468  */
1469 struct crc_context {
1470         uint32_t handle;                /* System handle. */
1471         uint32_t ref_tag;
1472         uint16_t app_tag;
1473         uint8_t ref_tag_mask[4];        /* Validation/Replacement Mask*/
1474         uint8_t app_tag_mask[2];        /* Validation/Replacement Mask*/
1475         uint16_t guard_seed;            /* Initial Guard Seed */
1476         uint16_t prot_opts;             /* Requested Data Protection Mode */
1477         uint16_t blk_size;              /* Data size in bytes */
1478         uint16_t runt_blk_guard;        /* Guard value for runt block (tape
1479                                          * only) */
1480         uint32_t byte_count;            /* Total byte count/ total data
1481                                          * transfer count */
1482         union {
1483                 struct {
1484                         uint32_t        reserved_1;
1485                         uint16_t        reserved_2;
1486                         uint16_t        reserved_3;
1487                         uint32_t        reserved_4;
1488                         uint32_t        data_address[2];
1489                         uint32_t        data_length;
1490                         uint32_t        reserved_5[2];
1491                         uint32_t        reserved_6;
1492                 } nobundling;
1493                 struct {
1494                         uint32_t        dif_byte_count; /* Total DIF byte
1495                                                          * count */
1496                         uint16_t        reserved_1;
1497                         uint16_t        dseg_count;     /* Data segment count */
1498                         uint32_t        reserved_2;
1499                         uint32_t        data_address[2];
1500                         uint32_t        data_length;
1501                         uint32_t        dif_address[2];
1502                         uint32_t        dif_length;     /* Data segment 0
1503                                                          * length */
1504                 } bundling;
1505         } u;
1506
1507         struct fcp_cmnd fcp_cmnd;
1508         dma_addr_t      crc_ctx_dma;
1509         /* List of DMA context transfers */
1510         struct list_head dsd_list;
1511
1512         /* This structure should not exceed 512 bytes */
1513 };
1514
1515 #define CRC_CONTEXT_LEN_FW      (offsetof(struct crc_context, fcp_cmnd.lun))
1516 #define CRC_CONTEXT_FCPCMND_OFF (offsetof(struct crc_context, fcp_cmnd.lun))
1517
1518 /*
1519  * ISP queue - status entry structure definition.
1520  */
1521 #define STATUS_TYPE     0x03            /* Status entry. */
1522 typedef struct {
1523         uint8_t entry_type;             /* Entry type. */
1524         uint8_t entry_count;            /* Entry count. */
1525         uint8_t sys_define;             /* System defined. */
1526         uint8_t entry_status;           /* Entry Status. */
1527         uint32_t handle;                /* System handle. */
1528         uint16_t scsi_status;           /* SCSI status. */
1529         uint16_t comp_status;           /* Completion status. */
1530         uint16_t state_flags;           /* State flags. */
1531         uint16_t status_flags;          /* Status flags. */
1532         uint16_t rsp_info_len;          /* Response Info Length. */
1533         uint16_t req_sense_length;      /* Request sense data length. */
1534         uint32_t residual_length;       /* Residual transfer length. */
1535         uint8_t rsp_info[8];            /* FCP response information. */
1536         uint8_t req_sense_data[32];     /* Request sense data. */
1537 } sts_entry_t;
1538
1539 /*
1540  * Status entry entry status
1541  */
1542 #define RF_RQ_DMA_ERROR BIT_6           /* Request Queue DMA error. */
1543 #define RF_INV_E_ORDER  BIT_5           /* Invalid entry order. */
1544 #define RF_INV_E_COUNT  BIT_4           /* Invalid entry count. */
1545 #define RF_INV_E_PARAM  BIT_3           /* Invalid entry parameter. */
1546 #define RF_INV_E_TYPE   BIT_2           /* Invalid entry type. */
1547 #define RF_BUSY         BIT_1           /* Busy */
1548 #define RF_MASK         (RF_RQ_DMA_ERROR | RF_INV_E_ORDER | RF_INV_E_COUNT | \
1549                          RF_INV_E_PARAM | RF_INV_E_TYPE | RF_BUSY)
1550 #define RF_MASK_24XX    (RF_INV_E_ORDER | RF_INV_E_COUNT | RF_INV_E_PARAM | \
1551                          RF_INV_E_TYPE)
1552
1553 /*
1554  * Status entry SCSI status bit definitions.
1555  */
1556 #define SS_MASK                         0xfff   /* Reserved bits BIT_12-BIT_15*/
1557 #define SS_RESIDUAL_UNDER               BIT_11
1558 #define SS_RESIDUAL_OVER                BIT_10
1559 #define SS_SENSE_LEN_VALID              BIT_9
1560 #define SS_RESPONSE_INFO_LEN_VALID      BIT_8
1561
1562 #define SS_RESERVE_CONFLICT             (BIT_4 | BIT_3)
1563 #define SS_BUSY_CONDITION               BIT_3
1564 #define SS_CONDITION_MET                BIT_2
1565 #define SS_CHECK_CONDITION              BIT_1
1566
1567 /*
1568  * Status entry completion status
1569  */
1570 #define CS_COMPLETE             0x0     /* No errors */
1571 #define CS_INCOMPLETE           0x1     /* Incomplete transfer of cmd. */
1572 #define CS_DMA                  0x2     /* A DMA direction error. */
1573 #define CS_TRANSPORT            0x3     /* Transport error. */
1574 #define CS_RESET                0x4     /* SCSI bus reset occurred */
1575 #define CS_ABORTED              0x5     /* System aborted command. */
1576 #define CS_TIMEOUT              0x6     /* Timeout error. */
1577 #define CS_DATA_OVERRUN         0x7     /* Data overrun. */
1578 #define CS_DIF_ERROR            0xC     /* DIF error detected  */
1579
1580 #define CS_DATA_UNDERRUN        0x15    /* Data Underrun. */
1581 #define CS_QUEUE_FULL           0x1C    /* Queue Full. */
1582 #define CS_PORT_UNAVAILABLE     0x28    /* Port unavailable */
1583                                         /* (selection timeout) */
1584 #define CS_PORT_LOGGED_OUT      0x29    /* Port Logged Out */
1585 #define CS_PORT_CONFIG_CHG      0x2A    /* Port Configuration Changed */
1586 #define CS_PORT_BUSY            0x2B    /* Port Busy */
1587 #define CS_COMPLETE_CHKCOND     0x30    /* Error? */
1588 #define CS_BAD_PAYLOAD          0x80    /* Driver defined */
1589 #define CS_UNKNOWN              0x81    /* Driver defined */
1590 #define CS_RETRY                0x82    /* Driver defined */
1591 #define CS_LOOP_DOWN_ABORT      0x83    /* Driver defined */
1592
1593 #define CS_BIDIR_RD_OVERRUN                     0x700
1594 #define CS_BIDIR_RD_WR_OVERRUN                  0x707
1595 #define CS_BIDIR_RD_OVERRUN_WR_UNDERRUN         0x715
1596 #define CS_BIDIR_RD_UNDERRUN                    0x1500
1597 #define CS_BIDIR_RD_UNDERRUN_WR_OVERRUN         0x1507
1598 #define CS_BIDIR_RD_WR_UNDERRUN                 0x1515
1599 #define CS_BIDIR_DMA                            0x200
1600 /*
1601  * Status entry status flags
1602  */
1603 #define SF_ABTS_TERMINATED      BIT_10
1604 #define SF_LOGOUT_SENT          BIT_13
1605
1606 /*
1607  * ISP queue - status continuation entry structure definition.
1608  */
1609 #define STATUS_CONT_TYPE        0x10    /* Status continuation entry. */
1610 typedef struct {
1611         uint8_t entry_type;             /* Entry type. */
1612         uint8_t entry_count;            /* Entry count. */
1613         uint8_t sys_define;             /* System defined. */
1614         uint8_t entry_status;           /* Entry Status. */
1615         uint8_t data[60];               /* data */
1616 } sts_cont_entry_t;
1617
1618 /*
1619  * ISP queue -  RIO Type 1 status entry (32 bit I/O entry handles)
1620  *              structure definition.
1621  */
1622 #define STATUS_TYPE_21 0x21             /* Status entry. */
1623 typedef struct {
1624         uint8_t entry_type;             /* Entry type. */
1625         uint8_t entry_count;            /* Entry count. */
1626         uint8_t handle_count;           /* Handle count. */
1627         uint8_t entry_status;           /* Entry Status. */
1628         uint32_t handle[15];            /* System handles. */
1629 } sts21_entry_t;
1630
1631 /*
1632  * ISP queue -  RIO Type 2 status entry (16 bit I/O entry handles)
1633  *              structure definition.
1634  */
1635 #define STATUS_TYPE_22  0x22            /* Status entry. */
1636 typedef struct {
1637         uint8_t entry_type;             /* Entry type. */
1638         uint8_t entry_count;            /* Entry count. */
1639         uint8_t handle_count;           /* Handle count. */
1640         uint8_t entry_status;           /* Entry Status. */
1641         uint16_t handle[30];            /* System handles. */
1642 } sts22_entry_t;
1643
1644 /*
1645  * ISP queue - marker entry structure definition.
1646  */
1647 #define MARKER_TYPE     0x04            /* Marker entry. */
1648 typedef struct {
1649         uint8_t entry_type;             /* Entry type. */
1650         uint8_t entry_count;            /* Entry count. */
1651         uint8_t handle_count;           /* Handle count. */
1652         uint8_t entry_status;           /* Entry Status. */
1653         uint32_t sys_define_2;          /* System defined. */
1654         target_id_t target;             /* SCSI ID */
1655         uint8_t modifier;               /* Modifier (7-0). */
1656 #define MK_SYNC_ID_LUN  0               /* Synchronize ID/LUN */
1657 #define MK_SYNC_ID      1               /* Synchronize ID */
1658 #define MK_SYNC_ALL     2               /* Synchronize all ID/LUN */
1659 #define MK_SYNC_LIP     3               /* Synchronize all ID/LUN, */
1660                                         /* clear port changed, */
1661                                         /* use sequence number. */
1662         uint8_t reserved_1;
1663         uint16_t sequence_number;       /* Sequence number of event */
1664         uint16_t lun;                   /* SCSI LUN */
1665         uint8_t reserved_2[48];
1666 } mrk_entry_t;
1667
1668 /*
1669  * ISP queue - Management Server entry structure definition.
1670  */
1671 #define MS_IOCB_TYPE            0x29    /* Management Server IOCB entry */
1672 typedef struct {
1673         uint8_t entry_type;             /* Entry type. */
1674         uint8_t entry_count;            /* Entry count. */
1675         uint8_t handle_count;           /* Handle count. */
1676         uint8_t entry_status;           /* Entry Status. */
1677         uint32_t handle1;               /* System handle. */
1678         target_id_t loop_id;
1679         uint16_t status;
1680         uint16_t control_flags;         /* Control flags. */
1681         uint16_t reserved2;
1682         uint16_t timeout;
1683         uint16_t cmd_dsd_count;
1684         uint16_t total_dsd_count;
1685         uint8_t type;
1686         uint8_t r_ctl;
1687         uint16_t rx_id;
1688         uint16_t reserved3;
1689         uint32_t handle2;
1690         uint32_t rsp_bytecount;
1691         uint32_t req_bytecount;
1692         uint32_t dseg_req_address[2];   /* Data segment 0 address. */
1693         uint32_t dseg_req_length;       /* Data segment 0 length. */
1694         uint32_t dseg_rsp_address[2];   /* Data segment 1 address. */
1695         uint32_t dseg_rsp_length;       /* Data segment 1 length. */
1696 } ms_iocb_entry_t;
1697
1698
1699 /*
1700  * ISP queue - Mailbox Command entry structure definition.
1701  */
1702 #define MBX_IOCB_TYPE   0x39
1703 struct mbx_entry {
1704         uint8_t entry_type;
1705         uint8_t entry_count;
1706         uint8_t sys_define1;
1707         /* Use sys_define1 for source type */
1708 #define SOURCE_SCSI     0x00
1709 #define SOURCE_IP       0x01
1710 #define SOURCE_VI       0x02
1711 #define SOURCE_SCTP     0x03
1712 #define SOURCE_MP       0x04
1713 #define SOURCE_MPIOCTL  0x05
1714 #define SOURCE_ASYNC_IOCB 0x07
1715
1716         uint8_t entry_status;
1717
1718         uint32_t handle;
1719         target_id_t loop_id;
1720
1721         uint16_t status;
1722         uint16_t state_flags;
1723         uint16_t status_flags;
1724
1725         uint32_t sys_define2[2];
1726
1727         uint16_t mb0;
1728         uint16_t mb1;
1729         uint16_t mb2;
1730         uint16_t mb3;
1731         uint16_t mb6;
1732         uint16_t mb7;
1733         uint16_t mb9;
1734         uint16_t mb10;
1735         uint32_t reserved_2[2];
1736         uint8_t node_name[WWN_SIZE];
1737         uint8_t port_name[WWN_SIZE];
1738 };
1739
1740 /*
1741  * ISP request and response queue entry sizes
1742  */
1743 #define RESPONSE_ENTRY_SIZE     (sizeof(response_t))
1744 #define REQUEST_ENTRY_SIZE      (sizeof(request_t))
1745
1746
1747 /*
1748  * 24 bit port ID type definition.
1749  */
1750 typedef union {
1751         uint32_t b24 : 24;
1752
1753         struct {
1754 #ifdef __BIG_ENDIAN
1755                 uint8_t domain;
1756                 uint8_t area;
1757                 uint8_t al_pa;
1758 #elif defined(__LITTLE_ENDIAN)
1759                 uint8_t al_pa;
1760                 uint8_t area;
1761                 uint8_t domain;
1762 #else
1763 #error "__BIG_ENDIAN or __LITTLE_ENDIAN must be defined!"
1764 #endif
1765                 uint8_t rsvd_1;
1766         } b;
1767 } port_id_t;
1768 #define INVALID_PORT_ID 0xFFFFFF
1769
1770 /*
1771  * Switch info gathering structure.
1772  */
1773 typedef struct {
1774         port_id_t d_id;
1775         uint8_t node_name[WWN_SIZE];
1776         uint8_t port_name[WWN_SIZE];
1777         uint8_t fabric_port_name[WWN_SIZE];
1778         uint16_t fp_speed;
1779         uint8_t fc4_type;
1780 } sw_info_t;
1781
1782 /* FCP-4 types */
1783 #define FC4_TYPE_FCP_SCSI       0x08
1784 #define FC4_TYPE_OTHER          0x0
1785 #define FC4_TYPE_UNKNOWN        0xff
1786
1787 /*
1788  * Fibre channel port type.
1789  */
1790  typedef enum {
1791         FCT_UNKNOWN,
1792         FCT_RSCN,
1793         FCT_SWITCH,
1794         FCT_BROADCAST,
1795         FCT_INITIATOR,
1796         FCT_TARGET
1797 } fc_port_type_t;
1798
1799 /*
1800  * Fibre channel port structure.
1801  */
1802 typedef struct fc_port {
1803         struct list_head list;
1804         struct scsi_qla_host *vha;
1805
1806         uint8_t node_name[WWN_SIZE];
1807         uint8_t port_name[WWN_SIZE];
1808         port_id_t d_id;
1809         uint16_t loop_id;
1810         uint16_t old_loop_id;
1811
1812         uint8_t fcp_prio;
1813
1814         uint8_t fabric_port_name[WWN_SIZE];
1815         uint16_t fp_speed;
1816
1817         fc_port_type_t port_type;
1818
1819         atomic_t state;
1820         uint32_t flags;
1821
1822         int login_retry;
1823
1824         struct fc_rport *rport, *drport;
1825         u32 supported_classes;
1826
1827         uint8_t fc4_type;
1828         uint8_t scan_state;
1829 } fc_port_t;
1830
1831 #define QLA_FCPORT_SCAN_NONE    0
1832 #define QLA_FCPORT_SCAN_FOUND   1
1833
1834 /*
1835  * Fibre channel port/lun states.
1836  */
1837 #define FCS_UNCONFIGURED        1
1838 #define FCS_DEVICE_DEAD         2
1839 #define FCS_DEVICE_LOST         3
1840 #define FCS_ONLINE              4
1841
1842 static const char * const port_state_str[] = {
1843         "Unknown",
1844         "UNCONFIGURED",
1845         "DEAD",
1846         "LOST",
1847         "ONLINE"
1848 };
1849
1850 /*
1851  * FC port flags.
1852  */
1853 #define FCF_FABRIC_DEVICE       BIT_0
1854 #define FCF_LOGIN_NEEDED        BIT_1
1855 #define FCF_FCP2_DEVICE         BIT_2
1856 #define FCF_ASYNC_SENT          BIT_3
1857 #define FCF_CONF_COMP_SUPPORTED BIT_4
1858
1859 /* No loop ID flag. */
1860 #define FC_NO_LOOP_ID           0x1000
1861
1862 /*
1863  * FC-CT interface
1864  *
1865  * NOTE: All structures are big-endian in form.
1866  */
1867
1868 #define CT_REJECT_RESPONSE      0x8001
1869 #define CT_ACCEPT_RESPONSE      0x8002
1870 #define CT_REASON_INVALID_COMMAND_CODE  0x01
1871 #define CT_REASON_CANNOT_PERFORM        0x09
1872 #define CT_REASON_COMMAND_UNSUPPORTED   0x0b
1873 #define CT_EXPL_ALREADY_REGISTERED      0x10
1874
1875 #define NS_N_PORT_TYPE  0x01
1876 #define NS_NL_PORT_TYPE 0x02
1877 #define NS_NX_PORT_TYPE 0x7F
1878
1879 #define GA_NXT_CMD      0x100
1880 #define GA_NXT_REQ_SIZE (16 + 4)
1881 #define GA_NXT_RSP_SIZE (16 + 620)
1882
1883 #define GID_PT_CMD      0x1A1
1884 #define GID_PT_REQ_SIZE (16 + 4)
1885
1886 #define GPN_ID_CMD      0x112
1887 #define GPN_ID_REQ_SIZE (16 + 4)
1888 #define GPN_ID_RSP_SIZE (16 + 8)
1889
1890 #define GNN_ID_CMD      0x113
1891 #define GNN_ID_REQ_SIZE (16 + 4)
1892 #define GNN_ID_RSP_SIZE (16 + 8)
1893
1894 #define GFT_ID_CMD      0x117
1895 #define GFT_ID_REQ_SIZE (16 + 4)
1896 #define GFT_ID_RSP_SIZE (16 + 32)
1897
1898 #define RFT_ID_CMD      0x217
1899 #define RFT_ID_REQ_SIZE (16 + 4 + 32)
1900 #define RFT_ID_RSP_SIZE 16
1901
1902 #define RFF_ID_CMD      0x21F
1903 #define RFF_ID_REQ_SIZE (16 + 4 + 2 + 1 + 1)
1904 #define RFF_ID_RSP_SIZE 16
1905
1906 #define RNN_ID_CMD      0x213
1907 #define RNN_ID_REQ_SIZE (16 + 4 + 8)
1908 #define RNN_ID_RSP_SIZE 16
1909
1910 #define RSNN_NN_CMD      0x239
1911 #define RSNN_NN_REQ_SIZE (16 + 8 + 1 + 255)
1912 #define RSNN_NN_RSP_SIZE 16
1913
1914 #define GFPN_ID_CMD     0x11C
1915 #define GFPN_ID_REQ_SIZE (16 + 4)
1916 #define GFPN_ID_RSP_SIZE (16 + 8)
1917
1918 #define GPSC_CMD        0x127
1919 #define GPSC_REQ_SIZE   (16 + 8)
1920 #define GPSC_RSP_SIZE   (16 + 2 + 2)
1921
1922 #define GFF_ID_CMD      0x011F
1923 #define GFF_ID_REQ_SIZE (16 + 4)
1924 #define GFF_ID_RSP_SIZE (16 + 128)
1925
1926 /*
1927  * HBA attribute types.
1928  */
1929 #define FDMI_HBA_ATTR_COUNT                     9
1930 #define FDMI_HBA_NODE_NAME                      1
1931 #define FDMI_HBA_MANUFACTURER                   2
1932 #define FDMI_HBA_SERIAL_NUMBER                  3
1933 #define FDMI_HBA_MODEL                          4
1934 #define FDMI_HBA_MODEL_DESCRIPTION              5
1935 #define FDMI_HBA_HARDWARE_VERSION               6
1936 #define FDMI_HBA_DRIVER_VERSION                 7
1937 #define FDMI_HBA_OPTION_ROM_VERSION             8
1938 #define FDMI_HBA_FIRMWARE_VERSION               9
1939 #define FDMI_HBA_OS_NAME_AND_VERSION            0xa
1940 #define FDMI_HBA_MAXIMUM_CT_PAYLOAD_LENGTH      0xb
1941
1942 struct ct_fdmi_hba_attr {
1943         uint16_t type;
1944         uint16_t len;
1945         union {
1946                 uint8_t node_name[WWN_SIZE];
1947                 uint8_t manufacturer[32];
1948                 uint8_t serial_num[8];
1949                 uint8_t model[16];
1950                 uint8_t model_desc[80];
1951                 uint8_t hw_version[16];
1952                 uint8_t driver_version[32];
1953                 uint8_t orom_version[16];
1954                 uint8_t fw_version[16];
1955                 uint8_t os_version[128];
1956                 uint8_t max_ct_len[4];
1957         } a;
1958 };
1959
1960 struct ct_fdmi_hba_attributes {
1961         uint32_t count;
1962         struct ct_fdmi_hba_attr entry[FDMI_HBA_ATTR_COUNT];
1963 };
1964
1965 /*
1966  * Port attribute types.
1967  */
1968 #define FDMI_PORT_ATTR_COUNT            6
1969 #define FDMI_PORT_FC4_TYPES             1
1970 #define FDMI_PORT_SUPPORT_SPEED         2
1971 #define FDMI_PORT_CURRENT_SPEED         3
1972 #define FDMI_PORT_MAX_FRAME_SIZE        4
1973 #define FDMI_PORT_OS_DEVICE_NAME        5
1974 #define FDMI_PORT_HOST_NAME             6
1975
1976 #define FDMI_PORT_SPEED_1GB             0x1
1977 #define FDMI_PORT_SPEED_2GB             0x2
1978 #define FDMI_PORT_SPEED_10GB            0x4
1979 #define FDMI_PORT_SPEED_4GB             0x8
1980 #define FDMI_PORT_SPEED_8GB             0x10
1981 #define FDMI_PORT_SPEED_16GB            0x20
1982 #define FDMI_PORT_SPEED_UNKNOWN         0x8000
1983
1984 struct ct_fdmi_port_attr {
1985         uint16_t type;
1986         uint16_t len;
1987         union {
1988                 uint8_t fc4_types[32];
1989                 uint32_t sup_speed;
1990                 uint32_t cur_speed;
1991                 uint32_t max_frame_size;
1992                 uint8_t os_dev_name[32];
1993                 uint8_t host_name[32];
1994         } a;
1995 };
1996
1997 /*
1998  * Port Attribute Block.
1999  */
2000 struct ct_fdmi_port_attributes {
2001         uint32_t count;
2002         struct ct_fdmi_port_attr entry[FDMI_PORT_ATTR_COUNT];
2003 };
2004
2005 /* FDMI definitions. */
2006 #define GRHL_CMD        0x100
2007 #define GHAT_CMD        0x101
2008 #define GRPL_CMD        0x102
2009 #define GPAT_CMD        0x110
2010
2011 #define RHBA_CMD        0x200
2012 #define RHBA_RSP_SIZE   16
2013
2014 #define RHAT_CMD        0x201
2015 #define RPRT_CMD        0x210
2016
2017 #define RPA_CMD         0x211
2018 #define RPA_RSP_SIZE    16
2019
2020 #define DHBA_CMD        0x300
2021 #define DHBA_REQ_SIZE   (16 + 8)
2022 #define DHBA_RSP_SIZE   16
2023
2024 #define DHAT_CMD        0x301
2025 #define DPRT_CMD        0x310
2026 #define DPA_CMD         0x311
2027
2028 /* CT command header -- request/response common fields */
2029 struct ct_cmd_hdr {
2030         uint8_t revision;
2031         uint8_t in_id[3];
2032         uint8_t gs_type;
2033         uint8_t gs_subtype;
2034         uint8_t options;
2035         uint8_t reserved;
2036 };
2037
2038 /* CT command request */
2039 struct ct_sns_req {
2040         struct ct_cmd_hdr header;
2041         uint16_t command;
2042         uint16_t max_rsp_size;
2043         uint8_t fragment_id;
2044         uint8_t reserved[3];
2045
2046         union {
2047                 /* GA_NXT, GPN_ID, GNN_ID, GFT_ID, GFPN_ID */
2048                 struct {
2049                         uint8_t reserved;
2050                         uint8_t port_id[3];
2051                 } port_id;
2052
2053                 struct {
2054                         uint8_t port_type;
2055                         uint8_t domain;
2056                         uint8_t area;
2057                         uint8_t reserved;
2058                 } gid_pt;
2059
2060                 struct {
2061                         uint8_t reserved;
2062                         uint8_t port_id[3];
2063                         uint8_t fc4_types[32];
2064                 } rft_id;
2065
2066                 struct {
2067                         uint8_t reserved;
2068                         uint8_t port_id[3];
2069                         uint16_t reserved2;
2070                         uint8_t fc4_feature;
2071                         uint8_t fc4_type;
2072                 } rff_id;
2073
2074                 struct {
2075                         uint8_t reserved;
2076                         uint8_t port_id[3];
2077                         uint8_t node_name[8];
2078                 } rnn_id;
2079
2080                 struct {
2081                         uint8_t node_name[8];
2082                         uint8_t name_len;
2083                         uint8_t sym_node_name[255];
2084                 } rsnn_nn;
2085
2086                 struct {
2087                         uint8_t hba_indentifier[8];
2088                 } ghat;
2089
2090                 struct {
2091                         uint8_t hba_identifier[8];
2092                         uint32_t entry_count;
2093                         uint8_t port_name[8];
2094                         struct ct_fdmi_hba_attributes attrs;
2095                 } rhba;
2096
2097                 struct {
2098                         uint8_t hba_identifier[8];
2099                         struct ct_fdmi_hba_attributes attrs;
2100                 } rhat;
2101
2102                 struct {
2103                         uint8_t port_name[8];
2104                         struct ct_fdmi_port_attributes attrs;
2105                 } rpa;
2106
2107                 struct {
2108                         uint8_t port_name[8];
2109                 } dhba;
2110
2111                 struct {
2112                         uint8_t port_name[8];
2113                 } dhat;
2114
2115                 struct {
2116                         uint8_t port_name[8];
2117                 } dprt;
2118
2119                 struct {
2120                         uint8_t port_name[8];
2121                 } dpa;
2122
2123                 struct {
2124                         uint8_t port_name[8];
2125                 } gpsc;
2126
2127                 struct {
2128                         uint8_t reserved;
2129                         uint8_t port_name[3];
2130                 } gff_id;
2131         } req;
2132 };
2133
2134 /* CT command response header */
2135 struct ct_rsp_hdr {
2136         struct ct_cmd_hdr header;
2137         uint16_t response;
2138         uint16_t residual;
2139         uint8_t fragment_id;
2140         uint8_t reason_code;
2141         uint8_t explanation_code;
2142         uint8_t vendor_unique;
2143 };
2144
2145 struct ct_sns_gid_pt_data {
2146         uint8_t control_byte;
2147         uint8_t port_id[3];
2148 };
2149
2150 struct ct_sns_rsp {
2151         struct ct_rsp_hdr header;
2152
2153         union {
2154                 struct {
2155                         uint8_t port_type;
2156                         uint8_t port_id[3];
2157                         uint8_t port_name[8];
2158                         uint8_t sym_port_name_len;
2159                         uint8_t sym_port_name[255];
2160                         uint8_t node_name[8];
2161                         uint8_t sym_node_name_len;
2162                         uint8_t sym_node_name[255];
2163                         uint8_t init_proc_assoc[8];
2164                         uint8_t node_ip_addr[16];
2165                         uint8_t class_of_service[4];
2166                         uint8_t fc4_types[32];
2167                         uint8_t ip_address[16];
2168                         uint8_t fabric_port_name[8];
2169                         uint8_t reserved;
2170                         uint8_t hard_address[3];
2171                 } ga_nxt;
2172
2173                 struct {
2174                         /* Assume the largest number of targets for the union */
2175                         struct ct_sns_gid_pt_data
2176                             entries[MAX_FIBRE_DEVICES_MAX];
2177                 } gid_pt;
2178
2179                 struct {
2180                         uint8_t port_name[8];
2181                 } gpn_id;
2182
2183                 struct {
2184                         uint8_t node_name[8];
2185                 } gnn_id;
2186
2187                 struct {
2188                         uint8_t fc4_types[32];
2189                 } gft_id;
2190
2191                 struct {
2192                         uint32_t entry_count;
2193                         uint8_t port_name[8];
2194                         struct ct_fdmi_hba_attributes attrs;
2195                 } ghat;
2196
2197                 struct {
2198                         uint8_t port_name[8];
2199                 } gfpn_id;
2200
2201                 struct {
2202                         uint16_t speeds;
2203                         uint16_t speed;
2204                 } gpsc;
2205
2206 #define GFF_FCP_SCSI_OFFSET     7
2207                 struct {
2208                         uint8_t fc4_features[128];
2209                 } gff_id;
2210         } rsp;
2211 };
2212
2213 struct ct_sns_pkt {
2214         union {
2215                 struct ct_sns_req req;
2216                 struct ct_sns_rsp rsp;
2217         } p;
2218 };
2219
2220 /*
2221  * SNS command structures -- for 2200 compatibility.
2222  */
2223 #define RFT_ID_SNS_SCMD_LEN     22
2224 #define RFT_ID_SNS_CMD_SIZE     60
2225 #define RFT_ID_SNS_DATA_SIZE    16
2226
2227 #define RNN_ID_SNS_SCMD_LEN     10
2228 #define RNN_ID_SNS_CMD_SIZE     36
2229 #define RNN_ID_SNS_DATA_SIZE    16
2230
2231 #define GA_NXT_SNS_SCMD_LEN     6
2232 #define GA_NXT_SNS_CMD_SIZE     28
2233 #define GA_NXT_SNS_DATA_SIZE    (620 + 16)
2234
2235 #define GID_PT_SNS_SCMD_LEN     6
2236 #define GID_PT_SNS_CMD_SIZE     28
2237 /*
2238  * Assume MAX_FIBRE_DEVICES_2100 as these defines are only used with older
2239  * adapters.
2240  */
2241 #define GID_PT_SNS_DATA_SIZE    (MAX_FIBRE_DEVICES_2100 * 4 + 16)
2242
2243 #define GPN_ID_SNS_SCMD_LEN     6
2244 #define GPN_ID_SNS_CMD_SIZE     28
2245 #define GPN_ID_SNS_DATA_SIZE    (8 + 16)
2246
2247 #define GNN_ID_SNS_SCMD_LEN     6
2248 #define GNN_ID_SNS_CMD_SIZE     28
2249 #define GNN_ID_SNS_DATA_SIZE    (8 + 16)
2250
2251 struct sns_cmd_pkt {
2252         union {
2253                 struct {
2254                         uint16_t buffer_length;
2255                         uint16_t reserved_1;
2256                         uint32_t buffer_address[2];
2257                         uint16_t subcommand_length;
2258                         uint16_t reserved_2;
2259                         uint16_t subcommand;
2260                         uint16_t size;
2261                         uint32_t reserved_3;
2262                         uint8_t param[36];
2263                 } cmd;
2264
2265                 uint8_t rft_data[RFT_ID_SNS_DATA_SIZE];
2266                 uint8_t rnn_data[RNN_ID_SNS_DATA_SIZE];
2267                 uint8_t gan_data[GA_NXT_SNS_DATA_SIZE];
2268                 uint8_t gid_data[GID_PT_SNS_DATA_SIZE];
2269                 uint8_t gpn_data[GPN_ID_SNS_DATA_SIZE];
2270                 uint8_t gnn_data[GNN_ID_SNS_DATA_SIZE];
2271         } p;
2272 };
2273
2274 struct fw_blob {
2275         char *name;
2276         uint32_t segs[4];
2277         const struct firmware *fw;
2278 };
2279
2280 /* Return data from MBC_GET_ID_LIST call. */
2281 struct gid_list_info {
2282         uint8_t al_pa;
2283         uint8_t area;
2284         uint8_t domain;
2285         uint8_t loop_id_2100;   /* ISP2100/ISP2200 -- 4 bytes. */
2286         uint16_t loop_id;       /* ISP23XX         -- 6 bytes. */
2287         uint16_t reserved_1;    /* ISP24XX         -- 8 bytes. */
2288 };
2289
2290 /* NPIV */
2291 typedef struct vport_info {
2292         uint8_t         port_name[WWN_SIZE];
2293         uint8_t         node_name[WWN_SIZE];
2294         int             vp_id;
2295         uint16_t        loop_id;
2296         unsigned long   host_no;
2297         uint8_t         port_id[3];
2298         int             loop_state;
2299 } vport_info_t;
2300
2301 typedef struct vport_params {
2302         uint8_t         port_name[WWN_SIZE];
2303         uint8_t         node_name[WWN_SIZE];
2304         uint32_t        options;
2305 #define VP_OPTS_RETRY_ENABLE    BIT_0
2306 #define VP_OPTS_VP_DISABLE      BIT_1
2307 } vport_params_t;
2308
2309 /* NPIV - return codes of VP create and modify */
2310 #define VP_RET_CODE_OK                  0
2311 #define VP_RET_CODE_FATAL               1
2312 #define VP_RET_CODE_WRONG_ID            2
2313 #define VP_RET_CODE_WWPN                3
2314 #define VP_RET_CODE_RESOURCES           4
2315 #define VP_RET_CODE_NO_MEM              5
2316 #define VP_RET_CODE_NOT_FOUND           6
2317
2318 struct qla_hw_data;
2319 struct rsp_que;
2320 /*
2321  * ISP operations
2322  */
2323 struct isp_operations {
2324
2325         int (*pci_config) (struct scsi_qla_host *);
2326         void (*reset_chip) (struct scsi_qla_host *);
2327         int (*chip_diag) (struct scsi_qla_host *);
2328         void (*config_rings) (struct scsi_qla_host *);
2329         void (*reset_adapter) (struct scsi_qla_host *);
2330         int (*nvram_config) (struct scsi_qla_host *);
2331         void (*update_fw_options) (struct scsi_qla_host *);
2332         int (*load_risc) (struct scsi_qla_host *, uint32_t *);
2333
2334         char * (*pci_info_str) (struct scsi_qla_host *, char *);
2335         char * (*fw_version_str) (struct scsi_qla_host *, char *);
2336
2337         irq_handler_t intr_handler;
2338         void (*enable_intrs) (struct qla_hw_data *);
2339         void (*disable_intrs) (struct qla_hw_data *);
2340
2341         int (*abort_command) (srb_t *);
2342         int (*target_reset) (struct fc_port *, unsigned int, int);
2343         int (*lun_reset) (struct fc_port *, unsigned int, int);
2344         int (*fabric_login) (struct scsi_qla_host *, uint16_t, uint8_t,
2345                 uint8_t, uint8_t, uint16_t *, uint8_t);
2346         int (*fabric_logout) (struct scsi_qla_host *, uint16_t, uint8_t,
2347             uint8_t, uint8_t);
2348
2349         uint16_t (*calc_req_entries) (uint16_t);
2350         void (*build_iocbs) (srb_t *, cmd_entry_t *, uint16_t);
2351         void * (*prep_ms_iocb) (struct scsi_qla_host *, uint32_t, uint32_t);
2352         void * (*prep_ms_fdmi_iocb) (struct scsi_qla_host *, uint32_t,
2353             uint32_t);
2354
2355         uint8_t * (*read_nvram) (struct scsi_qla_host *, uint8_t *,
2356                 uint32_t, uint32_t);
2357         int (*write_nvram) (struct scsi_qla_host *, uint8_t *, uint32_t,
2358                 uint32_t);
2359
2360         void (*fw_dump) (struct scsi_qla_host *, int);
2361
2362         int (*beacon_on) (struct scsi_qla_host *);
2363         int (*beacon_off) (struct scsi_qla_host *);
2364         void (*beacon_blink) (struct scsi_qla_host *);
2365
2366         uint8_t * (*read_optrom) (struct scsi_qla_host *, uint8_t *,
2367                 uint32_t, uint32_t);
2368         int (*write_optrom) (struct scsi_qla_host *, uint8_t *, uint32_t,
2369                 uint32_t);
2370
2371         int (*get_flash_version) (struct scsi_qla_host *, void *);
2372         int (*start_scsi) (srb_t *);
2373         int (*abort_isp) (struct scsi_qla_host *);
2374         int (*iospace_config)(struct qla_hw_data*);
2375 };
2376
2377 /* MSI-X Support *************************************************************/
2378
2379 #define QLA_MSIX_CHIP_REV_24XX  3
2380 #define QLA_MSIX_FW_MODE(m)     (((m) & (BIT_7|BIT_8|BIT_9)) >> 7)
2381 #define QLA_MSIX_FW_MODE_1(m)   (QLA_MSIX_FW_MODE(m) == 1)
2382
2383 #define QLA_MSIX_DEFAULT        0x00
2384 #define QLA_MSIX_RSP_Q          0x01
2385
2386 #define QLA_MIDX_DEFAULT        0
2387 #define QLA_MIDX_RSP_Q          1
2388 #define QLA_PCI_MSIX_CONTROL    0xa2
2389 #define QLA_83XX_PCI_MSIX_CONTROL       0x92
2390
2391 struct scsi_qla_host;
2392
2393 struct qla_msix_entry {
2394         int have_irq;
2395         uint32_t vector;
2396         uint16_t entry;
2397         struct rsp_que *rsp;
2398 };
2399
2400 #define WATCH_INTERVAL          1       /* number of seconds */
2401
2402 /* Work events.  */
2403 enum qla_work_type {
2404         QLA_EVT_AEN,
2405         QLA_EVT_IDC_ACK,
2406         QLA_EVT_ASYNC_LOGIN,
2407         QLA_EVT_ASYNC_LOGIN_DONE,
2408         QLA_EVT_ASYNC_LOGOUT,
2409         QLA_EVT_ASYNC_LOGOUT_DONE,
2410         QLA_EVT_ASYNC_ADISC,
2411         QLA_EVT_ASYNC_ADISC_DONE,
2412         QLA_EVT_UEVENT,
2413 };
2414
2415
2416 struct qla_work_evt {
2417         struct list_head        list;
2418         enum qla_work_type      type;
2419         u32                     flags;
2420 #define QLA_EVT_FLAG_FREE       0x1
2421
2422         union {
2423                 struct {
2424                         enum fc_host_event_code code;
2425                         u32 data;
2426                 } aen;
2427                 struct {
2428 #define QLA_IDC_ACK_REGS        7
2429                         uint16_t mb[QLA_IDC_ACK_REGS];
2430                 } idc_ack;
2431                 struct {
2432                         struct fc_port *fcport;
2433 #define QLA_LOGIO_LOGIN_RETRIED BIT_0
2434                         u16 data[2];
2435                 } logio;
2436                 struct {
2437                         u32 code;
2438 #define QLA_UEVENT_CODE_FW_DUMP 0
2439                 } uevent;
2440         } u;
2441 };
2442
2443 struct qla_chip_state_84xx {
2444         struct list_head list;
2445         struct kref kref;
2446
2447         void *bus;
2448         spinlock_t access_lock;
2449         struct mutex fw_update_mutex;
2450         uint32_t fw_update;
2451         uint32_t op_fw_version;
2452         uint32_t op_fw_size;
2453         uint32_t op_fw_seq_size;
2454         uint32_t diag_fw_version;
2455         uint32_t gold_fw_version;
2456 };
2457
2458 struct qla_statistics {
2459         uint32_t total_isp_aborts;
2460         uint64_t input_bytes;
2461         uint64_t output_bytes;
2462 };
2463
2464 struct bidi_statistics {
2465         unsigned long long io_count;
2466         unsigned long long transfer_bytes;
2467 };
2468
2469 /* Multi queue support */
2470 #define MBC_INITIALIZE_MULTIQ 0x1f
2471 #define QLA_QUE_PAGE 0X1000
2472 #define QLA_MQ_SIZE 32
2473 #define QLA_MAX_QUEUES 256
2474 #define ISP_QUE_REG(ha, id) \
2475         ((ha->mqenable || IS_QLA83XX(ha)) ? \
2476         ((void *)(ha->mqiobase) +\
2477         (QLA_QUE_PAGE * id)) :\
2478         ((void *)(ha->iobase)))
2479 #define QLA_REQ_QUE_ID(tag) \
2480         ((tag < QLA_MAX_QUEUES && tag > 0) ? tag : 0)
2481 #define QLA_DEFAULT_QUE_QOS 5
2482 #define QLA_PRECONFIG_VPORTS 32
2483 #define QLA_MAX_VPORTS_QLA24XX  128
2484 #define QLA_MAX_VPORTS_QLA25XX  256
2485 /* Response queue data structure */
2486 struct rsp_que {
2487         dma_addr_t  dma;
2488         response_t *ring;
2489         response_t *ring_ptr;
2490         uint32_t __iomem *rsp_q_in;     /* FWI2-capable only. */
2491         uint32_t __iomem *rsp_q_out;
2492         uint16_t  ring_index;
2493         uint16_t  out_ptr;
2494         uint16_t  length;
2495         uint16_t  options;
2496         uint16_t  rid;
2497         uint16_t  id;
2498         uint16_t  vp_idx;
2499         struct qla_hw_data *hw;
2500         struct qla_msix_entry *msix;
2501         struct req_que *req;
2502         srb_t *status_srb; /* status continuation entry */
2503         struct work_struct q_work;
2504 };
2505
2506 /* Request queue data structure */
2507 struct req_que {
2508         dma_addr_t  dma;
2509         request_t *ring;
2510         request_t *ring_ptr;
2511         uint32_t __iomem *req_q_in;     /* FWI2-capable only. */
2512         uint32_t __iomem *req_q_out;
2513         uint16_t  ring_index;
2514         uint16_t  in_ptr;
2515         uint16_t  cnt;
2516         uint16_t  length;
2517         uint16_t  options;
2518         uint16_t  rid;
2519         uint16_t  id;
2520         uint16_t  qos;
2521         uint16_t  vp_idx;
2522         struct rsp_que *rsp;
2523         srb_t *outstanding_cmds[MAX_OUTSTANDING_COMMANDS];
2524         uint32_t current_outstanding_cmd;
2525         int max_q_depth;
2526 };
2527
2528 /* Place holder for FW buffer parameters */
2529 struct qlfc_fw {
2530         void *fw_buf;
2531         dma_addr_t fw_dma;
2532         uint32_t len;
2533 };
2534
2535 struct qlt_hw_data {
2536         /* Protected by hw lock */
2537         uint32_t enable_class_2:1;
2538         uint32_t enable_explicit_conf:1;
2539         uint32_t ini_mode_force_reverse:1;
2540         uint32_t node_name_set:1;
2541
2542         dma_addr_t atio_dma;    /* Physical address. */
2543         struct atio *atio_ring; /* Base virtual address */
2544         struct atio *atio_ring_ptr;     /* Current address. */
2545         uint16_t atio_ring_index; /* Current index. */
2546         uint16_t atio_q_length;
2547
2548         void *target_lport_ptr;
2549         struct qla_tgt_func_tmpl *tgt_ops;
2550         struct qla_tgt *qla_tgt;
2551         struct qla_tgt_cmd *cmds[MAX_OUTSTANDING_COMMANDS];
2552         uint16_t current_handle;
2553
2554         struct qla_tgt_vp_map *tgt_vp_map;
2555         struct mutex tgt_mutex;
2556         struct mutex tgt_host_action_mutex;
2557
2558         int saved_set;
2559         uint16_t saved_exchange_count;
2560         uint32_t saved_firmware_options_1;
2561         uint32_t saved_firmware_options_2;
2562         uint32_t saved_firmware_options_3;
2563         uint8_t saved_firmware_options[2];
2564         uint8_t saved_add_firmware_options[2];
2565
2566         uint8_t tgt_node_name[WWN_SIZE];
2567 };
2568
2569 /*
2570  * Qlogic host adapter specific data structure.
2571 */
2572 struct qla_hw_data {
2573         struct pci_dev  *pdev;
2574         /* SRB cache. */
2575 #define SRB_MIN_REQ     128
2576         mempool_t       *srb_mempool;
2577
2578         volatile struct {
2579                 uint32_t        mbox_int                :1;
2580                 uint32_t        mbox_busy               :1;
2581                 uint32_t        disable_risc_code_load  :1;
2582                 uint32_t        enable_64bit_addressing :1;
2583                 uint32_t        enable_lip_reset        :1;
2584                 uint32_t        enable_target_reset     :1;
2585                 uint32_t        enable_lip_full_login   :1;
2586                 uint32_t        enable_led_scheme       :1;
2587
2588                 uint32_t        msi_enabled             :1;
2589                 uint32_t        msix_enabled            :1;
2590                 uint32_t        disable_serdes          :1;
2591                 uint32_t        gpsc_supported          :1;
2592                 uint32_t        npiv_supported          :1;
2593                 uint32_t        pci_channel_io_perm_failure     :1;
2594                 uint32_t        fce_enabled             :1;
2595                 uint32_t        fac_supported           :1;
2596
2597                 uint32_t        chip_reset_done         :1;
2598                 uint32_t        port0                   :1;
2599                 uint32_t        running_gold_fw         :1;
2600                 uint32_t        eeh_busy                :1;
2601                 uint32_t        cpu_affinity_enabled    :1;
2602                 uint32_t        disable_msix_handshake  :1;
2603                 uint32_t        fcp_prio_enabled        :1;
2604                 uint32_t        isp82xx_fw_hung:1;
2605                 uint32_t        nic_core_hung:1;
2606
2607                 uint32_t        quiesce_owner:1;
2608                 uint32_t        thermal_supported:1;
2609                 uint32_t        nic_core_reset_hdlr_active:1;
2610                 uint32_t        nic_core_reset_owner:1;
2611                 uint32_t        isp82xx_no_md_cap:1;
2612                 uint32_t        host_shutting_down:1;
2613                 /* 30 bits */
2614         } flags;
2615
2616         /* This spinlock is used to protect "io transactions", you must
2617         * acquire it before doing any IO to the card, eg with RD_REG*() and
2618         * WRT_REG*() for the duration of your entire commandtransaction.
2619         *
2620         * This spinlock is of lower priority than the io request lock.
2621         */
2622
2623         spinlock_t      hardware_lock ____cacheline_aligned;
2624         int             bars;
2625         int             mem_only;
2626         device_reg_t __iomem *iobase;           /* Base I/O address */
2627         resource_size_t pio_address;
2628
2629 #define MIN_IOBASE_LEN          0x100
2630 /* Multi queue data structs */
2631         device_reg_t __iomem *mqiobase;
2632         device_reg_t __iomem *msixbase;
2633         uint16_t        msix_count;
2634         uint8_t         mqenable;
2635         struct req_que **req_q_map;
2636         struct rsp_que **rsp_q_map;
2637         unsigned long req_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2638         unsigned long rsp_qid_map[(QLA_MAX_QUEUES / 8) / sizeof(unsigned long)];
2639         uint8_t         max_req_queues;
2640         uint8_t         max_rsp_queues;
2641         struct qla_npiv_entry *npiv_info;
2642         uint16_t        nvram_npiv_size;
2643
2644         uint16_t        switch_cap;
2645 #define FLOGI_SEQ_DEL           BIT_8
2646 #define FLOGI_MID_SUPPORT       BIT_10
2647 #define FLOGI_VSAN_SUPPORT      BIT_12
2648 #define FLOGI_SP_SUPPORT        BIT_13
2649
2650         uint8_t         port_no;                /* Physical port of adapter */
2651
2652         /* Timeout timers. */
2653         uint8_t         loop_down_abort_time;    /* port down timer */
2654         atomic_t        loop_down_timer;         /* loop down timer */
2655         uint8_t         link_down_timeout;       /* link down timeout */
2656         uint16_t        max_loop_id;
2657         uint16_t        max_fibre_devices;      /* Maximum number of targets */
2658
2659         uint16_t        fb_rev;
2660         uint16_t        min_external_loopid;    /* First external loop Id */
2661
2662 #define PORT_SPEED_UNKNOWN 0xFFFF
2663 #define PORT_SPEED_1GB  0x00
2664 #define PORT_SPEED_2GB  0x01
2665 #define PORT_SPEED_4GB  0x03
2666 #define PORT_SPEED_8GB  0x04
2667 #define PORT_SPEED_16GB 0x05
2668 #define PORT_SPEED_10GB 0x13
2669         uint16_t        link_data_rate;         /* F/W operating speed */
2670
2671         uint8_t         current_topology;
2672         uint8_t         prev_topology;
2673 #define ISP_CFG_NL      1
2674 #define ISP_CFG_N       2
2675 #define ISP_CFG_FL      4
2676 #define ISP_CFG_F       8
2677
2678         uint8_t         operating_mode;         /* F/W operating mode */
2679 #define LOOP      0
2680 #define P2P       1
2681 #define LOOP_P2P  2
2682 #define P2P_LOOP  3
2683         uint8_t         interrupts_on;
2684         uint32_t        isp_abort_cnt;
2685
2686 #define PCI_DEVICE_ID_QLOGIC_ISP2532    0x2532
2687 #define PCI_DEVICE_ID_QLOGIC_ISP8432    0x8432
2688 #define PCI_DEVICE_ID_QLOGIC_ISP8001    0x8001
2689 #define PCI_DEVICE_ID_QLOGIC_ISP8031    0x8031
2690 #define PCI_DEVICE_ID_QLOGIC_ISP2031    0x2031
2691         uint32_t        device_type;
2692 #define DT_ISP2100                      BIT_0
2693 #define DT_ISP2200                      BIT_1
2694 #define DT_ISP2300                      BIT_2
2695 #define DT_ISP2312                      BIT_3
2696 #define DT_ISP2322                      BIT_4
2697 #define DT_ISP6312                      BIT_5
2698 #define DT_ISP6322                      BIT_6
2699 #define DT_ISP2422                      BIT_7
2700 #define DT_ISP2432                      BIT_8
2701 #define DT_ISP5422                      BIT_9
2702 #define DT_ISP5432                      BIT_10
2703 #define DT_ISP2532                      BIT_11
2704 #define DT_ISP8432                      BIT_12
2705 #define DT_ISP8001                      BIT_13
2706 #define DT_ISP8021                      BIT_14
2707 #define DT_ISP2031                      BIT_15
2708 #define DT_ISP8031                      BIT_16
2709 #define DT_ISP_LAST                     (DT_ISP8031 << 1)
2710
2711 #define DT_T10_PI                       BIT_25
2712 #define DT_IIDMA                        BIT_26
2713 #define DT_FWI2                         BIT_27
2714 #define DT_ZIO_SUPPORTED                BIT_28
2715 #define DT_OEM_001                      BIT_29
2716 #define DT_ISP2200A                     BIT_30
2717 #define DT_EXTENDED_IDS                 BIT_31
2718 #define DT_MASK(ha)     ((ha)->device_type & (DT_ISP_LAST - 1))
2719 #define IS_QLA2100(ha)  (DT_MASK(ha) & DT_ISP2100)
2720 #define IS_QLA2200(ha)  (DT_MASK(ha) & DT_ISP2200)
2721 #define IS_QLA2300(ha)  (DT_MASK(ha) & DT_ISP2300)
2722 #define IS_QLA2312(ha)  (DT_MASK(ha) & DT_ISP2312)
2723 #define IS_QLA2322(ha)  (DT_MASK(ha) & DT_ISP2322)
2724 #define IS_QLA6312(ha)  (DT_MASK(ha) & DT_ISP6312)
2725 #define IS_QLA6322(ha)  (DT_MASK(ha) & DT_ISP6322)
2726 #define IS_QLA2422(ha)  (DT_MASK(ha) & DT_ISP2422)
2727 #define IS_QLA2432(ha)  (DT_MASK(ha) & DT_ISP2432)
2728 #define IS_QLA5422(ha)  (DT_MASK(ha) & DT_ISP5422)
2729 #define IS_QLA5432(ha)  (DT_MASK(ha) & DT_ISP5432)
2730 #define IS_QLA2532(ha)  (DT_MASK(ha) & DT_ISP2532)
2731 #define IS_QLA8432(ha)  (DT_MASK(ha) & DT_ISP8432)
2732 #define IS_QLA8001(ha)  (DT_MASK(ha) & DT_ISP8001)
2733 #define IS_QLA81XX(ha)  (IS_QLA8001(ha))
2734 #define IS_QLA82XX(ha)  (DT_MASK(ha) & DT_ISP8021)
2735 #define IS_QLA2031(ha)  (DT_MASK(ha) & DT_ISP2031)
2736 #define IS_QLA8031(ha)  (DT_MASK(ha) & DT_ISP8031)
2737
2738 #define IS_QLA23XX(ha)  (IS_QLA2300(ha) || IS_QLA2312(ha) || IS_QLA2322(ha) || \
2739                         IS_QLA6312(ha) || IS_QLA6322(ha))
2740 #define IS_QLA24XX(ha)  (IS_QLA2422(ha) || IS_QLA2432(ha))
2741 #define IS_QLA54XX(ha)  (IS_QLA5422(ha) || IS_QLA5432(ha))
2742 #define IS_QLA25XX(ha)  (IS_QLA2532(ha))
2743 #define IS_QLA83XX(ha)  (IS_QLA2031(ha) || IS_QLA8031(ha))
2744 #define IS_QLA84XX(ha)  (IS_QLA8432(ha))
2745 #define IS_QLA24XX_TYPE(ha)     (IS_QLA24XX(ha) || IS_QLA54XX(ha) || \
2746                                 IS_QLA84XX(ha))
2747 #define IS_CNA_CAPABLE(ha)      (IS_QLA81XX(ha) || IS_QLA82XX(ha) || \
2748                                 IS_QLA8031(ha))
2749 #define IS_QLA2XXX_MIDTYPE(ha)  (IS_QLA24XX(ha) || IS_QLA84XX(ha) || \
2750                                 IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
2751                                 IS_QLA82XX(ha) || IS_QLA83XX(ha))
2752 #define IS_MSIX_NACK_CAPABLE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha))
2753 #define IS_NOPOLLING_TYPE(ha)   ((IS_QLA25XX(ha) || IS_QLA81XX(ha) || \
2754                         IS_QLA83XX(ha)) && (ha)->flags.msix_enabled)
2755 #define IS_FAC_REQUIRED(ha)     (IS_QLA81XX(ha) || IS_QLA83XX(ha))
2756 #define IS_NOCACHE_VPD_TYPE(ha) (IS_QLA81XX(ha) || IS_QLA83XX(ha))
2757 #define IS_ALOGIO_CAPABLE(ha)   (IS_QLA23XX(ha) || IS_FWI2_CAPABLE(ha))
2758
2759 #define IS_T10_PI_CAPABLE(ha)   ((ha)->device_type & DT_T10_PI)
2760 #define IS_IIDMA_CAPABLE(ha)    ((ha)->device_type & DT_IIDMA)
2761 #define IS_FWI2_CAPABLE(ha)     ((ha)->device_type & DT_FWI2)
2762 #define IS_ZIO_SUPPORTED(ha)    ((ha)->device_type & DT_ZIO_SUPPORTED)
2763 #define IS_OEM_001(ha)          ((ha)->device_type & DT_OEM_001)
2764 #define HAS_EXTENDED_IDS(ha)    ((ha)->device_type & DT_EXTENDED_IDS)
2765 #define IS_CT6_SUPPORTED(ha)    ((ha)->device_type & DT_CT6_SUPPORTED)
2766 #define IS_MQUE_CAPABLE(ha)     ((ha)->mqenable || IS_QLA83XX(ha))
2767 #define IS_BIDI_CAPABLE(ha)     ((IS_QLA25XX(ha) || IS_QLA2031(ha)))
2768 /* Bit 21 of fw_attributes decides the MCTP capabilities */
2769 #define IS_MCTP_CAPABLE(ha)     (IS_QLA2031(ha) && \
2770                                 ((ha)->fw_attributes_ext[0] & BIT_0))
2771
2772         /* HBA serial number */
2773         uint8_t         serial0;
2774         uint8_t         serial1;
2775         uint8_t         serial2;
2776
2777         /* NVRAM configuration data */
2778 #define MAX_NVRAM_SIZE  4096
2779 #define VPD_OFFSET      MAX_NVRAM_SIZE / 2
2780         uint16_t        nvram_size;
2781         uint16_t        nvram_base;
2782         void            *nvram;
2783         uint16_t        vpd_size;
2784         uint16_t        vpd_base;
2785         void            *vpd;
2786
2787         uint16_t        loop_reset_delay;
2788         uint8_t         retry_count;
2789         uint8_t         login_timeout;
2790         uint16_t        r_a_tov;
2791         int             port_down_retry_count;
2792         uint8_t         mbx_count;
2793
2794         uint32_t        login_retry_count;
2795         /* SNS command interfaces. */
2796         ms_iocb_entry_t         *ms_iocb;
2797         dma_addr_t              ms_iocb_dma;
2798         struct ct_sns_pkt       *ct_sns;
2799         dma_addr_t              ct_sns_dma;
2800         /* SNS command interfaces for 2200. */
2801         struct sns_cmd_pkt      *sns_cmd;
2802         dma_addr_t              sns_cmd_dma;
2803
2804 #define SFP_DEV_SIZE    256
2805 #define SFP_BLOCK_SIZE  64
2806         void            *sfp_data;
2807         dma_addr_t      sfp_data_dma;
2808
2809 #define XGMAC_DATA_SIZE 4096
2810         void            *xgmac_data;
2811         dma_addr_t      xgmac_data_dma;
2812
2813 #define DCBX_TLV_DATA_SIZE 4096
2814         void            *dcbx_tlv;
2815         dma_addr_t      dcbx_tlv_dma;
2816
2817         struct task_struct      *dpc_thread;
2818         uint8_t dpc_active;                  /* DPC routine is active */
2819
2820         dma_addr_t      gid_list_dma;
2821         struct gid_list_info *gid_list;
2822         int             gid_list_info_size;
2823
2824         /* Small DMA pool allocations -- maximum 256 bytes in length. */
2825 #define DMA_POOL_SIZE   256
2826         struct dma_pool *s_dma_pool;
2827
2828         dma_addr_t      init_cb_dma;
2829         init_cb_t       *init_cb;
2830         int             init_cb_size;
2831         dma_addr_t      ex_init_cb_dma;
2832         struct ex_init_cb_81xx *ex_init_cb;
2833
2834         void            *async_pd;
2835         dma_addr_t      async_pd_dma;
2836
2837         void            *swl;
2838
2839         /* These are used by mailbox operations. */
2840         volatile uint16_t mailbox_out[MAILBOX_REGISTER_COUNT];
2841
2842         mbx_cmd_t       *mcp;
2843         unsigned long   mbx_cmd_flags;
2844 #define MBX_INTERRUPT           1
2845 #define MBX_INTR_WAIT           2
2846 #define MBX_UPDATE_FLASH_ACTIVE 3
2847
2848         struct mutex vport_lock;        /* Virtual port synchronization */
2849         spinlock_t vport_slock; /* order is hardware_lock, then vport_slock */
2850         struct completion mbx_cmd_comp; /* Serialize mbx access */
2851         struct completion mbx_intr_comp;  /* Used for completion notification */
2852         struct completion dcbx_comp;    /* For set port config notification */
2853         int notify_dcbx_comp;
2854         struct mutex selflogin_lock;
2855
2856         /* Basic firmware related information. */
2857         uint16_t        fw_major_version;
2858         uint16_t        fw_minor_version;
2859         uint16_t        fw_subminor_version;
2860         uint16_t        fw_attributes;
2861         uint16_t        fw_attributes_h;
2862         uint16_t        fw_attributes_ext[2];
2863         uint32_t        fw_memory_size;
2864         uint32_t        fw_transfer_size;
2865         uint32_t        fw_srisc_address;
2866 #define RISC_START_ADDRESS_2100 0x1000
2867 #define RISC_START_ADDRESS_2300 0x800
2868 #define RISC_START_ADDRESS_2400 0x100000
2869         uint16_t        fw_xcb_count;
2870
2871         uint16_t        fw_options[16];         /* slots: 1,2,3,10,11 */
2872         uint8_t         fw_seriallink_options[4];
2873         uint16_t        fw_seriallink_options24[4];
2874
2875         uint8_t         mpi_version[3];
2876         uint32_t        mpi_capabilities;
2877         uint8_t         phy_version[3];
2878
2879         /* Firmware dump information. */
2880         struct qla2xxx_fw_dump *fw_dump;
2881         uint32_t        fw_dump_len;
2882         int             fw_dumped;
2883         int             fw_dump_reading;
2884         dma_addr_t      eft_dma;
2885         void            *eft;
2886 /* Current size of mctp dump is 0x086064 bytes */
2887 #define MCTP_DUMP_SIZE  0x086064
2888         dma_addr_t      mctp_dump_dma;
2889         void            *mctp_dump;
2890         int             mctp_dumped;
2891         int             mctp_dump_reading;
2892         uint32_t        chain_offset;
2893         struct dentry *dfs_dir;
2894         struct dentry *dfs_fce;
2895         dma_addr_t      fce_dma;
2896         void            *fce;
2897         uint32_t        fce_bufs;
2898         uint16_t        fce_mb[8];
2899         uint64_t        fce_wr, fce_rd;
2900         struct mutex    fce_mutex;
2901
2902         uint32_t        pci_attr;
2903         uint16_t        chip_revision;
2904
2905         uint16_t        product_id[4];
2906
2907         uint8_t         model_number[16+1];
2908 #define BINZERO         "\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0\0"
2909         char            model_desc[80];
2910         uint8_t         adapter_id[16+1];
2911
2912         /* Option ROM information. */
2913         char            *optrom_buffer;
2914         uint32_t        optrom_size;
2915         int             optrom_state;
2916 #define QLA_SWAITING    0
2917 #define QLA_SREADING    1
2918 #define QLA_SWRITING    2
2919         uint32_t        optrom_region_start;
2920         uint32_t        optrom_region_size;
2921
2922 /* PCI expansion ROM image information. */
2923 #define ROM_CODE_TYPE_BIOS      0
2924 #define ROM_CODE_TYPE_FCODE     1
2925 #define ROM_CODE_TYPE_EFI       3
2926         uint8_t         bios_revision[2];
2927         uint8_t         efi_revision[2];
2928         uint8_t         fcode_revision[16];
2929         uint32_t        fw_revision[4];
2930
2931         uint32_t        gold_fw_version[4];
2932
2933         /* Offsets for flash/nvram access (set to ~0 if not used). */
2934         uint32_t        flash_conf_off;
2935         uint32_t        flash_data_off;
2936         uint32_t        nvram_conf_off;
2937         uint32_t        nvram_data_off;
2938
2939         uint32_t        fdt_wrt_disable;
2940         uint32_t        fdt_erase_cmd;
2941         uint32_t        fdt_block_size;
2942         uint32_t        fdt_unprotect_sec_cmd;
2943         uint32_t        fdt_protect_sec_cmd;
2944
2945         uint32_t        flt_region_flt;
2946         uint32_t        flt_region_fdt;
2947         uint32_t        flt_region_boot;
2948         uint32_t        flt_region_fw;
2949         uint32_t        flt_region_vpd_nvram;
2950         uint32_t        flt_region_vpd;
2951         uint32_t        flt_region_nvram;
2952         uint32_t        flt_region_npiv_conf;
2953         uint32_t        flt_region_gold_fw;
2954         uint32_t        flt_region_fcp_prio;
2955         uint32_t        flt_region_bootload;
2956
2957         /* Needed for BEACON */
2958         uint16_t        beacon_blink_led;
2959         uint8_t         beacon_color_state;
2960 #define QLA_LED_GRN_ON          0x01
2961 #define QLA_LED_YLW_ON          0x02
2962 #define QLA_LED_ABR_ON          0x04
2963 #define QLA_LED_ALL_ON          0x07    /* yellow, green, amber. */
2964                                         /* ISP2322: red, green, amber. */
2965         uint16_t        zio_mode;
2966         uint16_t        zio_timer;
2967
2968         struct qla_msix_entry *msix_entries;
2969
2970         struct list_head        vp_list;        /* list of VP */
2971         unsigned long   vp_idx_map[(MAX_MULTI_ID_FABRIC / 8) /
2972                         sizeof(unsigned long)];
2973         uint16_t        num_vhosts;     /* number of vports created */
2974         uint16_t        num_vsans;      /* number of vsan created */
2975         uint16_t        max_npiv_vports;        /* 63 or 125 per topoloty */
2976         int             cur_vport_count;
2977
2978         struct qla_chip_state_84xx *cs84xx;
2979         struct isp_operations *isp_ops;
2980         struct workqueue_struct *wq;
2981         struct qlfc_fw fw_buf;
2982
2983         /* FCP_CMND priority support */
2984         struct qla_fcp_prio_cfg *fcp_prio_cfg;
2985
2986         struct dma_pool *dl_dma_pool;
2987 #define DSD_LIST_DMA_POOL_SIZE  512
2988
2989         struct dma_pool *fcp_cmnd_dma_pool;
2990         mempool_t       *ctx_mempool;
2991 #define FCP_CMND_DMA_POOL_SIZE 512
2992
2993         unsigned long   nx_pcibase;             /* Base I/O address */
2994         uint8_t         *nxdb_rd_ptr;           /* Doorbell read pointer */
2995         unsigned long   nxdb_wr_ptr;            /* Door bell write pointer */
2996
2997         uint32_t        crb_win;
2998         uint32_t        curr_window;
2999         uint32_t        ddr_mn_window;
3000         unsigned long   mn_win_crb;
3001         unsigned long   ms_win_crb;
3002         int             qdr_sn_window;
3003         uint32_t        fcoe_dev_init_timeout;
3004         uint32_t        fcoe_reset_timeout;
3005         rwlock_t        hw_lock;
3006         uint16_t        portnum;                /* port number */
3007         int             link_width;
3008         struct fw_blob  *hablob;
3009         struct qla82xx_legacy_intr_set nx_legacy_intr;
3010
3011         uint16_t        gbl_dsd_inuse;
3012         uint16_t        gbl_dsd_avail;
3013         struct list_head gbl_dsd_list;
3014 #define NUM_DSD_CHAIN 4096
3015
3016         uint8_t fw_type;
3017         __le32 file_prd_off;    /* File firmware product offset */
3018
3019         uint32_t        md_template_size;
3020         void            *md_tmplt_hdr;
3021         dma_addr_t      md_tmplt_hdr_dma;
3022         void            *md_dump;
3023         uint32_t        md_dump_size;
3024
3025         void            *loop_id_map;
3026
3027         /* QLA83XX IDC specific fields */
3028         uint32_t        idc_audit_ts;
3029
3030         /* DPC low-priority workqueue */
3031         struct workqueue_struct *dpc_lp_wq;
3032         struct work_struct idc_aen;
3033         /* DPC high-priority workqueue */
3034         struct workqueue_struct *dpc_hp_wq;
3035         struct work_struct nic_core_reset;
3036         struct work_struct idc_state_handler;
3037         struct work_struct nic_core_unrecoverable;
3038
3039         struct qlt_hw_data tgt;
3040 };
3041
3042 /*
3043  * Qlogic scsi host structure
3044  */
3045 typedef struct scsi_qla_host {
3046         struct list_head list;
3047         struct list_head vp_fcports;    /* list of fcports */
3048         struct list_head work_list;
3049         spinlock_t work_lock;
3050
3051         /* Commonly used flags and state information. */
3052         struct Scsi_Host *host;
3053         unsigned long   host_no;
3054         uint8_t         host_str[16];
3055
3056         volatile struct {
3057                 uint32_t        init_done               :1;
3058                 uint32_t        online                  :1;
3059                 uint32_t        reset_active            :1;
3060
3061                 uint32_t        management_server_logged_in :1;
3062                 uint32_t        process_response_queue  :1;
3063                 uint32_t        difdix_supported:1;
3064                 uint32_t        delete_progress:1;
3065         } flags;
3066
3067         atomic_t        loop_state;
3068 #define LOOP_TIMEOUT    1
3069 #define LOOP_DOWN       2
3070 #define LOOP_UP         3
3071 #define LOOP_UPDATE     4
3072 #define LOOP_READY      5
3073 #define LOOP_DEAD       6
3074
3075         unsigned long   dpc_flags;
3076 #define RESET_MARKER_NEEDED     0       /* Send marker to ISP. */
3077 #define RESET_ACTIVE            1
3078 #define ISP_ABORT_NEEDED        2       /* Initiate ISP abort. */
3079 #define ABORT_ISP_ACTIVE        3       /* ISP abort in progress. */
3080 #define LOOP_RESYNC_NEEDED      4       /* Device Resync needed. */
3081 #define LOOP_RESYNC_ACTIVE      5
3082 #define LOCAL_LOOP_UPDATE       6       /* Perform a local loop update. */
3083 #define RSCN_UPDATE             7       /* Perform an RSCN update. */
3084 #define RELOGIN_NEEDED          8
3085 #define REGISTER_FC4_NEEDED     9       /* SNS FC4 registration required. */
3086 #define ISP_ABORT_RETRY         10      /* ISP aborted. */
3087 #define BEACON_BLINK_NEEDED     11
3088 #define REGISTER_FDMI_NEEDED    12
3089 #define FCPORT_UPDATE_NEEDED    13
3090 #define VP_DPC_NEEDED           14      /* wake up for VP dpc handling */
3091 #define UNLOADING               15
3092 #define NPIV_CONFIG_NEEDED      16
3093 #define ISP_UNRECOVERABLE       17
3094 #define FCOE_CTX_RESET_NEEDED   18      /* Initiate FCoE context reset */
3095 #define MPI_RESET_NEEDED        19      /* Initiate MPI FW reset */
3096 #define ISP_QUIESCE_NEEDED      20      /* Driver need some quiescence */
3097 #define SCR_PENDING             21      /* SCR in target mode */
3098
3099         uint32_t        device_flags;
3100 #define SWITCH_FOUND            BIT_0
3101 #define DFLG_NO_CABLE           BIT_1
3102 #define DFLG_DEV_FAILED         BIT_5
3103
3104         /* ISP configuration data. */
3105         uint16_t        loop_id;                /* Host adapter loop id */
3106         uint16_t        self_login_loop_id;     /* host adapter loop id
3107                                                  * get it on self login
3108                                                  */
3109         fc_port_t       bidir_fcport;           /* fcport used for bidir cmnds
3110                                                  * no need of allocating it for
3111                                                  * each command
3112                                                  */
3113
3114         port_id_t       d_id;                   /* Host adapter port id */
3115         uint8_t         marker_needed;
3116         uint16_t        mgmt_svr_loop_id;
3117
3118
3119
3120         /* Timeout timers. */
3121         uint8_t         loop_down_abort_time;    /* port down timer */
3122         atomic_t        loop_down_timer;         /* loop down timer */
3123         uint8_t         link_down_timeout;       /* link down timeout */
3124
3125         uint32_t        timer_active;
3126         struct timer_list        timer;
3127
3128         uint8_t         node_name[WWN_SIZE];
3129         uint8_t         port_name[WWN_SIZE];
3130         uint8_t         fabric_node_name[WWN_SIZE];
3131
3132         uint16_t        fcoe_vlan_id;
3133         uint16_t        fcoe_fcf_idx;
3134         uint8_t         fcoe_vn_port_mac[6];
3135
3136         uint32_t        vp_abort_cnt;
3137
3138         struct fc_vport *fc_vport;      /* holds fc_vport * for each vport */
3139         uint16_t        vp_idx;         /* vport ID */
3140
3141         unsigned long           vp_flags;
3142 #define VP_IDX_ACQUIRED         0       /* bit no 0 */
3143 #define VP_CREATE_NEEDED        1
3144 #define VP_BIND_NEEDED          2
3145 #define VP_DELETE_NEEDED        3
3146 #define VP_SCR_NEEDED           4       /* State Change Request registration */
3147         atomic_t                vp_state;
3148 #define VP_OFFLINE              0
3149 #define VP_ACTIVE               1
3150 #define VP_FAILED               2
3151 // #define VP_DISABLE           3
3152         uint16_t        vp_err_state;
3153         uint16_t        vp_prev_err_state;
3154 #define VP_ERR_UNKWN            0
3155 #define VP_ERR_PORTDWN          1
3156 #define VP_ERR_FAB_UNSUPPORTED  2
3157 #define VP_ERR_FAB_NORESOURCES  3
3158 #define VP_ERR_FAB_LOGOUT       4
3159 #define VP_ERR_ADAP_NORESOURCES 5
3160         struct qla_hw_data *hw;
3161         struct req_que *req;
3162         int             fw_heartbeat_counter;
3163         int             seconds_since_last_heartbeat;
3164         struct fc_host_statistics fc_host_stat;
3165         struct qla_statistics qla_stats;
3166         struct bidi_statistics bidi_stats;
3167
3168         atomic_t        vref_count;
3169 } scsi_qla_host_t;
3170
3171 #define SET_VP_IDX      1
3172 #define SET_AL_PA       2
3173 #define RESET_VP_IDX    3
3174 #define RESET_AL_PA     4
3175 struct qla_tgt_vp_map {
3176         uint8_t idx;
3177         scsi_qla_host_t *vha;
3178 };
3179
3180 /*
3181  * Macros to help code, maintain, etc.
3182  */
3183 #define LOOP_TRANSITION(ha) \
3184         (test_bit(ISP_ABORT_NEEDED, &ha->dpc_flags) || \
3185          test_bit(LOOP_RESYNC_NEEDED, &ha->dpc_flags) || \
3186          atomic_read(&ha->loop_state) == LOOP_DOWN)
3187
3188 #define QLA_VHA_MARK_BUSY(__vha, __bail) do {                \
3189         atomic_inc(&__vha->vref_count);                      \
3190         mb();                                                \
3191         if (__vha->flags.delete_progress) {                  \
3192                 atomic_dec(&__vha->vref_count);              \
3193                 __bail = 1;                                  \
3194         } else {                                             \
3195                 __bail = 0;                                  \
3196         }                                                    \
3197 } while (0)
3198
3199 #define QLA_VHA_MARK_NOT_BUSY(__vha) do {                    \
3200         atomic_dec(&__vha->vref_count);                      \
3201 } while (0)
3202
3203 /*
3204  * qla2x00 local function return status codes
3205  */
3206 #define MBS_MASK                0x3fff
3207
3208 #define QLA_SUCCESS             (MBS_COMMAND_COMPLETE & MBS_MASK)
3209 #define QLA_INVALID_COMMAND     (MBS_INVALID_COMMAND & MBS_MASK)
3210 #define QLA_INTERFACE_ERROR     (MBS_HOST_INTERFACE_ERROR & MBS_MASK)
3211 #define QLA_TEST_FAILED         (MBS_TEST_FAILED & MBS_MASK)
3212 #define QLA_COMMAND_ERROR       (MBS_COMMAND_ERROR & MBS_MASK)
3213 #define QLA_PARAMETER_ERROR     (MBS_COMMAND_PARAMETER_ERROR & MBS_MASK)
3214 #define QLA_PORT_ID_USED        (MBS_PORT_ID_USED & MBS_MASK)
3215 #define QLA_LOOP_ID_USED        (MBS_LOOP_ID_USED & MBS_MASK)
3216 #define QLA_ALL_IDS_IN_USE      (MBS_ALL_IDS_IN_USE & MBS_MASK)
3217 #define QLA_NOT_LOGGED_IN       (MBS_NOT_LOGGED_IN & MBS_MASK)
3218
3219 #define QLA_FUNCTION_TIMEOUT            0x100
3220 #define QLA_FUNCTION_PARAMETER_ERROR    0x101
3221 #define QLA_FUNCTION_FAILED             0x102
3222 #define QLA_MEMORY_ALLOC_FAILED         0x103
3223 #define QLA_LOCK_TIMEOUT                0x104
3224 #define QLA_ABORTED                     0x105
3225 #define QLA_SUSPENDED                   0x106
3226 #define QLA_BUSY                        0x107
3227 #define QLA_ALREADY_REGISTERED          0x109
3228
3229 #define NVRAM_DELAY()           udelay(10)
3230
3231 #define INVALID_HANDLE  (MAX_OUTSTANDING_COMMANDS+1)
3232
3233 /*
3234  * Flash support definitions
3235  */
3236 #define OPTROM_SIZE_2300        0x20000
3237 #define OPTROM_SIZE_2322        0x100000
3238 #define OPTROM_SIZE_24XX        0x100000
3239 #define OPTROM_SIZE_25XX        0x200000
3240 #define OPTROM_SIZE_81XX        0x400000
3241 #define OPTROM_SIZE_82XX        0x800000
3242 #define OPTROM_SIZE_83XX        0x1000000
3243
3244 #define OPTROM_BURST_SIZE       0x1000
3245 #define OPTROM_BURST_DWORDS     (OPTROM_BURST_SIZE / 4)
3246
3247 #define QLA_DSDS_PER_IOCB       37
3248
3249 #define CMD_SP(Cmnd)            ((Cmnd)->SCp.ptr)
3250
3251 #define QLA_SG_ALL      1024
3252
3253 enum nexus_wait_type {
3254         WAIT_HOST = 0,
3255         WAIT_TARGET,
3256         WAIT_LUN,
3257 };
3258
3259 #include "qla_gbl.h"
3260 #include "qla_dbg.h"
3261 #include "qla_inline.h"
3262 #endif