hirado/kernel/config/m68k/dve68k/dve68k_dga.h

   1 /*
   2  *  TOPPERS/JSP Kernel
   3  *      Toyohashi Open Platform for Embedded Real-Time Systems/
   4  *      Just Standard Profile Kernel
   5  *
   6  *  Copyright (C) 2000-2003 by Embedded and Real-Time Systems Laboratory
   7  *                              Toyohashi Univ. of Technology, JAPAN
   8  *
   9  *  上記著作権者は，以下の (1)〜(4) の条件か，Free Software Foundation
  10  *  によって公表されている GNU General Public License の Version 2 に記
  11  *  述されている条件を満たす場合に限り，本ソフトウェア（本ソフトウェア
  12  *  を改変したものを含む．以下同じ）を使用・複製・改変・再配布（以下，
  13  *  利用と呼ぶ）することを無償で許諾する．
  14  *  (1) 本ソフトウェアをソースコードの形で利用する場合には，上記の著作
  15  *      権表示，この利用条件および下記の無保証規定が，そのままの形でソー
  16  *      スコード中に含まれていること．
  17  *  (2) 本ソフトウェアを，ライブラリ形式など，他のソフトウェア開発に使
  18  *      用できる形で再配布する場合には，再配布に伴うドキュメント（利用
  19  *      者マニュアルなど）に，上記の著作権表示，この利用条件および下記
  20  *      の無保証規定を掲載すること．
  21  *  (3) 本ソフトウェアを，機器に組み込むなど，他のソフトウェア開発に使
  22  *      用できない形で再配布する場合には，次のいずれかの条件を満たすこ
  23  *      と．
  24  *    (a) 再配布に伴うドキュメント（利用者マニュアルなど）に，上記の著
  25  *        作権表示，この利用条件および下記の無保証規定を掲載すること．
  26  *    (b) 再配布の形態を，別に定める方法によって，TOPPERSプロジェクトに
  27  *        報告すること．
  28  *  (4) 本ソフトウェアの利用により直接的または間接的に生じるいかなる損
  29  *      害からも，上記著作権者およびTOPPERSプロジェクトを免責すること．
  30  *
  31  *  本ソフトウェアは，無保証で提供されているものである．上記著作権者お
  32  *  よびTOPPERSプロジェクトは，本ソフトウェアに関して，その適用可能性も
  33  *  含めて，いかなる保証も行わない．また，本ソフトウェアの利用により直
  34  *  接的または間接的に生じたいかなる損害に関しても，その責任を負わない．
  35  *
  36  *  @(#) $Id: dve68k_dga.h,v 1.1 2009/01/31 05:27:37 suikan Exp $
  37  */
  38
  39 /*
  40  *  DGAのアクセスユーティリティ
  41  */
  42
  43 #ifndef _DVE68K_DGA_H_
  44 #define _DVE68K_DGA_H_
  45
  46 /*
  47  *  DGAの割込み制御ビットの定義
  48  */
  49 #define TBIT_ABT    0x40000000u /* アボート割込みビット */
  50 #define TBIT_SQR    0x04000000u /* SQR 割込みビット */
  51 #define TBIT_TT0    0x00100000u /* タイマ0 割込みビット */
  52 #define TBIT_GP0    0x00010000u /* シリアルI/O 割込みビット */
  53
  54 /*
  55  *  DGAの割込みレベル設定のための定義
  56  */
  57 #define TIRQ_NMI    0x7u        /* ノンマスカブル割込み */
  58 #define TIRQ_LEVEL6 0x6u        /* 割込みレベル6 */
  59 #define TIRQ_LEVEL5 0x5u        /* 割込みレベル5 */
  60 #define TIRQ_LEVEL4 0x4u        /* 割込みレベル4 */
  61 #define TIRQ_LEVEL3 0x3u        /* 割込みレベル3 */
  62 #define TIRQ_LEVEL2 0x2u        /* 割込みレベル2 */
  63 #define TIRQ_LEVEL1 0x1u        /* 割込みレベル1 */
  64
  65 #define TBIT_ABTIL  24      /* アボート割込み */
  66 #define TBIT_SQRIL  8       /* SRQ 割込み */
  67
  68 #define TBIT_TT0IL  16      /* タイマ0 割込み */
  69 #define TBIT_GP0IL  0       /* シリアルI/O 割込み */
  70
  71 #ifndef _MACRO_ONLY
  72
  73 /*
  74  *  DGAのレジスタへのアクセス関数
  75  */
  76
  77 Inline UW
  78 dga_read(VP addr)
  79 {
  80     return((UW) dga_rew_reg(addr));
  81 }
  82
  83 Inline void
  84 dga_write(VP addr, UW val)
  85 {
  86     dga_wrw_reg(addr, (VW) val);
  87 }
  88
  89 Inline void
  90 dga_bit_or(VP addr, UW bitpat)
  91 {
  92     dga_write(addr, dga_read(addr) | bitpat);
  93 }
  94
  95 Inline void
  96 dga_bit_and(VP addr, UW bitpat)
  97 {
  98     dga_write(addr, dga_read(addr) & bitpat);
  99 }
 100
 101 Inline void
 102 dga_set_ilv(VP addr, UINT shift, UINT level)
 103 {
 104     dga_write(addr, (dga_read(addr) & ~(0x07 << shift))
 105                         | (level << shift));
 106 }
 107
 108 #endif /* _MACRO_ONLY */
 109 #endif /* _DVE68K_DGA_H_ */