drivers/net/dsa/bcm_sf2.c

   1 /*
   2  * Broadcom Starfighter 2 DSA switch driver
   3  *
   4  * Copyright (C) 2014, Broadcom Corporation
   5  *
   6  * This program is free software; you can redistribute it and/or modify
   7  * it under the terms of the GNU General Public License as published by
   8  * the Free Software Foundation; either version 2 of the License, or
   9  * (at your option) any later version.
  10  */
  11
  12 #include <linux/list.h>
  13 #include <linux/module.h>
  14 #include <linux/netdevice.h>
  15 #include <linux/interrupt.h>
  16 #include <linux/platform_device.h>
  17 #include <linux/of.h>
  18 #include <linux/phy.h>
  19 #include <linux/phy_fixed.h>
  20 #include <linux/mii.h>
  21 #include <linux/of.h>
  22 #include <linux/of_irq.h>
  23 #include <linux/of_address.h>
  24 #include <linux/of_net.h>
  25 #include <linux/of_mdio.h>
  26 #include <net/dsa.h>
  27 #include <linux/ethtool.h>
  28 #include <linux/if_bridge.h>
  29 #include <linux/brcmphy.h>
  30 #include <linux/etherdevice.h>
  31 #include <linux/platform_data/b53.h>
  32
  33 #include "bcm_sf2.h"
  34 #include "bcm_sf2_regs.h"
  35 #include "b53/b53_priv.h"
  36 #include "b53/b53_regs.h"
  37
  38 static enum dsa_tag_protocol bcm_sf2_sw_get_tag_protocol(struct dsa_switch *ds)
  39 {
  40         return DSA_TAG_PROTO_BRCM;
  41 }
  42
  43 static void bcm_sf2_imp_vlan_setup(struct dsa_switch *ds, int cpu_port)
  44 {
  45         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
  46         unsigned int i;
  47         u32 reg;
  48
  49         /* Enable the IMP Port to be in the same VLAN as the other ports
  50          * on a per-port basis such that we only have Port i and IMP in
  51          * the same VLAN.
  52          */
  53         for (i = 0; i < priv->hw_params.num_ports; i++) {
  54                 if (!((1 << i) & ds->enabled_port_mask))
  55                         continue;
  56
  57                 reg = core_readl(priv, CORE_PORT_VLAN_CTL_PORT(i));
  58                 reg |= (1 << cpu_port);
  59                 core_writel(priv, reg, CORE_PORT_VLAN_CTL_PORT(i));
  60         }
  61 }
  62
  63 static void bcm_sf2_brcm_hdr_setup(struct bcm_sf2_priv *priv, int port)
  64 {
  65         u32 reg, val;
  66
  67         /* Resolve which bit controls the Broadcom tag */
  68         switch (port) {
  69         case 8:
  70                 val = BRCM_HDR_EN_P8;
  71                 break;
  72         case 7:
  73                 val = BRCM_HDR_EN_P7;
  74                 break;
  75         case 5:
  76                 val = BRCM_HDR_EN_P5;
  77                 break;
  78         default:
  79                 val = 0;
  80                 break;
  81         }
  82
  83         /* Enable Broadcom tags for IMP port */
  84         reg = core_readl(priv, CORE_BRCM_HDR_CTRL);
  85         reg |= val;
  86         core_writel(priv, reg, CORE_BRCM_HDR_CTRL);
  87
  88         /* Enable reception Broadcom tag for CPU TX (switch RX) to
  89          * allow us to tag outgoing frames
  90          */
  91         reg = core_readl(priv, CORE_BRCM_HDR_RX_DIS);
  92         reg &= ~(1 << port);
  93         core_writel(priv, reg, CORE_BRCM_HDR_RX_DIS);
  94
  95         /* Enable transmission of Broadcom tags from the switch (CPU RX) to
  96          * allow delivering frames to the per-port net_devices
  97          */
  98         reg = core_readl(priv, CORE_BRCM_HDR_TX_DIS);
  99         reg &= ~(1 << port);
 100         core_writel(priv, reg, CORE_BRCM_HDR_TX_DIS);
 101 }
 102
 103 static void bcm_sf2_imp_setup(struct dsa_switch *ds, int port)
 104 {
 105         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 106         u32 reg, offset;
 107
 108         if (priv->type == BCM7445_DEVICE_ID)
 109                 offset = CORE_STS_OVERRIDE_IMP;
 110         else
 111                 offset = CORE_STS_OVERRIDE_IMP2;
 112
 113         /* Enable the port memories */
 114         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 115         reg &= ~P_TXQ_PSM_VDD(port);
 116         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 117
 118         /* Enable Broadcast, Multicast, Unicast forwarding to IMP port */
 119         reg = core_readl(priv, CORE_IMP_CTL);
 120         reg |= (RX_BCST_EN | RX_MCST_EN | RX_UCST_EN);
 121         reg &= ~(RX_DIS | TX_DIS);
 122         core_writel(priv, reg, CORE_IMP_CTL);
 123
 124         /* Enable forwarding */
 125         core_writel(priv, SW_FWDG_EN, CORE_SWMODE);
 126
 127         /* Enable IMP port in dumb mode */
 128         reg = core_readl(priv, CORE_SWITCH_CTRL);
 129         reg |= MII_DUMB_FWDG_EN;
 130         core_writel(priv, reg, CORE_SWITCH_CTRL);
 131
 132         bcm_sf2_brcm_hdr_setup(priv, port);
 133
 134         /* Force link status for IMP port */
 135         reg = core_readl(priv, offset);
 136         reg |= (MII_SW_OR | LINK_STS);
 137         core_writel(priv, reg, offset);
 138 }
 139
 140 static void bcm_sf2_eee_enable_set(struct dsa_switch *ds, int port, bool enable)
 141 {
 142         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 143         u32 reg;
 144
 145         reg = core_readl(priv, CORE_EEE_EN_CTRL);
 146         if (enable)
 147                 reg |= 1 << port;
 148         else
 149                 reg &= ~(1 << port);
 150         core_writel(priv, reg, CORE_EEE_EN_CTRL);
 151 }
 152
 153 static void bcm_sf2_gphy_enable_set(struct dsa_switch *ds, bool enable)
 154 {
 155         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 156         u32 reg;
 157
 158         reg = reg_readl(priv, REG_SPHY_CNTRL);
 159         if (enable) {
 160                 reg |= PHY_RESET;
 161                 reg &= ~(EXT_PWR_DOWN | IDDQ_BIAS | CK25_DIS);
 162                 reg_writel(priv, reg, REG_SPHY_CNTRL);
 163                 udelay(21);
 164                 reg = reg_readl(priv, REG_SPHY_CNTRL);
 165                 reg &= ~PHY_RESET;
 166         } else {
 167                 reg |= EXT_PWR_DOWN | IDDQ_BIAS | PHY_RESET;
 168                 reg_writel(priv, reg, REG_SPHY_CNTRL);
 169                 mdelay(1);
 170                 reg |= CK25_DIS;
 171         }
 172         reg_writel(priv, reg, REG_SPHY_CNTRL);
 173
 174         /* Use PHY-driven LED signaling */
 175         if (!enable) {
 176                 reg = reg_readl(priv, REG_LED_CNTRL(0));
 177                 reg |= SPDLNK_SRC_SEL;
 178                 reg_writel(priv, reg, REG_LED_CNTRL(0));
 179         }
 180 }
 181
 182 static inline void bcm_sf2_port_intr_enable(struct bcm_sf2_priv *priv,
 183                                             int port)
 184 {
 185         unsigned int off;
 186
 187         switch (port) {
 188         case 7:
 189                 off = P7_IRQ_OFF;
 190                 break;
 191         case 0:
 192                 /* Port 0 interrupts are located on the first bank */
 193                 intrl2_0_mask_clear(priv, P_IRQ_MASK(P0_IRQ_OFF));
 194                 return;
 195         default:
 196                 off = P_IRQ_OFF(port);
 197                 break;
 198         }
 199
 200         intrl2_1_mask_clear(priv, P_IRQ_MASK(off));
 201 }
 202
 203 static inline void bcm_sf2_port_intr_disable(struct bcm_sf2_priv *priv,
 204                                              int port)
 205 {
 206         unsigned int off;
 207
 208         switch (port) {
 209         case 7:
 210                 off = P7_IRQ_OFF;
 211                 break;
 212         case 0:
 213                 /* Port 0 interrupts are located on the first bank */
 214                 intrl2_0_mask_set(priv, P_IRQ_MASK(P0_IRQ_OFF));
 215                 intrl2_0_writel(priv, P_IRQ_MASK(P0_IRQ_OFF), INTRL2_CPU_CLEAR);
 216                 return;
 217         default:
 218                 off = P_IRQ_OFF(port);
 219                 break;
 220         }
 221
 222         intrl2_1_mask_set(priv, P_IRQ_MASK(off));
 223         intrl2_1_writel(priv, P_IRQ_MASK(off), INTRL2_CPU_CLEAR);
 224 }
 225
 226 static int bcm_sf2_port_setup(struct dsa_switch *ds, int port,
 227                               struct phy_device *phy)
 228 {
 229         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 230         s8 cpu_port = ds->dst->cpu_dp->index;
 231         unsigned int i;
 232         u32 reg;
 233
 234         /* Clear the memory power down */
 235         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 236         reg &= ~P_TXQ_PSM_VDD(port);
 237         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 238
 239         /* Enable Broadcom tags for that port if requested */
 240         if (priv->brcm_tag_mask & BIT(port))
 241                 bcm_sf2_brcm_hdr_setup(priv, port);
 242
 243         /* Configure Traffic Class to QoS mapping, allow each priority to map
 244          * to a different queue number
 245          */
 246         reg = core_readl(priv, CORE_PORT_TC2_QOS_MAP_PORT(port));
 247         for (i = 0; i < 8; i++)
 248                 reg |= i << (PRT_TO_QID_SHIFT * i);
 249         core_writel(priv, reg, CORE_PORT_TC2_QOS_MAP_PORT(port));
 250
 251         /* Clear the Rx and Tx disable bits and set to no spanning tree */
 252         core_writel(priv, 0, CORE_G_PCTL_PORT(port));
 253
 254         /* Re-enable the GPHY and re-apply workarounds */
 255         if (priv->int_phy_mask & 1 << port && priv->hw_params.num_gphy == 1) {
 256                 bcm_sf2_gphy_enable_set(ds, true);
 257                 if (phy) {
 258                         /* if phy_stop() has been called before, phy
 259                          * will be in halted state, and phy_start()
 260                          * will call resume.
 261                          *
 262                          * the resume path does not configure back
 263                          * autoneg settings, and since we hard reset
 264                          * the phy manually here, we need to reset the
 265                          * state machine also.
 266                          */
 267                         phy->state = PHY_READY;
 268                         phy_init_hw(phy);
 269                 }
 270         }
 271
 272         /* Enable MoCA port interrupts to get notified */
 273         if (port == priv->moca_port)
 274                 bcm_sf2_port_intr_enable(priv, port);
 275
 276         /* Set this port, and only this one to be in the default VLAN,
 277          * if member of a bridge, restore its membership prior to
 278          * bringing down this port.
 279          */
 280         reg = core_readl(priv, CORE_PORT_VLAN_CTL_PORT(port));
 281         reg &= ~PORT_VLAN_CTRL_MASK;
 282         reg |= (1 << port);
 283         reg |= priv->dev->ports[port].vlan_ctl_mask;
 284         core_writel(priv, reg, CORE_PORT_VLAN_CTL_PORT(port));
 285
 286         bcm_sf2_imp_vlan_setup(ds, cpu_port);
 287
 288         /* If EEE was enabled, restore it */
 289         if (priv->port_sts[port].eee.eee_enabled)
 290                 bcm_sf2_eee_enable_set(ds, port, true);
 291
 292         return 0;
 293 }
 294
 295 static void bcm_sf2_port_disable(struct dsa_switch *ds, int port,
 296                                  struct phy_device *phy)
 297 {
 298         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 299         u32 off, reg;
 300
 301         if (priv->wol_ports_mask & (1 << port))
 302                 return;
 303
 304         if (port == priv->moca_port)
 305                 bcm_sf2_port_intr_disable(priv, port);
 306
 307         if (priv->int_phy_mask & 1 << port && priv->hw_params.num_gphy == 1)
 308                 bcm_sf2_gphy_enable_set(ds, false);
 309
 310         if (dsa_is_cpu_port(ds, port))
 311                 off = CORE_IMP_CTL;
 312         else
 313                 off = CORE_G_PCTL_PORT(port);
 314
 315         reg = core_readl(priv, off);
 316         reg |= RX_DIS | TX_DIS;
 317         core_writel(priv, reg, off);
 318
 319         /* Power down the port memory */
 320         reg = core_readl(priv, CORE_MEM_PSM_VDD_CTRL);
 321         reg |= P_TXQ_PSM_VDD(port);
 322         core_writel(priv, reg, CORE_MEM_PSM_VDD_CTRL);
 323 }
 324
 325 /* Returns 0 if EEE was not enabled, or 1 otherwise
 326  */
 327 static int bcm_sf2_eee_init(struct dsa_switch *ds, int port,
 328                             struct phy_device *phy)
 329 {
 330         int ret;
 331
 332         ret = phy_init_eee(phy, 0);
 333         if (ret)
 334                 return 0;
 335
 336         bcm_sf2_eee_enable_set(ds, port, true);
 337
 338         return 1;
 339 }
 340
 341 static int bcm_sf2_sw_get_mac_eee(struct dsa_switch *ds, int port,
 342                                   struct ethtool_eee *e)
 343 {
 344         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 345         struct ethtool_eee *p = &priv->port_sts[port].eee;
 346         u32 reg;
 347
 348         reg = core_readl(priv, CORE_EEE_LPI_INDICATE);
 349         e->eee_enabled = p->eee_enabled;
 350         e->eee_active = !!(reg & (1 << port));
 351
 352         return 0;
 353 }
 354
 355 static int bcm_sf2_sw_set_mac_eee(struct dsa_switch *ds, int port,
 356                                   struct ethtool_eee *e)
 357 {
 358         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 359         struct ethtool_eee *p = &priv->port_sts[port].eee;
 360
 361         p->eee_enabled = e->eee_enabled;
 362         bcm_sf2_eee_enable_set(ds, port, e->eee_enabled);
 363
 364         return 0;
 365 }
 366
 367 static int bcm_sf2_sw_indir_rw(struct bcm_sf2_priv *priv, int op, int addr,
 368                                int regnum, u16 val)
 369 {
 370         int ret = 0;
 371         u32 reg;
 372
 373         reg = reg_readl(priv, REG_SWITCH_CNTRL);
 374         reg |= MDIO_MASTER_SEL;
 375         reg_writel(priv, reg, REG_SWITCH_CNTRL);
 376
 377         /* Page << 8 | offset */
 378         reg = 0x70;
 379         reg <<= 2;
 380         core_writel(priv, addr, reg);
 381
 382         /* Page << 8 | offset */
 383         reg = 0x80 << 8 | regnum << 1;
 384         reg <<= 2;
 385
 386         if (op)
 387                 ret = core_readl(priv, reg);
 388         else
 389                 core_writel(priv, val, reg);
 390
 391         reg = reg_readl(priv, REG_SWITCH_CNTRL);
 392         reg &= ~MDIO_MASTER_SEL;
 393         reg_writel(priv, reg, REG_SWITCH_CNTRL);
 394
 395         return ret & 0xffff;
 396 }
 397
 398 static int bcm_sf2_sw_mdio_read(struct mii_bus *bus, int addr, int regnum)
 399 {
 400         struct bcm_sf2_priv *priv = bus->priv;
 401
 402         /* Intercept reads from Broadcom pseudo-PHY address, else, send
 403          * them to our master MDIO bus controller
 404          */
 405         if (addr == BRCM_PSEUDO_PHY_ADDR && priv->indir_phy_mask & BIT(addr))
 406                 return bcm_sf2_sw_indir_rw(priv, 1, addr, regnum, 0);
 407         else
 408                 return mdiobus_read_nested(priv->master_mii_bus, addr, regnum);
 409 }
 410
 411 static int bcm_sf2_sw_mdio_write(struct mii_bus *bus, int addr, int regnum,
 412                                  u16 val)
 413 {
 414         struct bcm_sf2_priv *priv = bus->priv;
 415
 416         /* Intercept writes to the Broadcom pseudo-PHY address, else,
 417          * send them to our master MDIO bus controller
 418          */
 419         if (addr == BRCM_PSEUDO_PHY_ADDR && priv->indir_phy_mask & BIT(addr))
 420                 bcm_sf2_sw_indir_rw(priv, 0, addr, regnum, val);
 421         else
 422                 mdiobus_write_nested(priv->master_mii_bus, addr, regnum, val);
 423
 424         return 0;
 425 }
 426
 427 static irqreturn_t bcm_sf2_switch_0_isr(int irq, void *dev_id)
 428 {
 429         struct bcm_sf2_priv *priv = dev_id;
 430
 431         priv->irq0_stat = intrl2_0_readl(priv, INTRL2_CPU_STATUS) &
 432                                 ~priv->irq0_mask;
 433         intrl2_0_writel(priv, priv->irq0_stat, INTRL2_CPU_CLEAR);
 434
 435         return IRQ_HANDLED;
 436 }
 437
 438 static irqreturn_t bcm_sf2_switch_1_isr(int irq, void *dev_id)
 439 {
 440         struct bcm_sf2_priv *priv = dev_id;
 441
 442         priv->irq1_stat = intrl2_1_readl(priv, INTRL2_CPU_STATUS) &
 443                                 ~priv->irq1_mask;
 444         intrl2_1_writel(priv, priv->irq1_stat, INTRL2_CPU_CLEAR);
 445
 446         if (priv->irq1_stat & P_LINK_UP_IRQ(P7_IRQ_OFF))
 447                 priv->port_sts[7].link = 1;
 448         if (priv->irq1_stat & P_LINK_DOWN_IRQ(P7_IRQ_OFF))
 449                 priv->port_sts[7].link = 0;
 450
 451         return IRQ_HANDLED;
 452 }
 453
 454 static int bcm_sf2_sw_rst(struct bcm_sf2_priv *priv)
 455 {
 456         unsigned int timeout = 1000;
 457         u32 reg;
 458
 459         reg = core_readl(priv, CORE_WATCHDOG_CTRL);
 460         reg |= SOFTWARE_RESET | EN_CHIP_RST | EN_SW_RESET;
 461         core_writel(priv, reg, CORE_WATCHDOG_CTRL);
 462
 463         do {
 464                 reg = core_readl(priv, CORE_WATCHDOG_CTRL);
 465                 if (!(reg & SOFTWARE_RESET))
 466                         break;
 467
 468                 usleep_range(1000, 2000);
 469         } while (timeout-- > 0);
 470
 471         if (timeout == 0)
 472                 return -ETIMEDOUT;
 473
 474         return 0;
 475 }
 476
 477 static void bcm_sf2_intr_disable(struct bcm_sf2_priv *priv)
 478 {
 479         intrl2_0_mask_set(priv, 0xffffffff);
 480         intrl2_0_writel(priv, 0xffffffff, INTRL2_CPU_CLEAR);
 481         intrl2_1_mask_set(priv, 0xffffffff);
 482         intrl2_1_writel(priv, 0xffffffff, INTRL2_CPU_CLEAR);
 483 }
 484
 485 static void bcm_sf2_identify_ports(struct bcm_sf2_priv *priv,
 486                                    struct device_node *dn)
 487 {
 488         struct device_node *port;
 489         int mode;
 490         unsigned int port_num;
 491
 492         priv->moca_port = -1;
 493
 494         for_each_available_child_of_node(dn, port) {
 495                 if (of_property_read_u32(port, "reg", &port_num))
 496                         continue;
 497
 498                 /* Internal PHYs get assigned a specific 'phy-mode' property
 499                  * value: "internal" to help flag them before MDIO probing
 500                  * has completed, since they might be turned off at that
 501                  * time
 502                  */
 503                 mode = of_get_phy_mode(port);
 504                 if (mode < 0)
 505                         continue;
 506
 507                 if (mode == PHY_INTERFACE_MODE_INTERNAL)
 508                         priv->int_phy_mask |= 1 << port_num;
 509
 510                 if (mode == PHY_INTERFACE_MODE_MOCA)
 511                         priv->moca_port = port_num;
 512
 513                 if (of_property_read_bool(port, "brcm,use-bcm-hdr"))
 514                         priv->brcm_tag_mask |= 1 << port_num;
 515         }
 516 }
 517
 518 static int bcm_sf2_mdio_register(struct dsa_switch *ds)
 519 {
 520         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 521         struct device_node *dn;
 522         static int index;
 523         int err;
 524
 525         /* Find our integrated MDIO bus node */
 526         dn = of_find_compatible_node(NULL, NULL, "brcm,unimac-mdio");
 527         priv->master_mii_bus = of_mdio_find_bus(dn);
 528         if (!priv->master_mii_bus)
 529                 return -EPROBE_DEFER;
 530
 531         get_device(&priv->master_mii_bus->dev);
 532         priv->master_mii_dn = dn;
 533
 534         priv->slave_mii_bus = devm_mdiobus_alloc(ds->dev);
 535         if (!priv->slave_mii_bus)
 536                 return -ENOMEM;
 537
 538         priv->slave_mii_bus->priv = priv;
 539         priv->slave_mii_bus->name = "sf2 slave mii";
 540         priv->slave_mii_bus->read = bcm_sf2_sw_mdio_read;
 541         priv->slave_mii_bus->write = bcm_sf2_sw_mdio_write;
 542         snprintf(priv->slave_mii_bus->id, MII_BUS_ID_SIZE, "sf2-%d",
 543                  index++);
 544         priv->slave_mii_bus->dev.of_node = dn;
 545
 546         /* Include the pseudo-PHY address to divert reads towards our
 547          * workaround. This is only required for 7445D0, since 7445E0
 548          * disconnects the internal switch pseudo-PHY such that we can use the
 549          * regular SWITCH_MDIO master controller instead.
 550          *
 551          * Here we flag the pseudo PHY as needing special treatment and would
 552          * otherwise make all other PHY read/writes go to the master MDIO bus
 553          * controller that comes with this switch backed by the "mdio-unimac"
 554          * driver.
 555          */
 556         if (of_machine_is_compatible("brcm,bcm7445d0"))
 557                 priv->indir_phy_mask |= (1 << BRCM_PSEUDO_PHY_ADDR);
 558         else
 559                 priv->indir_phy_mask = 0;
 560
 561         ds->phys_mii_mask = priv->indir_phy_mask;
 562         ds->slave_mii_bus = priv->slave_mii_bus;
 563         priv->slave_mii_bus->parent = ds->dev->parent;
 564         priv->slave_mii_bus->phy_mask = ~priv->indir_phy_mask;
 565
 566         if (dn)
 567                 err = of_mdiobus_register(priv->slave_mii_bus, dn);
 568         else
 569                 err = mdiobus_register(priv->slave_mii_bus);
 570
 571         if (err)
 572                 of_node_put(dn);
 573
 574         return err;
 575 }
 576
 577 static void bcm_sf2_mdio_unregister(struct bcm_sf2_priv *priv)
 578 {
 579         mdiobus_unregister(priv->slave_mii_bus);
 580         if (priv->master_mii_dn)
 581                 of_node_put(priv->master_mii_dn);
 582 }
 583
 584 static u32 bcm_sf2_sw_get_phy_flags(struct dsa_switch *ds, int port)
 585 {
 586         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 587
 588         /* The BCM7xxx PHY driver expects to find the integrated PHY revision
 589          * in bits 15:8 and the patch level in bits 7:0 which is exactly what
 590          * the REG_PHY_REVISION register layout is.
 591          */
 592
 593         return priv->hw_params.gphy_rev;
 594 }
 595
 596 static void bcm_sf2_sw_adjust_link(struct dsa_switch *ds, int port,
 597                                    struct phy_device *phydev)
 598 {
 599         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 600         struct ethtool_eee *p = &priv->port_sts[port].eee;
 601         u32 id_mode_dis = 0, port_mode;
 602         const char *str = NULL;
 603         u32 reg, offset;
 604
 605         if (priv->type == BCM7445_DEVICE_ID)
 606                 offset = CORE_STS_OVERRIDE_GMIIP_PORT(port);
 607         else
 608                 offset = CORE_STS_OVERRIDE_GMIIP2_PORT(port);
 609
 610         switch (phydev->interface) {
 611         case PHY_INTERFACE_MODE_RGMII:
 612                 str = "RGMII (no delay)";
 613                 id_mode_dis = 1;
 614         case PHY_INTERFACE_MODE_RGMII_TXID:
 615                 if (!str)
 616                         str = "RGMII (TX delay)";
 617                 port_mode = EXT_GPHY;
 618                 break;
 619         case PHY_INTERFACE_MODE_MII:
 620                 str = "MII";
 621                 port_mode = EXT_EPHY;
 622                 break;
 623         case PHY_INTERFACE_MODE_REVMII:
 624                 str = "Reverse MII";
 625                 port_mode = EXT_REVMII;
 626                 break;
 627         default:
 628                 /* All other PHYs: internal and MoCA */
 629                 goto force_link;
 630         }
 631
 632         /* If the link is down, just disable the interface to conserve power */
 633         if (!phydev->link) {
 634                 reg = reg_readl(priv, REG_RGMII_CNTRL_P(port));
 635                 reg &= ~RGMII_MODE_EN;
 636                 reg_writel(priv, reg, REG_RGMII_CNTRL_P(port));
 637                 goto force_link;
 638         }
 639
 640         /* Clear id_mode_dis bit, and the existing port mode, but
 641          * make sure we enable the RGMII block for data to pass
 642          */
 643         reg = reg_readl(priv, REG_RGMII_CNTRL_P(port));
 644         reg &= ~ID_MODE_DIS;
 645         reg &= ~(PORT_MODE_MASK << PORT_MODE_SHIFT);
 646         reg &= ~(RX_PAUSE_EN | TX_PAUSE_EN);
 647
 648         reg |= port_mode | RGMII_MODE_EN;
 649         if (id_mode_dis)
 650                 reg |= ID_MODE_DIS;
 651
 652         if (phydev->pause) {
 653                 if (phydev->asym_pause)
 654                         reg |= TX_PAUSE_EN;
 655                 reg |= RX_PAUSE_EN;
 656         }
 657
 658         reg_writel(priv, reg, REG_RGMII_CNTRL_P(port));
 659
 660         pr_info("Port %d configured for %s\n", port, str);
 661
 662 force_link:
 663         /* Force link settings detected from the PHY */
 664         reg = SW_OVERRIDE;
 665         switch (phydev->speed) {
 666         case SPEED_1000:
 667                 reg |= SPDSTS_1000 << SPEED_SHIFT;
 668                 break;
 669         case SPEED_100:
 670                 reg |= SPDSTS_100 << SPEED_SHIFT;
 671                 break;
 672         }
 673
 674         if (phydev->link)
 675                 reg |= LINK_STS;
 676         if (phydev->duplex == DUPLEX_FULL)
 677                 reg |= DUPLX_MODE;
 678
 679         core_writel(priv, reg, offset);
 680
 681         if (!phydev->is_pseudo_fixed_link)
 682                 p->eee_enabled = bcm_sf2_eee_init(ds, port, phydev);
 683 }
 684
 685 static void bcm_sf2_sw_fixed_link_update(struct dsa_switch *ds, int port,
 686                                          struct fixed_phy_status *status)
 687 {
 688         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 689         u32 duplex, pause, offset;
 690         u32 reg;
 691
 692         if (priv->type == BCM7445_DEVICE_ID)
 693                 offset = CORE_STS_OVERRIDE_GMIIP_PORT(port);
 694         else
 695                 offset = CORE_STS_OVERRIDE_GMIIP2_PORT(port);
 696
 697         duplex = core_readl(priv, CORE_DUPSTS);
 698         pause = core_readl(priv, CORE_PAUSESTS);
 699
 700         status->link = 0;
 701
 702         /* MoCA port is special as we do not get link status from CORE_LNKSTS,
 703          * which means that we need to force the link at the port override
 704          * level to get the data to flow. We do use what the interrupt handler
 705          * did determine before.
 706          *
 707          * For the other ports, we just force the link status, since this is
 708          * a fixed PHY device.
 709          */
 710         if (port == priv->moca_port) {
 711                 status->link = priv->port_sts[port].link;
 712                 /* For MoCA interfaces, also force a link down notification
 713                  * since some version of the user-space daemon (mocad) use
 714                  * cmd->autoneg to force the link, which messes up the PHY
 715                  * state machine and make it go in PHY_FORCING state instead.
 716                  */
 717                 if (!status->link)
 718                         netif_carrier_off(ds->ports[port].netdev);
 719                 status->duplex = 1;
 720         } else {
 721                 status->link = 1;
 722                 status->duplex = !!(duplex & (1 << port));
 723         }
 724
 725         reg = core_readl(priv, offset);
 726         reg |= SW_OVERRIDE;
 727         if (status->link)
 728                 reg |= LINK_STS;
 729         else
 730                 reg &= ~LINK_STS;
 731         core_writel(priv, reg, offset);
 732
 733         if ((pause & (1 << port)) &&
 734             (pause & (1 << (port + PAUSESTS_TX_PAUSE_SHIFT)))) {
 735                 status->asym_pause = 1;
 736                 status->pause = 1;
 737         }
 738
 739         if (pause & (1 << port))
 740                 status->pause = 1;
 741 }
 742
 743 static int bcm_sf2_sw_suspend(struct dsa_switch *ds)
 744 {
 745         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 746         unsigned int port;
 747
 748         bcm_sf2_intr_disable(priv);
 749
 750         /* Disable all ports physically present including the IMP
 751          * port, the other ones have already been disabled during
 752          * bcm_sf2_sw_setup
 753          */
 754         for (port = 0; port < DSA_MAX_PORTS; port++) {
 755                 if ((1 << port) & ds->enabled_port_mask ||
 756                     dsa_is_cpu_port(ds, port))
 757                         bcm_sf2_port_disable(ds, port, NULL);
 758         }
 759
 760         return 0;
 761 }
 762
 763 static int bcm_sf2_sw_resume(struct dsa_switch *ds)
 764 {
 765         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 766         unsigned int port;
 767         int ret;
 768
 769         ret = bcm_sf2_sw_rst(priv);
 770         if (ret) {
 771                 pr_err("%s: failed to software reset switch\n", __func__);
 772                 return ret;
 773         }
 774
 775         if (priv->hw_params.num_gphy == 1)
 776                 bcm_sf2_gphy_enable_set(ds, true);
 777
 778         for (port = 0; port < DSA_MAX_PORTS; port++) {
 779                 if ((1 << port) & ds->enabled_port_mask)
 780                         bcm_sf2_port_setup(ds, port, NULL);
 781                 else if (dsa_is_cpu_port(ds, port))
 782                         bcm_sf2_imp_setup(ds, port);
 783         }
 784
 785         return 0;
 786 }
 787
 788 static void bcm_sf2_sw_get_wol(struct dsa_switch *ds, int port,
 789                                struct ethtool_wolinfo *wol)
 790 {
 791         struct net_device *p = ds->dst->cpu_dp->netdev;
 792         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 793         struct ethtool_wolinfo pwol;
 794
 795         /* Get the parent device WoL settings */
 796         p->ethtool_ops->get_wol(p, &pwol);
 797
 798         /* Advertise the parent device supported settings */
 799         wol->supported = pwol.supported;
 800         memset(&wol->sopass, 0, sizeof(wol->sopass));
 801
 802         if (pwol.wolopts & WAKE_MAGICSECURE)
 803                 memcpy(&wol->sopass, pwol.sopass, sizeof(wol->sopass));
 804
 805         if (priv->wol_ports_mask & (1 << port))
 806                 wol->wolopts = pwol.wolopts;
 807         else
 808                 wol->wolopts = 0;
 809 }
 810
 811 static int bcm_sf2_sw_set_wol(struct dsa_switch *ds, int port,
 812                               struct ethtool_wolinfo *wol)
 813 {
 814         struct net_device *p = ds->dst->cpu_dp->netdev;
 815         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 816         s8 cpu_port = ds->dst->cpu_dp->index;
 817         struct ethtool_wolinfo pwol;
 818
 819         p->ethtool_ops->get_wol(p, &pwol);
 820         if (wol->wolopts & ~pwol.supported)
 821                 return -EINVAL;
 822
 823         if (wol->wolopts)
 824                 priv->wol_ports_mask |= (1 << port);
 825         else
 826                 priv->wol_ports_mask &= ~(1 << port);
 827
 828         /* If we have at least one port enabled, make sure the CPU port
 829          * is also enabled. If the CPU port is the last one enabled, we disable
 830          * it since this configuration does not make sense.
 831          */
 832         if (priv->wol_ports_mask && priv->wol_ports_mask != (1 << cpu_port))
 833                 priv->wol_ports_mask |= (1 << cpu_port);
 834         else
 835                 priv->wol_ports_mask &= ~(1 << cpu_port);
 836
 837         return p->ethtool_ops->set_wol(p, wol);
 838 }
 839
 840 static int bcm_sf2_vlan_op_wait(struct bcm_sf2_priv *priv)
 841 {
 842         unsigned int timeout = 10;
 843         u32 reg;
 844
 845         do {
 846                 reg = core_readl(priv, CORE_ARLA_VTBL_RWCTRL);
 847                 if (!(reg & ARLA_VTBL_STDN))
 848                         return 0;
 849
 850                 usleep_range(1000, 2000);
 851         } while (timeout--);
 852
 853         return -ETIMEDOUT;
 854 }
 855
 856 static int bcm_sf2_vlan_op(struct bcm_sf2_priv *priv, u8 op)
 857 {
 858         core_writel(priv, ARLA_VTBL_STDN | op, CORE_ARLA_VTBL_RWCTRL);
 859
 860         return bcm_sf2_vlan_op_wait(priv);
 861 }
 862
 863 static void bcm_sf2_sw_configure_vlan(struct dsa_switch *ds)
 864 {
 865         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 866         unsigned int port;
 867
 868         /* Clear all VLANs */
 869         bcm_sf2_vlan_op(priv, ARLA_VTBL_CMD_CLEAR);
 870
 871         for (port = 0; port < priv->hw_params.num_ports; port++) {
 872                 if (!((1 << port) & ds->enabled_port_mask))
 873                         continue;
 874
 875                 core_writel(priv, 1, CORE_DEFAULT_1Q_TAG_P(port));
 876         }
 877 }
 878
 879 static int bcm_sf2_sw_setup(struct dsa_switch *ds)
 880 {
 881         struct bcm_sf2_priv *priv = bcm_sf2_to_priv(ds);
 882         unsigned int port;
 883
 884         /* Enable all valid ports and disable those unused */
 885         for (port = 0; port < priv->hw_params.num_ports; port++) {
 886                 /* IMP port receives special treatment */
 887                 if ((1 << port) & ds->enabled_port_mask)
 888                         bcm_sf2_port_setup(ds, port, NULL);
 889                 else if (dsa_is_cpu_port(ds, port))
 890                         bcm_sf2_imp_setup(ds, port);
 891                 else
 892                         bcm_sf2_port_disable(ds, port, NULL);
 893         }
 894
 895         bcm_sf2_sw_configure_vlan(ds);
 896
 897         return 0;
 898 }
 899
 900 /* The SWITCH_CORE register space is managed by b53 but operates on a page +
 901  * register basis so we need to translate that into an address that the
 902  * bus-glue understands.
 903  */
 904 #define SF2_PAGE_REG_MKADDR(page, reg)  ((page) << 10 | (reg) << 2)
 905
 906 static int bcm_sf2_core_read8(struct b53_device *dev, u8 page, u8 reg,
 907                               u8 *val)
 908 {
 909         struct bcm_sf2_priv *priv = dev->priv;
 910
 911         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 912
 913         return 0;
 914 }
 915
 916 static int bcm_sf2_core_read16(struct b53_device *dev, u8 page, u8 reg,
 917                                u16 *val)
 918 {
 919         struct bcm_sf2_priv *priv = dev->priv;
 920
 921         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 922
 923         return 0;
 924 }
 925
 926 static int bcm_sf2_core_read32(struct b53_device *dev, u8 page, u8 reg,
 927                                u32 *val)
 928 {
 929         struct bcm_sf2_priv *priv = dev->priv;
 930
 931         *val = core_readl(priv, SF2_PAGE_REG_MKADDR(page, reg));
 932
 933         return 0;
 934 }
 935
 936 static int bcm_sf2_core_read64(struct b53_device *dev, u8 page, u8 reg,
 937                                u64 *val)
 938 {
 939         struct bcm_sf2_priv *priv = dev->priv;
 940
 941         *val = core_readq(priv, SF2_PAGE_REG_MKADDR(page, reg));
 942
 943         return 0;
 944 }
 945
 946 static int bcm_sf2_core_write8(struct b53_device *dev, u8 page, u8 reg,
 947                                u8 value)
 948 {
 949         struct bcm_sf2_priv *priv = dev->priv;
 950
 951         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 952
 953         return 0;
 954 }
 955
 956 static int bcm_sf2_core_write16(struct b53_device *dev, u8 page, u8 reg,
 957                                 u16 value)
 958 {
 959         struct bcm_sf2_priv *priv = dev->priv;
 960
 961         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 962
 963         return 0;
 964 }
 965
 966 static int bcm_sf2_core_write32(struct b53_device *dev, u8 page, u8 reg,
 967                                 u32 value)
 968 {
 969         struct bcm_sf2_priv *priv = dev->priv;
 970
 971         core_writel(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 972
 973         return 0;
 974 }
 975
 976 static int bcm_sf2_core_write64(struct b53_device *dev, u8 page, u8 reg,
 977                                 u64 value)
 978 {
 979         struct bcm_sf2_priv *priv = dev->priv;
 980
 981         core_writeq(priv, value, SF2_PAGE_REG_MKADDR(page, reg));
 982
 983         return 0;
 984 }
 985
 986 static struct b53_io_ops bcm_sf2_io_ops = {
 987         .read8  = bcm_sf2_core_read8,
 988         .read16 = bcm_sf2_core_read16,
 989         .read32 = bcm_sf2_core_read32,
 990         .read48 = bcm_sf2_core_read64,
 991         .read64 = bcm_sf2_core_read64,
 992         .write8 = bcm_sf2_core_write8,
 993         .write16 = bcm_sf2_core_write16,
 994         .write32 = bcm_sf2_core_write32,
 995         .write48 = bcm_sf2_core_write64,
 996         .write64 = bcm_sf2_core_write64,
 997 };
 998
 999 static const struct dsa_switch_ops bcm_sf2_ops = {
1000         .get_tag_protocol       = bcm_sf2_sw_get_tag_protocol,
1001         .setup                  = bcm_sf2_sw_setup,
1002         .get_strings            = b53_get_strings,
1003         .get_ethtool_stats      = b53_get_ethtool_stats,
1004         .get_sset_count         = b53_get_sset_count,
1005         .get_phy_flags          = bcm_sf2_sw_get_phy_flags,
1006         .adjust_link            = bcm_sf2_sw_adjust_link,
1007         .fixed_link_update      = bcm_sf2_sw_fixed_link_update,
1008         .suspend                = bcm_sf2_sw_suspend,
1009         .resume                 = bcm_sf2_sw_resume,
1010         .get_wol                = bcm_sf2_sw_get_wol,
1011         .set_wol                = bcm_sf2_sw_set_wol,
1012         .port_enable            = bcm_sf2_port_setup,
1013         .port_disable           = bcm_sf2_port_disable,
1014         .get_mac_eee            = bcm_sf2_sw_get_mac_eee,
1015         .set_mac_eee            = bcm_sf2_sw_set_mac_eee,
1016         .port_bridge_join       = b53_br_join,
1017         .port_bridge_leave      = b53_br_leave,
1018         .port_stp_state_set     = b53_br_set_stp_state,
1019         .port_fast_age          = b53_br_fast_age,
1020         .port_vlan_filtering    = b53_vlan_filtering,
1021         .port_vlan_prepare      = b53_vlan_prepare,
1022         .port_vlan_add          = b53_vlan_add,
1023         .port_vlan_del          = b53_vlan_del,
1024         .port_vlan_dump         = b53_vlan_dump,
1025         .port_fdb_dump          = b53_fdb_dump,
1026         .port_fdb_add           = b53_fdb_add,
1027         .port_fdb_del           = b53_fdb_del,
1028         .get_rxnfc              = bcm_sf2_get_rxnfc,
1029         .set_rxnfc              = bcm_sf2_set_rxnfc,
1030         .port_mirror_add        = b53_mirror_add,
1031         .port_mirror_del        = b53_mirror_del,
1032 };
1033
1034 struct bcm_sf2_of_data {
1035         u32 type;
1036         const u16 *reg_offsets;
1037         unsigned int core_reg_align;
1038 };
1039
1040 /* Register offsets for the SWITCH_REG_* block */
1041 static const u16 bcm_sf2_7445_reg_offsets[] = {
1042         [REG_SWITCH_CNTRL]      = 0x00,
1043         [REG_SWITCH_STATUS]     = 0x04,
1044         [REG_DIR_DATA_WRITE]    = 0x08,
1045         [REG_DIR_DATA_READ]     = 0x0C,
1046         [REG_SWITCH_REVISION]   = 0x18,
1047         [REG_PHY_REVISION]      = 0x1C,
1048         [REG_SPHY_CNTRL]        = 0x2C,
1049         [REG_RGMII_0_CNTRL]     = 0x34,
1050         [REG_RGMII_1_CNTRL]     = 0x40,
1051         [REG_RGMII_2_CNTRL]     = 0x4c,
1052         [REG_LED_0_CNTRL]       = 0x90,
1053         [REG_LED_1_CNTRL]       = 0x94,
1054         [REG_LED_2_CNTRL]       = 0x98,
1055 };
1056
1057 static const struct bcm_sf2_of_data bcm_sf2_7445_data = {
1058         .type           = BCM7445_DEVICE_ID,
1059         .core_reg_align = 0,
1060         .reg_offsets    = bcm_sf2_7445_reg_offsets,
1061 };
1062
1063 static const u16 bcm_sf2_7278_reg_offsets[] = {
1064         [REG_SWITCH_CNTRL]      = 0x00,
1065         [REG_SWITCH_STATUS]     = 0x04,
1066         [REG_DIR_DATA_WRITE]    = 0x08,
1067         [REG_DIR_DATA_READ]     = 0x0c,
1068         [REG_SWITCH_REVISION]   = 0x10,
1069         [REG_PHY_REVISION]      = 0x14,
1070         [REG_SPHY_CNTRL]        = 0x24,
1071         [REG_RGMII_0_CNTRL]     = 0xe0,
1072         [REG_RGMII_1_CNTRL]     = 0xec,
1073         [REG_RGMII_2_CNTRL]     = 0xf8,
1074         [REG_LED_0_CNTRL]       = 0x40,
1075         [REG_LED_1_CNTRL]       = 0x4c,
1076         [REG_LED_2_CNTRL]       = 0x58,
1077 };
1078
1079 static const struct bcm_sf2_of_data bcm_sf2_7278_data = {
1080         .type           = BCM7278_DEVICE_ID,
1081         .core_reg_align = 1,
1082         .reg_offsets    = bcm_sf2_7278_reg_offsets,
1083 };
1084
1085 static const struct of_device_id bcm_sf2_of_match[] = {
1086         { .compatible = "brcm,bcm7445-switch-v4.0",
1087           .data = &bcm_sf2_7445_data
1088         },
1089         { .compatible = "brcm,bcm7278-switch-v4.0",
1090           .data = &bcm_sf2_7278_data
1091         },
1092         { /* sentinel */ },
1093 };
1094 MODULE_DEVICE_TABLE(of, bcm_sf2_of_match);
1095
1096 static int bcm_sf2_sw_probe(struct platform_device *pdev)
1097 {
1098         const char *reg_names[BCM_SF2_REGS_NUM] = BCM_SF2_REGS_NAME;
1099         struct device_node *dn = pdev->dev.of_node;
1100         const struct of_device_id *of_id = NULL;
1101         const struct bcm_sf2_of_data *data;
1102         struct b53_platform_data *pdata;
1103         struct dsa_switch_ops *ops;
1104         struct bcm_sf2_priv *priv;
1105         struct b53_device *dev;
1106         struct dsa_switch *ds;
1107         void __iomem **base;
1108         struct resource *r;
1109         unsigned int i;
1110         u32 reg, rev;
1111         int ret;
1112
1113         priv = devm_kzalloc(&pdev->dev, sizeof(*priv), GFP_KERNEL);
1114         if (!priv)
1115                 return -ENOMEM;
1116
1117         ops = devm_kzalloc(&pdev->dev, sizeof(*ops), GFP_KERNEL);
1118         if (!ops)
1119                 return -ENOMEM;
1120
1121         dev = b53_switch_alloc(&pdev->dev, &bcm_sf2_io_ops, priv);
1122         if (!dev)
1123                 return -ENOMEM;
1124
1125         pdata = devm_kzalloc(&pdev->dev, sizeof(*pdata), GFP_KERNEL);
1126         if (!pdata)
1127                 return -ENOMEM;
1128
1129         of_id = of_match_node(bcm_sf2_of_match, dn);
1130         if (!of_id || !of_id->data)
1131                 return -EINVAL;
1132
1133         data = of_id->data;
1134
1135         /* Set SWITCH_REG register offsets and SWITCH_CORE align factor */
1136         priv->type = data->type;
1137         priv->reg_offsets = data->reg_offsets;
1138         priv->core_reg_align = data->core_reg_align;
1139
1140         /* Auto-detection using standard registers will not work, so
1141          * provide an indication of what kind of device we are for
1142          * b53_common to work with
1143          */
1144         pdata->chip_id = priv->type;
1145         dev->pdata = pdata;
1146
1147         priv->dev = dev;
1148         ds = dev->ds;
1149         ds->ops = &bcm_sf2_ops;
1150
1151         dev_set_drvdata(&pdev->dev, priv);
1152
1153         spin_lock_init(&priv->indir_lock);
1154         mutex_init(&priv->stats_mutex);
1155         mutex_init(&priv->cfp.lock);
1156
1157         /* CFP rule #0 cannot be used for specific classifications, flag it as
1158          * permanently used
1159          */
1160         set_bit(0, priv->cfp.used);
1161
1162         bcm_sf2_identify_ports(priv, dn->child);
1163
1164         priv->irq0 = irq_of_parse_and_map(dn, 0);
1165         priv->irq1 = irq_of_parse_and_map(dn, 1);
1166
1167         base = &priv->core;
1168         for (i = 0; i < BCM_SF2_REGS_NUM; i++) {
1169                 r = platform_get_resource(pdev, IORESOURCE_MEM, i);
1170                 *base = devm_ioremap_resource(&pdev->dev, r);
1171                 if (IS_ERR(*base)) {
1172                         pr_err("unable to find register: %s\n", reg_names[i]);
1173                         return PTR_ERR(*base);
1174                 }
1175                 base++;
1176         }
1177
1178         ret = bcm_sf2_sw_rst(priv);
1179         if (ret) {
1180                 pr_err("unable to software reset switch: %d\n", ret);
1181                 return ret;
1182         }
1183
1184         ret = bcm_sf2_mdio_register(ds);
1185         if (ret) {
1186                 pr_err("failed to register MDIO bus\n");
1187                 return ret;
1188         }
1189
1190         ret = bcm_sf2_cfp_rst(priv);
1191         if (ret) {
1192                 pr_err("failed to reset CFP\n");
1193                 goto out_mdio;
1194         }
1195
1196         /* Disable all interrupts and request them */
1197         bcm_sf2_intr_disable(priv);
1198
1199         ret = devm_request_irq(&pdev->dev, priv->irq0, bcm_sf2_switch_0_isr, 0,
1200                                "switch_0", priv);
1201         if (ret < 0) {
1202                 pr_err("failed to request switch_0 IRQ\n");
1203                 goto out_mdio;
1204         }
1205
1206         ret = devm_request_irq(&pdev->dev, priv->irq1, bcm_sf2_switch_1_isr, 0,
1207                                "switch_1", priv);
1208         if (ret < 0) {
1209                 pr_err("failed to request switch_1 IRQ\n");
1210                 goto out_mdio;
1211         }
1212
1213         /* Reset the MIB counters */
1214         reg = core_readl(priv, CORE_GMNCFGCFG);
1215         reg |= RST_MIB_CNT;
1216         core_writel(priv, reg, CORE_GMNCFGCFG);
1217         reg &= ~RST_MIB_CNT;
1218         core_writel(priv, reg, CORE_GMNCFGCFG);
1219
1220         /* Get the maximum number of ports for this switch */
1221         priv->hw_params.num_ports = core_readl(priv, CORE_IMP0_PRT_ID) + 1;
1222         if (priv->hw_params.num_ports > DSA_MAX_PORTS)
1223                 priv->hw_params.num_ports = DSA_MAX_PORTS;
1224
1225         /* Assume a single GPHY setup if we can't read that property */
1226         if (of_property_read_u32(dn, "brcm,num-gphy",
1227                                  &priv->hw_params.num_gphy))
1228                 priv->hw_params.num_gphy = 1;
1229
1230         rev = reg_readl(priv, REG_SWITCH_REVISION);
1231         priv->hw_params.top_rev = (rev >> SWITCH_TOP_REV_SHIFT) &
1232                                         SWITCH_TOP_REV_MASK;
1233         priv->hw_params.core_rev = (rev & SF2_REV_MASK);
1234
1235         rev = reg_readl(priv, REG_PHY_REVISION);
1236         priv->hw_params.gphy_rev = rev & PHY_REVISION_MASK;
1237
1238         ret = b53_switch_register(dev);
1239         if (ret)
1240                 goto out_mdio;
1241
1242         pr_info("Starfighter 2 top: %x.%02x, core: %x.%02x base: 0x%p, IRQs: %d, %d\n",
1243                 priv->hw_params.top_rev >> 8, priv->hw_params.top_rev & 0xff,
1244                 priv->hw_params.core_rev >> 8, priv->hw_params.core_rev & 0xff,
1245                 priv->core, priv->irq0, priv->irq1);
1246
1247         return 0;
1248
1249 out_mdio:
1250         bcm_sf2_mdio_unregister(priv);
1251         return ret;
1252 }
1253
1254 static int bcm_sf2_sw_remove(struct platform_device *pdev)
1255 {
1256         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1257
1258         /* Disable all ports and interrupts */
1259         priv->wol_ports_mask = 0;
1260         bcm_sf2_sw_suspend(priv->dev->ds);
1261         dsa_unregister_switch(priv->dev->ds);
1262         bcm_sf2_mdio_unregister(priv);
1263
1264         return 0;
1265 }
1266
1267 static void bcm_sf2_sw_shutdown(struct platform_device *pdev)
1268 {
1269         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1270
1271         /* For a kernel about to be kexec'd we want to keep the GPHY on for a
1272          * successful MDIO bus scan to occur. If we did turn off the GPHY
1273          * before (e.g: port_disable), this will also power it back on.
1274          *
1275          * Do not rely on kexec_in_progress, just power the PHY on.
1276          */
1277         if (priv->hw_params.num_gphy == 1)
1278                 bcm_sf2_gphy_enable_set(priv->dev->ds, true);
1279 }
1280
1281 #ifdef CONFIG_PM_SLEEP
1282 static int bcm_sf2_suspend(struct device *dev)
1283 {
1284         struct platform_device *pdev = to_platform_device(dev);
1285         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1286
1287         return dsa_switch_suspend(priv->dev->ds);
1288 }
1289
1290 static int bcm_sf2_resume(struct device *dev)
1291 {
1292         struct platform_device *pdev = to_platform_device(dev);
1293         struct bcm_sf2_priv *priv = platform_get_drvdata(pdev);
1294
1295         return dsa_switch_resume(priv->dev->ds);
1296 }
1297 #endif /* CONFIG_PM_SLEEP */
1298
1299 static SIMPLE_DEV_PM_OPS(bcm_sf2_pm_ops,
1300                          bcm_sf2_suspend, bcm_sf2_resume);
1301
1302
1303 static struct platform_driver bcm_sf2_driver = {
1304         .probe  = bcm_sf2_sw_probe,
1305         .remove = bcm_sf2_sw_remove,
1306         .shutdown = bcm_sf2_sw_shutdown,
1307         .driver = {
1308                 .name = "brcm-sf2",
1309                 .of_match_table = bcm_sf2_of_match,
1310                 .pm = &bcm_sf2_pm_ops,
1311         },
1312 };
1313 module_platform_driver(bcm_sf2_driver);
1314
1315 MODULE_AUTHOR("Broadcom Corporation");
1316 MODULE_DESCRIPTION("Driver for Broadcom Starfighter 2 ethernet switch chip");
1317 MODULE_LICENSE("GPL");
1318 MODULE_ALIAS("platform:brcm-sf2");