drivers/net/dsa/mv88e6xxx/chip.c

   1 /*
   2  * Marvell 88e6xxx Ethernet switch single-chip support
   3  *
   4  * Copyright (c) 2008 Marvell Semiconductor
   5  *
   6  * Copyright (c) 2016 Andrew Lunn <andrew@lunn.ch>
   7  *
   8  * Copyright (c) 2016-2017 Savoir-faire Linux Inc.
   9  *      Vivien Didelot <vivien.didelot@savoirfairelinux.com>
  10  *
  11  * This program is free software; you can redistribute it and/or modify
  12  * it under the terms of the GNU General Public License as published by
  13  * the Free Software Foundation; either version 2 of the License, or
  14  * (at your option) any later version.
  15  */
  16
  17 #include <linux/delay.h>
  18 #include <linux/etherdevice.h>
  19 #include <linux/ethtool.h>
  20 #include <linux/if_bridge.h>
  21 #include <linux/interrupt.h>
  22 #include <linux/irq.h>
  23 #include <linux/irqdomain.h>
  24 #include <linux/jiffies.h>
  25 #include <linux/list.h>
  26 #include <linux/mdio.h>
  27 #include <linux/module.h>
  28 #include <linux/of_device.h>
  29 #include <linux/of_irq.h>
  30 #include <linux/of_mdio.h>
  31 #include <linux/netdevice.h>
  32 #include <linux/gpio/consumer.h>
  33 #include <linux/phy.h>
  34 #include <net/dsa.h>
  35
  36 #include "chip.h"
  37 #include "global1.h"
  38 #include "global2.h"
  39 #include "phy.h"
  40 #include "port.h"
  41 #include "serdes.h"
  42
  43 static void assert_reg_lock(struct mv88e6xxx_chip *chip)
  44 {
  45         if (unlikely(!mutex_is_locked(&chip->reg_lock))) {
  46                 dev_err(chip->dev, "Switch registers lock not held!\n");
  47                 dump_stack();
  48         }
  49 }
  50
  51 /* The switch ADDR[4:1] configuration pins define the chip SMI device address
  52  * (ADDR[0] is always zero, thus only even SMI addresses can be strapped).
  53  *
  54  * When ADDR is all zero, the chip uses Single-chip Addressing Mode, assuming it
  55  * is the only device connected to the SMI master. In this mode it responds to
  56  * all 32 possible SMI addresses, and thus maps directly the internal devices.
  57  *
  58  * When ADDR is non-zero, the chip uses Multi-chip Addressing Mode, allowing
  59  * multiple devices to share the SMI interface. In this mode it responds to only
  60  * 2 registers, used to indirectly access the internal SMI devices.
  61  */
  62
  63 static int mv88e6xxx_smi_read(struct mv88e6xxx_chip *chip,
  64                               int addr, int reg, u16 *val)
  65 {
  66         if (!chip->smi_ops)
  67                 return -EOPNOTSUPP;
  68
  69         return chip->smi_ops->read(chip, addr, reg, val);
  70 }
  71
  72 static int mv88e6xxx_smi_write(struct mv88e6xxx_chip *chip,
  73                                int addr, int reg, u16 val)
  74 {
  75         if (!chip->smi_ops)
  76                 return -EOPNOTSUPP;
  77
  78         return chip->smi_ops->write(chip, addr, reg, val);
  79 }
  80
  81 static int mv88e6xxx_smi_single_chip_read(struct mv88e6xxx_chip *chip,
  82                                           int addr, int reg, u16 *val)
  83 {
  84         int ret;
  85
  86         ret = mdiobus_read_nested(chip->bus, addr, reg);
  87         if (ret < 0)
  88                 return ret;
  89
  90         *val = ret & 0xffff;
  91
  92         return 0;
  93 }
  94
  95 static int mv88e6xxx_smi_single_chip_write(struct mv88e6xxx_chip *chip,
  96                                            int addr, int reg, u16 val)
  97 {
  98         int ret;
  99
 100         ret = mdiobus_write_nested(chip->bus, addr, reg, val);
 101         if (ret < 0)
 102                 return ret;
 103
 104         return 0;
 105 }
 106
 107 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_single_chip_ops = {
 108         .read = mv88e6xxx_smi_single_chip_read,
 109         .write = mv88e6xxx_smi_single_chip_write,
 110 };
 111
 112 static int mv88e6xxx_smi_multi_chip_wait(struct mv88e6xxx_chip *chip)
 113 {
 114         int ret;
 115         int i;
 116
 117         for (i = 0; i < 16; i++) {
 118                 ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_CMD);
 119                 if (ret < 0)
 120                         return ret;
 121
 122                 if ((ret & SMI_CMD_BUSY) == 0)
 123                         return 0;
 124         }
 125
 126         return -ETIMEDOUT;
 127 }
 128
 129 static int mv88e6xxx_smi_multi_chip_read(struct mv88e6xxx_chip *chip,
 130                                          int addr, int reg, u16 *val)
 131 {
 132         int ret;
 133
 134         /* Wait for the bus to become free. */
 135         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 136         if (ret < 0)
 137                 return ret;
 138
 139         /* Transmit the read command. */
 140         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 141                                    SMI_CMD_OP_22_READ | (addr << 5) | reg);
 142         if (ret < 0)
 143                 return ret;
 144
 145         /* Wait for the read command to complete. */
 146         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 147         if (ret < 0)
 148                 return ret;
 149
 150         /* Read the data. */
 151         ret = mdiobus_read_nested(chip->bus, chip->sw_addr, SMI_DATA);
 152         if (ret < 0)
 153                 return ret;
 154
 155         *val = ret & 0xffff;
 156
 157         return 0;
 158 }
 159
 160 static int mv88e6xxx_smi_multi_chip_write(struct mv88e6xxx_chip *chip,
 161                                           int addr, int reg, u16 val)
 162 {
 163         int ret;
 164
 165         /* Wait for the bus to become free. */
 166         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 167         if (ret < 0)
 168                 return ret;
 169
 170         /* Transmit the data to write. */
 171         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_DATA, val);
 172         if (ret < 0)
 173                 return ret;
 174
 175         /* Transmit the write command. */
 176         ret = mdiobus_write_nested(chip->bus, chip->sw_addr, SMI_CMD,
 177                                    SMI_CMD_OP_22_WRITE | (addr << 5) | reg);
 178         if (ret < 0)
 179                 return ret;
 180
 181         /* Wait for the write command to complete. */
 182         ret = mv88e6xxx_smi_multi_chip_wait(chip);
 183         if (ret < 0)
 184                 return ret;
 185
 186         return 0;
 187 }
 188
 189 static const struct mv88e6xxx_bus_ops mv88e6xxx_smi_multi_chip_ops = {
 190         .read = mv88e6xxx_smi_multi_chip_read,
 191         .write = mv88e6xxx_smi_multi_chip_write,
 192 };
 193
 194 int mv88e6xxx_read(struct mv88e6xxx_chip *chip, int addr, int reg, u16 *val)
 195 {
 196         int err;
 197
 198         assert_reg_lock(chip);
 199
 200         err = mv88e6xxx_smi_read(chip, addr, reg, val);
 201         if (err)
 202                 return err;
 203
 204         dev_dbg(chip->dev, "<- addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 205                 addr, reg, *val);
 206
 207         return 0;
 208 }
 209
 210 int mv88e6xxx_write(struct mv88e6xxx_chip *chip, int addr, int reg, u16 val)
 211 {
 212         int err;
 213
 214         assert_reg_lock(chip);
 215
 216         err = mv88e6xxx_smi_write(chip, addr, reg, val);
 217         if (err)
 218                 return err;
 219
 220         dev_dbg(chip->dev, "-> addr: 0x%.2x reg: 0x%.2x val: 0x%.4x\n",
 221                 addr, reg, val);
 222
 223         return 0;
 224 }
 225
 226 struct mii_bus *mv88e6xxx_default_mdio_bus(struct mv88e6xxx_chip *chip)
 227 {
 228         struct mv88e6xxx_mdio_bus *mdio_bus;
 229
 230         mdio_bus = list_first_entry(&chip->mdios, struct mv88e6xxx_mdio_bus,
 231                                     list);
 232         if (!mdio_bus)
 233                 return NULL;
 234
 235         return mdio_bus->bus;
 236 }
 237
 238 static void mv88e6xxx_g1_irq_mask(struct irq_data *d)
 239 {
 240         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 241         unsigned int n = d->hwirq;
 242
 243         chip->g1_irq.masked |= (1 << n);
 244 }
 245
 246 static void mv88e6xxx_g1_irq_unmask(struct irq_data *d)
 247 {
 248         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 249         unsigned int n = d->hwirq;
 250
 251         chip->g1_irq.masked &= ~(1 << n);
 252 }
 253
 254 static irqreturn_t mv88e6xxx_g1_irq_thread_fn(int irq, void *dev_id)
 255 {
 256         struct mv88e6xxx_chip *chip = dev_id;
 257         unsigned int nhandled = 0;
 258         unsigned int sub_irq;
 259         unsigned int n;
 260         u16 reg;
 261         int err;
 262
 263         mutex_lock(&chip->reg_lock);
 264         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_STS, &reg);
 265         mutex_unlock(&chip->reg_lock);
 266
 267         if (err)
 268                 goto out;
 269
 270         for (n = 0; n < chip->g1_irq.nirqs; ++n) {
 271                 if (reg & (1 << n)) {
 272                         sub_irq = irq_find_mapping(chip->g1_irq.domain, n);
 273                         handle_nested_irq(sub_irq);
 274                         ++nhandled;
 275                 }
 276         }
 277 out:
 278         return (nhandled > 0 ? IRQ_HANDLED : IRQ_NONE);
 279 }
 280
 281 static void mv88e6xxx_g1_irq_bus_lock(struct irq_data *d)
 282 {
 283         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 284
 285         mutex_lock(&chip->reg_lock);
 286 }
 287
 288 static void mv88e6xxx_g1_irq_bus_sync_unlock(struct irq_data *d)
 289 {
 290         struct mv88e6xxx_chip *chip = irq_data_get_irq_chip_data(d);
 291         u16 mask = GENMASK(chip->g1_irq.nirqs, 0);
 292         u16 reg;
 293         int err;
 294
 295         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &reg);
 296         if (err)
 297                 goto out;
 298
 299         reg &= ~mask;
 300         reg |= (~chip->g1_irq.masked & mask);
 301
 302         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, reg);
 303         if (err)
 304                 goto out;
 305
 306 out:
 307         mutex_unlock(&chip->reg_lock);
 308 }
 309
 310 static struct irq_chip mv88e6xxx_g1_irq_chip = {
 311         .name                   = "mv88e6xxx-g1",
 312         .irq_mask               = mv88e6xxx_g1_irq_mask,
 313         .irq_unmask             = mv88e6xxx_g1_irq_unmask,
 314         .irq_bus_lock           = mv88e6xxx_g1_irq_bus_lock,
 315         .irq_bus_sync_unlock    = mv88e6xxx_g1_irq_bus_sync_unlock,
 316 };
 317
 318 static int mv88e6xxx_g1_irq_domain_map(struct irq_domain *d,
 319                                        unsigned int irq,
 320                                        irq_hw_number_t hwirq)
 321 {
 322         struct mv88e6xxx_chip *chip = d->host_data;
 323
 324         irq_set_chip_data(irq, d->host_data);
 325         irq_set_chip_and_handler(irq, &chip->g1_irq.chip, handle_level_irq);
 326         irq_set_noprobe(irq);
 327
 328         return 0;
 329 }
 330
 331 static const struct irq_domain_ops mv88e6xxx_g1_irq_domain_ops = {
 332         .map    = mv88e6xxx_g1_irq_domain_map,
 333         .xlate  = irq_domain_xlate_twocell,
 334 };
 335
 336 static void mv88e6xxx_g1_irq_free(struct mv88e6xxx_chip *chip)
 337 {
 338         int irq, virq;
 339         u16 mask;
 340
 341         mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &mask);
 342         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 343         mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 344
 345         free_irq(chip->irq, chip);
 346
 347         for (irq = 0; irq < chip->g1_irq.nirqs; irq++) {
 348                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 349                 irq_dispose_mapping(virq);
 350         }
 351
 352         irq_domain_remove(chip->g1_irq.domain);
 353 }
 354
 355 static int mv88e6xxx_g1_irq_setup(struct mv88e6xxx_chip *chip)
 356 {
 357         int err, irq, virq;
 358         u16 reg, mask;
 359
 360         chip->g1_irq.nirqs = chip->info->g1_irqs;
 361         chip->g1_irq.domain = irq_domain_add_simple(
 362                 NULL, chip->g1_irq.nirqs, 0,
 363                 &mv88e6xxx_g1_irq_domain_ops, chip);
 364         if (!chip->g1_irq.domain)
 365                 return -ENOMEM;
 366
 367         for (irq = 0; irq < chip->g1_irq.nirqs; irq++)
 368                 irq_create_mapping(chip->g1_irq.domain, irq);
 369
 370         chip->g1_irq.chip = mv88e6xxx_g1_irq_chip;
 371         chip->g1_irq.masked = ~0;
 372
 373         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_CTL1, &mask);
 374         if (err)
 375                 goto out_mapping;
 376
 377         mask &= ~GENMASK(chip->g1_irq.nirqs, 0);
 378
 379         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 380         if (err)
 381                 goto out_disable;
 382
 383         /* Reading the interrupt status clears (most of) them */
 384         err = mv88e6xxx_g1_read(chip, MV88E6XXX_G1_STS, &reg);
 385         if (err)
 386                 goto out_disable;
 387
 388         err = request_threaded_irq(chip->irq, NULL,
 389                                    mv88e6xxx_g1_irq_thread_fn,
 390                                    IRQF_ONESHOT | IRQF_TRIGGER_FALLING,
 391                                    dev_name(chip->dev), chip);
 392         if (err)
 393                 goto out_disable;
 394
 395         return 0;
 396
 397 out_disable:
 398         mask |= GENMASK(chip->g1_irq.nirqs, 0);
 399         mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL1, mask);
 400
 401 out_mapping:
 402         for (irq = 0; irq < 16; irq++) {
 403                 virq = irq_find_mapping(chip->g1_irq.domain, irq);
 404                 irq_dispose_mapping(virq);
 405         }
 406
 407         irq_domain_remove(chip->g1_irq.domain);
 408
 409         return err;
 410 }
 411
 412 int mv88e6xxx_wait(struct mv88e6xxx_chip *chip, int addr, int reg, u16 mask)
 413 {
 414         int i;
 415
 416         for (i = 0; i < 16; i++) {
 417                 u16 val;
 418                 int err;
 419
 420                 err = mv88e6xxx_read(chip, addr, reg, &val);
 421                 if (err)
 422                         return err;
 423
 424                 if (!(val & mask))
 425                         return 0;
 426
 427                 usleep_range(1000, 2000);
 428         }
 429
 430         dev_err(chip->dev, "Timeout while waiting for switch\n");
 431         return -ETIMEDOUT;
 432 }
 433
 434 /* Indirect write to single pointer-data register with an Update bit */
 435 int mv88e6xxx_update(struct mv88e6xxx_chip *chip, int addr, int reg, u16 update)
 436 {
 437         u16 val;
 438         int err;
 439
 440         /* Wait until the previous operation is completed */
 441         err = mv88e6xxx_wait(chip, addr, reg, BIT(15));
 442         if (err)
 443                 return err;
 444
 445         /* Set the Update bit to trigger a write operation */
 446         val = BIT(15) | update;
 447
 448         return mv88e6xxx_write(chip, addr, reg, val);
 449 }
 450
 451 static int mv88e6xxx_port_setup_mac(struct mv88e6xxx_chip *chip, int port,
 452                                     int link, int speed, int duplex,
 453                                     phy_interface_t mode)
 454 {
 455         int err;
 456
 457         if (!chip->info->ops->port_set_link)
 458                 return 0;
 459
 460         /* Port's MAC control must not be changed unless the link is down */
 461         err = chip->info->ops->port_set_link(chip, port, 0);
 462         if (err)
 463                 return err;
 464
 465         if (chip->info->ops->port_set_speed) {
 466                 err = chip->info->ops->port_set_speed(chip, port, speed);
 467                 if (err && err != -EOPNOTSUPP)
 468                         goto restore_link;
 469         }
 470
 471         if (chip->info->ops->port_set_duplex) {
 472                 err = chip->info->ops->port_set_duplex(chip, port, duplex);
 473                 if (err && err != -EOPNOTSUPP)
 474                         goto restore_link;
 475         }
 476
 477         if (chip->info->ops->port_set_rgmii_delay) {
 478                 err = chip->info->ops->port_set_rgmii_delay(chip, port, mode);
 479                 if (err && err != -EOPNOTSUPP)
 480                         goto restore_link;
 481         }
 482
 483         if (chip->info->ops->port_set_cmode) {
 484                 err = chip->info->ops->port_set_cmode(chip, port, mode);
 485                 if (err && err != -EOPNOTSUPP)
 486                         goto restore_link;
 487         }
 488
 489         err = 0;
 490 restore_link:
 491         if (chip->info->ops->port_set_link(chip, port, link))
 492                 dev_err(chip->dev, "p%d: failed to restore MAC's link\n", port);
 493
 494         return err;
 495 }
 496
 497 /* We expect the switch to perform auto negotiation if there is a real
 498  * phy. However, in the case of a fixed link phy, we force the port
 499  * settings from the fixed link settings.
 500  */
 501 static void mv88e6xxx_adjust_link(struct dsa_switch *ds, int port,
 502                                   struct phy_device *phydev)
 503 {
 504         struct mv88e6xxx_chip *chip = ds->priv;
 505         int err;
 506
 507         if (!phy_is_pseudo_fixed_link(phydev))
 508                 return;
 509
 510         mutex_lock(&chip->reg_lock);
 511         err = mv88e6xxx_port_setup_mac(chip, port, phydev->link, phydev->speed,
 512                                        phydev->duplex, phydev->interface);
 513         mutex_unlock(&chip->reg_lock);
 514
 515         if (err && err != -EOPNOTSUPP)
 516                 dev_err(ds->dev, "p%d: failed to configure MAC\n", port);
 517 }
 518
 519 static int mv88e6xxx_stats_snapshot(struct mv88e6xxx_chip *chip, int port)
 520 {
 521         if (!chip->info->ops->stats_snapshot)
 522                 return -EOPNOTSUPP;
 523
 524         return chip->info->ops->stats_snapshot(chip, port);
 525 }
 526
 527 static struct mv88e6xxx_hw_stat mv88e6xxx_hw_stats[] = {
 528         { "in_good_octets",             8, 0x00, STATS_TYPE_BANK0, },
 529         { "in_bad_octets",              4, 0x02, STATS_TYPE_BANK0, },
 530         { "in_unicast",                 4, 0x04, STATS_TYPE_BANK0, },
 531         { "in_broadcasts",              4, 0x06, STATS_TYPE_BANK0, },
 532         { "in_multicasts",              4, 0x07, STATS_TYPE_BANK0, },
 533         { "in_pause",                   4, 0x16, STATS_TYPE_BANK0, },
 534         { "in_undersize",               4, 0x18, STATS_TYPE_BANK0, },
 535         { "in_fragments",               4, 0x19, STATS_TYPE_BANK0, },
 536         { "in_oversize",                4, 0x1a, STATS_TYPE_BANK0, },
 537         { "in_jabber",                  4, 0x1b, STATS_TYPE_BANK0, },
 538         { "in_rx_error",                4, 0x1c, STATS_TYPE_BANK0, },
 539         { "in_fcs_error",               4, 0x1d, STATS_TYPE_BANK0, },
 540         { "out_octets",                 8, 0x0e, STATS_TYPE_BANK0, },
 541         { "out_unicast",                4, 0x10, STATS_TYPE_BANK0, },
 542         { "out_broadcasts",             4, 0x13, STATS_TYPE_BANK0, },
 543         { "out_multicasts",             4, 0x12, STATS_TYPE_BANK0, },
 544         { "out_pause",                  4, 0x15, STATS_TYPE_BANK0, },
 545         { "excessive",                  4, 0x11, STATS_TYPE_BANK0, },
 546         { "collisions",                 4, 0x1e, STATS_TYPE_BANK0, },
 547         { "deferred",                   4, 0x05, STATS_TYPE_BANK0, },
 548         { "single",                     4, 0x14, STATS_TYPE_BANK0, },
 549         { "multiple",                   4, 0x17, STATS_TYPE_BANK0, },
 550         { "out_fcs_error",              4, 0x03, STATS_TYPE_BANK0, },
 551         { "late",                       4, 0x1f, STATS_TYPE_BANK0, },
 552         { "hist_64bytes",               4, 0x08, STATS_TYPE_BANK0, },
 553         { "hist_65_127bytes",           4, 0x09, STATS_TYPE_BANK0, },
 554         { "hist_128_255bytes",          4, 0x0a, STATS_TYPE_BANK0, },
 555         { "hist_256_511bytes",          4, 0x0b, STATS_TYPE_BANK0, },
 556         { "hist_512_1023bytes",         4, 0x0c, STATS_TYPE_BANK0, },
 557         { "hist_1024_max_bytes",        4, 0x0d, STATS_TYPE_BANK0, },
 558         { "sw_in_discards",             4, 0x10, STATS_TYPE_PORT, },
 559         { "sw_in_filtered",             2, 0x12, STATS_TYPE_PORT, },
 560         { "sw_out_filtered",            2, 0x13, STATS_TYPE_PORT, },
 561         { "in_discards",                4, 0x00, STATS_TYPE_BANK1, },
 562         { "in_filtered",                4, 0x01, STATS_TYPE_BANK1, },
 563         { "in_accepted",                4, 0x02, STATS_TYPE_BANK1, },
 564         { "in_bad_accepted",            4, 0x03, STATS_TYPE_BANK1, },
 565         { "in_good_avb_class_a",        4, 0x04, STATS_TYPE_BANK1, },
 566         { "in_good_avb_class_b",        4, 0x05, STATS_TYPE_BANK1, },
 567         { "in_bad_avb_class_a",         4, 0x06, STATS_TYPE_BANK1, },
 568         { "in_bad_avb_class_b",         4, 0x07, STATS_TYPE_BANK1, },
 569         { "tcam_counter_0",             4, 0x08, STATS_TYPE_BANK1, },
 570         { "tcam_counter_1",             4, 0x09, STATS_TYPE_BANK1, },
 571         { "tcam_counter_2",             4, 0x0a, STATS_TYPE_BANK1, },
 572         { "tcam_counter_3",             4, 0x0b, STATS_TYPE_BANK1, },
 573         { "in_da_unknown",              4, 0x0e, STATS_TYPE_BANK1, },
 574         { "in_management",              4, 0x0f, STATS_TYPE_BANK1, },
 575         { "out_queue_0",                4, 0x10, STATS_TYPE_BANK1, },
 576         { "out_queue_1",                4, 0x11, STATS_TYPE_BANK1, },
 577         { "out_queue_2",                4, 0x12, STATS_TYPE_BANK1, },
 578         { "out_queue_3",                4, 0x13, STATS_TYPE_BANK1, },
 579         { "out_queue_4",                4, 0x14, STATS_TYPE_BANK1, },
 580         { "out_queue_5",                4, 0x15, STATS_TYPE_BANK1, },
 581         { "out_queue_6",                4, 0x16, STATS_TYPE_BANK1, },
 582         { "out_queue_7",                4, 0x17, STATS_TYPE_BANK1, },
 583         { "out_cut_through",            4, 0x18, STATS_TYPE_BANK1, },
 584         { "out_octets_a",               4, 0x1a, STATS_TYPE_BANK1, },
 585         { "out_octets_b",               4, 0x1b, STATS_TYPE_BANK1, },
 586         { "out_management",             4, 0x1f, STATS_TYPE_BANK1, },
 587 };
 588
 589 static uint64_t _mv88e6xxx_get_ethtool_stat(struct mv88e6xxx_chip *chip,
 590                                             struct mv88e6xxx_hw_stat *s,
 591                                             int port, u16 bank1_select,
 592                                             u16 histogram)
 593 {
 594         u32 low;
 595         u32 high = 0;
 596         u16 reg = 0;
 597         int err;
 598         u64 value;
 599
 600         switch (s->type) {
 601         case STATS_TYPE_PORT:
 602                 err = mv88e6xxx_port_read(chip, port, s->reg, &reg);
 603                 if (err)
 604                         return UINT64_MAX;
 605
 606                 low = reg;
 607                 if (s->sizeof_stat == 4) {
 608                         err = mv88e6xxx_port_read(chip, port, s->reg + 1, &reg);
 609                         if (err)
 610                                 return UINT64_MAX;
 611                         high = reg;
 612                 }
 613                 break;
 614         case STATS_TYPE_BANK1:
 615                 reg = bank1_select;
 616                 /* fall through */
 617         case STATS_TYPE_BANK0:
 618                 reg |= s->reg | histogram;
 619                 mv88e6xxx_g1_stats_read(chip, reg, &low);
 620                 if (s->sizeof_stat == 8)
 621                         mv88e6xxx_g1_stats_read(chip, reg + 1, &high);
 622                 break;
 623         default:
 624                 return UINT64_MAX;
 625         }
 626         value = (((u64)high) << 16) | low;
 627         return value;
 628 }
 629
 630 static void mv88e6xxx_stats_get_strings(struct mv88e6xxx_chip *chip,
 631                                         uint8_t *data, int types)
 632 {
 633         struct mv88e6xxx_hw_stat *stat;
 634         int i, j;
 635
 636         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 637                 stat = &mv88e6xxx_hw_stats[i];
 638                 if (stat->type & types) {
 639                         memcpy(data + j * ETH_GSTRING_LEN, stat->string,
 640                                ETH_GSTRING_LEN);
 641                         j++;
 642                 }
 643         }
 644 }
 645
 646 static void mv88e6095_stats_get_strings(struct mv88e6xxx_chip *chip,
 647                                         uint8_t *data)
 648 {
 649         mv88e6xxx_stats_get_strings(chip, data,
 650                                     STATS_TYPE_BANK0 | STATS_TYPE_PORT);
 651 }
 652
 653 static void mv88e6320_stats_get_strings(struct mv88e6xxx_chip *chip,
 654                                         uint8_t *data)
 655 {
 656         mv88e6xxx_stats_get_strings(chip, data,
 657                                     STATS_TYPE_BANK0 | STATS_TYPE_BANK1);
 658 }
 659
 660 static void mv88e6xxx_get_strings(struct dsa_switch *ds, int port,
 661                                   uint8_t *data)
 662 {
 663         struct mv88e6xxx_chip *chip = ds->priv;
 664
 665         if (chip->info->ops->stats_get_strings)
 666                 chip->info->ops->stats_get_strings(chip, data);
 667 }
 668
 669 static int mv88e6xxx_stats_get_sset_count(struct mv88e6xxx_chip *chip,
 670                                           int types)
 671 {
 672         struct mv88e6xxx_hw_stat *stat;
 673         int i, j;
 674
 675         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 676                 stat = &mv88e6xxx_hw_stats[i];
 677                 if (stat->type & types)
 678                         j++;
 679         }
 680         return j;
 681 }
 682
 683 static int mv88e6095_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 684 {
 685         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 686                                               STATS_TYPE_PORT);
 687 }
 688
 689 static int mv88e6320_stats_get_sset_count(struct mv88e6xxx_chip *chip)
 690 {
 691         return mv88e6xxx_stats_get_sset_count(chip, STATS_TYPE_BANK0 |
 692                                               STATS_TYPE_BANK1);
 693 }
 694
 695 static int mv88e6xxx_get_sset_count(struct dsa_switch *ds)
 696 {
 697         struct mv88e6xxx_chip *chip = ds->priv;
 698
 699         if (chip->info->ops->stats_get_sset_count)
 700                 return chip->info->ops->stats_get_sset_count(chip);
 701
 702         return 0;
 703 }
 704
 705 static void mv88e6xxx_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 706                                       uint64_t *data, int types,
 707                                       u16 bank1_select, u16 histogram)
 708 {
 709         struct mv88e6xxx_hw_stat *stat;
 710         int i, j;
 711
 712         for (i = 0, j = 0; i < ARRAY_SIZE(mv88e6xxx_hw_stats); i++) {
 713                 stat = &mv88e6xxx_hw_stats[i];
 714                 if (stat->type & types) {
 715                         data[j] = _mv88e6xxx_get_ethtool_stat(chip, stat, port,
 716                                                               bank1_select,
 717                                                               histogram);
 718                         j++;
 719                 }
 720         }
 721 }
 722
 723 static void mv88e6095_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 724                                       uint64_t *data)
 725 {
 726         return mv88e6xxx_stats_get_stats(chip, port, data,
 727                                          STATS_TYPE_BANK0 | STATS_TYPE_PORT,
 728                                          0, MV88E6XXX_G1_STATS_OP_HIST_RX_TX);
 729 }
 730
 731 static void mv88e6320_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 732                                       uint64_t *data)
 733 {
 734         return mv88e6xxx_stats_get_stats(chip, port, data,
 735                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
 736                                          MV88E6XXX_G1_STATS_OP_BANK_1_BIT_9,
 737                                          MV88E6XXX_G1_STATS_OP_HIST_RX_TX);
 738 }
 739
 740 static void mv88e6390_stats_get_stats(struct mv88e6xxx_chip *chip, int port,
 741                                       uint64_t *data)
 742 {
 743         return mv88e6xxx_stats_get_stats(chip, port, data,
 744                                          STATS_TYPE_BANK0 | STATS_TYPE_BANK1,
 745                                          MV88E6XXX_G1_STATS_OP_BANK_1_BIT_10,
 746                                          0);
 747 }
 748
 749 static void mv88e6xxx_get_stats(struct mv88e6xxx_chip *chip, int port,
 750                                 uint64_t *data)
 751 {
 752         if (chip->info->ops->stats_get_stats)
 753                 chip->info->ops->stats_get_stats(chip, port, data);
 754 }
 755
 756 static void mv88e6xxx_get_ethtool_stats(struct dsa_switch *ds, int port,
 757                                         uint64_t *data)
 758 {
 759         struct mv88e6xxx_chip *chip = ds->priv;
 760         int ret;
 761
 762         mutex_lock(&chip->reg_lock);
 763
 764         ret = mv88e6xxx_stats_snapshot(chip, port);
 765         if (ret < 0) {
 766                 mutex_unlock(&chip->reg_lock);
 767                 return;
 768         }
 769
 770         mv88e6xxx_get_stats(chip, port, data);
 771
 772         mutex_unlock(&chip->reg_lock);
 773 }
 774
 775 static int mv88e6xxx_stats_set_histogram(struct mv88e6xxx_chip *chip)
 776 {
 777         if (chip->info->ops->stats_set_histogram)
 778                 return chip->info->ops->stats_set_histogram(chip);
 779
 780         return 0;
 781 }
 782
 783 static int mv88e6xxx_get_regs_len(struct dsa_switch *ds, int port)
 784 {
 785         return 32 * sizeof(u16);
 786 }
 787
 788 static void mv88e6xxx_get_regs(struct dsa_switch *ds, int port,
 789                                struct ethtool_regs *regs, void *_p)
 790 {
 791         struct mv88e6xxx_chip *chip = ds->priv;
 792         int err;
 793         u16 reg;
 794         u16 *p = _p;
 795         int i;
 796
 797         regs->version = 0;
 798
 799         memset(p, 0xff, 32 * sizeof(u16));
 800
 801         mutex_lock(&chip->reg_lock);
 802
 803         for (i = 0; i < 32; i++) {
 804
 805                 err = mv88e6xxx_port_read(chip, port, i, &reg);
 806                 if (!err)
 807                         p[i] = reg;
 808         }
 809
 810         mutex_unlock(&chip->reg_lock);
 811 }
 812
 813 static int mv88e6xxx_get_mac_eee(struct dsa_switch *ds, int port,
 814                                  struct ethtool_eee *e)
 815 {
 816         /* Nothing to do on the port's MAC */
 817         return 0;
 818 }
 819
 820 static int mv88e6xxx_set_mac_eee(struct dsa_switch *ds, int port,
 821                                  struct ethtool_eee *e)
 822 {
 823         /* Nothing to do on the port's MAC */
 824         return 0;
 825 }
 826
 827 static u16 mv88e6xxx_port_vlan(struct mv88e6xxx_chip *chip, int dev, int port)
 828 {
 829         struct dsa_switch *ds = NULL;
 830         struct net_device *br;
 831         u16 pvlan;
 832         int i;
 833
 834         if (dev < DSA_MAX_SWITCHES)
 835                 ds = chip->ds->dst->ds[dev];
 836
 837         /* Prevent frames from unknown switch or port */
 838         if (!ds || port >= ds->num_ports)
 839                 return 0;
 840
 841         /* Frames from DSA links and CPU ports can egress any local port */
 842         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))
 843                 return mv88e6xxx_port_mask(chip);
 844
 845         br = ds->ports[port].bridge_dev;
 846         pvlan = 0;
 847
 848         /* Frames from user ports can egress any local DSA links and CPU ports,
 849          * as well as any local member of their bridge group.
 850          */
 851         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
 852                 if (dsa_is_cpu_port(chip->ds, i) ||
 853                     dsa_is_dsa_port(chip->ds, i) ||
 854                     (br && chip->ds->ports[i].bridge_dev == br))
 855                         pvlan |= BIT(i);
 856
 857         return pvlan;
 858 }
 859
 860 static int mv88e6xxx_port_vlan_map(struct mv88e6xxx_chip *chip, int port)
 861 {
 862         u16 output_ports = mv88e6xxx_port_vlan(chip, chip->ds->index, port);
 863
 864         /* prevent frames from going back out of the port they came in on */
 865         output_ports &= ~BIT(port);
 866
 867         return mv88e6xxx_port_set_vlan_map(chip, port, output_ports);
 868 }
 869
 870 static void mv88e6xxx_port_stp_state_set(struct dsa_switch *ds, int port,
 871                                          u8 state)
 872 {
 873         struct mv88e6xxx_chip *chip = ds->priv;
 874         int err;
 875
 876         mutex_lock(&chip->reg_lock);
 877         err = mv88e6xxx_port_set_state(chip, port, state);
 878         mutex_unlock(&chip->reg_lock);
 879
 880         if (err)
 881                 dev_err(ds->dev, "p%d: failed to update state\n", port);
 882 }
 883
 884 static int mv88e6xxx_pot_setup(struct mv88e6xxx_chip *chip)
 885 {
 886         if (chip->info->ops->pot_clear)
 887                 return chip->info->ops->pot_clear(chip);
 888
 889         return 0;
 890 }
 891
 892 static int mv88e6xxx_rsvd2cpu_setup(struct mv88e6xxx_chip *chip)
 893 {
 894         if (chip->info->ops->mgmt_rsvd2cpu)
 895                 return chip->info->ops->mgmt_rsvd2cpu(chip);
 896
 897         return 0;
 898 }
 899
 900 static int mv88e6xxx_atu_setup(struct mv88e6xxx_chip *chip)
 901 {
 902         int err;
 903
 904         err = mv88e6xxx_g1_atu_flush(chip, 0, true);
 905         if (err)
 906                 return err;
 907
 908         err = mv88e6xxx_g1_atu_set_learn2all(chip, true);
 909         if (err)
 910                 return err;
 911
 912         return mv88e6xxx_g1_atu_set_age_time(chip, 300000);
 913 }
 914
 915 static int mv88e6xxx_irl_setup(struct mv88e6xxx_chip *chip)
 916 {
 917         int port;
 918         int err;
 919
 920         if (!chip->info->ops->irl_init_all)
 921                 return 0;
 922
 923         for (port = 0; port < mv88e6xxx_num_ports(chip); port++) {
 924                 /* Disable ingress rate limiting by resetting all per port
 925                  * ingress rate limit resources to their initial state.
 926                  */
 927                 err = chip->info->ops->irl_init_all(chip, port);
 928                 if (err)
 929                         return err;
 930         }
 931
 932         return 0;
 933 }
 934
 935 static int mv88e6xxx_pvt_map(struct mv88e6xxx_chip *chip, int dev, int port)
 936 {
 937         u16 pvlan = 0;
 938
 939         if (!mv88e6xxx_has_pvt(chip))
 940                 return -EOPNOTSUPP;
 941
 942         /* Skip the local source device, which uses in-chip port VLAN */
 943         if (dev != chip->ds->index)
 944                 pvlan = mv88e6xxx_port_vlan(chip, dev, port);
 945
 946         return mv88e6xxx_g2_pvt_write(chip, dev, port, pvlan);
 947 }
 948
 949 static int mv88e6xxx_pvt_setup(struct mv88e6xxx_chip *chip)
 950 {
 951         int dev, port;
 952         int err;
 953
 954         if (!mv88e6xxx_has_pvt(chip))
 955                 return 0;
 956
 957         /* Clear 5 Bit Port for usage with Marvell Link Street devices:
 958          * use 4 bits for the Src_Port/Src_Trunk and 5 bits for the Src_Dev.
 959          */
 960         err = mv88e6xxx_g2_misc_4_bit_port(chip);
 961         if (err)
 962                 return err;
 963
 964         for (dev = 0; dev < MV88E6XXX_MAX_PVT_SWITCHES; ++dev) {
 965                 for (port = 0; port < MV88E6XXX_MAX_PVT_PORTS; ++port) {
 966                         err = mv88e6xxx_pvt_map(chip, dev, port);
 967                         if (err)
 968                                 return err;
 969                 }
 970         }
 971
 972         return 0;
 973 }
 974
 975 static void mv88e6xxx_port_fast_age(struct dsa_switch *ds, int port)
 976 {
 977         struct mv88e6xxx_chip *chip = ds->priv;
 978         int err;
 979
 980         mutex_lock(&chip->reg_lock);
 981         err = mv88e6xxx_g1_atu_remove(chip, 0, port, false);
 982         mutex_unlock(&chip->reg_lock);
 983
 984         if (err)
 985                 dev_err(ds->dev, "p%d: failed to flush ATU\n", port);
 986 }
 987
 988 static int mv88e6xxx_vtu_setup(struct mv88e6xxx_chip *chip)
 989 {
 990         if (!chip->info->max_vid)
 991                 return 0;
 992
 993         return mv88e6xxx_g1_vtu_flush(chip);
 994 }
 995
 996 static int mv88e6xxx_vtu_getnext(struct mv88e6xxx_chip *chip,
 997                                  struct mv88e6xxx_vtu_entry *entry)
 998 {
 999         if (!chip->info->ops->vtu_getnext)
1000                 return -EOPNOTSUPP;
1001
1002         return chip->info->ops->vtu_getnext(chip, entry);
1003 }
1004
1005 static int mv88e6xxx_vtu_loadpurge(struct mv88e6xxx_chip *chip,
1006                                    struct mv88e6xxx_vtu_entry *entry)
1007 {
1008         if (!chip->info->ops->vtu_loadpurge)
1009                 return -EOPNOTSUPP;
1010
1011         return chip->info->ops->vtu_loadpurge(chip, entry);
1012 }
1013
1014 static int mv88e6xxx_port_vlan_dump(struct dsa_switch *ds, int port,
1015                                     struct switchdev_obj_port_vlan *vlan,
1016                                     switchdev_obj_dump_cb_t *cb)
1017 {
1018         struct mv88e6xxx_chip *chip = ds->priv;
1019         struct mv88e6xxx_vtu_entry next = {
1020                 .vid = chip->info->max_vid,
1021         };
1022         u16 pvid;
1023         int err;
1024
1025         if (!chip->info->max_vid)
1026                 return -EOPNOTSUPP;
1027
1028         mutex_lock(&chip->reg_lock);
1029
1030         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1031         if (err)
1032                 goto unlock;
1033
1034         do {
1035                 err = mv88e6xxx_vtu_getnext(chip, &next);
1036                 if (err)
1037                         break;
1038
1039                 if (!next.valid)
1040                         break;
1041
1042                 if (next.member[port] ==
1043                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1044                         continue;
1045
1046                 /* reinit and dump this VLAN obj */
1047                 vlan->vid_begin = next.vid;
1048                 vlan->vid_end = next.vid;
1049                 vlan->flags = 0;
1050
1051                 if (next.member[port] ==
1052                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNTAGGED)
1053                         vlan->flags |= BRIDGE_VLAN_INFO_UNTAGGED;
1054
1055                 if (next.vid == pvid)
1056                         vlan->flags |= BRIDGE_VLAN_INFO_PVID;
1057
1058                 err = cb(&vlan->obj);
1059                 if (err)
1060                         break;
1061         } while (next.vid < chip->info->max_vid);
1062
1063 unlock:
1064         mutex_unlock(&chip->reg_lock);
1065
1066         return err;
1067 }
1068
1069 static int mv88e6xxx_atu_new(struct mv88e6xxx_chip *chip, u16 *fid)
1070 {
1071         DECLARE_BITMAP(fid_bitmap, MV88E6XXX_N_FID);
1072         struct mv88e6xxx_vtu_entry vlan = {
1073                 .vid = chip->info->max_vid,
1074         };
1075         int i, err;
1076
1077         bitmap_zero(fid_bitmap, MV88E6XXX_N_FID);
1078
1079         /* Set every FID bit used by the (un)bridged ports */
1080         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1081                 err = mv88e6xxx_port_get_fid(chip, i, fid);
1082                 if (err)
1083                         return err;
1084
1085                 set_bit(*fid, fid_bitmap);
1086         }
1087
1088         /* Set every FID bit used by the VLAN entries */
1089         do {
1090                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1091                 if (err)
1092                         return err;
1093
1094                 if (!vlan.valid)
1095                         break;
1096
1097                 set_bit(vlan.fid, fid_bitmap);
1098         } while (vlan.vid < chip->info->max_vid);
1099
1100         /* The reset value 0x000 is used to indicate that multiple address
1101          * databases are not needed. Return the next positive available.
1102          */
1103         *fid = find_next_zero_bit(fid_bitmap, MV88E6XXX_N_FID, 1);
1104         if (unlikely(*fid >= mv88e6xxx_num_databases(chip)))
1105                 return -ENOSPC;
1106
1107         /* Clear the database */
1108         return mv88e6xxx_g1_atu_flush(chip, *fid, true);
1109 }
1110
1111 static int mv88e6xxx_vtu_get(struct mv88e6xxx_chip *chip, u16 vid,
1112                              struct mv88e6xxx_vtu_entry *entry, bool new)
1113 {
1114         int err;
1115
1116         if (!vid)
1117                 return -EINVAL;
1118
1119         entry->vid = vid - 1;
1120         entry->valid = false;
1121
1122         err = mv88e6xxx_vtu_getnext(chip, entry);
1123         if (err)
1124                 return err;
1125
1126         if (entry->vid == vid && entry->valid)
1127                 return 0;
1128
1129         if (new) {
1130                 int i;
1131
1132                 /* Initialize a fresh VLAN entry */
1133                 memset(entry, 0, sizeof(*entry));
1134                 entry->valid = true;
1135                 entry->vid = vid;
1136
1137                 /* Exclude all ports */
1138                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i)
1139                         entry->member[i] =
1140                                 MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1141
1142                 return mv88e6xxx_atu_new(chip, &entry->fid);
1143         }
1144
1145         /* switchdev expects -EOPNOTSUPP to honor software VLANs */
1146         return -EOPNOTSUPP;
1147 }
1148
1149 static int mv88e6xxx_port_check_hw_vlan(struct dsa_switch *ds, int port,
1150                                         u16 vid_begin, u16 vid_end)
1151 {
1152         struct mv88e6xxx_chip *chip = ds->priv;
1153         struct mv88e6xxx_vtu_entry vlan = {
1154                 .vid = vid_begin - 1,
1155         };
1156         int i, err;
1157
1158         if (!vid_begin)
1159                 return -EOPNOTSUPP;
1160
1161         mutex_lock(&chip->reg_lock);
1162
1163         do {
1164                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1165                 if (err)
1166                         goto unlock;
1167
1168                 if (!vlan.valid)
1169                         break;
1170
1171                 if (vlan.vid > vid_end)
1172                         break;
1173
1174                 for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1175                         if (dsa_is_dsa_port(ds, i) || dsa_is_cpu_port(ds, i))
1176                                 continue;
1177
1178                         if (!ds->ports[port].netdev)
1179                                 continue;
1180
1181                         if (vlan.member[i] ==
1182                             MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1183                                 continue;
1184
1185                         if (ds->ports[i].bridge_dev ==
1186                             ds->ports[port].bridge_dev)
1187                                 break; /* same bridge, check next VLAN */
1188
1189                         if (!ds->ports[i].bridge_dev)
1190                                 continue;
1191
1192                         dev_err(ds->dev, "p%d: hw VLAN %d already used by %s\n",
1193                                 port, vlan.vid,
1194                                 netdev_name(ds->ports[i].bridge_dev));
1195                         err = -EOPNOTSUPP;
1196                         goto unlock;
1197                 }
1198         } while (vlan.vid < vid_end);
1199
1200 unlock:
1201         mutex_unlock(&chip->reg_lock);
1202
1203         return err;
1204 }
1205
1206 static int mv88e6xxx_port_vlan_filtering(struct dsa_switch *ds, int port,
1207                                          bool vlan_filtering)
1208 {
1209         struct mv88e6xxx_chip *chip = ds->priv;
1210         u16 mode = vlan_filtering ? MV88E6XXX_PORT_CTL2_8021Q_MODE_SECURE :
1211                 MV88E6XXX_PORT_CTL2_8021Q_MODE_DISABLED;
1212         int err;
1213
1214         if (!chip->info->max_vid)
1215                 return -EOPNOTSUPP;
1216
1217         mutex_lock(&chip->reg_lock);
1218         err = mv88e6xxx_port_set_8021q_mode(chip, port, mode);
1219         mutex_unlock(&chip->reg_lock);
1220
1221         return err;
1222 }
1223
1224 static int
1225 mv88e6xxx_port_vlan_prepare(struct dsa_switch *ds, int port,
1226                             const struct switchdev_obj_port_vlan *vlan,
1227                             struct switchdev_trans *trans)
1228 {
1229         struct mv88e6xxx_chip *chip = ds->priv;
1230         int err;
1231
1232         if (!chip->info->max_vid)
1233                 return -EOPNOTSUPP;
1234
1235         /* If the requested port doesn't belong to the same bridge as the VLAN
1236          * members, do not support it (yet) and fallback to software VLAN.
1237          */
1238         err = mv88e6xxx_port_check_hw_vlan(ds, port, vlan->vid_begin,
1239                                            vlan->vid_end);
1240         if (err)
1241                 return err;
1242
1243         /* We don't need any dynamic resource from the kernel (yet),
1244          * so skip the prepare phase.
1245          */
1246         return 0;
1247 }
1248
1249 static int _mv88e6xxx_port_vlan_add(struct mv88e6xxx_chip *chip, int port,
1250                                     u16 vid, u8 member)
1251 {
1252         struct mv88e6xxx_vtu_entry vlan;
1253         int err;
1254
1255         err = mv88e6xxx_vtu_get(chip, vid, &vlan, true);
1256         if (err)
1257                 return err;
1258
1259         vlan.member[port] = member;
1260
1261         return mv88e6xxx_vtu_loadpurge(chip, &vlan);
1262 }
1263
1264 static void mv88e6xxx_port_vlan_add(struct dsa_switch *ds, int port,
1265                                     const struct switchdev_obj_port_vlan *vlan,
1266                                     struct switchdev_trans *trans)
1267 {
1268         struct mv88e6xxx_chip *chip = ds->priv;
1269         bool untagged = vlan->flags & BRIDGE_VLAN_INFO_UNTAGGED;
1270         bool pvid = vlan->flags & BRIDGE_VLAN_INFO_PVID;
1271         u8 member;
1272         u16 vid;
1273
1274         if (!chip->info->max_vid)
1275                 return;
1276
1277         if (dsa_is_dsa_port(ds, port) || dsa_is_cpu_port(ds, port))
1278                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNMODIFIED;
1279         else if (untagged)
1280                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_UNTAGGED;
1281         else
1282                 member = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_TAGGED;
1283
1284         mutex_lock(&chip->reg_lock);
1285
1286         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid)
1287                 if (_mv88e6xxx_port_vlan_add(chip, port, vid, member))
1288                         dev_err(ds->dev, "p%d: failed to add VLAN %d%c\n", port,
1289                                 vid, untagged ? 'u' : 't');
1290
1291         if (pvid && mv88e6xxx_port_set_pvid(chip, port, vlan->vid_end))
1292                 dev_err(ds->dev, "p%d: failed to set PVID %d\n", port,
1293                         vlan->vid_end);
1294
1295         mutex_unlock(&chip->reg_lock);
1296 }
1297
1298 static int _mv88e6xxx_port_vlan_del(struct mv88e6xxx_chip *chip,
1299                                     int port, u16 vid)
1300 {
1301         struct mv88e6xxx_vtu_entry vlan;
1302         int i, err;
1303
1304         err = mv88e6xxx_vtu_get(chip, vid, &vlan, false);
1305         if (err)
1306                 return err;
1307
1308         /* Tell switchdev if this VLAN is handled in software */
1309         if (vlan.member[port] == MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER)
1310                 return -EOPNOTSUPP;
1311
1312         vlan.member[port] = MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER;
1313
1314         /* keep the VLAN unless all ports are excluded */
1315         vlan.valid = false;
1316         for (i = 0; i < mv88e6xxx_num_ports(chip); ++i) {
1317                 if (vlan.member[i] !=
1318                     MV88E6XXX_G1_VTU_DATA_MEMBER_TAG_NON_MEMBER) {
1319                         vlan.valid = true;
1320                         break;
1321                 }
1322         }
1323
1324         err = mv88e6xxx_vtu_loadpurge(chip, &vlan);
1325         if (err)
1326                 return err;
1327
1328         return mv88e6xxx_g1_atu_remove(chip, vlan.fid, port, false);
1329 }
1330
1331 static int mv88e6xxx_port_vlan_del(struct dsa_switch *ds, int port,
1332                                    const struct switchdev_obj_port_vlan *vlan)
1333 {
1334         struct mv88e6xxx_chip *chip = ds->priv;
1335         u16 pvid, vid;
1336         int err = 0;
1337
1338         if (!chip->info->max_vid)
1339                 return -EOPNOTSUPP;
1340
1341         mutex_lock(&chip->reg_lock);
1342
1343         err = mv88e6xxx_port_get_pvid(chip, port, &pvid);
1344         if (err)
1345                 goto unlock;
1346
1347         for (vid = vlan->vid_begin; vid <= vlan->vid_end; ++vid) {
1348                 err = _mv88e6xxx_port_vlan_del(chip, port, vid);
1349                 if (err)
1350                         goto unlock;
1351
1352                 if (vid == pvid) {
1353                         err = mv88e6xxx_port_set_pvid(chip, port, 0);
1354                         if (err)
1355                                 goto unlock;
1356                 }
1357         }
1358
1359 unlock:
1360         mutex_unlock(&chip->reg_lock);
1361
1362         return err;
1363 }
1364
1365 static int mv88e6xxx_port_db_load_purge(struct mv88e6xxx_chip *chip, int port,
1366                                         const unsigned char *addr, u16 vid,
1367                                         u8 state)
1368 {
1369         struct mv88e6xxx_vtu_entry vlan;
1370         struct mv88e6xxx_atu_entry entry;
1371         int err;
1372
1373         /* Null VLAN ID corresponds to the port private database */
1374         if (vid == 0)
1375                 err = mv88e6xxx_port_get_fid(chip, port, &vlan.fid);
1376         else
1377                 err = mv88e6xxx_vtu_get(chip, vid, &vlan, false);
1378         if (err)
1379                 return err;
1380
1381         entry.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1382         ether_addr_copy(entry.mac, addr);
1383         eth_addr_dec(entry.mac);
1384
1385         err = mv88e6xxx_g1_atu_getnext(chip, vlan.fid, &entry);
1386         if (err)
1387                 return err;
1388
1389         /* Initialize a fresh ATU entry if it isn't found */
1390         if (entry.state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED ||
1391             !ether_addr_equal(entry.mac, addr)) {
1392                 memset(&entry, 0, sizeof(entry));
1393                 ether_addr_copy(entry.mac, addr);
1394         }
1395
1396         /* Purge the ATU entry only if no port is using it anymore */
1397         if (state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED) {
1398                 entry.portvec &= ~BIT(port);
1399                 if (!entry.portvec)
1400                         entry.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1401         } else {
1402                 entry.portvec |= BIT(port);
1403                 entry.state = state;
1404         }
1405
1406         return mv88e6xxx_g1_atu_loadpurge(chip, vlan.fid, &entry);
1407 }
1408
1409 static int mv88e6xxx_port_fdb_add(struct dsa_switch *ds, int port,
1410                                   const unsigned char *addr, u16 vid)
1411 {
1412         struct mv88e6xxx_chip *chip = ds->priv;
1413         int err;
1414
1415         mutex_lock(&chip->reg_lock);
1416         err = mv88e6xxx_port_db_load_purge(chip, port, addr, vid,
1417                                            MV88E6XXX_G1_ATU_DATA_STATE_UC_STATIC);
1418         mutex_unlock(&chip->reg_lock);
1419
1420         return err;
1421 }
1422
1423 static int mv88e6xxx_port_fdb_del(struct dsa_switch *ds, int port,
1424                                   const unsigned char *addr, u16 vid)
1425 {
1426         struct mv88e6xxx_chip *chip = ds->priv;
1427         int err;
1428
1429         mutex_lock(&chip->reg_lock);
1430         err = mv88e6xxx_port_db_load_purge(chip, port, addr, vid,
1431                                            MV88E6XXX_G1_ATU_DATA_STATE_UNUSED);
1432         mutex_unlock(&chip->reg_lock);
1433
1434         return err;
1435 }
1436
1437 static int mv88e6xxx_port_db_dump_fid(struct mv88e6xxx_chip *chip,
1438                                       u16 fid, u16 vid, int port,
1439                                       struct switchdev_obj *obj,
1440                                       switchdev_obj_dump_cb_t *cb)
1441 {
1442         struct mv88e6xxx_atu_entry addr;
1443         int err;
1444
1445         addr.state = MV88E6XXX_G1_ATU_DATA_STATE_UNUSED;
1446         eth_broadcast_addr(addr.mac);
1447
1448         do {
1449                 err = mv88e6xxx_g1_atu_getnext(chip, fid, &addr);
1450                 if (err)
1451                         return err;
1452
1453                 if (addr.state == MV88E6XXX_G1_ATU_DATA_STATE_UNUSED)
1454                         break;
1455
1456                 if (addr.trunk || (addr.portvec & BIT(port)) == 0)
1457                         continue;
1458
1459                 if (obj->id == SWITCHDEV_OBJ_ID_PORT_FDB) {
1460                         struct switchdev_obj_port_fdb *fdb;
1461
1462                         if (!is_unicast_ether_addr(addr.mac))
1463                                 continue;
1464
1465                         fdb = SWITCHDEV_OBJ_PORT_FDB(obj);
1466                         fdb->vid = vid;
1467                         ether_addr_copy(fdb->addr, addr.mac);
1468                         if (addr.state == MV88E6XXX_G1_ATU_DATA_STATE_UC_STATIC)
1469                                 fdb->ndm_state = NUD_NOARP;
1470                         else
1471                                 fdb->ndm_state = NUD_REACHABLE;
1472                 } else if (obj->id == SWITCHDEV_OBJ_ID_PORT_MDB) {
1473                         struct switchdev_obj_port_mdb *mdb;
1474
1475                         if (!is_multicast_ether_addr(addr.mac))
1476                                 continue;
1477
1478                         mdb = SWITCHDEV_OBJ_PORT_MDB(obj);
1479                         mdb->vid = vid;
1480                         ether_addr_copy(mdb->addr, addr.mac);
1481                 } else {
1482                         return -EOPNOTSUPP;
1483                 }
1484
1485                 err = cb(obj);
1486                 if (err)
1487                         return err;
1488         } while (!is_broadcast_ether_addr(addr.mac));
1489
1490         return err;
1491 }
1492
1493 static int mv88e6xxx_port_db_dump(struct mv88e6xxx_chip *chip, int port,
1494                                   struct switchdev_obj *obj,
1495                                   switchdev_obj_dump_cb_t *cb)
1496 {
1497         struct mv88e6xxx_vtu_entry vlan = {
1498                 .vid = chip->info->max_vid,
1499         };
1500         u16 fid;
1501         int err;
1502
1503         /* Dump port's default Filtering Information Database (VLAN ID 0) */
1504         err = mv88e6xxx_port_get_fid(chip, port, &fid);
1505         if (err)
1506                 return err;
1507
1508         err = mv88e6xxx_port_db_dump_fid(chip, fid, 0, port, obj, cb);
1509         if (err)
1510                 return err;
1511
1512         /* Dump VLANs' Filtering Information Databases */
1513         do {
1514                 err = mv88e6xxx_vtu_getnext(chip, &vlan);
1515                 if (err)
1516                         return err;
1517
1518                 if (!vlan.valid)
1519                         break;
1520
1521                 err = mv88e6xxx_port_db_dump_fid(chip, vlan.fid, vlan.vid, port,
1522                                                  obj, cb);
1523                 if (err)
1524                         return err;
1525         } while (vlan.vid < chip->info->max_vid);
1526
1527         return err;
1528 }
1529
1530 static int mv88e6xxx_port_fdb_dump(struct dsa_switch *ds, int port,
1531                                    struct switchdev_obj_port_fdb *fdb,
1532                                    switchdev_obj_dump_cb_t *cb)
1533 {
1534         struct mv88e6xxx_chip *chip = ds->priv;
1535         int err;
1536
1537         mutex_lock(&chip->reg_lock);
1538         err = mv88e6xxx_port_db_dump(chip, port, &fdb->obj, cb);
1539         mutex_unlock(&chip->reg_lock);
1540
1541         return err;
1542 }
1543
1544 static int mv88e6xxx_bridge_map(struct mv88e6xxx_chip *chip,
1545                                 struct net_device *br)
1546 {
1547         struct dsa_switch *ds;
1548         int port;
1549         int dev;
1550         int err;
1551
1552         /* Remap the Port VLAN of each local bridge group member */
1553         for (port = 0; port < mv88e6xxx_num_ports(chip); ++port) {
1554                 if (chip->ds->ports[port].bridge_dev == br) {
1555                         err = mv88e6xxx_port_vlan_map(chip, port);
1556                         if (err)
1557                                 return err;
1558                 }
1559         }
1560
1561         if (!mv88e6xxx_has_pvt(chip))
1562                 return 0;
1563
1564         /* Remap the Port VLAN of each cross-chip bridge group member */
1565         for (dev = 0; dev < DSA_MAX_SWITCHES; ++dev) {
1566                 ds = chip->ds->dst->ds[dev];
1567                 if (!ds)
1568                         break;
1569
1570                 for (port = 0; port < ds->num_ports; ++port) {
1571                         if (ds->ports[port].bridge_dev == br) {
1572                                 err = mv88e6xxx_pvt_map(chip, dev, port);
1573                                 if (err)
1574                                         return err;
1575                         }
1576                 }
1577         }
1578
1579         return 0;
1580 }
1581
1582 static int mv88e6xxx_port_bridge_join(struct dsa_switch *ds, int port,
1583                                       struct net_device *br)
1584 {
1585         struct mv88e6xxx_chip *chip = ds->priv;
1586         int err;
1587
1588         mutex_lock(&chip->reg_lock);
1589         err = mv88e6xxx_bridge_map(chip, br);
1590         mutex_unlock(&chip->reg_lock);
1591
1592         return err;
1593 }
1594
1595 static void mv88e6xxx_port_bridge_leave(struct dsa_switch *ds, int port,
1596                                         struct net_device *br)
1597 {
1598         struct mv88e6xxx_chip *chip = ds->priv;
1599
1600         mutex_lock(&chip->reg_lock);
1601         if (mv88e6xxx_bridge_map(chip, br) ||
1602             mv88e6xxx_port_vlan_map(chip, port))
1603                 dev_err(ds->dev, "failed to remap in-chip Port VLAN\n");
1604         mutex_unlock(&chip->reg_lock);
1605 }
1606
1607 static int mv88e6xxx_crosschip_bridge_join(struct dsa_switch *ds, int dev,
1608                                            int port, struct net_device *br)
1609 {
1610         struct mv88e6xxx_chip *chip = ds->priv;
1611         int err;
1612
1613         if (!mv88e6xxx_has_pvt(chip))
1614                 return 0;
1615
1616         mutex_lock(&chip->reg_lock);
1617         err = mv88e6xxx_pvt_map(chip, dev, port);
1618         mutex_unlock(&chip->reg_lock);
1619
1620         return err;
1621 }
1622
1623 static void mv88e6xxx_crosschip_bridge_leave(struct dsa_switch *ds, int dev,
1624                                              int port, struct net_device *br)
1625 {
1626         struct mv88e6xxx_chip *chip = ds->priv;
1627
1628         if (!mv88e6xxx_has_pvt(chip))
1629                 return;
1630
1631         mutex_lock(&chip->reg_lock);
1632         if (mv88e6xxx_pvt_map(chip, dev, port))
1633                 dev_err(ds->dev, "failed to remap cross-chip Port VLAN\n");
1634         mutex_unlock(&chip->reg_lock);
1635 }
1636
1637 static int mv88e6xxx_software_reset(struct mv88e6xxx_chip *chip)
1638 {
1639         if (chip->info->ops->reset)
1640                 return chip->info->ops->reset(chip);
1641
1642         return 0;
1643 }
1644
1645 static void mv88e6xxx_hardware_reset(struct mv88e6xxx_chip *chip)
1646 {
1647         struct gpio_desc *gpiod = chip->reset;
1648
1649         /* If there is a GPIO connected to the reset pin, toggle it */
1650         if (gpiod) {
1651                 gpiod_set_value_cansleep(gpiod, 1);
1652                 usleep_range(10000, 20000);
1653                 gpiod_set_value_cansleep(gpiod, 0);
1654                 usleep_range(10000, 20000);
1655         }
1656 }
1657
1658 static int mv88e6xxx_disable_ports(struct mv88e6xxx_chip *chip)
1659 {
1660         int i, err;
1661
1662         /* Set all ports to the Disabled state */
1663         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
1664                 err = mv88e6xxx_port_set_state(chip, i, BR_STATE_DISABLED);
1665                 if (err)
1666                         return err;
1667         }
1668
1669         /* Wait for transmit queues to drain,
1670          * i.e. 2ms for a maximum frame to be transmitted at 10 Mbps.
1671          */
1672         usleep_range(2000, 4000);
1673
1674         return 0;
1675 }
1676
1677 static int mv88e6xxx_switch_reset(struct mv88e6xxx_chip *chip)
1678 {
1679         int err;
1680
1681         err = mv88e6xxx_disable_ports(chip);
1682         if (err)
1683                 return err;
1684
1685         mv88e6xxx_hardware_reset(chip);
1686
1687         return mv88e6xxx_software_reset(chip);
1688 }
1689
1690 static int mv88e6xxx_set_port_mode(struct mv88e6xxx_chip *chip, int port,
1691                                    enum mv88e6xxx_frame_mode frame,
1692                                    enum mv88e6xxx_egress_mode egress, u16 etype)
1693 {
1694         int err;
1695
1696         if (!chip->info->ops->port_set_frame_mode)
1697                 return -EOPNOTSUPP;
1698
1699         err = mv88e6xxx_port_set_egress_mode(chip, port, egress);
1700         if (err)
1701                 return err;
1702
1703         err = chip->info->ops->port_set_frame_mode(chip, port, frame);
1704         if (err)
1705                 return err;
1706
1707         if (chip->info->ops->port_set_ether_type)
1708                 return chip->info->ops->port_set_ether_type(chip, port, etype);
1709
1710         return 0;
1711 }
1712
1713 static int mv88e6xxx_set_port_mode_normal(struct mv88e6xxx_chip *chip, int port)
1714 {
1715         return mv88e6xxx_set_port_mode(chip, port, MV88E6XXX_FRAME_MODE_NORMAL,
1716                                        MV88E6XXX_EGRESS_MODE_UNMODIFIED,
1717                                        MV88E6XXX_PORT_ETH_TYPE_DEFAULT);
1718 }
1719
1720 static int mv88e6xxx_set_port_mode_dsa(struct mv88e6xxx_chip *chip, int port)
1721 {
1722         return mv88e6xxx_set_port_mode(chip, port, MV88E6XXX_FRAME_MODE_DSA,
1723                                        MV88E6XXX_EGRESS_MODE_UNMODIFIED,
1724                                        MV88E6XXX_PORT_ETH_TYPE_DEFAULT);
1725 }
1726
1727 static int mv88e6xxx_set_port_mode_edsa(struct mv88e6xxx_chip *chip, int port)
1728 {
1729         return mv88e6xxx_set_port_mode(chip, port,
1730                                        MV88E6XXX_FRAME_MODE_ETHERTYPE,
1731                                        MV88E6XXX_EGRESS_MODE_ETHERTYPE,
1732                                        ETH_P_EDSA);
1733 }
1734
1735 static int mv88e6xxx_setup_port_mode(struct mv88e6xxx_chip *chip, int port)
1736 {
1737         if (dsa_is_dsa_port(chip->ds, port))
1738                 return mv88e6xxx_set_port_mode_dsa(chip, port);
1739
1740         if (dsa_is_normal_port(chip->ds, port))
1741                 return mv88e6xxx_set_port_mode_normal(chip, port);
1742
1743         /* Setup CPU port mode depending on its supported tag format */
1744         if (chip->info->tag_protocol == DSA_TAG_PROTO_DSA)
1745                 return mv88e6xxx_set_port_mode_dsa(chip, port);
1746
1747         if (chip->info->tag_protocol == DSA_TAG_PROTO_EDSA)
1748                 return mv88e6xxx_set_port_mode_edsa(chip, port);
1749
1750         return -EINVAL;
1751 }
1752
1753 static int mv88e6xxx_setup_message_port(struct mv88e6xxx_chip *chip, int port)
1754 {
1755         bool message = dsa_is_dsa_port(chip->ds, port);
1756
1757         return mv88e6xxx_port_set_message_port(chip, port, message);
1758 }
1759
1760 static int mv88e6xxx_setup_egress_floods(struct mv88e6xxx_chip *chip, int port)
1761 {
1762         bool flood = port == dsa_upstream_port(chip->ds);
1763
1764         /* Upstream ports flood frames with unknown unicast or multicast DA */
1765         if (chip->info->ops->port_set_egress_floods)
1766                 return chip->info->ops->port_set_egress_floods(chip, port,
1767                                                                flood, flood);
1768
1769         return 0;
1770 }
1771
1772 static int mv88e6xxx_serdes_power(struct mv88e6xxx_chip *chip, int port,
1773                                   bool on)
1774 {
1775         if (chip->info->ops->serdes_power)
1776                 return chip->info->ops->serdes_power(chip, port, on);
1777
1778         return 0;
1779 }
1780
1781 static int mv88e6xxx_setup_port(struct mv88e6xxx_chip *chip, int port)
1782 {
1783         struct dsa_switch *ds = chip->ds;
1784         int err;
1785         u16 reg;
1786
1787         /* MAC Forcing register: don't force link, speed, duplex or flow control
1788          * state to any particular values on physical ports, but force the CPU
1789          * port and all DSA ports to their maximum bandwidth and full duplex.
1790          */
1791         if (dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))
1792                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_FORCED_UP,
1793                                                SPEED_MAX, DUPLEX_FULL,
1794                                                PHY_INTERFACE_MODE_NA);
1795         else
1796                 err = mv88e6xxx_port_setup_mac(chip, port, LINK_UNFORCED,
1797                                                SPEED_UNFORCED, DUPLEX_UNFORCED,
1798                                                PHY_INTERFACE_MODE_NA);
1799         if (err)
1800                 return err;
1801
1802         /* Port Control: disable Drop-on-Unlock, disable Drop-on-Lock,
1803          * disable Header mode, enable IGMP/MLD snooping, disable VLAN
1804          * tunneling, determine priority by looking at 802.1p and IP
1805          * priority fields (IP prio has precedence), and set STP state
1806          * to Forwarding.
1807          *
1808          * If this is the CPU link, use DSA or EDSA tagging depending
1809          * on which tagging mode was configured.
1810          *
1811          * If this is a link to another switch, use DSA tagging mode.
1812          *
1813          * If this is the upstream port for this switch, enable
1814          * forwarding of unknown unicasts and multicasts.
1815          */
1816         reg = MV88E6XXX_PORT_CTL0_IGMP_MLD_SNOOP |
1817                 MV88E6185_PORT_CTL0_USE_TAG | MV88E6185_PORT_CTL0_USE_IP |
1818                 MV88E6XXX_PORT_CTL0_STATE_FORWARDING;
1819         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_CTL0, reg);
1820         if (err)
1821                 return err;
1822
1823         err = mv88e6xxx_setup_port_mode(chip, port);
1824         if (err)
1825                 return err;
1826
1827         err = mv88e6xxx_setup_egress_floods(chip, port);
1828         if (err)
1829                 return err;
1830
1831         /* Enable the SERDES interface for DSA and CPU ports. Normal
1832          * ports SERDES are enabled when the port is enabled, thus
1833          * saving a bit of power.
1834          */
1835         if ((dsa_is_cpu_port(ds, port) || dsa_is_dsa_port(ds, port))) {
1836                 err = mv88e6xxx_serdes_power(chip, port, true);
1837                 if (err)
1838                         return err;
1839         }
1840
1841         /* Port Control 2: don't force a good FCS, set the maximum frame size to
1842          * 10240 bytes, disable 802.1q tags checking, don't discard tagged or
1843          * untagged frames on this port, do a destination address lookup on all
1844          * received packets as usual, disable ARP mirroring and don't send a
1845          * copy of all transmitted/received frames on this port to the CPU.
1846          */
1847         err = mv88e6xxx_port_set_map_da(chip, port);
1848         if (err)
1849                 return err;
1850
1851         reg = 0;
1852         if (chip->info->ops->port_set_upstream_port) {
1853                 err = chip->info->ops->port_set_upstream_port(
1854                         chip, port, dsa_upstream_port(ds));
1855                 if (err)
1856                         return err;
1857         }
1858
1859         err = mv88e6xxx_port_set_8021q_mode(chip, port,
1860                                 MV88E6XXX_PORT_CTL2_8021Q_MODE_DISABLED);
1861         if (err)
1862                 return err;
1863
1864         if (chip->info->ops->port_set_jumbo_size) {
1865                 err = chip->info->ops->port_set_jumbo_size(chip, port, 10240);
1866                 if (err)
1867                         return err;
1868         }
1869
1870         /* Port Association Vector: when learning source addresses
1871          * of packets, add the address to the address database using
1872          * a port bitmap that has only the bit for this port set and
1873          * the other bits clear.
1874          */
1875         reg = 1 << port;
1876         /* Disable learning for CPU port */
1877         if (dsa_is_cpu_port(ds, port))
1878                 reg = 0;
1879
1880         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_ASSOC_VECTOR,
1881                                    reg);
1882         if (err)
1883                 return err;
1884
1885         /* Egress rate control 2: disable egress rate control. */
1886         err = mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_EGRESS_RATE_CTL2,
1887                                    0x0000);
1888         if (err)
1889                 return err;
1890
1891         if (chip->info->ops->port_pause_limit) {
1892                 err = chip->info->ops->port_pause_limit(chip, port, 0, 0);
1893                 if (err)
1894                         return err;
1895         }
1896
1897         if (chip->info->ops->port_disable_learn_limit) {
1898                 err = chip->info->ops->port_disable_learn_limit(chip, port);
1899                 if (err)
1900                         return err;
1901         }
1902
1903         if (chip->info->ops->port_disable_pri_override) {
1904                 err = chip->info->ops->port_disable_pri_override(chip, port);
1905                 if (err)
1906                         return err;
1907         }
1908
1909         if (chip->info->ops->port_tag_remap) {
1910                 err = chip->info->ops->port_tag_remap(chip, port);
1911                 if (err)
1912                         return err;
1913         }
1914
1915         if (chip->info->ops->port_egress_rate_limiting) {
1916                 err = chip->info->ops->port_egress_rate_limiting(chip, port);
1917                 if (err)
1918                         return err;
1919         }
1920
1921         err = mv88e6xxx_setup_message_port(chip, port);
1922         if (err)
1923                 return err;
1924
1925         /* Port based VLAN map: give each port the same default address
1926          * database, and allow bidirectional communication between the
1927          * CPU and DSA port(s), and the other ports.
1928          */
1929         err = mv88e6xxx_port_set_fid(chip, port, 0);
1930         if (err)
1931                 return err;
1932
1933         err = mv88e6xxx_port_vlan_map(chip, port);
1934         if (err)
1935                 return err;
1936
1937         /* Default VLAN ID and priority: don't set a default VLAN
1938          * ID, and set the default packet priority to zero.
1939          */
1940         return mv88e6xxx_port_write(chip, port, MV88E6XXX_PORT_DEFAULT_VLAN, 0);
1941 }
1942
1943 static int mv88e6xxx_port_enable(struct dsa_switch *ds, int port,
1944                                  struct phy_device *phydev)
1945 {
1946         struct mv88e6xxx_chip *chip = ds->priv;
1947         int err;
1948
1949         mutex_lock(&chip->reg_lock);
1950         err = mv88e6xxx_serdes_power(chip, port, true);
1951         mutex_unlock(&chip->reg_lock);
1952
1953         return err;
1954 }
1955
1956 static void mv88e6xxx_port_disable(struct dsa_switch *ds, int port,
1957                                    struct phy_device *phydev)
1958 {
1959         struct mv88e6xxx_chip *chip = ds->priv;
1960
1961         mutex_lock(&chip->reg_lock);
1962         if (mv88e6xxx_serdes_power(chip, port, false))
1963                 dev_err(chip->dev, "failed to power off SERDES\n");
1964         mutex_unlock(&chip->reg_lock);
1965 }
1966
1967 static int mv88e6xxx_set_ageing_time(struct dsa_switch *ds,
1968                                      unsigned int ageing_time)
1969 {
1970         struct mv88e6xxx_chip *chip = ds->priv;
1971         int err;
1972
1973         mutex_lock(&chip->reg_lock);
1974         err = mv88e6xxx_g1_atu_set_age_time(chip, ageing_time);
1975         mutex_unlock(&chip->reg_lock);
1976
1977         return err;
1978 }
1979
1980 static int mv88e6xxx_g1_setup(struct mv88e6xxx_chip *chip)
1981 {
1982         struct dsa_switch *ds = chip->ds;
1983         u32 upstream_port = dsa_upstream_port(ds);
1984         int err;
1985
1986         if (chip->info->ops->set_cpu_port) {
1987                 err = chip->info->ops->set_cpu_port(chip, upstream_port);
1988                 if (err)
1989                         return err;
1990         }
1991
1992         if (chip->info->ops->set_egress_port) {
1993                 err = chip->info->ops->set_egress_port(chip, upstream_port);
1994                 if (err)
1995                         return err;
1996         }
1997
1998         /* Disable remote management, and set the switch's DSA device number. */
1999         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_CTL2,
2000                                  MV88E6XXX_G1_CTL2_MULTIPLE_CASCADE |
2001                                  (ds->index & 0x1f));
2002         if (err)
2003                 return err;
2004
2005         /* Configure the IP ToS mapping registers. */
2006         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_0, 0x0000);
2007         if (err)
2008                 return err;
2009         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_1, 0x0000);
2010         if (err)
2011                 return err;
2012         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_2, 0x5555);
2013         if (err)
2014                 return err;
2015         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_3, 0x5555);
2016         if (err)
2017                 return err;
2018         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_4, 0xaaaa);
2019         if (err)
2020                 return err;
2021         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_5, 0xaaaa);
2022         if (err)
2023                 return err;
2024         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_6, 0xffff);
2025         if (err)
2026                 return err;
2027         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IP_PRI_7, 0xffff);
2028         if (err)
2029                 return err;
2030
2031         /* Configure the IEEE 802.1p priority mapping register. */
2032         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_IEEE_PRI, 0xfa41);
2033         if (err)
2034                 return err;
2035
2036         /* Initialize the statistics unit */
2037         err = mv88e6xxx_stats_set_histogram(chip);
2038         if (err)
2039                 return err;
2040
2041         /* Clear the statistics counters for all ports */
2042         err = mv88e6xxx_g1_write(chip, MV88E6XXX_G1_STATS_OP,
2043                                  MV88E6XXX_G1_STATS_OP_BUSY |
2044                                  MV88E6XXX_G1_STATS_OP_FLUSH_ALL);
2045         if (err)
2046                 return err;
2047
2048         /* Wait for the flush to complete. */
2049         err = mv88e6xxx_g1_stats_wait(chip);
2050         if (err)
2051                 return err;
2052
2053         return 0;
2054 }
2055
2056 static int mv88e6xxx_setup(struct dsa_switch *ds)
2057 {
2058         struct mv88e6xxx_chip *chip = ds->priv;
2059         int err;
2060         int i;
2061
2062         chip->ds = ds;
2063         ds->slave_mii_bus = mv88e6xxx_default_mdio_bus(chip);
2064
2065         mutex_lock(&chip->reg_lock);
2066
2067         /* Setup Switch Port Registers */
2068         for (i = 0; i < mv88e6xxx_num_ports(chip); i++) {
2069                 err = mv88e6xxx_setup_port(chip, i);
2070                 if (err)
2071                         goto unlock;
2072         }
2073
2074         /* Setup Switch Global 1 Registers */
2075         err = mv88e6xxx_g1_setup(chip);
2076         if (err)
2077                 goto unlock;
2078
2079         /* Setup Switch Global 2 Registers */
2080         if (chip->info->global2_addr) {
2081                 err = mv88e6xxx_g2_setup(chip);
2082                 if (err)
2083                         goto unlock;
2084         }
2085
2086         err = mv88e6xxx_irl_setup(chip);
2087         if (err)
2088                 goto unlock;
2089
2090         err = mv88e6xxx_phy_setup(chip);
2091         if (err)
2092                 goto unlock;
2093
2094         err = mv88e6xxx_vtu_setup(chip);
2095         if (err)
2096                 goto unlock;
2097
2098         err = mv88e6xxx_pvt_setup(chip);
2099         if (err)
2100                 goto unlock;
2101
2102         err = mv88e6xxx_atu_setup(chip);
2103         if (err)
2104                 goto unlock;
2105
2106         err = mv88e6xxx_pot_setup(chip);
2107         if (err)
2108                 goto unlock;
2109
2110         err = mv88e6xxx_rsvd2cpu_setup(chip);
2111         if (err)
2112                 goto unlock;
2113
2114 unlock:
2115         mutex_unlock(&chip->reg_lock);
2116
2117         return err;
2118 }
2119
2120 static int mv88e6xxx_set_addr(struct dsa_switch *ds, u8 *addr)
2121 {
2122         struct mv88e6xxx_chip *chip = ds->priv;
2123         int err;
2124
2125         if (!chip->info->ops->set_switch_mac)
2126                 return -EOPNOTSUPP;
2127
2128         mutex_lock(&chip->reg_lock);
2129         err = chip->info->ops->set_switch_mac(chip, addr);
2130         mutex_unlock(&chip->reg_lock);
2131
2132         return err;
2133 }
2134
2135 static int mv88e6xxx_mdio_read(struct mii_bus *bus, int phy, int reg)
2136 {
2137         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2138         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2139         u16 val;
2140         int err;
2141
2142         if (!chip->info->ops->phy_read)
2143                 return -EOPNOTSUPP;
2144
2145         mutex_lock(&chip->reg_lock);
2146         err = chip->info->ops->phy_read(chip, bus, phy, reg, &val);
2147         mutex_unlock(&chip->reg_lock);
2148
2149         if (reg == MII_PHYSID2) {
2150                 /* Some internal PHYS don't have a model number.  Use
2151                  * the mv88e6390 family model number instead.
2152                  */
2153                 if (!(val & 0x3f0))
2154                         val |= MV88E6XXX_PORT_SWITCH_ID_PROD_6390 >> 4;
2155         }
2156
2157         return err ? err : val;
2158 }
2159
2160 static int mv88e6xxx_mdio_write(struct mii_bus *bus, int phy, int reg, u16 val)
2161 {
2162         struct mv88e6xxx_mdio_bus *mdio_bus = bus->priv;
2163         struct mv88e6xxx_chip *chip = mdio_bus->chip;
2164         int err;
2165
2166         if (!chip->info->ops->phy_write)
2167                 return -EOPNOTSUPP;
2168
2169         mutex_lock(&chip->reg_lock);
2170         err = chip->info->ops->phy_write(chip, bus, phy, reg, val);
2171         mutex_unlock(&chip->reg_lock);
2172
2173         return err;
2174 }
2175
2176 static int mv88e6xxx_mdio_register(struct mv88e6xxx_chip *chip,
2177                                    struct device_node *np,
2178                                    bool external)
2179 {
2180         static int index;
2181         struct mv88e6xxx_mdio_bus *mdio_bus;
2182         struct mii_bus *bus;
2183         int err;
2184
2185         bus = devm_mdiobus_alloc_size(chip->dev, sizeof(*mdio_bus));
2186         if (!bus)
2187                 return -ENOMEM;
2188
2189         mdio_bus = bus->priv;
2190         mdio_bus->bus = bus;
2191         mdio_bus->chip = chip;
2192         INIT_LIST_HEAD(&mdio_bus->list);
2193         mdio_bus->external = external;
2194
2195         if (np) {
2196                 bus->name = np->full_name;
2197                 snprintf(bus->id, MII_BUS_ID_SIZE, "%pOF", np);
2198         } else {
2199                 bus->name = "mv88e6xxx SMI";
2200                 snprintf(bus->id, MII_BUS_ID_SIZE, "mv88e6xxx-%d", index++);
2201         }
2202
2203         bus->read = mv88e6xxx_mdio_read;
2204         bus->write = mv88e6xxx_mdio_write;
2205         bus->parent = chip->dev;
2206
2207         if (np)
2208                 err = of_mdiobus_register(bus, np);
2209         else
2210                 err = mdiobus_register(bus);
2211         if (err) {
2212                 dev_err(chip->dev, "Cannot register MDIO bus (%d)\n", err);
2213                 return err;
2214         }
2215
2216         if (external)
2217                 list_add_tail(&mdio_bus->list, &chip->mdios);
2218         else
2219                 list_add(&mdio_bus->list, &chip->mdios);
2220
2221         return 0;
2222 }
2223
2224 static const struct of_device_id mv88e6xxx_mdio_external_match[] = {
2225         { .compatible = "marvell,mv88e6xxx-mdio-external",
2226           .data = (void *)true },
2227         { },
2228 };
2229
2230 static int mv88e6xxx_mdios_register(struct mv88e6xxx_chip *chip,
2231                                     struct device_node *np)
2232 {
2233         const struct of_device_id *match;
2234         struct device_node *child;
2235         int err;
2236
2237         /* Always register one mdio bus for the internal/default mdio
2238          * bus. This maybe represented in the device tree, but is
2239          * optional.
2240          */
2241         child = of_get_child_by_name(np, "mdio");
2242         err = mv88e6xxx_mdio_register(chip, child, false);
2243         if (err)
2244                 return err;
2245
2246         /* Walk the device tree, and see if there are any other nodes
2247          * which say they are compatible with the external mdio
2248          * bus.
2249          */
2250         for_each_available_child_of_node(np, child) {
2251                 match = of_match_node(mv88e6xxx_mdio_external_match, child);
2252                 if (match) {
2253                         err = mv88e6xxx_mdio_register(chip, child, true);
2254                         if (err)
2255                                 return err;
2256                 }
2257         }
2258
2259         return 0;
2260 }
2261
2262 static void mv88e6xxx_mdios_unregister(struct mv88e6xxx_chip *chip)
2263
2264 {
2265         struct mv88e6xxx_mdio_bus *mdio_bus;
2266         struct mii_bus *bus;
2267
2268         list_for_each_entry(mdio_bus, &chip->mdios, list) {
2269                 bus = mdio_bus->bus;
2270
2271                 mdiobus_unregister(bus);
2272         }
2273 }
2274
2275 static int mv88e6xxx_get_eeprom_len(struct dsa_switch *ds)
2276 {
2277         struct mv88e6xxx_chip *chip = ds->priv;
2278
2279         return chip->eeprom_len;
2280 }
2281
2282 static int mv88e6xxx_get_eeprom(struct dsa_switch *ds,
2283                                 struct ethtool_eeprom *eeprom, u8 *data)
2284 {
2285         struct mv88e6xxx_chip *chip = ds->priv;
2286         int err;
2287
2288         if (!chip->info->ops->get_eeprom)
2289                 return -EOPNOTSUPP;
2290
2291         mutex_lock(&chip->reg_lock);
2292         err = chip->info->ops->get_eeprom(chip, eeprom, data);
2293         mutex_unlock(&chip->reg_lock);
2294
2295         if (err)
2296                 return err;
2297
2298         eeprom->magic = 0xc3ec4951;
2299
2300         return 0;
2301 }
2302
2303 static int mv88e6xxx_set_eeprom(struct dsa_switch *ds,
2304                                 struct ethtool_eeprom *eeprom, u8 *data)
2305 {
2306         struct mv88e6xxx_chip *chip = ds->priv;
2307         int err;
2308
2309         if (!chip->info->ops->set_eeprom)
2310                 return -EOPNOTSUPP;
2311
2312         if (eeprom->magic != 0xc3ec4951)
2313                 return -EINVAL;
2314
2315         mutex_lock(&chip->reg_lock);
2316         err = chip->info->ops->set_eeprom(chip, eeprom, data);
2317         mutex_unlock(&chip->reg_lock);
2318
2319         return err;
2320 }
2321
2322 static const struct mv88e6xxx_ops mv88e6085_ops = {
2323         /* MV88E6XXX_FAMILY_6097 */
2324         .irl_init_all = mv88e6352_g2_irl_init_all,
2325         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2326         .phy_read = mv88e6185_phy_ppu_read,
2327         .phy_write = mv88e6185_phy_ppu_write,
2328         .port_set_link = mv88e6xxx_port_set_link,
2329         .port_set_duplex = mv88e6xxx_port_set_duplex,
2330         .port_set_speed = mv88e6185_port_set_speed,
2331         .port_tag_remap = mv88e6095_port_tag_remap,
2332         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2333         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2334         .port_set_ether_type = mv88e6351_port_set_ether_type,
2335         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2336         .port_pause_limit = mv88e6097_port_pause_limit,
2337         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2338         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2339         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2340         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2341         .stats_get_strings = mv88e6095_stats_get_strings,
2342         .stats_get_stats = mv88e6095_stats_get_stats,
2343         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2344         .set_egress_port = mv88e6095_g1_set_egress_port,
2345         .watchdog_ops = &mv88e6097_watchdog_ops,
2346         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2347         .pot_clear = mv88e6xxx_g2_pot_clear,
2348         .ppu_enable = mv88e6185_g1_ppu_enable,
2349         .ppu_disable = mv88e6185_g1_ppu_disable,
2350         .reset = mv88e6185_g1_reset,
2351         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2352         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2353 };
2354
2355 static const struct mv88e6xxx_ops mv88e6095_ops = {
2356         /* MV88E6XXX_FAMILY_6095 */
2357         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2358         .phy_read = mv88e6185_phy_ppu_read,
2359         .phy_write = mv88e6185_phy_ppu_write,
2360         .port_set_link = mv88e6xxx_port_set_link,
2361         .port_set_duplex = mv88e6xxx_port_set_duplex,
2362         .port_set_speed = mv88e6185_port_set_speed,
2363         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2364         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2365         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2366         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2367         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2368         .stats_get_strings = mv88e6095_stats_get_strings,
2369         .stats_get_stats = mv88e6095_stats_get_stats,
2370         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2371         .ppu_enable = mv88e6185_g1_ppu_enable,
2372         .ppu_disable = mv88e6185_g1_ppu_disable,
2373         .reset = mv88e6185_g1_reset,
2374         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2375         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2376 };
2377
2378 static const struct mv88e6xxx_ops mv88e6097_ops = {
2379         /* MV88E6XXX_FAMILY_6097 */
2380         .irl_init_all = mv88e6352_g2_irl_init_all,
2381         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2382         .phy_read = mv88e6xxx_g2_smi_phy_read,
2383         .phy_write = mv88e6xxx_g2_smi_phy_write,
2384         .port_set_link = mv88e6xxx_port_set_link,
2385         .port_set_duplex = mv88e6xxx_port_set_duplex,
2386         .port_set_speed = mv88e6185_port_set_speed,
2387         .port_tag_remap = mv88e6095_port_tag_remap,
2388         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2389         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2390         .port_set_ether_type = mv88e6351_port_set_ether_type,
2391         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2392         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
2393         .port_pause_limit = mv88e6097_port_pause_limit,
2394         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2395         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2396         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2397         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2398         .stats_get_strings = mv88e6095_stats_get_strings,
2399         .stats_get_stats = mv88e6095_stats_get_stats,
2400         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2401         .set_egress_port = mv88e6095_g1_set_egress_port,
2402         .watchdog_ops = &mv88e6097_watchdog_ops,
2403         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2404         .pot_clear = mv88e6xxx_g2_pot_clear,
2405         .reset = mv88e6352_g1_reset,
2406         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2407         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2408 };
2409
2410 static const struct mv88e6xxx_ops mv88e6123_ops = {
2411         /* MV88E6XXX_FAMILY_6165 */
2412         .irl_init_all = mv88e6352_g2_irl_init_all,
2413         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2414         .phy_read = mv88e6xxx_g2_smi_phy_read,
2415         .phy_write = mv88e6xxx_g2_smi_phy_write,
2416         .port_set_link = mv88e6xxx_port_set_link,
2417         .port_set_duplex = mv88e6xxx_port_set_duplex,
2418         .port_set_speed = mv88e6185_port_set_speed,
2419         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2420         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2421         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2422         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2423         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2424         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2425         .stats_get_strings = mv88e6095_stats_get_strings,
2426         .stats_get_stats = mv88e6095_stats_get_stats,
2427         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2428         .set_egress_port = mv88e6095_g1_set_egress_port,
2429         .watchdog_ops = &mv88e6097_watchdog_ops,
2430         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2431         .pot_clear = mv88e6xxx_g2_pot_clear,
2432         .reset = mv88e6352_g1_reset,
2433         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2434         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2435 };
2436
2437 static const struct mv88e6xxx_ops mv88e6131_ops = {
2438         /* MV88E6XXX_FAMILY_6185 */
2439         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2440         .phy_read = mv88e6185_phy_ppu_read,
2441         .phy_write = mv88e6185_phy_ppu_write,
2442         .port_set_link = mv88e6xxx_port_set_link,
2443         .port_set_duplex = mv88e6xxx_port_set_duplex,
2444         .port_set_speed = mv88e6185_port_set_speed,
2445         .port_tag_remap = mv88e6095_port_tag_remap,
2446         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2447         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2448         .port_set_ether_type = mv88e6351_port_set_ether_type,
2449         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2450         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2451         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2452         .port_pause_limit = mv88e6097_port_pause_limit,
2453         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2454         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2455         .stats_get_strings = mv88e6095_stats_get_strings,
2456         .stats_get_stats = mv88e6095_stats_get_stats,
2457         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2458         .set_egress_port = mv88e6095_g1_set_egress_port,
2459         .watchdog_ops = &mv88e6097_watchdog_ops,
2460         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2461         .ppu_enable = mv88e6185_g1_ppu_enable,
2462         .ppu_disable = mv88e6185_g1_ppu_disable,
2463         .reset = mv88e6185_g1_reset,
2464         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2465         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2466 };
2467
2468 static const struct mv88e6xxx_ops mv88e6141_ops = {
2469         /* MV88E6XXX_FAMILY_6341 */
2470         .irl_init_all = mv88e6352_g2_irl_init_all,
2471         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2472         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2473         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2474         .phy_read = mv88e6xxx_g2_smi_phy_read,
2475         .phy_write = mv88e6xxx_g2_smi_phy_write,
2476         .port_set_link = mv88e6xxx_port_set_link,
2477         .port_set_duplex = mv88e6xxx_port_set_duplex,
2478         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2479         .port_set_speed = mv88e6390_port_set_speed,
2480         .port_tag_remap = mv88e6095_port_tag_remap,
2481         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2482         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2483         .port_set_ether_type = mv88e6351_port_set_ether_type,
2484         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2485         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2486         .port_pause_limit = mv88e6097_port_pause_limit,
2487         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2488         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2489         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2490         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2491         .stats_get_strings = mv88e6320_stats_get_strings,
2492         .stats_get_stats = mv88e6390_stats_get_stats,
2493         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2494         .set_egress_port = mv88e6390_g1_set_egress_port,
2495         .watchdog_ops = &mv88e6390_watchdog_ops,
2496         .mgmt_rsvd2cpu =  mv88e6390_g1_mgmt_rsvd2cpu,
2497         .pot_clear = mv88e6xxx_g2_pot_clear,
2498         .reset = mv88e6352_g1_reset,
2499         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2500         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2501 };
2502
2503 static const struct mv88e6xxx_ops mv88e6161_ops = {
2504         /* MV88E6XXX_FAMILY_6165 */
2505         .irl_init_all = mv88e6352_g2_irl_init_all,
2506         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2507         .phy_read = mv88e6xxx_g2_smi_phy_read,
2508         .phy_write = mv88e6xxx_g2_smi_phy_write,
2509         .port_set_link = mv88e6xxx_port_set_link,
2510         .port_set_duplex = mv88e6xxx_port_set_duplex,
2511         .port_set_speed = mv88e6185_port_set_speed,
2512         .port_tag_remap = mv88e6095_port_tag_remap,
2513         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2514         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2515         .port_set_ether_type = mv88e6351_port_set_ether_type,
2516         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2517         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2518         .port_pause_limit = mv88e6097_port_pause_limit,
2519         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2520         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2521         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2522         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2523         .stats_get_strings = mv88e6095_stats_get_strings,
2524         .stats_get_stats = mv88e6095_stats_get_stats,
2525         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2526         .set_egress_port = mv88e6095_g1_set_egress_port,
2527         .watchdog_ops = &mv88e6097_watchdog_ops,
2528         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2529         .pot_clear = mv88e6xxx_g2_pot_clear,
2530         .reset = mv88e6352_g1_reset,
2531         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2532         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2533 };
2534
2535 static const struct mv88e6xxx_ops mv88e6165_ops = {
2536         /* MV88E6XXX_FAMILY_6165 */
2537         .irl_init_all = mv88e6352_g2_irl_init_all,
2538         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2539         .phy_read = mv88e6165_phy_read,
2540         .phy_write = mv88e6165_phy_write,
2541         .port_set_link = mv88e6xxx_port_set_link,
2542         .port_set_duplex = mv88e6xxx_port_set_duplex,
2543         .port_set_speed = mv88e6185_port_set_speed,
2544         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2545         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2546         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2547         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2548         .stats_get_strings = mv88e6095_stats_get_strings,
2549         .stats_get_stats = mv88e6095_stats_get_stats,
2550         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2551         .set_egress_port = mv88e6095_g1_set_egress_port,
2552         .watchdog_ops = &mv88e6097_watchdog_ops,
2553         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2554         .pot_clear = mv88e6xxx_g2_pot_clear,
2555         .reset = mv88e6352_g1_reset,
2556         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2557         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2558 };
2559
2560 static const struct mv88e6xxx_ops mv88e6171_ops = {
2561         /* MV88E6XXX_FAMILY_6351 */
2562         .irl_init_all = mv88e6352_g2_irl_init_all,
2563         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2564         .phy_read = mv88e6xxx_g2_smi_phy_read,
2565         .phy_write = mv88e6xxx_g2_smi_phy_write,
2566         .port_set_link = mv88e6xxx_port_set_link,
2567         .port_set_duplex = mv88e6xxx_port_set_duplex,
2568         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2569         .port_set_speed = mv88e6185_port_set_speed,
2570         .port_tag_remap = mv88e6095_port_tag_remap,
2571         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2572         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2573         .port_set_ether_type = mv88e6351_port_set_ether_type,
2574         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2575         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2576         .port_pause_limit = mv88e6097_port_pause_limit,
2577         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2578         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2579         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2580         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2581         .stats_get_strings = mv88e6095_stats_get_strings,
2582         .stats_get_stats = mv88e6095_stats_get_stats,
2583         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2584         .set_egress_port = mv88e6095_g1_set_egress_port,
2585         .watchdog_ops = &mv88e6097_watchdog_ops,
2586         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2587         .pot_clear = mv88e6xxx_g2_pot_clear,
2588         .reset = mv88e6352_g1_reset,
2589         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2590         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2591 };
2592
2593 static const struct mv88e6xxx_ops mv88e6172_ops = {
2594         /* MV88E6XXX_FAMILY_6352 */
2595         .irl_init_all = mv88e6352_g2_irl_init_all,
2596         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2597         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2598         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2599         .phy_read = mv88e6xxx_g2_smi_phy_read,
2600         .phy_write = mv88e6xxx_g2_smi_phy_write,
2601         .port_set_link = mv88e6xxx_port_set_link,
2602         .port_set_duplex = mv88e6xxx_port_set_duplex,
2603         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2604         .port_set_speed = mv88e6352_port_set_speed,
2605         .port_tag_remap = mv88e6095_port_tag_remap,
2606         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2607         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2608         .port_set_ether_type = mv88e6351_port_set_ether_type,
2609         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2610         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2611         .port_pause_limit = mv88e6097_port_pause_limit,
2612         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2613         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2614         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2615         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2616         .stats_get_strings = mv88e6095_stats_get_strings,
2617         .stats_get_stats = mv88e6095_stats_get_stats,
2618         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2619         .set_egress_port = mv88e6095_g1_set_egress_port,
2620         .watchdog_ops = &mv88e6097_watchdog_ops,
2621         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2622         .pot_clear = mv88e6xxx_g2_pot_clear,
2623         .reset = mv88e6352_g1_reset,
2624         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2625         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2626         .serdes_power = mv88e6352_serdes_power,
2627 };
2628
2629 static const struct mv88e6xxx_ops mv88e6175_ops = {
2630         /* MV88E6XXX_FAMILY_6351 */
2631         .irl_init_all = mv88e6352_g2_irl_init_all,
2632         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2633         .phy_read = mv88e6xxx_g2_smi_phy_read,
2634         .phy_write = mv88e6xxx_g2_smi_phy_write,
2635         .port_set_link = mv88e6xxx_port_set_link,
2636         .port_set_duplex = mv88e6xxx_port_set_duplex,
2637         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2638         .port_set_speed = mv88e6185_port_set_speed,
2639         .port_tag_remap = mv88e6095_port_tag_remap,
2640         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2641         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2642         .port_set_ether_type = mv88e6351_port_set_ether_type,
2643         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2644         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2645         .port_pause_limit = mv88e6097_port_pause_limit,
2646         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2647         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2648         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2649         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2650         .stats_get_strings = mv88e6095_stats_get_strings,
2651         .stats_get_stats = mv88e6095_stats_get_stats,
2652         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2653         .set_egress_port = mv88e6095_g1_set_egress_port,
2654         .watchdog_ops = &mv88e6097_watchdog_ops,
2655         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2656         .pot_clear = mv88e6xxx_g2_pot_clear,
2657         .reset = mv88e6352_g1_reset,
2658         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2659         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2660 };
2661
2662 static const struct mv88e6xxx_ops mv88e6176_ops = {
2663         /* MV88E6XXX_FAMILY_6352 */
2664         .irl_init_all = mv88e6352_g2_irl_init_all,
2665         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2666         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2667         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2668         .phy_read = mv88e6xxx_g2_smi_phy_read,
2669         .phy_write = mv88e6xxx_g2_smi_phy_write,
2670         .port_set_link = mv88e6xxx_port_set_link,
2671         .port_set_duplex = mv88e6xxx_port_set_duplex,
2672         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2673         .port_set_speed = mv88e6352_port_set_speed,
2674         .port_tag_remap = mv88e6095_port_tag_remap,
2675         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2676         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2677         .port_set_ether_type = mv88e6351_port_set_ether_type,
2678         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2679         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2680         .port_pause_limit = mv88e6097_port_pause_limit,
2681         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2682         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2683         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2684         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2685         .stats_get_strings = mv88e6095_stats_get_strings,
2686         .stats_get_stats = mv88e6095_stats_get_stats,
2687         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2688         .set_egress_port = mv88e6095_g1_set_egress_port,
2689         .watchdog_ops = &mv88e6097_watchdog_ops,
2690         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2691         .pot_clear = mv88e6xxx_g2_pot_clear,
2692         .reset = mv88e6352_g1_reset,
2693         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2694         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2695         .serdes_power = mv88e6352_serdes_power,
2696 };
2697
2698 static const struct mv88e6xxx_ops mv88e6185_ops = {
2699         /* MV88E6XXX_FAMILY_6185 */
2700         .set_switch_mac = mv88e6xxx_g1_set_switch_mac,
2701         .phy_read = mv88e6185_phy_ppu_read,
2702         .phy_write = mv88e6185_phy_ppu_write,
2703         .port_set_link = mv88e6xxx_port_set_link,
2704         .port_set_duplex = mv88e6xxx_port_set_duplex,
2705         .port_set_speed = mv88e6185_port_set_speed,
2706         .port_set_frame_mode = mv88e6085_port_set_frame_mode,
2707         .port_set_egress_floods = mv88e6185_port_set_egress_floods,
2708         .port_egress_rate_limiting = mv88e6095_port_egress_rate_limiting,
2709         .port_set_upstream_port = mv88e6095_port_set_upstream_port,
2710         .stats_snapshot = mv88e6xxx_g1_stats_snapshot,
2711         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2712         .stats_get_strings = mv88e6095_stats_get_strings,
2713         .stats_get_stats = mv88e6095_stats_get_stats,
2714         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2715         .set_egress_port = mv88e6095_g1_set_egress_port,
2716         .watchdog_ops = &mv88e6097_watchdog_ops,
2717         .mgmt_rsvd2cpu = mv88e6185_g2_mgmt_rsvd2cpu,
2718         .ppu_enable = mv88e6185_g1_ppu_enable,
2719         .ppu_disable = mv88e6185_g1_ppu_disable,
2720         .reset = mv88e6185_g1_reset,
2721         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2722         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2723 };
2724
2725 static const struct mv88e6xxx_ops mv88e6190_ops = {
2726         /* MV88E6XXX_FAMILY_6390 */
2727         .irl_init_all = mv88e6390_g2_irl_init_all,
2728         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2729         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2730         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2731         .phy_read = mv88e6xxx_g2_smi_phy_read,
2732         .phy_write = mv88e6xxx_g2_smi_phy_write,
2733         .port_set_link = mv88e6xxx_port_set_link,
2734         .port_set_duplex = mv88e6xxx_port_set_duplex,
2735         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2736         .port_set_speed = mv88e6390_port_set_speed,
2737         .port_tag_remap = mv88e6390_port_tag_remap,
2738         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2739         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2740         .port_set_ether_type = mv88e6351_port_set_ether_type,
2741         .port_pause_limit = mv88e6390_port_pause_limit,
2742         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2743         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2744         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2745         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2746         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2747         .stats_get_strings = mv88e6320_stats_get_strings,
2748         .stats_get_stats = mv88e6390_stats_get_stats,
2749         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2750         .set_egress_port = mv88e6390_g1_set_egress_port,
2751         .watchdog_ops = &mv88e6390_watchdog_ops,
2752         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2753         .pot_clear = mv88e6xxx_g2_pot_clear,
2754         .reset = mv88e6352_g1_reset,
2755         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2756         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2757         .serdes_power = mv88e6390_serdes_power,
2758 };
2759
2760 static const struct mv88e6xxx_ops mv88e6190x_ops = {
2761         /* MV88E6XXX_FAMILY_6390 */
2762         .irl_init_all = mv88e6390_g2_irl_init_all,
2763         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2764         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2765         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2766         .phy_read = mv88e6xxx_g2_smi_phy_read,
2767         .phy_write = mv88e6xxx_g2_smi_phy_write,
2768         .port_set_link = mv88e6xxx_port_set_link,
2769         .port_set_duplex = mv88e6xxx_port_set_duplex,
2770         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2771         .port_set_speed = mv88e6390x_port_set_speed,
2772         .port_tag_remap = mv88e6390_port_tag_remap,
2773         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2774         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2775         .port_set_ether_type = mv88e6351_port_set_ether_type,
2776         .port_pause_limit = mv88e6390_port_pause_limit,
2777         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2778         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2779         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2780         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2781         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2782         .stats_get_strings = mv88e6320_stats_get_strings,
2783         .stats_get_stats = mv88e6390_stats_get_stats,
2784         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2785         .set_egress_port = mv88e6390_g1_set_egress_port,
2786         .watchdog_ops = &mv88e6390_watchdog_ops,
2787         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2788         .pot_clear = mv88e6xxx_g2_pot_clear,
2789         .reset = mv88e6352_g1_reset,
2790         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2791         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2792         .serdes_power = mv88e6390_serdes_power,
2793 };
2794
2795 static const struct mv88e6xxx_ops mv88e6191_ops = {
2796         /* MV88E6XXX_FAMILY_6390 */
2797         .irl_init_all = mv88e6390_g2_irl_init_all,
2798         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2799         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2800         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2801         .phy_read = mv88e6xxx_g2_smi_phy_read,
2802         .phy_write = mv88e6xxx_g2_smi_phy_write,
2803         .port_set_link = mv88e6xxx_port_set_link,
2804         .port_set_duplex = mv88e6xxx_port_set_duplex,
2805         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2806         .port_set_speed = mv88e6390_port_set_speed,
2807         .port_tag_remap = mv88e6390_port_tag_remap,
2808         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2809         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2810         .port_set_ether_type = mv88e6351_port_set_ether_type,
2811         .port_pause_limit = mv88e6390_port_pause_limit,
2812         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2813         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2814         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2815         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2816         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2817         .stats_get_strings = mv88e6320_stats_get_strings,
2818         .stats_get_stats = mv88e6390_stats_get_stats,
2819         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2820         .set_egress_port = mv88e6390_g1_set_egress_port,
2821         .watchdog_ops = &mv88e6390_watchdog_ops,
2822         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2823         .pot_clear = mv88e6xxx_g2_pot_clear,
2824         .reset = mv88e6352_g1_reset,
2825         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2826         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2827         .serdes_power = mv88e6390_serdes_power,
2828 };
2829
2830 static const struct mv88e6xxx_ops mv88e6240_ops = {
2831         /* MV88E6XXX_FAMILY_6352 */
2832         .irl_init_all = mv88e6352_g2_irl_init_all,
2833         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2834         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2835         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2836         .phy_read = mv88e6xxx_g2_smi_phy_read,
2837         .phy_write = mv88e6xxx_g2_smi_phy_write,
2838         .port_set_link = mv88e6xxx_port_set_link,
2839         .port_set_duplex = mv88e6xxx_port_set_duplex,
2840         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
2841         .port_set_speed = mv88e6352_port_set_speed,
2842         .port_tag_remap = mv88e6095_port_tag_remap,
2843         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2844         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2845         .port_set_ether_type = mv88e6351_port_set_ether_type,
2846         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2847         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2848         .port_pause_limit = mv88e6097_port_pause_limit,
2849         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2850         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2851         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2852         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
2853         .stats_get_strings = mv88e6095_stats_get_strings,
2854         .stats_get_stats = mv88e6095_stats_get_stats,
2855         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2856         .set_egress_port = mv88e6095_g1_set_egress_port,
2857         .watchdog_ops = &mv88e6097_watchdog_ops,
2858         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2859         .pot_clear = mv88e6xxx_g2_pot_clear,
2860         .reset = mv88e6352_g1_reset,
2861         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2862         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2863         .serdes_power = mv88e6352_serdes_power,
2864 };
2865
2866 static const struct mv88e6xxx_ops mv88e6290_ops = {
2867         /* MV88E6XXX_FAMILY_6390 */
2868         .irl_init_all = mv88e6390_g2_irl_init_all,
2869         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2870         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2871         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2872         .phy_read = mv88e6xxx_g2_smi_phy_read,
2873         .phy_write = mv88e6xxx_g2_smi_phy_write,
2874         .port_set_link = mv88e6xxx_port_set_link,
2875         .port_set_duplex = mv88e6xxx_port_set_duplex,
2876         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2877         .port_set_speed = mv88e6390_port_set_speed,
2878         .port_tag_remap = mv88e6390_port_tag_remap,
2879         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2880         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2881         .port_set_ether_type = mv88e6351_port_set_ether_type,
2882         .port_pause_limit = mv88e6390_port_pause_limit,
2883         .port_set_cmode = mv88e6390x_port_set_cmode,
2884         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2885         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2886         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2887         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
2888         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2889         .stats_get_strings = mv88e6320_stats_get_strings,
2890         .stats_get_stats = mv88e6390_stats_get_stats,
2891         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2892         .set_egress_port = mv88e6390_g1_set_egress_port,
2893         .watchdog_ops = &mv88e6390_watchdog_ops,
2894         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
2895         .pot_clear = mv88e6xxx_g2_pot_clear,
2896         .reset = mv88e6352_g1_reset,
2897         .vtu_getnext = mv88e6390_g1_vtu_getnext,
2898         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
2899         .serdes_power = mv88e6390_serdes_power,
2900 };
2901
2902 static const struct mv88e6xxx_ops mv88e6320_ops = {
2903         /* MV88E6XXX_FAMILY_6320 */
2904         .irl_init_all = mv88e6352_g2_irl_init_all,
2905         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2906         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2907         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2908         .phy_read = mv88e6xxx_g2_smi_phy_read,
2909         .phy_write = mv88e6xxx_g2_smi_phy_write,
2910         .port_set_link = mv88e6xxx_port_set_link,
2911         .port_set_duplex = mv88e6xxx_port_set_duplex,
2912         .port_set_speed = mv88e6185_port_set_speed,
2913         .port_tag_remap = mv88e6095_port_tag_remap,
2914         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2915         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2916         .port_set_ether_type = mv88e6351_port_set_ether_type,
2917         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2918         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2919         .port_pause_limit = mv88e6097_port_pause_limit,
2920         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2921         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2922         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2923         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2924         .stats_get_strings = mv88e6320_stats_get_strings,
2925         .stats_get_stats = mv88e6320_stats_get_stats,
2926         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2927         .set_egress_port = mv88e6095_g1_set_egress_port,
2928         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
2929         .pot_clear = mv88e6xxx_g2_pot_clear,
2930         .reset = mv88e6352_g1_reset,
2931         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2932         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2933 };
2934
2935 static const struct mv88e6xxx_ops mv88e6321_ops = {
2936         /* MV88E6XXX_FAMILY_6320 */
2937         .irl_init_all = mv88e6352_g2_irl_init_all,
2938         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
2939         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
2940         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2941         .phy_read = mv88e6xxx_g2_smi_phy_read,
2942         .phy_write = mv88e6xxx_g2_smi_phy_write,
2943         .port_set_link = mv88e6xxx_port_set_link,
2944         .port_set_duplex = mv88e6xxx_port_set_duplex,
2945         .port_set_speed = mv88e6185_port_set_speed,
2946         .port_tag_remap = mv88e6095_port_tag_remap,
2947         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2948         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2949         .port_set_ether_type = mv88e6351_port_set_ether_type,
2950         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2951         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2952         .port_pause_limit = mv88e6097_port_pause_limit,
2953         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2954         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2955         .stats_snapshot = mv88e6320_g1_stats_snapshot,
2956         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2957         .stats_get_strings = mv88e6320_stats_get_strings,
2958         .stats_get_stats = mv88e6320_stats_get_stats,
2959         .set_cpu_port = mv88e6095_g1_set_cpu_port,
2960         .set_egress_port = mv88e6095_g1_set_egress_port,
2961         .reset = mv88e6352_g1_reset,
2962         .vtu_getnext = mv88e6185_g1_vtu_getnext,
2963         .vtu_loadpurge = mv88e6185_g1_vtu_loadpurge,
2964 };
2965
2966 static const struct mv88e6xxx_ops mv88e6341_ops = {
2967         /* MV88E6XXX_FAMILY_6341 */
2968         .irl_init_all = mv88e6352_g2_irl_init_all,
2969         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
2970         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
2971         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
2972         .phy_read = mv88e6xxx_g2_smi_phy_read,
2973         .phy_write = mv88e6xxx_g2_smi_phy_write,
2974         .port_set_link = mv88e6xxx_port_set_link,
2975         .port_set_duplex = mv88e6xxx_port_set_duplex,
2976         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
2977         .port_set_speed = mv88e6390_port_set_speed,
2978         .port_tag_remap = mv88e6095_port_tag_remap,
2979         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
2980         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
2981         .port_set_ether_type = mv88e6351_port_set_ether_type,
2982         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
2983         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
2984         .port_pause_limit = mv88e6097_port_pause_limit,
2985         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
2986         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
2987         .stats_snapshot = mv88e6390_g1_stats_snapshot,
2988         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
2989         .stats_get_strings = mv88e6320_stats_get_strings,
2990         .stats_get_stats = mv88e6390_stats_get_stats,
2991         .set_cpu_port = mv88e6390_g1_set_cpu_port,
2992         .set_egress_port = mv88e6390_g1_set_egress_port,
2993         .watchdog_ops = &mv88e6390_watchdog_ops,
2994         .mgmt_rsvd2cpu =  mv88e6390_g1_mgmt_rsvd2cpu,
2995         .pot_clear = mv88e6xxx_g2_pot_clear,
2996         .reset = mv88e6352_g1_reset,
2997         .vtu_getnext = mv88e6352_g1_vtu_getnext,
2998         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
2999 };
3000
3001 static const struct mv88e6xxx_ops mv88e6350_ops = {
3002         /* MV88E6XXX_FAMILY_6351 */
3003         .irl_init_all = mv88e6352_g2_irl_init_all,
3004         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3005         .phy_read = mv88e6xxx_g2_smi_phy_read,
3006         .phy_write = mv88e6xxx_g2_smi_phy_write,
3007         .port_set_link = mv88e6xxx_port_set_link,
3008         .port_set_duplex = mv88e6xxx_port_set_duplex,
3009         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3010         .port_set_speed = mv88e6185_port_set_speed,
3011         .port_tag_remap = mv88e6095_port_tag_remap,
3012         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3013         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3014         .port_set_ether_type = mv88e6351_port_set_ether_type,
3015         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3016         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3017         .port_pause_limit = mv88e6097_port_pause_limit,
3018         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3019         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3020         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3021         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3022         .stats_get_strings = mv88e6095_stats_get_strings,
3023         .stats_get_stats = mv88e6095_stats_get_stats,
3024         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3025         .set_egress_port = mv88e6095_g1_set_egress_port,
3026         .watchdog_ops = &mv88e6097_watchdog_ops,
3027         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3028         .pot_clear = mv88e6xxx_g2_pot_clear,
3029         .reset = mv88e6352_g1_reset,
3030         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3031         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3032 };
3033
3034 static const struct mv88e6xxx_ops mv88e6351_ops = {
3035         /* MV88E6XXX_FAMILY_6351 */
3036         .irl_init_all = mv88e6352_g2_irl_init_all,
3037         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3038         .phy_read = mv88e6xxx_g2_smi_phy_read,
3039         .phy_write = mv88e6xxx_g2_smi_phy_write,
3040         .port_set_link = mv88e6xxx_port_set_link,
3041         .port_set_duplex = mv88e6xxx_port_set_duplex,
3042         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3043         .port_set_speed = mv88e6185_port_set_speed,
3044         .port_tag_remap = mv88e6095_port_tag_remap,
3045         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3046         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3047         .port_set_ether_type = mv88e6351_port_set_ether_type,
3048         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3049         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3050         .port_pause_limit = mv88e6097_port_pause_limit,
3051         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3052         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3053         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3054         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3055         .stats_get_strings = mv88e6095_stats_get_strings,
3056         .stats_get_stats = mv88e6095_stats_get_stats,
3057         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3058         .set_egress_port = mv88e6095_g1_set_egress_port,
3059         .watchdog_ops = &mv88e6097_watchdog_ops,
3060         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3061         .pot_clear = mv88e6xxx_g2_pot_clear,
3062         .reset = mv88e6352_g1_reset,
3063         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3064         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3065 };
3066
3067 static const struct mv88e6xxx_ops mv88e6352_ops = {
3068         /* MV88E6XXX_FAMILY_6352 */
3069         .irl_init_all = mv88e6352_g2_irl_init_all,
3070         .get_eeprom = mv88e6xxx_g2_get_eeprom16,
3071         .set_eeprom = mv88e6xxx_g2_set_eeprom16,
3072         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3073         .phy_read = mv88e6xxx_g2_smi_phy_read,
3074         .phy_write = mv88e6xxx_g2_smi_phy_write,
3075         .port_set_link = mv88e6xxx_port_set_link,
3076         .port_set_duplex = mv88e6xxx_port_set_duplex,
3077         .port_set_rgmii_delay = mv88e6352_port_set_rgmii_delay,
3078         .port_set_speed = mv88e6352_port_set_speed,
3079         .port_tag_remap = mv88e6095_port_tag_remap,
3080         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3081         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3082         .port_set_ether_type = mv88e6351_port_set_ether_type,
3083         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3084         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3085         .port_pause_limit = mv88e6097_port_pause_limit,
3086         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3087         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3088         .stats_snapshot = mv88e6320_g1_stats_snapshot,
3089         .stats_get_sset_count = mv88e6095_stats_get_sset_count,
3090         .stats_get_strings = mv88e6095_stats_get_strings,
3091         .stats_get_stats = mv88e6095_stats_get_stats,
3092         .set_cpu_port = mv88e6095_g1_set_cpu_port,
3093         .set_egress_port = mv88e6095_g1_set_egress_port,
3094         .watchdog_ops = &mv88e6097_watchdog_ops,
3095         .mgmt_rsvd2cpu = mv88e6352_g2_mgmt_rsvd2cpu,
3096         .pot_clear = mv88e6xxx_g2_pot_clear,
3097         .reset = mv88e6352_g1_reset,
3098         .vtu_getnext = mv88e6352_g1_vtu_getnext,
3099         .vtu_loadpurge = mv88e6352_g1_vtu_loadpurge,
3100         .serdes_power = mv88e6352_serdes_power,
3101 };
3102
3103 static const struct mv88e6xxx_ops mv88e6390_ops = {
3104         /* MV88E6XXX_FAMILY_6390 */
3105         .irl_init_all = mv88e6390_g2_irl_init_all,
3106         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3107         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3108         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3109         .phy_read = mv88e6xxx_g2_smi_phy_read,
3110         .phy_write = mv88e6xxx_g2_smi_phy_write,
3111         .port_set_link = mv88e6xxx_port_set_link,
3112         .port_set_duplex = mv88e6xxx_port_set_duplex,
3113         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3114         .port_set_speed = mv88e6390_port_set_speed,
3115         .port_tag_remap = mv88e6390_port_tag_remap,
3116         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3117         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3118         .port_set_ether_type = mv88e6351_port_set_ether_type,
3119         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3120         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3121         .port_pause_limit = mv88e6390_port_pause_limit,
3122         .port_set_cmode = mv88e6390x_port_set_cmode,
3123         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3124         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3125         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3126         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3127         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3128         .stats_get_strings = mv88e6320_stats_get_strings,
3129         .stats_get_stats = mv88e6390_stats_get_stats,
3130         .set_cpu_port = mv88e6390_g1_set_cpu_port,
3131         .set_egress_port = mv88e6390_g1_set_egress_port,
3132         .watchdog_ops = &mv88e6390_watchdog_ops,
3133         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3134         .pot_clear = mv88e6xxx_g2_pot_clear,
3135         .reset = mv88e6352_g1_reset,
3136         .vtu_getnext = mv88e6390_g1_vtu_getnext,
3137         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
3138         .serdes_power = mv88e6390_serdes_power,
3139 };
3140
3141 static const struct mv88e6xxx_ops mv88e6390x_ops = {
3142         /* MV88E6XXX_FAMILY_6390 */
3143         .irl_init_all = mv88e6390_g2_irl_init_all,
3144         .get_eeprom = mv88e6xxx_g2_get_eeprom8,
3145         .set_eeprom = mv88e6xxx_g2_set_eeprom8,
3146         .set_switch_mac = mv88e6xxx_g2_set_switch_mac,
3147         .phy_read = mv88e6xxx_g2_smi_phy_read,
3148         .phy_write = mv88e6xxx_g2_smi_phy_write,
3149         .port_set_link = mv88e6xxx_port_set_link,
3150         .port_set_duplex = mv88e6xxx_port_set_duplex,
3151         .port_set_rgmii_delay = mv88e6390_port_set_rgmii_delay,
3152         .port_set_speed = mv88e6390x_port_set_speed,
3153         .port_tag_remap = mv88e6390_port_tag_remap,
3154         .port_set_frame_mode = mv88e6351_port_set_frame_mode,
3155         .port_set_egress_floods = mv88e6352_port_set_egress_floods,
3156         .port_set_ether_type = mv88e6351_port_set_ether_type,
3157         .port_set_jumbo_size = mv88e6165_port_set_jumbo_size,
3158         .port_egress_rate_limiting = mv88e6097_port_egress_rate_limiting,
3159         .port_pause_limit = mv88e6390_port_pause_limit,
3160         .port_set_cmode = mv88e6390x_port_set_cmode,
3161         .port_disable_learn_limit = mv88e6xxx_port_disable_learn_limit,
3162         .port_disable_pri_override = mv88e6xxx_port_disable_pri_override,
3163         .stats_snapshot = mv88e6390_g1_stats_snapshot,
3164         .stats_set_histogram = mv88e6390_g1_stats_set_histogram,
3165         .stats_get_sset_count = mv88e6320_stats_get_sset_count,
3166         .stats_get_strings = mv88e6320_stats_get_strings,
3167         .stats_get_stats = mv88e6390_stats_get_stats,
3168         .set_cpu_port = mv88e6390_g1_set_cpu_port,
3169         .set_egress_port = mv88e6390_g1_set_egress_port,
3170         .watchdog_ops = &mv88e6390_watchdog_ops,
3171         .mgmt_rsvd2cpu = mv88e6390_g1_mgmt_rsvd2cpu,
3172         .pot_clear = mv88e6xxx_g2_pot_clear,
3173         .reset = mv88e6352_g1_reset,
3174         .vtu_getnext = mv88e6390_g1_vtu_getnext,
3175         .vtu_loadpurge = mv88e6390_g1_vtu_loadpurge,
3176         .serdes_power = mv88e6390_serdes_power,
3177 };
3178
3179 static const struct mv88e6xxx_info mv88e6xxx_table[] = {
3180         [MV88E6085] = {
3181                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6085,
3182                 .family = MV88E6XXX_FAMILY_6097,
3183                 .name = "Marvell 88E6085",
3184                 .num_databases = 4096,
3185                 .num_ports = 10,
3186                 .max_vid = 4095,
3187                 .port_base_addr = 0x10,
3188                 .global1_addr = 0x1b,
3189                 .global2_addr = 0x1c,
3190                 .age_time_coeff = 15000,
3191                 .g1_irqs = 8,
3192                 .g2_irqs = 10,
3193                 .atu_move_port_mask = 0xf,
3194                 .pvt = true,
3195                 .multi_chip = true,
3196                 .tag_protocol = DSA_TAG_PROTO_DSA,
3197                 .ops = &mv88e6085_ops,
3198         },
3199
3200         [MV88E6095] = {
3201                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6095,
3202                 .family = MV88E6XXX_FAMILY_6095,
3203                 .name = "Marvell 88E6095/88E6095F",
3204                 .num_databases = 256,
3205                 .num_ports = 11,
3206                 .max_vid = 4095,
3207                 .port_base_addr = 0x10,
3208                 .global1_addr = 0x1b,
3209                 .global2_addr = 0x1c,
3210                 .age_time_coeff = 15000,
3211                 .g1_irqs = 8,
3212                 .atu_move_port_mask = 0xf,
3213                 .multi_chip = true,
3214                 .tag_protocol = DSA_TAG_PROTO_DSA,
3215                 .ops = &mv88e6095_ops,
3216         },
3217
3218         [MV88E6097] = {
3219                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6097,
3220                 .family = MV88E6XXX_FAMILY_6097,
3221                 .name = "Marvell 88E6097/88E6097F",
3222                 .num_databases = 4096,
3223                 .num_ports = 11,
3224                 .max_vid = 4095,
3225                 .port_base_addr = 0x10,
3226                 .global1_addr = 0x1b,
3227                 .global2_addr = 0x1c,
3228                 .age_time_coeff = 15000,
3229                 .g1_irqs = 8,
3230                 .g2_irqs = 10,
3231                 .atu_move_port_mask = 0xf,
3232                 .pvt = true,
3233                 .multi_chip = true,
3234                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3235                 .ops = &mv88e6097_ops,
3236         },
3237
3238         [MV88E6123] = {
3239                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6123,
3240                 .family = MV88E6XXX_FAMILY_6165,
3241                 .name = "Marvell 88E6123",
3242                 .num_databases = 4096,
3243                 .num_ports = 3,
3244                 .max_vid = 4095,
3245                 .port_base_addr = 0x10,
3246                 .global1_addr = 0x1b,
3247                 .global2_addr = 0x1c,
3248                 .age_time_coeff = 15000,
3249                 .g1_irqs = 9,
3250                 .g2_irqs = 10,
3251                 .atu_move_port_mask = 0xf,
3252                 .pvt = true,
3253                 .multi_chip = true,
3254                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3255                 .ops = &mv88e6123_ops,
3256         },
3257
3258         [MV88E6131] = {
3259                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6131,
3260                 .family = MV88E6XXX_FAMILY_6185,
3261                 .name = "Marvell 88E6131",
3262                 .num_databases = 256,
3263                 .num_ports = 8,
3264                 .max_vid = 4095,
3265                 .port_base_addr = 0x10,
3266                 .global1_addr = 0x1b,
3267                 .global2_addr = 0x1c,
3268                 .age_time_coeff = 15000,
3269                 .g1_irqs = 9,
3270                 .atu_move_port_mask = 0xf,
3271                 .multi_chip = true,
3272                 .tag_protocol = DSA_TAG_PROTO_DSA,
3273                 .ops = &mv88e6131_ops,
3274         },
3275
3276         [MV88E6141] = {
3277                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6141,
3278                 .family = MV88E6XXX_FAMILY_6341,
3279                 .name = "Marvell 88E6341",
3280                 .num_databases = 4096,
3281                 .num_ports = 6,
3282                 .max_vid = 4095,
3283                 .port_base_addr = 0x10,
3284                 .global1_addr = 0x1b,
3285                 .global2_addr = 0x1c,
3286                 .age_time_coeff = 3750,
3287                 .atu_move_port_mask = 0x1f,
3288                 .g2_irqs = 10,
3289                 .pvt = true,
3290                 .multi_chip = true,
3291                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3292                 .ops = &mv88e6141_ops,
3293         },
3294
3295         [MV88E6161] = {
3296                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6161,
3297                 .family = MV88E6XXX_FAMILY_6165,
3298                 .name = "Marvell 88E6161",
3299                 .num_databases = 4096,
3300                 .num_ports = 6,
3301                 .max_vid = 4095,
3302                 .port_base_addr = 0x10,
3303                 .global1_addr = 0x1b,
3304                 .global2_addr = 0x1c,
3305                 .age_time_coeff = 15000,
3306                 .g1_irqs = 9,
3307                 .g2_irqs = 10,
3308                 .atu_move_port_mask = 0xf,
3309                 .pvt = true,
3310                 .multi_chip = true,
3311                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3312                 .ops = &mv88e6161_ops,
3313         },
3314
3315         [MV88E6165] = {
3316                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6165,
3317                 .family = MV88E6XXX_FAMILY_6165,
3318                 .name = "Marvell 88E6165",
3319                 .num_databases = 4096,
3320                 .num_ports = 6,
3321                 .max_vid = 4095,
3322                 .port_base_addr = 0x10,
3323                 .global1_addr = 0x1b,
3324                 .global2_addr = 0x1c,
3325                 .age_time_coeff = 15000,
3326                 .g1_irqs = 9,
3327                 .g2_irqs = 10,
3328                 .atu_move_port_mask = 0xf,
3329                 .pvt = true,
3330                 .multi_chip = true,
3331                 .tag_protocol = DSA_TAG_PROTO_DSA,
3332                 .ops = &mv88e6165_ops,
3333         },
3334
3335         [MV88E6171] = {
3336                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6171,
3337                 .family = MV88E6XXX_FAMILY_6351,
3338                 .name = "Marvell 88E6171",
3339                 .num_databases = 4096,
3340                 .num_ports = 7,
3341                 .max_vid = 4095,
3342                 .port_base_addr = 0x10,
3343                 .global1_addr = 0x1b,
3344                 .global2_addr = 0x1c,
3345                 .age_time_coeff = 15000,
3346                 .g1_irqs = 9,
3347                 .g2_irqs = 10,
3348                 .atu_move_port_mask = 0xf,
3349                 .pvt = true,
3350                 .multi_chip = true,
3351                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3352                 .ops = &mv88e6171_ops,
3353         },
3354
3355         [MV88E6172] = {
3356                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6172,
3357                 .family = MV88E6XXX_FAMILY_6352,
3358                 .name = "Marvell 88E6172",
3359                 .num_databases = 4096,
3360                 .num_ports = 7,
3361                 .max_vid = 4095,
3362                 .port_base_addr = 0x10,
3363                 .global1_addr = 0x1b,
3364                 .global2_addr = 0x1c,
3365                 .age_time_coeff = 15000,
3366                 .g1_irqs = 9,
3367                 .g2_irqs = 10,
3368                 .atu_move_port_mask = 0xf,
3369                 .pvt = true,
3370                 .multi_chip = true,
3371                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3372                 .ops = &mv88e6172_ops,
3373         },
3374
3375         [MV88E6175] = {
3376                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6175,
3377                 .family = MV88E6XXX_FAMILY_6351,
3378                 .name = "Marvell 88E6175",
3379                 .num_databases = 4096,
3380                 .num_ports = 7,
3381                 .max_vid = 4095,
3382                 .port_base_addr = 0x10,
3383                 .global1_addr = 0x1b,
3384                 .global2_addr = 0x1c,
3385                 .age_time_coeff = 15000,
3386                 .g1_irqs = 9,
3387                 .g2_irqs = 10,
3388                 .atu_move_port_mask = 0xf,
3389                 .pvt = true,
3390                 .multi_chip = true,
3391                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3392                 .ops = &mv88e6175_ops,
3393         },
3394
3395         [MV88E6176] = {
3396                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6176,
3397                 .family = MV88E6XXX_FAMILY_6352,
3398                 .name = "Marvell 88E6176",
3399                 .num_databases = 4096,
3400                 .num_ports = 7,
3401                 .max_vid = 4095,
3402                 .port_base_addr = 0x10,
3403                 .global1_addr = 0x1b,
3404                 .global2_addr = 0x1c,
3405                 .age_time_coeff = 15000,
3406                 .g1_irqs = 9,
3407                 .g2_irqs = 10,
3408                 .atu_move_port_mask = 0xf,
3409                 .pvt = true,
3410                 .multi_chip = true,
3411                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3412                 .ops = &mv88e6176_ops,
3413         },
3414
3415         [MV88E6185] = {
3416                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6185,
3417                 .family = MV88E6XXX_FAMILY_6185,
3418                 .name = "Marvell 88E6185",
3419                 .num_databases = 256,
3420                 .num_ports = 10,
3421                 .max_vid = 4095,
3422                 .port_base_addr = 0x10,
3423                 .global1_addr = 0x1b,
3424                 .global2_addr = 0x1c,
3425                 .age_time_coeff = 15000,
3426                 .g1_irqs = 8,
3427                 .atu_move_port_mask = 0xf,
3428                 .multi_chip = true,
3429                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3430                 .ops = &mv88e6185_ops,
3431         },
3432
3433         [MV88E6190] = {
3434                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6190,
3435                 .family = MV88E6XXX_FAMILY_6390,
3436                 .name = "Marvell 88E6190",
3437                 .num_databases = 4096,
3438                 .num_ports = 11,        /* 10 + Z80 */
3439                 .max_vid = 8191,
3440                 .port_base_addr = 0x0,
3441                 .global1_addr = 0x1b,
3442                 .global2_addr = 0x1c,
3443                 .tag_protocol = DSA_TAG_PROTO_DSA,
3444                 .age_time_coeff = 3750,
3445                 .g1_irqs = 9,
3446                 .g2_irqs = 14,
3447                 .pvt = true,
3448                 .multi_chip = true,
3449                 .atu_move_port_mask = 0x1f,
3450                 .ops = &mv88e6190_ops,
3451         },
3452
3453         [MV88E6190X] = {
3454                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6190X,
3455                 .family = MV88E6XXX_FAMILY_6390,
3456                 .name = "Marvell 88E6190X",
3457                 .num_databases = 4096,
3458                 .num_ports = 11,        /* 10 + Z80 */
3459                 .max_vid = 8191,
3460                 .port_base_addr = 0x0,
3461                 .global1_addr = 0x1b,
3462                 .global2_addr = 0x1c,
3463                 .age_time_coeff = 3750,
3464                 .g1_irqs = 9,
3465                 .g2_irqs = 14,
3466                 .atu_move_port_mask = 0x1f,
3467                 .pvt = true,
3468                 .multi_chip = true,
3469                 .tag_protocol = DSA_TAG_PROTO_DSA,
3470                 .ops = &mv88e6190x_ops,
3471         },
3472
3473         [MV88E6191] = {
3474                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6191,
3475                 .family = MV88E6XXX_FAMILY_6390,
3476                 .name = "Marvell 88E6191",
3477                 .num_databases = 4096,
3478                 .num_ports = 11,        /* 10 + Z80 */
3479                 .max_vid = 8191,
3480                 .port_base_addr = 0x0,
3481                 .global1_addr = 0x1b,
3482                 .global2_addr = 0x1c,
3483                 .age_time_coeff = 3750,
3484                 .g1_irqs = 9,
3485                 .g2_irqs = 14,
3486                 .atu_move_port_mask = 0x1f,
3487                 .pvt = true,
3488                 .multi_chip = true,
3489                 .tag_protocol = DSA_TAG_PROTO_DSA,
3490                 .ops = &mv88e6191_ops,
3491         },
3492
3493         [MV88E6240] = {
3494                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6240,
3495                 .family = MV88E6XXX_FAMILY_6352,
3496                 .name = "Marvell 88E6240",
3497                 .num_databases = 4096,
3498                 .num_ports = 7,
3499                 .max_vid = 4095,
3500                 .port_base_addr = 0x10,
3501                 .global1_addr = 0x1b,
3502                 .global2_addr = 0x1c,
3503                 .age_time_coeff = 15000,
3504                 .g1_irqs = 9,
3505                 .g2_irqs = 10,
3506                 .atu_move_port_mask = 0xf,
3507                 .pvt = true,
3508                 .multi_chip = true,
3509                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3510                 .ops = &mv88e6240_ops,
3511         },
3512
3513         [MV88E6290] = {
3514                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6290,
3515                 .family = MV88E6XXX_FAMILY_6390,
3516                 .name = "Marvell 88E6290",
3517                 .num_databases = 4096,
3518                 .num_ports = 11,        /* 10 + Z80 */
3519                 .max_vid = 8191,
3520                 .port_base_addr = 0x0,
3521                 .global1_addr = 0x1b,
3522                 .global2_addr = 0x1c,
3523                 .age_time_coeff = 3750,
3524                 .g1_irqs = 9,
3525                 .g2_irqs = 14,
3526                 .atu_move_port_mask = 0x1f,
3527                 .pvt = true,
3528                 .multi_chip = true,
3529                 .tag_protocol = DSA_TAG_PROTO_DSA,
3530                 .ops = &mv88e6290_ops,
3531         },
3532
3533         [MV88E6320] = {
3534                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6320,
3535                 .family = MV88E6XXX_FAMILY_6320,
3536                 .name = "Marvell 88E6320",
3537                 .num_databases = 4096,
3538                 .num_ports = 7,
3539                 .max_vid = 4095,
3540                 .port_base_addr = 0x10,
3541                 .global1_addr = 0x1b,
3542                 .global2_addr = 0x1c,
3543                 .age_time_coeff = 15000,
3544                 .g1_irqs = 8,
3545                 .atu_move_port_mask = 0xf,
3546                 .pvt = true,
3547                 .multi_chip = true,
3548                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3549                 .ops = &mv88e6320_ops,
3550         },
3551
3552         [MV88E6321] = {
3553                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6321,
3554                 .family = MV88E6XXX_FAMILY_6320,
3555                 .name = "Marvell 88E6321",
3556                 .num_databases = 4096,
3557                 .num_ports = 7,
3558                 .max_vid = 4095,
3559                 .port_base_addr = 0x10,
3560                 .global1_addr = 0x1b,
3561                 .global2_addr = 0x1c,
3562                 .age_time_coeff = 15000,
3563                 .g1_irqs = 8,
3564                 .atu_move_port_mask = 0xf,
3565                 .multi_chip = true,
3566                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3567                 .ops = &mv88e6321_ops,
3568         },
3569
3570         [MV88E6341] = {
3571                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6341,
3572                 .family = MV88E6XXX_FAMILY_6341,
3573                 .name = "Marvell 88E6341",
3574                 .num_databases = 4096,
3575                 .num_ports = 6,
3576                 .max_vid = 4095,
3577                 .port_base_addr = 0x10,
3578                 .global1_addr = 0x1b,
3579                 .global2_addr = 0x1c,
3580                 .age_time_coeff = 3750,
3581                 .atu_move_port_mask = 0x1f,
3582                 .g2_irqs = 10,
3583                 .pvt = true,
3584                 .multi_chip = true,
3585                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3586                 .ops = &mv88e6341_ops,
3587         },
3588
3589         [MV88E6350] = {
3590                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6350,
3591                 .family = MV88E6XXX_FAMILY_6351,
3592                 .name = "Marvell 88E6350",
3593                 .num_databases = 4096,
3594                 .num_ports = 7,
3595                 .max_vid = 4095,
3596                 .port_base_addr = 0x10,
3597                 .global1_addr = 0x1b,
3598                 .global2_addr = 0x1c,
3599                 .age_time_coeff = 15000,
3600                 .g1_irqs = 9,
3601                 .g2_irqs = 10,
3602                 .atu_move_port_mask = 0xf,
3603                 .pvt = true,
3604                 .multi_chip = true,
3605                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3606                 .ops = &mv88e6350_ops,
3607         },
3608
3609         [MV88E6351] = {
3610                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6351,
3611                 .family = MV88E6XXX_FAMILY_6351,
3612                 .name = "Marvell 88E6351",
3613                 .num_databases = 4096,
3614                 .num_ports = 7,
3615                 .max_vid = 4095,
3616                 .port_base_addr = 0x10,
3617                 .global1_addr = 0x1b,
3618                 .global2_addr = 0x1c,
3619                 .age_time_coeff = 15000,
3620                 .g1_irqs = 9,
3621                 .g2_irqs = 10,
3622                 .atu_move_port_mask = 0xf,
3623                 .pvt = true,
3624                 .multi_chip = true,
3625                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3626                 .ops = &mv88e6351_ops,
3627         },
3628
3629         [MV88E6352] = {
3630                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6352,
3631                 .family = MV88E6XXX_FAMILY_6352,
3632                 .name = "Marvell 88E6352",
3633                 .num_databases = 4096,
3634                 .num_ports = 7,
3635                 .max_vid = 4095,
3636                 .port_base_addr = 0x10,
3637                 .global1_addr = 0x1b,
3638                 .global2_addr = 0x1c,
3639                 .age_time_coeff = 15000,
3640                 .g1_irqs = 9,
3641                 .g2_irqs = 10,
3642                 .atu_move_port_mask = 0xf,
3643                 .pvt = true,
3644                 .multi_chip = true,
3645                 .tag_protocol = DSA_TAG_PROTO_EDSA,
3646                 .ops = &mv88e6352_ops,
3647         },
3648         [MV88E6390] = {
3649                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6390,
3650                 .family = MV88E6XXX_FAMILY_6390,
3651                 .name = "Marvell 88E6390",
3652                 .num_databases = 4096,
3653                 .num_ports = 11,        /* 10 + Z80 */
3654                 .max_vid = 8191,
3655                 .port_base_addr = 0x0,
3656                 .global1_addr = 0x1b,
3657                 .global2_addr = 0x1c,
3658                 .age_time_coeff = 3750,
3659                 .g1_irqs = 9,
3660                 .g2_irqs = 14,
3661                 .atu_move_port_mask = 0x1f,
3662                 .pvt = true,
3663                 .multi_chip = true,
3664                 .tag_protocol = DSA_TAG_PROTO_DSA,
3665                 .ops = &mv88e6390_ops,
3666         },
3667         [MV88E6390X] = {
3668                 .prod_num = MV88E6XXX_PORT_SWITCH_ID_PROD_6390X,
3669                 .family = MV88E6XXX_FAMILY_6390,
3670                 .name = "Marvell 88E6390X",
3671                 .num_databases = 4096,
3672                 .num_ports = 11,        /* 10 + Z80 */
3673                 .max_vid = 8191,
3674                 .port_base_addr = 0x0,
3675                 .global1_addr = 0x1b,
3676                 .global2_addr = 0x1c,
3677                 .age_time_coeff = 3750,
3678                 .g1_irqs = 9,
3679                 .g2_irqs = 14,
3680                 .atu_move_port_mask = 0x1f,
3681                 .pvt = true,
3682                 .multi_chip = true,
3683                 .tag_protocol = DSA_TAG_PROTO_DSA,
3684                 .ops = &mv88e6390x_ops,
3685         },
3686 };
3687
3688 static const struct mv88e6xxx_info *mv88e6xxx_lookup_info(unsigned int prod_num)
3689 {
3690         int i;
3691
3692         for (i = 0; i < ARRAY_SIZE(mv88e6xxx_table); ++i)
3693                 if (mv88e6xxx_table[i].prod_num == prod_num)
3694                         return &mv88e6xxx_table[i];
3695
3696         return NULL;
3697 }
3698
3699 static int mv88e6xxx_detect(struct mv88e6xxx_chip *chip)
3700 {
3701         const struct mv88e6xxx_info *info;
3702         unsigned int prod_num, rev;
3703         u16 id;
3704         int err;
3705
3706         mutex_lock(&chip->reg_lock);
3707         err = mv88e6xxx_port_read(chip, 0, MV88E6XXX_PORT_SWITCH_ID, &id);
3708         mutex_unlock(&chip->reg_lock);
3709         if (err)
3710                 return err;
3711
3712         prod_num = id & MV88E6XXX_PORT_SWITCH_ID_PROD_MASK;
3713         rev = id & MV88E6XXX_PORT_SWITCH_ID_REV_MASK;
3714
3715         info = mv88e6xxx_lookup_info(prod_num);
3716         if (!info)
3717                 return -ENODEV;
3718
3719         /* Update the compatible info with the probed one */
3720         chip->info = info;
3721
3722         err = mv88e6xxx_g2_require(chip);
3723         if (err)
3724                 return err;
3725
3726         dev_info(chip->dev, "switch 0x%x detected: %s, revision %u\n",
3727                  chip->info->prod_num, chip->info->name, rev);
3728
3729         return 0;
3730 }
3731
3732 static struct mv88e6xxx_chip *mv88e6xxx_alloc_chip(struct device *dev)
3733 {
3734         struct mv88e6xxx_chip *chip;
3735
3736         chip = devm_kzalloc(dev, sizeof(*chip), GFP_KERNEL);
3737         if (!chip)
3738                 return NULL;
3739
3740         chip->dev = dev;
3741
3742         mutex_init(&chip->reg_lock);
3743         INIT_LIST_HEAD(&chip->mdios);
3744
3745         return chip;
3746 }
3747
3748 static int mv88e6xxx_smi_init(struct mv88e6xxx_chip *chip,
3749                               struct mii_bus *bus, int sw_addr)
3750 {
3751         if (sw_addr == 0)
3752                 chip->smi_ops = &mv88e6xxx_smi_single_chip_ops;
3753         else if (chip->info->multi_chip)
3754                 chip->smi_ops = &mv88e6xxx_smi_multi_chip_ops;
3755         else
3756                 return -EINVAL;
3757
3758         chip->bus = bus;
3759         chip->sw_addr = sw_addr;
3760
3761         return 0;
3762 }
3763
3764 static enum dsa_tag_protocol mv88e6xxx_get_tag_protocol(struct dsa_switch *ds)
3765 {
3766         struct mv88e6xxx_chip *chip = ds->priv;
3767
3768         return chip->info->tag_protocol;
3769 }
3770
3771 static const char *mv88e6xxx_drv_probe(struct device *dsa_dev,
3772                                        struct device *host_dev, int sw_addr,
3773                                        void **priv)
3774 {
3775         struct mv88e6xxx_chip *chip;
3776         struct mii_bus *bus;
3777         int err;
3778
3779         bus = dsa_host_dev_to_mii_bus(host_dev);
3780         if (!bus)
3781                 return NULL;
3782
3783         chip = mv88e6xxx_alloc_chip(dsa_dev);
3784         if (!chip)
3785                 return NULL;
3786
3787         /* Legacy SMI probing will only support chips similar to 88E6085 */
3788         chip->info = &mv88e6xxx_table[MV88E6085];
3789
3790         err = mv88e6xxx_smi_init(chip, bus, sw_addr);
3791         if (err)
3792                 goto free;
3793
3794         err = mv88e6xxx_detect(chip);
3795         if (err)
3796                 goto free;
3797
3798         mutex_lock(&chip->reg_lock);
3799         err = mv88e6xxx_switch_reset(chip);
3800         mutex_unlock(&chip->reg_lock);
3801         if (err)
3802                 goto free;
3803
3804         mv88e6xxx_phy_init(chip);
3805
3806         err = mv88e6xxx_mdios_register(chip, NULL);
3807         if (err)
3808                 goto free;
3809
3810         *priv = chip;
3811
3812         return chip->info->name;
3813 free:
3814         devm_kfree(dsa_dev, chip);
3815
3816         return NULL;
3817 }
3818
3819 static int mv88e6xxx_port_mdb_prepare(struct dsa_switch *ds, int port,
3820                                       const struct switchdev_obj_port_mdb *mdb,
3821                                       struct switchdev_trans *trans)
3822 {
3823         /* We don't need any dynamic resource from the kernel (yet),
3824          * so skip the prepare phase.
3825          */
3826
3827         return 0;
3828 }
3829
3830 static void mv88e6xxx_port_mdb_add(struct dsa_switch *ds, int port,
3831                                    const struct switchdev_obj_port_mdb *mdb,
3832                                    struct switchdev_trans *trans)
3833 {
3834         struct mv88e6xxx_chip *chip = ds->priv;
3835
3836         mutex_lock(&chip->reg_lock);
3837         if (mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
3838                                          MV88E6XXX_G1_ATU_DATA_STATE_MC_STATIC))
3839                 dev_err(ds->dev, "p%d: failed to load multicast MAC address\n",
3840                         port);
3841         mutex_unlock(&chip->reg_lock);
3842 }
3843
3844 static int mv88e6xxx_port_mdb_del(struct dsa_switch *ds, int port,
3845                                   const struct switchdev_obj_port_mdb *mdb)
3846 {
3847         struct mv88e6xxx_chip *chip = ds->priv;
3848         int err;
3849
3850         mutex_lock(&chip->reg_lock);
3851         err = mv88e6xxx_port_db_load_purge(chip, port, mdb->addr, mdb->vid,
3852                                            MV88E6XXX_G1_ATU_DATA_STATE_UNUSED);
3853         mutex_unlock(&chip->reg_lock);
3854
3855         return err;
3856 }
3857
3858 static int mv88e6xxx_port_mdb_dump(struct dsa_switch *ds, int port,
3859                                    struct switchdev_obj_port_mdb *mdb,
3860                                    switchdev_obj_dump_cb_t *cb)
3861 {
3862         struct mv88e6xxx_chip *chip = ds->priv;
3863         int err;
3864
3865         mutex_lock(&chip->reg_lock);
3866         err = mv88e6xxx_port_db_dump(chip, port, &mdb->obj, cb);
3867         mutex_unlock(&chip->reg_lock);
3868
3869         return err;
3870 }
3871
3872 static const struct dsa_switch_ops mv88e6xxx_switch_ops = {
3873         .probe                  = mv88e6xxx_drv_probe,
3874         .get_tag_protocol       = mv88e6xxx_get_tag_protocol,
3875         .setup                  = mv88e6xxx_setup,
3876         .set_addr               = mv88e6xxx_set_addr,
3877         .adjust_link            = mv88e6xxx_adjust_link,
3878         .get_strings            = mv88e6xxx_get_strings,
3879         .get_ethtool_stats      = mv88e6xxx_get_ethtool_stats,
3880         .get_sset_count         = mv88e6xxx_get_sset_count,
3881         .port_enable            = mv88e6xxx_port_enable,
3882         .port_disable           = mv88e6xxx_port_disable,
3883         .get_mac_eee            = mv88e6xxx_get_mac_eee,
3884         .set_mac_eee            = mv88e6xxx_set_mac_eee,
3885         .get_eeprom_len         = mv88e6xxx_get_eeprom_len,
3886         .get_eeprom             = mv88e6xxx_get_eeprom,
3887         .set_eeprom             = mv88e6xxx_set_eeprom,
3888         .get_regs_len           = mv88e6xxx_get_regs_len,
3889         .get_regs               = mv88e6xxx_get_regs,
3890         .set_ageing_time        = mv88e6xxx_set_ageing_time,
3891         .port_bridge_join       = mv88e6xxx_port_bridge_join,
3892         .port_bridge_leave      = mv88e6xxx_port_bridge_leave,
3893         .port_stp_state_set     = mv88e6xxx_port_stp_state_set,
3894         .port_fast_age          = mv88e6xxx_port_fast_age,
3895         .port_vlan_filtering    = mv88e6xxx_port_vlan_filtering,
3896         .port_vlan_prepare      = mv88e6xxx_port_vlan_prepare,
3897         .port_vlan_add          = mv88e6xxx_port_vlan_add,
3898         .port_vlan_del          = mv88e6xxx_port_vlan_del,
3899         .port_vlan_dump         = mv88e6xxx_port_vlan_dump,
3900         .port_fdb_add           = mv88e6xxx_port_fdb_add,
3901         .port_fdb_del           = mv88e6xxx_port_fdb_del,
3902         .port_fdb_dump          = mv88e6xxx_port_fdb_dump,
3903         .port_mdb_prepare       = mv88e6xxx_port_mdb_prepare,
3904         .port_mdb_add           = mv88e6xxx_port_mdb_add,
3905         .port_mdb_del           = mv88e6xxx_port_mdb_del,
3906         .port_mdb_dump          = mv88e6xxx_port_mdb_dump,
3907         .crosschip_bridge_join  = mv88e6xxx_crosschip_bridge_join,
3908         .crosschip_bridge_leave = mv88e6xxx_crosschip_bridge_leave,
3909 };
3910
3911 static struct dsa_switch_driver mv88e6xxx_switch_drv = {
3912         .ops                    = &mv88e6xxx_switch_ops,
3913 };
3914
3915 static int mv88e6xxx_register_switch(struct mv88e6xxx_chip *chip)
3916 {
3917         struct device *dev = chip->dev;
3918         struct dsa_switch *ds;
3919
3920         ds = dsa_switch_alloc(dev, mv88e6xxx_num_ports(chip));
3921         if (!ds)
3922                 return -ENOMEM;
3923
3924         ds->priv = chip;
3925         ds->ops = &mv88e6xxx_switch_ops;
3926         ds->ageing_time_min = chip->info->age_time_coeff;
3927         ds->ageing_time_max = chip->info->age_time_coeff * U8_MAX;
3928
3929         dev_set_drvdata(dev, ds);
3930
3931         return dsa_register_switch(ds);
3932 }
3933
3934 static void mv88e6xxx_unregister_switch(struct mv88e6xxx_chip *chip)
3935 {
3936         dsa_unregister_switch(chip->ds);
3937 }
3938
3939 static int mv88e6xxx_probe(struct mdio_device *mdiodev)
3940 {
3941         struct device *dev = &mdiodev->dev;
3942         struct device_node *np = dev->of_node;
3943         const struct mv88e6xxx_info *compat_info;
3944         struct mv88e6xxx_chip *chip;
3945         u32 eeprom_len;
3946         int err;
3947
3948         compat_info = of_device_get_match_data(dev);
3949         if (!compat_info)
3950                 return -EINVAL;
3951
3952         chip = mv88e6xxx_alloc_chip(dev);
3953         if (!chip)
3954                 return -ENOMEM;
3955
3956         chip->info = compat_info;
3957
3958         err = mv88e6xxx_smi_init(chip, mdiodev->bus, mdiodev->addr);
3959         if (err)
3960                 return err;
3961
3962         chip->reset = devm_gpiod_get_optional(dev, "reset", GPIOD_OUT_LOW);
3963         if (IS_ERR(chip->reset))
3964                 return PTR_ERR(chip->reset);
3965
3966         err = mv88e6xxx_detect(chip);
3967         if (err)
3968                 return err;
3969
3970         mv88e6xxx_phy_init(chip);
3971
3972         if (chip->info->ops->get_eeprom &&
3973             !of_property_read_u32(np, "eeprom-length", &eeprom_len))
3974                 chip->eeprom_len = eeprom_len;
3975
3976         mutex_lock(&chip->reg_lock);
3977         err = mv88e6xxx_switch_reset(chip);
3978         mutex_unlock(&chip->reg_lock);
3979         if (err)
3980                 goto out;
3981
3982         chip->irq = of_irq_get(np, 0);
3983         if (chip->irq == -EPROBE_DEFER) {
3984                 err = chip->irq;
3985                 goto out;
3986         }
3987
3988         if (chip->irq > 0) {
3989                 /* Has to be performed before the MDIO bus is created,
3990                  * because the PHYs will link there interrupts to these
3991                  * interrupt controllers
3992                  */
3993                 mutex_lock(&chip->reg_lock);
3994                 err = mv88e6xxx_g1_irq_setup(chip);
3995                 mutex_unlock(&chip->reg_lock);
3996
3997                 if (err)
3998                         goto out;
3999
4000                 if (chip->info->g2_irqs > 0) {
4001                         err = mv88e6xxx_g2_irq_setup(chip);
4002                         if (err)
4003                                 goto out_g1_irq;
4004                 }
4005         }
4006
4007         err = mv88e6xxx_mdios_register(chip, np);
4008         if (err)
4009                 goto out_g2_irq;
4010
4011         err = mv88e6xxx_register_switch(chip);
4012         if (err)
4013                 goto out_mdio;
4014
4015         return 0;
4016
4017 out_mdio:
4018         mv88e6xxx_mdios_unregister(chip);
4019 out_g2_irq:
4020         if (chip->info->g2_irqs > 0 && chip->irq > 0)
4021                 mv88e6xxx_g2_irq_free(chip);
4022 out_g1_irq:
4023         if (chip->irq > 0) {
4024                 mutex_lock(&chip->reg_lock);
4025                 mv88e6xxx_g1_irq_free(chip);
4026                 mutex_unlock(&chip->reg_lock);
4027         }
4028 out:
4029         return err;
4030 }
4031
4032 static void mv88e6xxx_remove(struct mdio_device *mdiodev)
4033 {
4034         struct dsa_switch *ds = dev_get_drvdata(&mdiodev->dev);
4035         struct mv88e6xxx_chip *chip = ds->priv;
4036
4037         mv88e6xxx_phy_destroy(chip);
4038         mv88e6xxx_unregister_switch(chip);
4039         mv88e6xxx_mdios_unregister(chip);
4040
4041         if (chip->irq > 0) {
4042                 if (chip->info->g2_irqs > 0)
4043                         mv88e6xxx_g2_irq_free(chip);
4044                 mv88e6xxx_g1_irq_free(chip);
4045         }
4046 }
4047
4048 static const struct of_device_id mv88e6xxx_of_match[] = {
4049         {
4050                 .compatible = "marvell,mv88e6085",
4051                 .data = &mv88e6xxx_table[MV88E6085],
4052         },
4053         {
4054                 .compatible = "marvell,mv88e6190",
4055                 .data = &mv88e6xxx_table[MV88E6190],
4056         },
4057         { /* sentinel */ },
4058 };
4059
4060 MODULE_DEVICE_TABLE(of, mv88e6xxx_of_match);
4061
4062 static struct mdio_driver mv88e6xxx_driver = {
4063         .probe  = mv88e6xxx_probe,
4064         .remove = mv88e6xxx_remove,
4065         .mdiodrv.driver = {
4066                 .name = "mv88e6085",
4067                 .of_match_table = mv88e6xxx_of_match,
4068         },
4069 };
4070
4071 static int __init mv88e6xxx_init(void)
4072 {
4073         register_switch_driver(&mv88e6xxx_switch_drv);
4074         return mdio_driver_register(&mv88e6xxx_driver);
4075 }
4076 module_init(mv88e6xxx_init);
4077
4078 static void __exit mv88e6xxx_cleanup(void)
4079 {
4080         mdio_driver_unregister(&mv88e6xxx_driver);
4081         unregister_switch_driver(&mv88e6xxx_switch_drv);
4082 }
4083 module_exit(mv88e6xxx_cleanup);
4084
4085 MODULE_AUTHOR("Lennert Buytenhek <buytenh@wantstofly.org>");
4086 MODULE_DESCRIPTION("Driver for Marvell 88E6XXX ethernet switch chips");
4087 MODULE_LICENSE("GPL");