client/trunk/anago/namcot_108_3433.ad

   1 /*\r
   2 Namcot 118/119 chip with Charcter ROM A16 wired PPU A12\r
   3 \r
   4 Quinty\r
   5 */\r
   6 board <- {\r
   7         mappernum = 88, vram_mirrorfind = true, ppu_ramfind = false,\r
   8         cpu_rom = {\r
   9                 size_base = 0x10000, size_max = 1*mega,\r
  10                 banksize = 0x2000\r
  11         },\r
  12         cpu_ram = {\r
  13                 size_base = 0, size_max = 0, banksize = 0\r
  14         }\r
  15         ppu_rom = {\r
  16                 size_base = 0x20000, size_max = 0x20000,\r
  17                 banksize = 0x0400\r
  18         }\r
  19 };\r
  20 \r
  21 function cpu_dump(d, pagesize, banksize)\r
  22 {\r
  23         for(local i = 0; i < pagesize - 2; i += 2){\r
  24                 cpu_write(d, 0x8000, [6, i, 7, i+1]);\r
  25                 cpu_read(d, 0x8000, banksize * 2);\r
  26         }\r
  27         cpu_read(d, 0xc000, banksize * 2);\r
  28 }\r
  29 \r
  30 function ppu_dump(d, pagesize, banksize)\r
  31 {\r
  32         local i;\r
  33         //ROM offset 0x00000-0x0ffff can access from PPU address 0x0000-0x0fff\r
  34         for(i = 0; i < (pagesize >> 1); i += 4){\r
  35                 cpu_write(d, 0x8000, [0, i, 1, i+2]);\r
  36                 ppu_read(d, 0x0000, banksize * 4);\r
  37         }\r
  38         \r
  39         //ROM offset 0x10000-0x1ffff can access from PPU address 0x1000-0x1fff\r
  40         for(; i < pagesize; i += 4){\r
  41                 cpu_write(d, 0x8000, [2, i, 3, i+1, 4, i+2, 5, i+3]);\r
  42                 ppu_read(d, 0x1000, banksize * 4);\r
  43         }\r
  44 }\r