lda abs ok

flag set bug fixed

monor change.

branch backward bug fix

bne supported.

code clean up, branch instruction working, etc.

inx, dey supported.

abs x/y ok.

- abs sta
- ldx, ldy, lda imm
supported.

rts ok

jsr ok

- alu out port reduced.
- pc/sp inc/dec signal maintained.
- input data latch d_bus port added.

jsr working

jsr working...

ldx, txs ok.

status reg integrated.

pc increment and carry next page with alu ok.

code re-write working...

alu worked.

all code re-write.

sta, stx zp supported.

jsr bug fixed

bne bug fix.

minor update: cmp

- dex supported.

cmp bug fix

cmp bug fix.

ram is initalized with 0

- alu work started.
- cmp instruction ok.

alu preparation

debug utility update

status register n/z bit set bug fixed

dummy io value added to address decoder

- bpl supported.
- conditinal branch code restructured.

lda abs supported

- cld/sed supported.
- status flag set bug fixed.

relative addressing mode and branch inst (bne) supported.

code clean up

inx/dey supported.

code improved (abs, absx)

status register reworked to support 2 cycle instructions.

- sec/clc ok.
- code restructured.

addr_mode type removed.

lda abs, x ok

- ldy
- sta abs
ok.

- sei
- ldx imm
- txs
- jmp abs
- jsr
- rts
- lda imm
ok.

code refactoring (still working).
 grouped by instruction instead of exec cycle for better readability.

- exec cycle moved out from decoder.
- code refactoring.

remove clk from ea circuit.

abs, x page across case ok.

code refactored.
- abs, x (no page across) ok.

code clean up.

code clean up

effective address working.
- internal bus added.

abs, x working.

absx cycle 5 (page boundary crossing case) work

alu added.

abs, x effective address calucation working...

removed alu directory

minor fix.

clean up.

code clean up.

ldy we pin clear

ldx immediate ok.

rts bug fix.
- stack decrement count incorrect.

- added data latch. now latch has two instances,
  one for low addr, the other for hight addr.
- sta abs ok.
- some code clean up.

- accumulator added.
- lda ok.

debug util updated.
accumulator added (still working).

- stack pop bug fixed.
- rts ok.

code clean up.

minor fix.

- stack push ok.
- address decoder bug fixed.
- ram i/o ok.

decoder code reorganized.

minor update

removed not used pin in the data bus buffer.

cpu to memory write ok.

added tri-state buffer at the address output gate.

push stack supported.

jsr ok. (stack decrement is not worked...)

removed addressing mode type.

jmp abs ok.

jmp and abs addressing working.

ldx status register update ok.

status register improved.
 - support input from data bus and data interpretation

status register integrated into cpu.

- status register behavior ok.
- status reg test ok.

status register working...

status register work started.

pc increment page boundary bug fixed.

- stack pointer added.
- txs ok.

clean up.

code clean up.

- input data latch added.
- changed to comply the h/w manual sequence.

delete old code

x/y reg update timing changed.

ldx immediate ok.

code resutructure update

removed.

pc update timing fixed.
added ldx, txs, jmp (not completed).

update. partially merge from simple-arch.